JP3181849B2 - 可変コンダクタンス回路 - Google Patents
可変コンダクタンス回路Info
- Publication number
- JP3181849B2 JP3181849B2 JP02991697A JP2991697A JP3181849B2 JP 3181849 B2 JP3181849 B2 JP 3181849B2 JP 02991697 A JP02991697 A JP 02991697A JP 2991697 A JP2991697 A JP 2991697A JP 3181849 B2 JP3181849 B2 JP 3181849B2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- current
- emitter
- transistors
- conductivity type
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Amplifiers (AREA)
- Networks Using Active Elements (AREA)
Description
【０００１】
【発明の属する技術分野】本発明は、バイポーラ半導体
集積回路で構成され、例えばアクティブフィルタに使用
される可変コンダクタンス回路に関するものである。
集積回路で構成され、例えばアクティブフィルタに使用
される可変コンダクタンス回路に関するものである。
【０００２】
【従来の技術】従来、一般的に利用されている可変コン
ダクタンス回路を図３に示し、図３の可変コンダクタン
ス回路を用いて構成したアクティブフィルタとしての２
次の低域通過フィルタ回路を図４に示す。従来の可変コ
ンダクタンス回路は、図３に示すように、ＮＰＮ型のト
ランジスタ３１，３２，３３，３４と抵抗３９，４０と
電流源４２とにより入力部を構成し、ＮＰＮ型のトラン
ジスタ３５，３６とカレントミラー回路を構成するＰＮ
Ｐ型のトランジスタ３７，３８と電流源４１とにより出
力部を構成し、トランジスタ３１とトランジスタ３２の
ベースにそれぞれ電圧入力端子４３，４４を設け、トラ
ンジスタ３８のコレクタとトランジスタ３６のコレクタ
の接続点に電流出力端子４５を設けている。
ダクタンス回路を図３に示し、図３の可変コンダクタン
ス回路を用いて構成したアクティブフィルタとしての２
次の低域通過フィルタ回路を図４に示す。従来の可変コ
ンダクタンス回路は、図３に示すように、ＮＰＮ型のト
ランジスタ３１，３２，３３，３４と抵抗３９，４０と
電流源４２とにより入力部を構成し、ＮＰＮ型のトラン
ジスタ３５，３６とカレントミラー回路を構成するＰＮ
Ｐ型のトランジスタ３７，３８と電流源４１とにより出
力部を構成し、トランジスタ３１とトランジスタ３２の
ベースにそれぞれ電圧入力端子４３，４４を設け、トラ
ンジスタ３８のコレクタとトランジスタ３６のコレクタ
の接続点に電流出力端子４５を設けている。
【０００３】そして、トランジスタ３１のベース電圧を
入力電圧Ｖ1 とし、トランジスタ３２のベース電圧を入
力電圧Ｖ2 とし、トランジスタ３８とトランジスタ３６
の各々のコレクタ電流の差電流を出力電流ＩOUT として
電流出力端子４５から取り出すようになっている。この
場合、２個の抵抗３９，４０の抵抗値をそれぞれＲと
し、トランジスタ３１，３２，３３，３４のエミッタ抵
抗をｒe とし、電流源４１，４２の電流をそれぞれ
Ｉ1 ，Ｉ2 としたときに、入力電圧と出力電流の関係を
伝達コンダクタンスｇm として表すと、〔数１〕のよう
になり、電流Ｉ1 ，Ｉ 2 を可変とすることで伝達コンダ
クタンスｇm を制御することができる。
入力電圧Ｖ1 とし、トランジスタ３２のベース電圧を入
力電圧Ｖ2 とし、トランジスタ３８とトランジスタ３６
の各々のコレクタ電流の差電流を出力電流ＩOUT として
電流出力端子４５から取り出すようになっている。この
場合、２個の抵抗３９，４０の抵抗値をそれぞれＲと
し、トランジスタ３１，３２，３３，３４のエミッタ抵
抗をｒe とし、電流源４１，４２の電流をそれぞれ
Ｉ1 ，Ｉ2 としたときに、入力電圧と出力電流の関係を
伝達コンダクタンスｇm として表すと、〔数１〕のよう
になり、電流Ｉ1 ，Ｉ 2 を可変とすることで伝達コンダ
クタンスｇm を制御することができる。
【０００４】
【数１】
【０００５】図３の可変コンダクタンス回路において
は、入力ダイナミックレンジＤr は〔数２〕のように決
定される。
は、入力ダイナミックレンジＤr は〔数２〕のように決
定される。
【０００６】
【数２】
【０００７】また、〔数１〕より、伝達コンダクタンス
ｇm を変化させるために、電流Ｉ1のみを可変とし、か
つ電流Ｉ1 を直線的に変化させる場合は、伝達コンダク
タンスｇm が電流Ｉ1 に比例して直線的に変化する。ま
た、電流Ｉ2 のみを可変とし、かつ電流Ｉ2 を直線的に
変化させる場合は、伝達コンダクタンスｇm が電流Ｉ 2
に逆比例して非直線的に変化する。さらに、電流Ｉ1 ，
Ｉ2 を各々逆方向に同時に同変化量で直線的に変化させ
る場合は、伝達コンダクタンスｇm が非直線的に変化す
る。
ｇm を変化させるために、電流Ｉ1のみを可変とし、か
つ電流Ｉ1 を直線的に変化させる場合は、伝達コンダク
タンスｇm が電流Ｉ1 に比例して直線的に変化する。ま
た、電流Ｉ2 のみを可変とし、かつ電流Ｉ2 を直線的に
変化させる場合は、伝達コンダクタンスｇm が電流Ｉ 2
に逆比例して非直線的に変化する。さらに、電流Ｉ1 ，
Ｉ2 を各々逆方向に同時に同変化量で直線的に変化させ
る場合は、伝達コンダクタンスｇm が非直線的に変化す
る。
【０００８】つぎに、二次の低域通過フィルタ回路は、
図４に示すように、２個の可変コンダクタンス回路（図
３に示した構成）と２個のコンデンサと２つのエミッタ
フォロワ回路とを組み合わせて構成している。すなわ
ち、図４において、５１〜５８はそれぞれトランジス
タ、５９，６０はそれぞれ抵抗値Ｒの抵抗、６１，６２
はそれぞれ電流Ｉ1 ，Ｉ2 の電流源であり、以上で図３
と同様の可変コンダクタンス回路５０を構成しており、
その伝達コンダクタンスはｇm1である。７１〜７８はそ
れぞれトランジスタ、７９，８０はそれぞれ抵抗値Ｒの
抵抗、８１，８２はそれぞれ電流Ｉ1 ，Ｉ2 の電流源で
あり、以上で図３と同様の可変コンダクタンス回路７０
を構成しており、その伝達コンダクタンスはｇm2であ
る。９１はトランジスタ、９２は電流源で、以上で一つ
のエミッタフォロワ回路を構成している。９３はトラン
ジスタ、９４は電流源で、以上でもう一つのエミッタフ
ォロワ回路を構成している。９５，９６はそれぞれ静電
容量値Ｃ1 ，Ｃ2 のコンデンサである。
図４に示すように、２個の可変コンダクタンス回路（図
３に示した構成）と２個のコンデンサと２つのエミッタ
フォロワ回路とを組み合わせて構成している。すなわ
ち、図４において、５１〜５８はそれぞれトランジス
タ、５９，６０はそれぞれ抵抗値Ｒの抵抗、６１，６２
はそれぞれ電流Ｉ1 ，Ｉ2 の電流源であり、以上で図３
と同様の可変コンダクタンス回路５０を構成しており、
その伝達コンダクタンスはｇm1である。７１〜７８はそ
れぞれトランジスタ、７９，８０はそれぞれ抵抗値Ｒの
抵抗、８１，８２はそれぞれ電流Ｉ1 ，Ｉ2 の電流源で
あり、以上で図３と同様の可変コンダクタンス回路７０
を構成しており、その伝達コンダクタンスはｇm2であ
る。９１はトランジスタ、９２は電流源で、以上で一つ
のエミッタフォロワ回路を構成している。９３はトラン
ジスタ、９４は電流源で、以上でもう一つのエミッタフ
ォロワ回路を構成している。９５，９６はそれぞれ静電
容量値Ｃ1 ，Ｃ2 のコンデンサである。
【０００９】この図４の低域通過フィルタ回路のカット
オフ周波数ｆC は、〔数３〕のようになり、コンデンサ
９５，９６の静電容量値Ｃ1 ，Ｃ2 と可変コンダクタン
ス回路５０，７０の伝達コンダクタンスｇm1，ｇm2で決
定されることがわかる。
オフ周波数ｆC は、〔数３〕のようになり、コンデンサ
９５，９６の静電容量値Ｃ1 ，Ｃ2 と可変コンダクタン
ス回路５０，７０の伝達コンダクタンスｇm1，ｇm2で決
定されることがわかる。
【００１０】
【数３】
【００１１】〔数３〕から、可変コンダクタンス回路５
０，７０における電流源６１，６２，８１，８２の電流
Ｉ1 ，Ｉ2 を可変として伝達コンダクタンスｇm1，ｇm2
を変化させることで、低域通過フィルタのカットオフ周
波数ｆC を変化させることができることがわかる。この
場合、カットオフ周波数ｆC の変化は伝達コンダクタン
スｇm1，ｇm2に比例し、伝達コンダクタンスｇm1，ｇm2
の変化が直線的であれば、カットオフ周波数ｆC の変化
も直線的となる。
０，７０における電流源６１，６２，８１，８２の電流
Ｉ1 ，Ｉ2 を可変として伝達コンダクタンスｇm1，ｇm2
を変化させることで、低域通過フィルタのカットオフ周
波数ｆC を変化させることができることがわかる。この
場合、カットオフ周波数ｆC の変化は伝達コンダクタン
スｇm1，ｇm2に比例し、伝達コンダクタンスｇm1，ｇm2
の変化が直線的であれば、カットオフ周波数ｆC の変化
も直線的となる。
【００１２】
【発明が解決しようとする課題】アクティブフィルタに
使用する従来の可変コンダクタンス回路においては、伝
達コンダクタンスｇm を可変にする方法として、図３に
おいて電流Ｉ1 のみを可変とするのが一般的である。そ
の理由は第１に、伝達コンダクタンスｇm を直線的に変
化させやすく、アクティブフィルタを設計する上で周波
数の可変範囲の検討が容易になり、コンダクタンスの制
御系の設計が容易になるからである。第２に、〔数２〕
から明らかなように、電流Ｉ2 を可変とした場合の入力
ダイナミックレンジＤr の変化を避けたいがためであ
る。
使用する従来の可変コンダクタンス回路においては、伝
達コンダクタンスｇm を可変にする方法として、図３に
おいて電流Ｉ1 のみを可変とするのが一般的である。そ
の理由は第１に、伝達コンダクタンスｇm を直線的に変
化させやすく、アクティブフィルタを設計する上で周波
数の可変範囲の検討が容易になり、コンダクタンスの制
御系の設計が容易になるからである。第２に、〔数２〕
から明らかなように、電流Ｉ2 を可変とした場合の入力
ダイナミックレンジＤr の変化を避けたいがためであ
る。
【００１３】このような状況下において、図３の従来回
路を使用するに当たってつぎに記すような問題がある。
第１の問題点は、入力ダイナミックレンジＤr が〔数
２〕で示したように決定され、ダイナミックレンジとし
て確保する電圧をトランジスタ３１のベースからトラン
ジスタ３３のエミッタにかけての電圧として、同じくト
ランジスタ３２のベースからトランジスタ３４のエミッ
タにかけての電圧として得るため、所定の電源電圧ＶCC
内で入力ダイナミックレンジＤr が得にくく、また設計
裕度が減る。
路を使用するに当たってつぎに記すような問題がある。
第１の問題点は、入力ダイナミックレンジＤr が〔数
２〕で示したように決定され、ダイナミックレンジとし
て確保する電圧をトランジスタ３１のベースからトラン
ジスタ３３のエミッタにかけての電圧として、同じくト
ランジスタ３２のベースからトランジスタ３４のエミッ
タにかけての電圧として得るため、所定の電源電圧ＶCC
内で入力ダイナミックレンジＤr が得にくく、また設計
裕度が減る。
【００１４】第２の問題点は、ＡＣ信号成分の電流が通
過する経路がトランジスタ３１のベースからトランジス
タ３２のベースまでと長く、トランジスタや抵抗などの
寄生容量による周波数特性の劣化が多くなり、この劣化
を補うために電流Ｉ2 の増加が必要となり、消費電力の
増加につながる。また、電流Ｉ2 のみを増加させると伝
達コンダクタンスｇm が低下してしまうので、初期設定
した伝達コンダクタンスｇm を維持するためには電流Ｉ
1 も増加させる必要があり、さらに消費電力の増加につ
ながる。
過する経路がトランジスタ３１のベースからトランジス
タ３２のベースまでと長く、トランジスタや抵抗などの
寄生容量による周波数特性の劣化が多くなり、この劣化
を補うために電流Ｉ2 の増加が必要となり、消費電力の
増加につながる。また、電流Ｉ2 のみを増加させると伝
達コンダクタンスｇm が低下してしまうので、初期設定
した伝達コンダクタンスｇm を維持するためには電流Ｉ
1 も増加させる必要があり、さらに消費電力の増加につ
ながる。
【００１５】第３の問題点は、伝達コンダクタンスｇm
を直線的に変化させるためには電流Ｉ1 のみを可変とす
るが、これは同時に消費電力も変化させることになる。
近年多くの外付けフィルタをアクティブフィルタ化し集
積回路内に内蔵するが、その規模は図４のフィルタ構成
を１ブロックとすると、数ブロックから十数ブロックに
も及び、伝達コンダクタンスｇm の可変による消費電力
の変化も非常に大きくなる。このように消費電力の変化
幅が広がると言うことは、製品としての性能が低下する
ことであり、またこの回路が搭載されたＩＣを使用する
場合の裕度も低下し、第２の理由により電流を増加させ
た場合さらに問題が大きくなる。なお、電流Ｉ2 も同時
に可変とすれば、消費電力の変動は少なくできるが、入
力ダイナミックレンジが変化してしまう。
を直線的に変化させるためには電流Ｉ1 のみを可変とす
るが、これは同時に消費電力も変化させることになる。
近年多くの外付けフィルタをアクティブフィルタ化し集
積回路内に内蔵するが、その規模は図４のフィルタ構成
を１ブロックとすると、数ブロックから十数ブロックに
も及び、伝達コンダクタンスｇm の可変による消費電力
の変化も非常に大きくなる。このように消費電力の変化
幅が広がると言うことは、製品としての性能が低下する
ことであり、またこの回路が搭載されたＩＣを使用する
場合の裕度も低下し、第２の理由により電流を増加させ
た場合さらに問題が大きくなる。なお、電流Ｉ2 も同時
に可変とすれば、消費電力の変動は少なくできるが、入
力ダイナミックレンジが変化してしまう。
【００１６】本発明は上記従来の課題を解決するもので
あり、大きな入力ダイナミックレンジを得ることがで
き、伝達コンダクタンスを直線的に可変でき、伝達コン
ダクタンスの可変時に消費電力の変動および入力ダイナ
ミックレンジの変動を引き起こさず、トランジスタや抵
抗などの素子の寄生容量の影響を軽減して回路の定常電
流を減らして消費電力を少なくできる可変コンダクタン
ス回路を提供することを目的とする。
あり、大きな入力ダイナミックレンジを得ることがで
き、伝達コンダクタンスを直線的に可変でき、伝達コン
ダクタンスの可変時に消費電力の変動および入力ダイナ
ミックレンジの変動を引き起こさず、トランジスタや抵
抗などの素子の寄生容量の影響を軽減して回路の定常電
流を減らして消費電力を少なくできる可変コンダクタン
ス回路を提供することを目的とする。
【００１７】
【課題を解決するための手段】本発明の請求項１記載の
可変コンダクタンス回路は、第１および第２の電圧入力
端子と、ベースを第１の電圧入力端子に接続した一導電
型の第１のトランジスタと、第１のトランジスタを駆動
する第１の電流源とからなる第１のエミッタフォロワ回
路と、ベースを第１の電圧入力端子に接続した一導電型
の第２のトランジスタと、第２のトランジスタを駆動す
る第２の電流源とからなる第２のエミッタフォロワ回路
と、ベースを第２の電圧入力端子に接続した一導電型の
第３のトランジスタと、第１の電流源と同値の電流を流
して第３のトランジスタを駆動する第３の電流源とから
なる第３のエミッタフォロワ回路と、ベースを第２の電
圧入力端子に接続した一導電型の第４のトランジスタ
と、第２の電流源と同値の電流を流して第４のトランジ
スタを駆動する第４の電流源とからなる第４のエミッタ
フォロワ回路と、第１のトランジスタのエミッタにベー
スを接続した一導電型の第５のトランジスタと、第２の
トランジスタのエミッタにベースを接続するとともに第
５のトランジスタのエミッタにエミッタを接続した一導
電型の第６のトランジスタと、第３のトランジスタのエ
ミッタにベースを接続した一導電型の第７のトランジス
タと、第４のトランジスタのエミッタにベースを接続す
るとともに第７のトランジスタのエミッタにエミッタを
接続した一導電型の第８のトランジスタと、第５および
第６のトランジスタのエミッタに共通に接続した第１の
電流供給手段と、第７および第８のトランジスタのエミ
ッタに共通に接続した第２の電流供給手段と、第５およ
び第６のトランジスタの共通エミッタに一端を接続し、
第７および第８のトランジスタの共通エミッタに他端を
接続し、零オーム以上の抵抗値を有する抵抗と、他導電
型の第９および第１０のトランジスタからなり、入力側
トランジスタのコレクタを第５のトランジスタのコレク
タに接続し、出力側トランジスタのコレクタを第７のト
ランジスタのコレクタに接続したカレントミラー回路
と、カレントミラー回路の出力側トランジスタと第７の
トランジスタの共通接続したコレクタに接続した電流出
力端子とを備えている。
可変コンダクタンス回路は、第１および第２の電圧入力
端子と、ベースを第１の電圧入力端子に接続した一導電
型の第１のトランジスタと、第１のトランジスタを駆動
する第１の電流源とからなる第１のエミッタフォロワ回
路と、ベースを第１の電圧入力端子に接続した一導電型
の第２のトランジスタと、第２のトランジスタを駆動す
る第２の電流源とからなる第２のエミッタフォロワ回路
と、ベースを第２の電圧入力端子に接続した一導電型の
第３のトランジスタと、第１の電流源と同値の電流を流
して第３のトランジスタを駆動する第３の電流源とから
なる第３のエミッタフォロワ回路と、ベースを第２の電
圧入力端子に接続した一導電型の第４のトランジスタ
と、第２の電流源と同値の電流を流して第４のトランジ
スタを駆動する第４の電流源とからなる第４のエミッタ
フォロワ回路と、第１のトランジスタのエミッタにベー
スを接続した一導電型の第５のトランジスタと、第２の
トランジスタのエミッタにベースを接続するとともに第
５のトランジスタのエミッタにエミッタを接続した一導
電型の第６のトランジスタと、第３のトランジスタのエ
ミッタにベースを接続した一導電型の第７のトランジス
タと、第４のトランジスタのエミッタにベースを接続す
るとともに第７のトランジスタのエミッタにエミッタを
接続した一導電型の第８のトランジスタと、第５および
第６のトランジスタのエミッタに共通に接続した第１の
電流供給手段と、第７および第８のトランジスタのエミ
ッタに共通に接続した第２の電流供給手段と、第５およ
び第６のトランジスタの共通エミッタに一端を接続し、
第７および第８のトランジスタの共通エミッタに他端を
接続し、零オーム以上の抵抗値を有する抵抗と、他導電
型の第９および第１０のトランジスタからなり、入力側
トランジスタのコレクタを第５のトランジスタのコレク
タに接続し、出力側トランジスタのコレクタを第７のト
ランジスタのコレクタに接続したカレントミラー回路
と、カレントミラー回路の出力側トランジスタと第７の
トランジスタの共通接続したコレクタに接続した電流出
力端子とを備えている。
【００１８】なお、カレントミラー回路の入力側トラン
ジスタは、第５から第８のトランジスタのどれに接続し
てもよい。ただし、入力側トランジスタを第５のトラン
ジスタに接続したときは、出力側トランジスタは第７の
トランジスタに接続することが必要で、入力側トランジ
スタを第６のトランジスタに接続したときは、出力側ト
ランジスタは第７のトランジスタに接続することが必要
で、入力側トランジスタを第７のトランジスタに接続し
たときは、出力側トランジスタは第５のトランジスタに
接続することが必要で、入力側トランジスタを第８のト
ランジスタに接続したときは、出力側トランジスタは第
６のトランジスタに接続することが必要である。しか
し、上記のカレントミラー回路の入力トランジスタおよ
び出力トランジスタの各接続態様は、全て均等であり、
特許請求の範囲ではそれらを代表して一つの組み合わせ
を示している。つまり、第１から第８までのトランジス
タおよび第１から第４までの電流源、および第１から第
４までのエミッタフォロワ回路をそれぞれ区別する番号
を入れ換えることで、上記のどの接続態様も同じに構成
なる。
ジスタは、第５から第８のトランジスタのどれに接続し
てもよい。ただし、入力側トランジスタを第５のトラン
ジスタに接続したときは、出力側トランジスタは第７の
トランジスタに接続することが必要で、入力側トランジ
スタを第６のトランジスタに接続したときは、出力側ト
ランジスタは第７のトランジスタに接続することが必要
で、入力側トランジスタを第７のトランジスタに接続し
たときは、出力側トランジスタは第５のトランジスタに
接続することが必要で、入力側トランジスタを第８のト
ランジスタに接続したときは、出力側トランジスタは第
６のトランジスタに接続することが必要である。しか
し、上記のカレントミラー回路の入力トランジスタおよ
び出力トランジスタの各接続態様は、全て均等であり、
特許請求の範囲ではそれらを代表して一つの組み合わせ
を示している。つまり、第１から第８までのトランジス
タおよび第１から第４までの電流源、および第１から第
４までのエミッタフォロワ回路をそれぞれ区別する番号
を入れ換えることで、上記のどの接続態様も同じに構成
なる。
【００１９】この構成によると、第１から第４までの各
電流源の電流を調整することにより、伝達コンダクタン
スを変化させることができる。この際、第１および第３
の電流源と第２および第４の電流源の電流を逆方向に変
化させ、その変化量を同一とすれば、大きな入力ダイナ
ミックレンジを得ることができ、伝達コンダクタンスを
直線的に可変でき、伝達コンダクタンスの可変時に消費
電力の変動および入力ダイナミックレンジの変動を引き
起こさず、トランジスタや抵抗などの素子の寄生容量の
影響を軽減して回路の定常電流を減らして消費電力を少
なくできる。
電流源の電流を調整することにより、伝達コンダクタン
スを変化させることができる。この際、第１および第３
の電流源と第２および第４の電流源の電流を逆方向に変
化させ、その変化量を同一とすれば、大きな入力ダイナ
ミックレンジを得ることができ、伝達コンダクタンスを
直線的に可変でき、伝達コンダクタンスの可変時に消費
電力の変動および入力ダイナミックレンジの変動を引き
起こさず、トランジスタや抵抗などの素子の寄生容量の
影響を軽減して回路の定常電流を減らして消費電力を少
なくできる。
【００２０】本発明の請求項２記載の可変コンダクタン
ス回路は、第１および第２の電圧入力端子と、ベースを
第１の電圧入力端子に接続した一導電型の第１のトラン
ジスタと、第１のトランジスタを駆動する第１の電流源
とからなる第１のエミッタフォロワ回路と、ベースを第
１の電圧入力端子に接続した一導電型の第２のトランジ
スタと、第２のトランジスタを駆動する第２の電流源と
からなる第２のエミッタフォロワ回路と、ベースを第２
の電圧入力端子に接続した一導電型の第３のトランジス
タと、第１の電流源と同値の電流を流して第３のトラン
ジスタを駆動する第３の電流源とからなる第３のエミッ
タフォロワ回路と、ベースを第２の電圧入力端子に接続
した一導電型の第４のトランジスタと、第２の電流源と
同値の電流を流して第４のトランジスタを駆動する第４
の電流源とからなる第４のエミッタフォロワ回路と、第
１のトランジスタのエミッタにベースを接続した他導電
型の第５のトランジスタと、第２のトランジスタのエミ
ッタにベースを接続するとともに第５のトランジスタの
エミッタにエミッタを接続した他導電型の第６のトラン
ジスタと、第３のトランジスタのエミッタにベースを接
続した他導電型の第７のトランジスタと、第４のトラン
ジスタのエミッタにベースを接続するとともに第７のト
ランジスタのエミッタにエミッタを接続した他導電型の
第８のトランジスタと、第５および第６のトランジスタ
のエミッタに共通に接続した第１の電流供給手段と、第
７および第８のトランジスタのエミッタに共通に接続し
た第２の電流供給手段と、第５および第６のトランジス
タの共通エミッタに一端を接続し、第７および第８のト
ランジスタの共通エミッタに他端を接続し、零オーム以
上の抵抗値を有する抵抗と、一導電型の第９および第１
０のトランジスタからなり、入力側トランジスタのコレ
クタを第５のトランジスタのコレクタに接続し、出力側
トランジスタのコレクタを第７のトランジスタのコレク
タに接続したカレントミラー回路と、カレントミラー回
路の出力側トランジスタと第７のトランジスタの共通接
続したコレクタに接続した電流出力端子とを備えてい
る。
ス回路は、第１および第２の電圧入力端子と、ベースを
第１の電圧入力端子に接続した一導電型の第１のトラン
ジスタと、第１のトランジスタを駆動する第１の電流源
とからなる第１のエミッタフォロワ回路と、ベースを第
１の電圧入力端子に接続した一導電型の第２のトランジ
スタと、第２のトランジスタを駆動する第２の電流源と
からなる第２のエミッタフォロワ回路と、ベースを第２
の電圧入力端子に接続した一導電型の第３のトランジス
タと、第１の電流源と同値の電流を流して第３のトラン
ジスタを駆動する第３の電流源とからなる第３のエミッ
タフォロワ回路と、ベースを第２の電圧入力端子に接続
した一導電型の第４のトランジスタと、第２の電流源と
同値の電流を流して第４のトランジスタを駆動する第４
の電流源とからなる第４のエミッタフォロワ回路と、第
１のトランジスタのエミッタにベースを接続した他導電
型の第５のトランジスタと、第２のトランジスタのエミ
ッタにベースを接続するとともに第５のトランジスタの
エミッタにエミッタを接続した他導電型の第６のトラン
ジスタと、第３のトランジスタのエミッタにベースを接
続した他導電型の第７のトランジスタと、第４のトラン
ジスタのエミッタにベースを接続するとともに第７のト
ランジスタのエミッタにエミッタを接続した他導電型の
第８のトランジスタと、第５および第６のトランジスタ
のエミッタに共通に接続した第１の電流供給手段と、第
７および第８のトランジスタのエミッタに共通に接続し
た第２の電流供給手段と、第５および第６のトランジス
タの共通エミッタに一端を接続し、第７および第８のト
ランジスタの共通エミッタに他端を接続し、零オーム以
上の抵抗値を有する抵抗と、一導電型の第９および第１
０のトランジスタからなり、入力側トランジスタのコレ
クタを第５のトランジスタのコレクタに接続し、出力側
トランジスタのコレクタを第７のトランジスタのコレク
タに接続したカレントミラー回路と、カレントミラー回
路の出力側トランジスタと第７のトランジスタの共通接
続したコレクタに接続した電流出力端子とを備えてい
る。
【００２１】なお、カレントミラー回路の入力側トラン
ジスタは、第５から第８のトランジスタのどれに接続し
てもよい。ただし、入力側トランジスタを第５のトラン
ジスタに接続したときは、出力側トランジスタは第７の
トランジスタに接続することが必要で、入力側トランジ
スタを第６のトランジスタに接続したときは、出力側ト
ランジスタは第７のトランジスタに接続することが必要
で、入力側トランジスタを第７のトランジスタに接続し
たときは、出力側トランジスタは第５のトランジスタに
接続することが必要で、入力側トランジスタを第８のト
ランジスタに接続したときは、出力側トランジスタは第
６のトランジスタに接続することが必要である。しか
し、上記のカレントミラー回路の入力トランジスタおよ
び出力トランジスタの各接続態様は、全て均等であり、
特許請求の範囲ではそれらを代表して一つの組み合わせ
を示している。つまり、第１から第８までのトランジス
タおよび第１から第４までの電流源、および第１から第
４までのエミッタフォロワ回路をそれぞれ区別する番号
を入れ換えることで、上記のどの接続態様も同じ構成に
なる。
ジスタは、第５から第８のトランジスタのどれに接続し
てもよい。ただし、入力側トランジスタを第５のトラン
ジスタに接続したときは、出力側トランジスタは第７の
トランジスタに接続することが必要で、入力側トランジ
スタを第６のトランジスタに接続したときは、出力側ト
ランジスタは第７のトランジスタに接続することが必要
で、入力側トランジスタを第７のトランジスタに接続し
たときは、出力側トランジスタは第５のトランジスタに
接続することが必要で、入力側トランジスタを第８のト
ランジスタに接続したときは、出力側トランジスタは第
６のトランジスタに接続することが必要である。しか
し、上記のカレントミラー回路の入力トランジスタおよ
び出力トランジスタの各接続態様は、全て均等であり、
特許請求の範囲ではそれらを代表して一つの組み合わせ
を示している。つまり、第１から第８までのトランジス
タおよび第１から第４までの電流源、および第１から第
４までのエミッタフォロワ回路をそれぞれ区別する番号
を入れ換えることで、上記のどの接続態様も同じ構成に
なる。
【００２２】この構成によると、第１から第４までの各
電流源の電流を調整することにより、伝達コンダクタン
スを変化させることができる。この際、第１および第３
の電流源と第２および第４の電流源の電流を逆方向に変
化させ、その変化量を同一とすれば、大きな入力ダイナ
ミックレンジを得ることができ、伝達コンダクタンスを
直線的に可変でき、伝達コンダクタンスの可変時に消費
電力の変動および入力ダイナミックレンジの変動を引き
起こさず、トランジスタや抵抗などの素子の寄生容量の
影響を軽減して回路の定常電流を減らして消費電力を少
なくできる。
電流源の電流を調整することにより、伝達コンダクタン
スを変化させることができる。この際、第１および第３
の電流源と第２および第４の電流源の電流を逆方向に変
化させ、その変化量を同一とすれば、大きな入力ダイナ
ミックレンジを得ることができ、伝達コンダクタンスを
直線的に可変でき、伝達コンダクタンスの可変時に消費
電力の変動および入力ダイナミックレンジの変動を引き
起こさず、トランジスタや抵抗などの素子の寄生容量の
影響を軽減して回路の定常電流を減らして消費電力を少
なくできる。
【００２３】
【発明の実施の形態】以下、本発明の実施の形態につい
て、図面を参照しながら説明する。 〔第１の実施の形態〕図１は第１の実施の形態における
可変コンダクタンス回路を示すものである。図１におい
て、第１の電圧入力端子１０には入力電圧Ｖ1 が加えら
れ、第２の電圧入力端子１１には入力電圧Ｖ2 が加えら
れる。
て、図面を参照しながら説明する。 〔第１の実施の形態〕図１は第１の実施の形態における
可変コンダクタンス回路を示すものである。図１におい
て、第１の電圧入力端子１０には入力電圧Ｖ1 が加えら
れ、第２の電圧入力端子１１には入力電圧Ｖ2 が加えら
れる。
【００２４】第１のエミッタフォロワ回路１Ａは、ベー
スを第１の電圧入力端子１０に接続した一導電型（ＮＰ
Ｎ型）の第１のトランジスタ１ａと、電流Ｉ1 を流して
第１のトランジスタ１ａを駆動する第１の電流源１７ａ
とからなる。第２のエミッタフォロワ回路３Ａは、ベー
スを第１の電圧入力端子１０に接続した一導電型（ＮＰ
Ｎ型）の第２のトランジスタ３ａと、電流Ｉ2 を流して
第２のトランジスタ３ａを駆動する第２の電流源１８ａ
とからなる。
スを第１の電圧入力端子１０に接続した一導電型（ＮＰ
Ｎ型）の第１のトランジスタ１ａと、電流Ｉ1 を流して
第１のトランジスタ１ａを駆動する第１の電流源１７ａ
とからなる。第２のエミッタフォロワ回路３Ａは、ベー
スを第１の電圧入力端子１０に接続した一導電型（ＮＰ
Ｎ型）の第２のトランジスタ３ａと、電流Ｉ2 を流して
第２のトランジスタ３ａを駆動する第２の電流源１８ａ
とからなる。
【００２５】第３のエミッタフォロワ回路５Ａは、ベー
スを第２の電圧入力端子１１に接続した一導電型（ＮＰ
Ｎ型）の第３のトランジスタ５ａと、第１の電流源１７
ａと同値の電流Ｉ1 を流して第３のトランジスタ５ａを
駆動する第３の電流源１９ａとからなる。第４のエミッ
タフォロワ回路７Ａは、ベースを第２の電圧入力端子１
１に接続した一導電型（ＮＰＮ型）の第４のトランジス
タ７ａと、第２の電流源１８ａと同値の電流Ｉ2 を流し
て第４のトランジスタ７ａを駆動する第４の電流源２０
ａとからなる。
スを第２の電圧入力端子１１に接続した一導電型（ＮＰ
Ｎ型）の第３のトランジスタ５ａと、第１の電流源１７
ａと同値の電流Ｉ1 を流して第３のトランジスタ５ａを
駆動する第３の電流源１９ａとからなる。第４のエミッ
タフォロワ回路７Ａは、ベースを第２の電圧入力端子１
１に接続した一導電型（ＮＰＮ型）の第４のトランジス
タ７ａと、第２の電流源１８ａと同値の電流Ｉ2 を流し
て第４のトランジスタ７ａを駆動する第４の電流源２０
ａとからなる。
【００２６】一導電型（ＮＰＮ型）の第５のトランジス
タ２は第１のトランジスタ１ａのエミッタにベースを接
続し、一導電型（ＮＰＮ型）の第６のトランジスタ４は
第２のトランジスタ３ａのエミッタにベースを接続する
とともに第５のトランジスタ２のエミッタにエミッタを
接続している。一導電型（ＮＰＮ型）の第７のトランジ
スタ６は第３のトランジスタ５ａのエミッタにベースを
接続し、一導電型（ＮＰＮ型）の第８のトランジスタ８
は第４のトランジスタ７ａのエミッタにベースを接続す
るとともに第７のトランジスタ６のエミッタにエミッタ
を接続している。
タ２は第１のトランジスタ１ａのエミッタにベースを接
続し、一導電型（ＮＰＮ型）の第６のトランジスタ４は
第２のトランジスタ３ａのエミッタにベースを接続する
とともに第５のトランジスタ２のエミッタにエミッタを
接続している。一導電型（ＮＰＮ型）の第７のトランジ
スタ６は第３のトランジスタ５ａのエミッタにベースを
接続し、一導電型（ＮＰＮ型）の第８のトランジスタ８
は第４のトランジスタ７ａのエミッタにベースを接続す
るとともに第７のトランジスタ６のエミッタにエミッタ
を接続している。
【００２７】第５の電流源１５は第５および第６のトラ
ンジスタ２，４のエミッタに共通に接続して電流Ｉを流
す第１の電流供給手段として機能し、第６の電流源１６
は第７および第８のトランジスタ６，８のエミッタに共
通に接続して電流Ｉを流す第２の電流供給手段として機
能する。抵抗９は第５および第６のトランジスタ２，４
の共通エミッタに一端を接続し、第７および第８のトラ
ンジスタ６，８の共通エミッタに他端を接続してあり、
零オーム以上の抵抗値を有する。
ンジスタ２，４のエミッタに共通に接続して電流Ｉを流
す第１の電流供給手段として機能し、第６の電流源１６
は第７および第８のトランジスタ６，８のエミッタに共
通に接続して電流Ｉを流す第２の電流供給手段として機
能する。抵抗９は第５および第６のトランジスタ２，４
の共通エミッタに一端を接続し、第７および第８のトラ
ンジスタ６，８の共通エミッタに他端を接続してあり、
零オーム以上の抵抗値を有する。
【００２８】なお、零オーム以上の抵抗値を有するとい
う表現は、抵抗９の抵抗値が零オーム、すなわち、抵抗
９を省いて、第５および第６のトランジスタ２，４の共
通エミッタと第７および第８のトランジスタ６，８の共
通エミッタとを直結した場合も含まれることを明示した
ものであり、この直結状態では、以下の各数式は、Ｒの
部分に“０”を代入したものとなる。
う表現は、抵抗９の抵抗値が零オーム、すなわち、抵抗
９を省いて、第５および第６のトランジスタ２，４の共
通エミッタと第７および第８のトランジスタ６，８の共
通エミッタとを直結した場合も含まれることを明示した
ものであり、この直結状態では、以下の各数式は、Ｒの
部分に“０”を代入したものとなる。
【００２９】他導電型（ＰＮＰ型）の第９のトランジス
タ１２と他導電型（ＰＮＰ型）の第１０のトランジスタ
１３とは、第９のトランジスタ１２を入力側トランジス
タとするとともに第１０のトランジスタ１３を出力側ト
ランジスタとするカレントミラー回路を構成しており、
入力側トランジスタである第９のトランジスタ１２のコ
レクタを第５のトランジスタ２のコレクタに接続し、出
力側トランジスタである第１０のトランジスタ１３のコ
レクタを第７のトランジスタ６のコレクタに接続してい
る。
タ１２と他導電型（ＰＮＰ型）の第１０のトランジスタ
１３とは、第９のトランジスタ１２を入力側トランジス
タとするとともに第１０のトランジスタ１３を出力側ト
ランジスタとするカレントミラー回路を構成しており、
入力側トランジスタである第９のトランジスタ１２のコ
レクタを第５のトランジスタ２のコレクタに接続し、出
力側トランジスタである第１０のトランジスタ１３のコ
レクタを第７のトランジスタ６のコレクタに接続してい
る。
【００３０】そして、カレントミラー回路の出力側トラ
ンジスタである第１０のトランジスタ１３と第７のトラ
ンジスタ６の共通接続したコレクタに電流出力端子１４
が接続されており、この電流出力端子１４より電流ＩO
を取り出すことができるようになっている。なお、第
１，第２，第３，第４のトランジスタ１ａ，３ａ，５
ａ，７ａのコレクタには電源電圧ＶCCが印加され、第
６，第８のトランジスタ４，８のコレクタには、適当な
バイアスとして例えば電源電圧ＶCCが印加され、さら
に、第９および第１０のトランジスタ１２，１３のエミ
ッタには電源電圧ＶCCが印加されている。
ンジスタである第１０のトランジスタ１３と第７のトラ
ンジスタ６の共通接続したコレクタに電流出力端子１４
が接続されており、この電流出力端子１４より電流ＩO
を取り出すことができるようになっている。なお、第
１，第２，第３，第４のトランジスタ１ａ，３ａ，５
ａ，７ａのコレクタには電源電圧ＶCCが印加され、第
６，第８のトランジスタ４，８のコレクタには、適当な
バイアスとして例えば電源電圧ＶCCが印加され、さら
に、第９および第１０のトランジスタ１２，１３のエミ
ッタには電源電圧ＶCCが印加されている。
【００３１】以上のように構成された第１の実施の形態
の可変コンダクタンス回路について、図１を用いてその
動作を説明する。図１において、第１の電圧入力端子１
０に加えられた入力電圧Ｖ1 は、第１，第５のトランジ
スタ１ａ，２のベース・エミッタ間電圧をＶBEとしたと
きに、直流的に２ＶBE降下してＡ点（抵抗９の一端）に
伝わる。また、第２の電圧入力端子１１に加えられた入
力電圧Ｖ2 は、第３，第７のトランジスタ５ａ，６のベ
ース・エミッタ間電圧をＶBEとしたときに、直流的に２
ＶBE降下してＢ点（抵抗９の他端）に伝わる。したがっ
て、抵抗９の両端には第１および第２の電圧入力端子１
０，１１に加えられる入力電圧Ｖ1 ，Ｖ 2 の電圧差（Ｖ
1 −Ｖ2 ）がそのまま伝わることになり、第１および第
２の電圧入力端子１０，１１への入力電圧を前述のよう
に、それぞれＶ1 ，Ｖ2 とし、抵抗９の抵抗値をＲと
し、第５から第８のトランジスタ２，４，６，８のエミ
ッタ抵抗を２ｒe とし、抵抗９に流れる電流をｉR とす
ると、電流ｉR は〔数４〕のようになる。
の可変コンダクタンス回路について、図１を用いてその
動作を説明する。図１において、第１の電圧入力端子１
０に加えられた入力電圧Ｖ1 は、第１，第５のトランジ
スタ１ａ，２のベース・エミッタ間電圧をＶBEとしたと
きに、直流的に２ＶBE降下してＡ点（抵抗９の一端）に
伝わる。また、第２の電圧入力端子１１に加えられた入
力電圧Ｖ2 は、第３，第７のトランジスタ５ａ，６のベ
ース・エミッタ間電圧をＶBEとしたときに、直流的に２
ＶBE降下してＢ点（抵抗９の他端）に伝わる。したがっ
て、抵抗９の両端には第１および第２の電圧入力端子１
０，１１に加えられる入力電圧Ｖ1 ，Ｖ 2 の電圧差（Ｖ
1 −Ｖ2 ）がそのまま伝わることになり、第１および第
２の電圧入力端子１０，１１への入力電圧を前述のよう
に、それぞれＶ1 ，Ｖ2 とし、抵抗９の抵抗値をＲと
し、第５から第８のトランジスタ２，４，６，８のエミ
ッタ抵抗を２ｒe とし、抵抗９に流れる電流をｉR とす
ると、電流ｉR は〔数４〕のようになる。
【００３２】
【数４】
【００３３】この電流ｉR はＡ点側では第５および第６
のトランジスタ２，４に分流して流れ、Ｂ点側では第７
および第８のトランジスタ６，８に分流して流れる。第
５および第６の電流源１５，１６の電流値をＩとし、第
１および第３の電流源１７ａ，１９ａの電流値をそれぞ
れＩ1 とし、第２および第４の電流源１８ａ，２０ａの
電流値をそれぞれＩ2 とし、第５のトランジスタ２のコ
レクタ電流をＩC1とすると、電流ＩC1は〔数５〕のよう
になる。
のトランジスタ２，４に分流して流れ、Ｂ点側では第７
および第８のトランジスタ６，８に分流して流れる。第
５および第６の電流源１５，１６の電流値をＩとし、第
１および第３の電流源１７ａ，１９ａの電流値をそれぞ
れＩ1 とし、第２および第４の電流源１８ａ，２０ａの
電流値をそれぞれＩ2 とし、第５のトランジスタ２のコ
レクタ電流をＩC1とすると、電流ＩC1は〔数５〕のよう
になる。
【００３４】
【数５】
【００３５】また、第７のトランジスタ６のコレクタ電
流をＩC3とすると、電流ＩC3は〔数６〕のようになる。
流をＩC3とすると、電流ＩC3は〔数６〕のようになる。
【００３６】
【数６】
【００３７】また、電流出力端子１４の出力電流をＩO
とすると、電流Ｉ0 は〔数７〕のようになる。
とすると、電流Ｉ0 は〔数７〕のようになる。
【００３８】
【数７】
【００３９】したがって、可変コンダクタンス回路の伝
達コンダクタンスｇm は、〔数８〕のようになり、第１
から第４のエミッタフォロワ回路１Ａ，３Ａ，５Ａ，７
Ａを駆動している第１から第４の電流源１７ａ，１８
ａ，１９ａ，２０ａの電流値を変化させることで、伝達
コンダクタンスｇm を可変とできる。
達コンダクタンスｇm は、〔数８〕のようになり、第１
から第４のエミッタフォロワ回路１Ａ，３Ａ，５Ａ，７
Ａを駆動している第１から第４の電流源１７ａ，１８
ａ，１９ａ，２０ａの電流値を変化させることで、伝達
コンダクタンスｇm を可変とできる。
【００４０】
【数８】
【００４１】コンダクタンス可変にあたり、〔数８〕に
おいて、電流Ｉ1 ，Ｉ2 を変化させる場合の変化電流量
をΔｉとすると、電流Ｉ2 を増加（＋Δｉ）させるとき
は電流Ｉ1 を減少（−Δｉ）させ、逆に電流Ｉ2 を減少
（−Δｉ）させるときは電流Ｉ1 を増加（＋Δｉ）させ
るように、すなわち電流Ｉ1 ，Ｉ2 の増減量を同量で逆
方向に同時に変化させると、伝達コンダクタンスｇm の
変化はΔｉに比例し、Δｉを直線的に変化させれば、伝
達コンダクタンスｇm も直線的に変化し、電流Ｉ1 ，Ｉ
2 の和は常に一定であるので、消費電力は変動しない。
おいて、電流Ｉ1 ，Ｉ2 を変化させる場合の変化電流量
をΔｉとすると、電流Ｉ2 を増加（＋Δｉ）させるとき
は電流Ｉ1 を減少（−Δｉ）させ、逆に電流Ｉ2 を減少
（−Δｉ）させるときは電流Ｉ1 を増加（＋Δｉ）させ
るように、すなわち電流Ｉ1 ，Ｉ2 の増減量を同量で逆
方向に同時に変化させると、伝達コンダクタンスｇm の
変化はΔｉに比例し、Δｉを直線的に変化させれば、伝
達コンダクタンスｇm も直線的に変化し、電流Ｉ1 ，Ｉ
2 の和は常に一定であるので、消費電力は変動しない。
【００４２】また、入力ダイナミックレンジＤr は〔数
９〕で表され、電流Ｉは伝達コンダクタンスｇm を制御
するための電流Ｉ1 ，Ｉ2 と無関係な一定電流であるの
で、コンダクタンスを変化させても入力ダイナミックレ
ンジＤr は一定である。一方、第１の電圧入力端子１０
からＡ点までと、第２の電圧入力端子１１からＢ点まで
の各々の電圧消費量は２ＶBEであるので、一定の電源電
圧ＶCC内での入力ダイナミックレンジＤr を従来例に比
べて広く設定できる。
９〕で表され、電流Ｉは伝達コンダクタンスｇm を制御
するための電流Ｉ1 ，Ｉ2 と無関係な一定電流であるの
で、コンダクタンスを変化させても入力ダイナミックレ
ンジＤr は一定である。一方、第１の電圧入力端子１０
からＡ点までと、第２の電圧入力端子１１からＢ点まで
の各々の電圧消費量は２ＶBEであるので、一定の電源電
圧ＶCC内での入力ダイナミックレンジＤr を従来例に比
べて広く設定できる。
【００４３】
【数９】
【００４４】また、入力部の第１から第４のエミッタフ
ォロワ回路１Ａ，３Ａ，５Ａ，７Ａの負荷は各々トラン
ジスタ１ａ，３ａ，５ａ，７ａのベース１つのみである
ので、第１から第４のエミッタフォロワ回路１Ａ，３
Ａ，５Ａ，７Ａの駆動電流（伝達コンダクタンスｇm を
制御する電流Ｉ1 ，Ｉ2 に当たる電流）は極めて少量で
よく、寄生容量による影響を考慮して電流量を決定しな
くてはならない部分は第５から第８のトランジスタ２，
４，６，８と抵抗９とカレントミラー回路の出力側トラ
ンジスタ１３のみで、それも抵抗の使用箇所が１か所だ
けであるので、比較的電流量は少なく設定でき、消費電
力は少なくて済む。
ォロワ回路１Ａ，３Ａ，５Ａ，７Ａの負荷は各々トラン
ジスタ１ａ，３ａ，５ａ，７ａのベース１つのみである
ので、第１から第４のエミッタフォロワ回路１Ａ，３
Ａ，５Ａ，７Ａの駆動電流（伝達コンダクタンスｇm を
制御する電流Ｉ1 ，Ｉ2 に当たる電流）は極めて少量で
よく、寄生容量による影響を考慮して電流量を決定しな
くてはならない部分は第５から第８のトランジスタ２，
４，６，８と抵抗９とカレントミラー回路の出力側トラ
ンジスタ１３のみで、それも抵抗の使用箇所が１か所だ
けであるので、比較的電流量は少なく設定でき、消費電
力は少なくて済む。
【００４５】以上のように、第１の実施の形態によれ
ば、大きな入力ダイナミックレンジＤ r を得ることがで
き、伝達コンダクタンスｇm を直線的に変化させること
ができ、伝達コンダクタンスｇm の可変時に消費電力の
変動および入力ダイナミックレンジＤr の変動を引き起
こさず、素子の寄生容量の影響を軽減し回路の定常電流
を減らして消費電力を少なくできる。
ば、大きな入力ダイナミックレンジＤ r を得ることがで
き、伝達コンダクタンスｇm を直線的に変化させること
ができ、伝達コンダクタンスｇm の可変時に消費電力の
変動および入力ダイナミックレンジＤr の変動を引き起
こさず、素子の寄生容量の影響を軽減し回路の定常電流
を減らして消費電力を少なくできる。
【００４６】なお、この第１の実施の形態では、第５の
トランジスタ２のコレクタをカレントミラー回路の入力
側トランジスタ１２に接続し、第７のトランジスタ６の
コレクタをカレントミラー回路の出力側トランジスタ１
３と共通接続して電流出力端子１４を設けたが、第６の
トランジスタ４のコレクタをカレントミラー回路の入力
側トランジスタ１２に接続し、第８のトランジスタ８の
コレクタをカレントミラー回路の出力側トランジスタ１
３と共通接続して電流出力端子を設け、第５および第７
のトランジスタ２，６のコレクタには適当なバイアス、
例えば電源電圧ＶCCを印加するようにしてもよい。この
場合の伝達コンダクタンスｇm は〔数１０〕のようにな
る。
トランジスタ２のコレクタをカレントミラー回路の入力
側トランジスタ１２に接続し、第７のトランジスタ６の
コレクタをカレントミラー回路の出力側トランジスタ１
３と共通接続して電流出力端子１４を設けたが、第６の
トランジスタ４のコレクタをカレントミラー回路の入力
側トランジスタ１２に接続し、第８のトランジスタ８の
コレクタをカレントミラー回路の出力側トランジスタ１
３と共通接続して電流出力端子を設け、第５および第７
のトランジスタ２，６のコレクタには適当なバイアス、
例えば電源電圧ＶCCを印加するようにしてもよい。この
場合の伝達コンダクタンスｇm は〔数１０〕のようにな
る。
【００４７】
【数１０】
【００４８】また、第１および第２の電流供給手段とし
ては、第５および第６の電流源１５，１６に代えて、抵
抗器を用いてもよい。この場合の伝達コンダクタンスｇ
m は〔数８〕および〔数１０〕におけるＲの部分を、Ｒ
と電流源用の抵抗とを合成した合成抵抗にすればよい。
すなわち、電流源１５，１６を同じ抵抗値の抵抗Ｒｉと
し、Ｒと２つのＲｉの合成抵抗をＲ′とすると、 Ｒ′＝Ｒ//２Ｒｉ＝（Ｒ×２Ｒｉ）／（Ｒ＋２Ｒｉ） となる。このＲ′を数８，数９，数１０のＲとして使用
すればよい。
ては、第５および第６の電流源１５，１６に代えて、抵
抗器を用いてもよい。この場合の伝達コンダクタンスｇ
m は〔数８〕および〔数１０〕におけるＲの部分を、Ｒ
と電流源用の抵抗とを合成した合成抵抗にすればよい。
すなわち、電流源１５，１６を同じ抵抗値の抵抗Ｒｉと
し、Ｒと２つのＲｉの合成抵抗をＲ′とすると、 Ｒ′＝Ｒ//２Ｒｉ＝（Ｒ×２Ｒｉ）／（Ｒ＋２Ｒｉ） となる。このＲ′を数８，数９，数１０のＲとして使用
すればよい。
【００４９】〔第２の実施の形態〕図２は第２の実施の
形態における可変コンダクタンス回路を示すものであ
る。図２において、第１の電圧入力端子１０には入力電
圧Ｖ1 が加えられ、第２の電圧入力端子１１には入力電
圧Ｖ2 が加えられる。第１のエミッタフォロワ回路１Ｂ
は、ベースを第１の電圧入力端子１０に接続した一導電
型（ＰＮＰ型）の第１のトランジスタ１ｂと、電流Ｉ1
を流して第１のトランジスタ１ｂを駆動する第１の電流
源１７ｂとからなる。第２のエミッタフォロワ回路３Ｂ
は、ベースを第１の電圧入力端子１０に接続した一導電
型（ＰＮＰ型）の第２のトランジスタ３ｂと、電流Ｉ2
を流して第２のトランジスタ３ｂを駆動する第２の電流
源１８ｂとからなる。
形態における可変コンダクタンス回路を示すものであ
る。図２において、第１の電圧入力端子１０には入力電
圧Ｖ1 が加えられ、第２の電圧入力端子１１には入力電
圧Ｖ2 が加えられる。第１のエミッタフォロワ回路１Ｂ
は、ベースを第１の電圧入力端子１０に接続した一導電
型（ＰＮＰ型）の第１のトランジスタ１ｂと、電流Ｉ1
を流して第１のトランジスタ１ｂを駆動する第１の電流
源１７ｂとからなる。第２のエミッタフォロワ回路３Ｂ
は、ベースを第１の電圧入力端子１０に接続した一導電
型（ＰＮＰ型）の第２のトランジスタ３ｂと、電流Ｉ2
を流して第２のトランジスタ３ｂを駆動する第２の電流
源１８ｂとからなる。
【００５０】第３のエミッタフォロワ回路５Ｂは、ベー
スを第２の電圧入力端子１１に接続した一導電型（ＰＮ
Ｐ型）の第３のトランジスタ５ｂと、第１の電流源１７
ｂと同値の電流Ｉ1 を流して第３のトランジスタ５ｂを
駆動する第３の電流源１９ｂとからなる。第４のエミッ
タフォロワ回路７Ｂは、ベースを第２の電圧入力端子１
１に接続した一導電型（ＰＮＰ型）の第４のトランジス
タ７ｂと、第２の電流源１８ｂと同値の電流Ｉ2 を流し
て第４のトランジスタ７ｂを駆動する第４の電流源２０
ｂとからなる。
スを第２の電圧入力端子１１に接続した一導電型（ＰＮ
Ｐ型）の第３のトランジスタ５ｂと、第１の電流源１７
ｂと同値の電流Ｉ1 を流して第３のトランジスタ５ｂを
駆動する第３の電流源１９ｂとからなる。第４のエミッ
タフォロワ回路７Ｂは、ベースを第２の電圧入力端子１
１に接続した一導電型（ＰＮＰ型）の第４のトランジス
タ７ｂと、第２の電流源１８ｂと同値の電流Ｉ2 を流し
て第４のトランジスタ７ｂを駆動する第４の電流源２０
ｂとからなる。
【００５１】他導電型（ＮＰＮ型）の第５のトランジス
タ２は第１のトランジスタ１ｂのエミッタにベースを接
続し、他導電型（ＮＰＮ型）の第６のトランジスタ４は
第２のトランジスタ３ｂのエミッタにベースを接続する
とともに第５のトランジスタ２のエミッタにエミッタを
接続している。他導電型（ＮＰＮ型）の第７のトランジ
スタ６は第３のトランジスタ５ｂのエミッタにベースを
接続し、他導電型（ＮＰＮ型）の第８のトランジスタ８
は第４のトランジスタ７ｂのエミッタにベースを接続す
るとともに第７のトランジスタ６のエミッタにエミッタ
を接続している。
タ２は第１のトランジスタ１ｂのエミッタにベースを接
続し、他導電型（ＮＰＮ型）の第６のトランジスタ４は
第２のトランジスタ３ｂのエミッタにベースを接続する
とともに第５のトランジスタ２のエミッタにエミッタを
接続している。他導電型（ＮＰＮ型）の第７のトランジ
スタ６は第３のトランジスタ５ｂのエミッタにベースを
接続し、他導電型（ＮＰＮ型）の第８のトランジスタ８
は第４のトランジスタ７ｂのエミッタにベースを接続す
るとともに第７のトランジスタ６のエミッタにエミッタ
を接続している。
【００５２】第５の電流源１５は第５および第６のトラ
ンジスタ２，４のエミッタに共通に接続して電流Ｉを流
す第１の電流供給手段として機能し、第６の電流源１６
は第７および第８のトランジスタ６，８のエミッタに共
通に接続して電流Ｉを流す第２の電流供給手段として機
能する。抵抗９は第５および第６のトランジスタ２，４
の共通エミッタに一端を接続し、第７および第８のトラ
ンジスタ６，８の共通エミッタに他端を接続してあり、
零オーム以上の抵抗値を有する。
ンジスタ２，４のエミッタに共通に接続して電流Ｉを流
す第１の電流供給手段として機能し、第６の電流源１６
は第７および第８のトランジスタ６，８のエミッタに共
通に接続して電流Ｉを流す第２の電流供給手段として機
能する。抵抗９は第５および第６のトランジスタ２，４
の共通エミッタに一端を接続し、第７および第８のトラ
ンジスタ６，８の共通エミッタに他端を接続してあり、
零オーム以上の抵抗値を有する。
【００５３】一導電型（ＰＮＰ型）の第９のトランジス
タ１２と一導電型（ＰＮＰ型）の第１０のトランジスタ
１３とは、第９のトランジスタ１２を入力側トランジス
タとするとともに第１０のトランジスタ１３を出力側ト
ランジスタとするカレントミラー回路を構成しており、
入力側トランジスタである第９のトランジスタ１２のコ
レクタを第５のトランジスタ２のコレクタに接続し、出
力側トランジスタである第１０のトランジスタ１３のコ
レクタを第７のトランジスタ６のコレクタに接続してい
る。
タ１２と一導電型（ＰＮＰ型）の第１０のトランジスタ
１３とは、第９のトランジスタ１２を入力側トランジス
タとするとともに第１０のトランジスタ１３を出力側ト
ランジスタとするカレントミラー回路を構成しており、
入力側トランジスタである第９のトランジスタ１２のコ
レクタを第５のトランジスタ２のコレクタに接続し、出
力側トランジスタである第１０のトランジスタ１３のコ
レクタを第７のトランジスタ６のコレクタに接続してい
る。
【００５４】そして、カレントミラー回路の出力側トラ
ンジスタである第１０のトランジスタ１３と第７のトラ
ンジスタ６の共通接続したコレクタに電流出力端子１４
が接続されており、この電流出力端子１４より電流ＩO
を取り出すことができるようになっている。なお、第
１，第２，第３，第４のトランジスタ１ｂ，３ｂ，５
ｂ，７ｂのコレクタには電源電圧ＶCCが印加され、第
６，第８のトランジスタ４，８のコレクタには、適当な
バイアスとして例えば電源電圧ＶCCが印加され、さら
に、第９および第１０のトランジスタ１２，１３のエミ
ッタには電源電圧ＶCCが印加されている。
ンジスタである第１０のトランジスタ１３と第７のトラ
ンジスタ６の共通接続したコレクタに電流出力端子１４
が接続されており、この電流出力端子１４より電流ＩO
を取り出すことができるようになっている。なお、第
１，第２，第３，第４のトランジスタ１ｂ，３ｂ，５
ｂ，７ｂのコレクタには電源電圧ＶCCが印加され、第
６，第８のトランジスタ４，８のコレクタには、適当な
バイアスとして例えば電源電圧ＶCCが印加され、さら
に、第９および第１０のトランジスタ１２，１３のエミ
ッタには電源電圧ＶCCが印加されている。
【００５５】以上のように構成された第２の実施の形態
の可変コンダクタンス回路について、図２を用いてその
動作を説明する。図２において、第１の電圧入力端子１
０に加えられた入力電圧Ｖ1 は、第１，第５のトランジ
スタ１ｂ，２のベース・エミッタ間電圧をＶBEとしたと
きに、直流的に１ＶBEの上昇、１ＶBEの降下をしてＡ点
（抵抗９の一端）に伝わる。また、第２の電圧入力端子
１１に加えられた入力電圧Ｖ2 は、第３，第７のトラン
ジスタ５ｂ，６のベース・エミッタ間電圧をＶ BEとした
ときに、直流的に１ＶBEの上昇、１ＶBEの降下をしてＢ
点（抵抗９の他端）に伝わる。したがって、抵抗９の両
端には第１および第２の電圧入力端子１０，１１への入
力電圧Ｖ1 ，Ｖ2 の電圧差（Ｖ1 −Ｖ2 ）がそのまま伝
わり、第１および第２の電圧入力端子１０，１１の電圧
を前述のように、それぞれＶ1 ，Ｖ2 とし、抵抗９の抵
抗値をＲとし、第５から第８のトランジスタ２，４，
６，８のエミッタ抵抗を各々２ｒe とし、抵抗９に流れ
る電流をｉR とすると、電流ｉR は第１の実施の形態の
〔数４〕と同様になる。
の可変コンダクタンス回路について、図２を用いてその
動作を説明する。図２において、第１の電圧入力端子１
０に加えられた入力電圧Ｖ1 は、第１，第５のトランジ
スタ１ｂ，２のベース・エミッタ間電圧をＶBEとしたと
きに、直流的に１ＶBEの上昇、１ＶBEの降下をしてＡ点
（抵抗９の一端）に伝わる。また、第２の電圧入力端子
１１に加えられた入力電圧Ｖ2 は、第３，第７のトラン
ジスタ５ｂ，６のベース・エミッタ間電圧をＶ BEとした
ときに、直流的に１ＶBEの上昇、１ＶBEの降下をしてＢ
点（抵抗９の他端）に伝わる。したがって、抵抗９の両
端には第１および第２の電圧入力端子１０，１１への入
力電圧Ｖ1 ，Ｖ2 の電圧差（Ｖ1 −Ｖ2 ）がそのまま伝
わり、第１および第２の電圧入力端子１０，１１の電圧
を前述のように、それぞれＶ1 ，Ｖ2 とし、抵抗９の抵
抗値をＲとし、第５から第８のトランジスタ２，４，
６，８のエミッタ抵抗を各々２ｒe とし、抵抗９に流れ
る電流をｉR とすると、電流ｉR は第１の実施の形態の
〔数４〕と同様になる。
【００５６】この電流ｉR はＡ点側では第５および第６
のトランジスタ２，４に分流して流れ、Ｂ点側では第７
および第８のトランジスタ６，８に分流して流れ、第５
および第６の電流源１５，１６の電流値をＩとし、第１
および第３の電流源１７ｂ，１９ｂの電流値をそれぞれ
Ｉ1 とし、第２および第４の電流源１８ｂ，２０ｂの電
流値をそれぞれＩ2 とし、第５のトランジスタ２のコレ
クタ電流をＩC1とすると、電流ＩC1は〔数１１〕のよう
になる。
のトランジスタ２，４に分流して流れ、Ｂ点側では第７
および第８のトランジスタ６，８に分流して流れ、第５
および第６の電流源１５，１６の電流値をＩとし、第１
および第３の電流源１７ｂ，１９ｂの電流値をそれぞれ
Ｉ1 とし、第２および第４の電流源１８ｂ，２０ｂの電
流値をそれぞれＩ2 とし、第５のトランジスタ２のコレ
クタ電流をＩC1とすると、電流ＩC1は〔数１１〕のよう
になる。
【００５７】
【数１１】
【００５８】また、第７のトランジスタ６のコレクタ電
流をＩC3とすると、電流ＩC3は〔数１２〕のようにな
る。
流をＩC3とすると、電流ＩC3は〔数１２〕のようにな
る。
【００５９】
【数１２】
【００６０】また、電流出力端子１４の出力電流をＩ0
とすると、電流Ｉ0 は〔数１３〕のようになる。
とすると、電流Ｉ0 は〔数１３〕のようになる。
【００６１】
【数１３】
【００６２】したがって、可変コンダクタンス回路の伝
達コンダクタンスｇm は、第１の実施の形態の〔数１
０〕と同様になり、第１から第４のエミッタフォロワ回
路１Ｂ，３Ｂ，５Ｂ，７Ｂを駆動している第１から第４
の電流源１７ｂ，１８ｂ，１９ｂ，２０ｂの電流値を変
化させることで、伝達コンダクタンスｇm を可変とでき
る。
達コンダクタンスｇm は、第１の実施の形態の〔数１
０〕と同様になり、第１から第４のエミッタフォロワ回
路１Ｂ，３Ｂ，５Ｂ，７Ｂを駆動している第１から第４
の電流源１７ｂ，１８ｂ，１９ｂ，２０ｂの電流値を変
化させることで、伝達コンダクタンスｇm を可変とでき
る。
【００６３】コンダクタンス可変にあたり、〔数１０〕
において電流Ｉ1 ，Ｉ2 を変化させる場合の変化電流量
をΔｉとすると、電流Ｉ1 を増加（＋Δｉ）させるとき
は電流Ｉ2 は減少（−Δｉ）させ、逆に電流Ｉ1 を減少
（−Δｉ）させるときは電流Ｉ2 を増加（＋Δｉ）させ
るように、すなわち電流Ｉ1 ，Ｉ2 の増減量を同量で逆
方向に同時に変化させると、伝達コンダクタンスｇm の
変化はΔｉに比例し、Δｉを直線的に変化させれば、伝
達コンダクタンスｇm も直線的に変化し、電流Ｉ1 ，Ｉ
2 の和は常に一定であるので、消費電力は変動しない。
また、入力ダイナミックレンジＤr は第１の実施の形態
と同様に〔数９〕で表され、電流Ｉは伝達コンダクタン
スｇm を制御するための電流Ｉ1 ，Ｉ2 と無関係な一定
電流であるので、入力ダイナミックレンジＤr も一定で
あり、第１の電圧入力端子１０からＡ点までと、第２の
電圧入力端子１１からＢ点までの各々の電圧消費量はほ
ぼ１ＶBEであるので、所定の電源電圧ＶCC内での入力ダ
イナミックレンジＤr は第１の実施の形態よりもさらに
広く設定でき、また入力部の第１から第４のエミッタフ
ォロワ回路１Ｂ，３Ｂ，５Ｂ，７Ｂの負荷は各々トラン
ジスタ１ｂ，３ｂ，５ｂ，７ｂのベース１つのみである
ので、第１から第４のエミッタフォロワ回路１Ｂ，３
Ｂ，５Ｂ，７Ｂの駆動電流（伝達コンダクタンスｇmを
制御する電流Ｉ1 ，Ｉ2 に当たる電流）は極めて少量で
よく、トランジスタや抵抗等の素子の寄生容量による影
響を考慮して電流量を決定しなくてはならない部分は第
５から第８のトランジスタ２，４，６，８と抵抗９とカ
レントミラー回路の出力側トランジスタ１３のみで、そ
れも抵抗の使用箇所が１か所だけであるので、電流量は
少なく設定でき、消費電力は少なくて済む。
において電流Ｉ1 ，Ｉ2 を変化させる場合の変化電流量
をΔｉとすると、電流Ｉ1 を増加（＋Δｉ）させるとき
は電流Ｉ2 は減少（−Δｉ）させ、逆に電流Ｉ1 を減少
（−Δｉ）させるときは電流Ｉ2 を増加（＋Δｉ）させ
るように、すなわち電流Ｉ1 ，Ｉ2 の増減量を同量で逆
方向に同時に変化させると、伝達コンダクタンスｇm の
変化はΔｉに比例し、Δｉを直線的に変化させれば、伝
達コンダクタンスｇm も直線的に変化し、電流Ｉ1 ，Ｉ
2 の和は常に一定であるので、消費電力は変動しない。
また、入力ダイナミックレンジＤr は第１の実施の形態
と同様に〔数９〕で表され、電流Ｉは伝達コンダクタン
スｇm を制御するための電流Ｉ1 ，Ｉ2 と無関係な一定
電流であるので、入力ダイナミックレンジＤr も一定で
あり、第１の電圧入力端子１０からＡ点までと、第２の
電圧入力端子１１からＢ点までの各々の電圧消費量はほ
ぼ１ＶBEであるので、所定の電源電圧ＶCC内での入力ダ
イナミックレンジＤr は第１の実施の形態よりもさらに
広く設定でき、また入力部の第１から第４のエミッタフ
ォロワ回路１Ｂ，３Ｂ，５Ｂ，７Ｂの負荷は各々トラン
ジスタ１ｂ，３ｂ，５ｂ，７ｂのベース１つのみである
ので、第１から第４のエミッタフォロワ回路１Ｂ，３
Ｂ，５Ｂ，７Ｂの駆動電流（伝達コンダクタンスｇmを
制御する電流Ｉ1 ，Ｉ2 に当たる電流）は極めて少量で
よく、トランジスタや抵抗等の素子の寄生容量による影
響を考慮して電流量を決定しなくてはならない部分は第
５から第８のトランジスタ２，４，６，８と抵抗９とカ
レントミラー回路の出力側トランジスタ１３のみで、そ
れも抵抗の使用箇所が１か所だけであるので、電流量は
少なく設定でき、消費電力は少なくて済む。
【００６４】以上のように、第２の実施の形態によれ
ば、第１の実施の形態よりもＰＮＰ型のトランジスタを
多く使用するため、集積回路化した場合の面積が第１の
実施の形態の場合よりも少し増加するが、入力部の電圧
降下量がほぼ１ＶBEであるので第１の実施の形態よりも
大きな入力ダイナミックレンジＤr （第１の実施の形態
よりも総合的に１ＶBE以上広がる）を設定することがで
き、一般的に使用される電源電圧ＶCCは数ボルト（４．
３Ｖ，５Ｖ，８Ｖ，９Ｖ等）であるので、ダイナミック
レンジＤr が１ＶBE以上拡大することの効果は極めて大
きく、また第１の実施の形態と同様に、伝達コンダクタ
ンスｇm を直線的に可変でき、伝達コンダクタンスｇm
の可変時に消費電力の変動および入力ダイナミックレン
ジＤr の変動を引き起こさず、素子の寄生容量の影響を
軽減し回路の定常電流を減らして消費電力を少なくでき
る。
ば、第１の実施の形態よりもＰＮＰ型のトランジスタを
多く使用するため、集積回路化した場合の面積が第１の
実施の形態の場合よりも少し増加するが、入力部の電圧
降下量がほぼ１ＶBEであるので第１の実施の形態よりも
大きな入力ダイナミックレンジＤr （第１の実施の形態
よりも総合的に１ＶBE以上広がる）を設定することがで
き、一般的に使用される電源電圧ＶCCは数ボルト（４．
３Ｖ，５Ｖ，８Ｖ，９Ｖ等）であるので、ダイナミック
レンジＤr が１ＶBE以上拡大することの効果は極めて大
きく、また第１の実施の形態と同様に、伝達コンダクタ
ンスｇm を直線的に可変でき、伝達コンダクタンスｇm
の可変時に消費電力の変動および入力ダイナミックレン
ジＤr の変動を引き起こさず、素子の寄生容量の影響を
軽減し回路の定常電流を減らして消費電力を少なくでき
る。
【００６５】この第２の実施の形態では、入力ダイナミ
ックレンジＤr は、第１の実施の形態の場合と同様に、
〔数９〕で表されるが、電流Ｉを大きくして入力ダイナ
ミックレンジＤr を広く設定しようとする場合に、第２
の実施の形態の方が広く設定することができる。ここ
で、入力部の電圧降下量の大きさについて説明する。第
１の実施の形態の図１の回路の場合、第１の電圧入力端
子１０からＡ点まで２ＶBEの電圧降下であるので、入力
ダイナミックレンジＤr の設定範囲は、ＶCCから２ＶBE
と各電流源１５，１６，１７ａ，１８ａ，１９ａ，２０
ａの電流Ｉ，Ｉ1 ，Ｉ2 による電圧降下を差し引いた残
りとなる。一方、第２の実施の形態の図２の回路の場
合、第１の電圧入力端子１０とＡ点とはほぼ同電位とな
るが、電圧降下量としては、１ＶBE上昇、１ＶBE降下し
てＡ点の電位となり、実質的に１ＶBEの降下量であり、
入力ダイナミックレンジＤr の設定範囲は、ＶCCから１
ＶBEと各電流源１５，１６，１７ｂ，１８ｂ，１９ｂ，
２０ｂの電流Ｉ，Ｉ1 ，Ｉ2 による電圧降下を差し引い
た残りとなる。実際には、入力部のエミッタフォロワを
ＮＰＮ型からＰＮＰ型に変更したことにより、ＰＮＰの
エミッタフォロワの電流源１７ｂ，１８ｂの飽和電圧も
差し引いた残りになるが、飽和電圧は約０．１Ｖ程度で
あり、上述の説明では無視している。
ックレンジＤr は、第１の実施の形態の場合と同様に、
〔数９〕で表されるが、電流Ｉを大きくして入力ダイナ
ミックレンジＤr を広く設定しようとする場合に、第２
の実施の形態の方が広く設定することができる。ここ
で、入力部の電圧降下量の大きさについて説明する。第
１の実施の形態の図１の回路の場合、第１の電圧入力端
子１０からＡ点まで２ＶBEの電圧降下であるので、入力
ダイナミックレンジＤr の設定範囲は、ＶCCから２ＶBE
と各電流源１５，１６，１７ａ，１８ａ，１９ａ，２０
ａの電流Ｉ，Ｉ1 ，Ｉ2 による電圧降下を差し引いた残
りとなる。一方、第２の実施の形態の図２の回路の場
合、第１の電圧入力端子１０とＡ点とはほぼ同電位とな
るが、電圧降下量としては、１ＶBE上昇、１ＶBE降下し
てＡ点の電位となり、実質的に１ＶBEの降下量であり、
入力ダイナミックレンジＤr の設定範囲は、ＶCCから１
ＶBEと各電流源１５，１６，１７ｂ，１８ｂ，１９ｂ，
２０ｂの電流Ｉ，Ｉ1 ，Ｉ2 による電圧降下を差し引い
た残りとなる。実際には、入力部のエミッタフォロワを
ＮＰＮ型からＰＮＰ型に変更したことにより、ＰＮＰの
エミッタフォロワの電流源１７ｂ，１８ｂの飽和電圧も
差し引いた残りになるが、飽和電圧は約０．１Ｖ程度で
あり、上述の説明では無視している。
【００６６】なお、この第２の実施の形態では第５のト
ランジスタ２のコレクタをカレントミラー回路の入力側
トランジスタ１２に接続し、第７のトランジスタ６のコ
レクタをカレントミラー回路の出力側トランジスタ１３
と共通接続して電流出力端子１４を設けたが、第６のト
ランジスタ４のコレクタをカレントミラー回路の入力側
トランジスタ１２に接続し、第８のトランジスタ８のコ
レクタをカレントミラー回路の出力側トランジスタ１３
と共通接続して電流出力端子を設け、第５および第７の
トランジスタ２，６のコレクタには適当なバイアス、例
えば電源電圧Ｖ CCを印加するようにしてもよい。この場
合の伝達コンダクタンスｇm は第１の実施の形態と同様
に〔数８〕のようになる。
ランジスタ２のコレクタをカレントミラー回路の入力側
トランジスタ１２に接続し、第７のトランジスタ６のコ
レクタをカレントミラー回路の出力側トランジスタ１３
と共通接続して電流出力端子１４を設けたが、第６のト
ランジスタ４のコレクタをカレントミラー回路の入力側
トランジスタ１２に接続し、第８のトランジスタ８のコ
レクタをカレントミラー回路の出力側トランジスタ１３
と共通接続して電流出力端子を設け、第５および第７の
トランジスタ２，６のコレクタには適当なバイアス、例
えば電源電圧Ｖ CCを印加するようにしてもよい。この場
合の伝達コンダクタンスｇm は第１の実施の形態と同様
に〔数８〕のようになる。
【００６７】また、第１および第２の電流供給手段とし
ては、第５および第６電流源１５，１６に代えて、抵抗
器を用いてもよい。この場合の伝達コンダクタンスｇm
は〔数８〕および〔数１０〕におけるＲの部分を、Ｒと
電流源用の抵抗とを合成した合成抵抗にすればよい。
ては、第５および第６電流源１５，１６に代えて、抵抗
器を用いてもよい。この場合の伝達コンダクタンスｇm
は〔数８〕および〔数１０〕におけるＲの部分を、Ｒと
電流源用の抵抗とを合成した合成抵抗にすればよい。
【００６８】
【発明の効果】以上のように、本発明の可変コンダクタ
ンス回路によれば、第１から第４のエミッタフォロワ回
路と、第５から第８のトランジスタと、第１および第２
の電流供給手段と、抵抗と、カレントミラー回路とを備
えることにより、大きな入力ダイナミックレンジを得る
ことができ、コンダクタンスを直線的に可変でき、コン
ダクタンスの可変時に消費電力の変動および入力ダイナ
ミックレンジの変動を引き起こさず、素子の寄生容量の
影響を軽減し回路の定常電流を減らして消費電力を少な
くできる。
ンス回路によれば、第１から第４のエミッタフォロワ回
路と、第５から第８のトランジスタと、第１および第２
の電流供給手段と、抵抗と、カレントミラー回路とを備
えることにより、大きな入力ダイナミックレンジを得る
ことができ、コンダクタンスを直線的に可変でき、コン
ダクタンスの可変時に消費電力の変動および入力ダイナ
ミックレンジの変動を引き起こさず、素子の寄生容量の
影響を軽減し回路の定常電流を減らして消費電力を少な
くできる。
【図１】本発明の第１の実施形態における可変コンダク
タンス回路の回路図である。
タンス回路の回路図である。
【図２】本発明の第２の実施形態における可変コンダク
タンス回路の回路図である。
タンス回路の回路図である。
【図３】従来の可変コンダクタンス回路の回路図であ
る。
る。
【図４】可変コンダクタンス回路の使用例を示す２次低
域通過アクティブフィルタの回路図である。
域通過アクティブフィルタの回路図である。
１Ａ 第１のエミッタフォロワ回路 １Ｂ 第１のエミッタフォロワ回路 １ａ 第１のトランジスタ １ｂ 第１のトランジスタ ３Ａ 第２のエミッタフォロワ回路 ３Ｂ 第２のエミッタフォロワ回路 ３ａ 第２のトランジスタ ３ｂ 第２のトランジスタ ５Ａ 第３のエミッタフォロワ回路 ５Ｂ 第３のエミッタフォロワ回路 ５ａ 第３のトランジスタ ５ｂ 第３のトランジスタ ７Ａ 第４のエミッタフォロワ回路 ７Ｂ 第４のエミッタフォロワ回路 ７ａ 第４のトランジスタ ７ｂ 第４のトランジスタ ２ 第５のトランジスタ ４ 第６のトランジスタ ６ 第７のトランジスタ ８ 第８のトランジスタ １０ 第１の電圧入力端子 １１ 第２の電圧入力端子 １２ 第９のトランジスタ １３ 第１０のトランジスタ １４ 電流出力端子 １５ 第５の電流源 １６ 第６の電流源 １７ａ 第１の電流源 １７ｂ 第１の電流源 １８ａ 第２の電流源 １８ｂ 第２の電流源 １９ａ 第３の電流源 １９ｂ 第３の電流源 ２０ａ 第４の電流源 ２０ｂ 第４の電流源
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.7，ＤＢ名) H03H 11/04 H03F 3/45
Claims (2)
- 【請求項１】 第１および第２の電圧入力端子と、 ベースを前記第１の電圧入力端子に接続した一導電型の
第１のトランジスタと、前記第１のトランジスタを駆動
する第１の電流源とからなる第１のエミッタフォロワ回
路と、 ベースを前記第１の電圧入力端子に接続した一導電型の
第２のトランジスタと、前記第２のトランジスタを駆動
する第２の電流源とからなる第２のエミッタフォロワ回
路と、 ベースを前記第２の電圧入力端子に接続した一導電型の
第３のトランジスタと、前記第１の電流源と同値の電流
を流して前記第３のトランジスタを駆動する第３の電流
源とからなる第３のエミッタフォロワ回路と、 ベースを前記第２の電圧入力端子に接続した一導電型の
第４のトランジスタと、前記第２の電流源と同値の電流
を流して前記第４のトランジスタを駆動する第４の電流
源とからなる第４のエミッタフォロワ回路と、 前記第１のトランジスタのエミッタにベースを接続した
一導電型の第５のトランジスタと、 前記第２のトランジスタのエミッタにベースを接続する
とともに前記第５のトランジスタのエミッタにエミッタ
を接続した一導電型の第６のトランジスタと、 前記第３のトランジスタのエミッタにベースを接続した
一導電型の第７のトランジスタと、 前記第４のトランジスタのエミッタにベースを接続する
とともに前記第７のトランジスタのエミッタにエミッタ
を接続した一導電型の第８のトランジスタと、 前記第５および第６のトランジスタのエミッタに共通に
接続した第１の電流供給手段と、 前記第７および第８のトランジスタのエミッタに共通に
接続した第２の電流供給手段と、 前記第５および第６のトランジスタの共通エミッタに一
端を接続し、前記第７および第８のトランジスタの共通
エミッタに他端を接続し、零オーム以上の抵抗値を有す
る抵抗と、 他導電型の第９および第１０のトランジスタからなり、
入力側トランジスタのコレクタを前記第５のトランジス
タのコレクタに接続し、出力側トランジスタのコレクタ
を前記第７のトランジスタのコレクタに接続したカレン
トミラー回路と、 前記カレントミラー回路の出力側トランジスタと前記第
７のトランジスタの共通接続したコレクタに接続した電
流出力端子とを備えた可変コンダクタンス回路。 - 【請求項２】 第１および第２の電圧入力端子と、 ベースを前記第１の電圧入力端子に接続した一導電型の
第１のトランジスタと、前記第１のトランジスタを駆動
する第１の電流源とからなる第１のエミッタフォロワ回
路と、 ベースを前記第１の電圧入力端子に接続した一導電型の
第２のトランジスタと、前記第２のトランジスタを駆動
する第２の電流源とからなる第２のエミッタフォロワ回
路と、 ベースを前記第２の電圧入力端子に接続した一導電型の
第３のトランジスタと、前記第１の電流源と同値の電流
を流して前記第３のトランジスタを駆動する第３の電流
源とからなる第３のエミッタフォロワ回路と、 ベースを前記第２の電圧入力端子に接続した一導電型の
第４のトランジスタと、前記第２の電流源と同値の電流
を流して前記第４のトランジスタを駆動する第４の電流
源とからなる第４のエミッタフォロワ回路と、 前記第１のトランジスタのエミッタにベースを接続した
他導電型の第５のトランジスタと、 前記第２のトランジスタのエミッタにベースを接続する
とともに前記第５のトランジスタのエミッタにエミッタ
を接続した他導電型の第６のトランジスタと、 前記第３のトランジスタのエミッタにベースを接続した
他導電型の第７のトランジスタと、 前記第４のトランジスタのエミッタにベースを接続する
とともに前記第７のトランジスタのエミッタにエミッタ
を接続した他導電型の第８のトランジスタと、 前記第５および第６のトランジスタのエミッタに共通に
接続した第１の電流供給手段と、 前記第７および第８のトランジスタのエミッタに共通に
接続した第２の電流供給手段と、 前記第５および第６のトランジスタの共通エミッタに一
端を接続し、前記第７および第８のトランジスタの共通
エミッタに他端を接続し、零オーム以上の抵抗値を有す
る抵抗と、 一導電型の第９および第１０のトランジスタからなり、
入力側トランジスタのコレクタを前記第５のトランジス
タのコレクタに接続し、出力側トランジスタのコレクタ
を前記第７のトランジスタのコレクタに接続したカレン
トミラー回路と、 前記カレントミラー回路の出力側トランジスタと前記第
７のトランジスタの共通接続したコレクタに接続した電
流出力端子とを備えた可変コンダクタンス回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP02991697A JP3181849B2 (ja) | 1997-02-14 | 1997-02-14 | 可変コンダクタンス回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP02991697A JP3181849B2 (ja) | 1997-02-14 | 1997-02-14 | 可変コンダクタンス回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH10229321A JPH10229321A (ja) | 1998-08-25 |
| JP3181849B2 true JP3181849B2 (ja) | 2001-07-03 |
Family
ID=12289327
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP02991697A Expired - Fee Related JP3181849B2 (ja) | 1997-02-14 | 1997-02-14 | 可変コンダクタンス回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3181849B2 (ja) |
-
1997
- 1997-02-14 JP JP02991697A patent/JP3181849B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH10229321A (ja) | 1998-08-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4240040A (en) | Operational amplifier | |
| US5485074A (en) | High ratio current mirror with enhanced power supply rejection ratio | |
| JP2002368559A (ja) | 差動増幅回路、ミキサ回路および可変利得増幅回路 | |
| JPH0770935B2 (ja) | 差動電流増幅回路 | |
| KR0169987B1 (ko) | 증폭기 장치 | |
| JP3181849B2 (ja) | 可変コンダクタンス回路 | |
| JPH07114423A (ja) | 基準電源回路 | |
| US4075575A (en) | Input stage for fast-slewing amplifier | |
| EP0611105B1 (en) | Current source | |
| JP4272335B2 (ja) | 半導体集積回路 | |
| JPH0851324A (ja) | バッファアンプ | |
| KR0167597B1 (ko) | 대수 변환 회로 | |
| JP3114927B2 (ja) | 電流供給回路とこれを用いたフィルター回路 | |
| JP2647725B2 (ja) | 電圧比較器 | |
| EP0087602B1 (en) | Variable gain control circuit | |
| JP2723563B2 (ja) | 可変電流源 | |
| JP2623954B2 (ja) | 利得可変増幅器 | |
| JP3627368B2 (ja) | アンプ | |
| JP2569944B2 (ja) | カレントミラー回路 | |
| JP2996551B2 (ja) | カレントミラー回路装置 | |
| JPH01213008A (ja) | 増幅回路 | |
| JPH0487407A (ja) | バッファ回路 | |
| JPH10161760A (ja) | 定電圧発生回路 | |
| JPH06260925A (ja) | レベルシフト回路 | |
| JPS63178611A (ja) | 利得制御回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080420 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090420 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100420 Year of fee payment: 9 |
|
| LAPS | Cancellation because of no payment of annual fees |