JP3181208B2 - 抵抗接合電極の劣化状態検出装置 - Google Patents
抵抗接合電極の劣化状態検出装置Info
- Publication number
- JP3181208B2 JP3181208B2 JP24219695A JP24219695A JP3181208B2 JP 3181208 B2 JP3181208 B2 JP 3181208B2 JP 24219695 A JP24219695 A JP 24219695A JP 24219695 A JP24219695 A JP 24219695A JP 3181208 B2 JP3181208 B2 JP 3181208B2
- Authority
- JP
- Japan
- Prior art keywords
- resistance
- electrode
- electrodes
- junction
- resistance junction
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Testing Of Short-Circuits, Discontinuities, Leakage, Or Incorrect Line Connections (AREA)
- Investigating Or Analyzing Materials By The Use Of Electric Means (AREA)
Description
【0001】
【発明の属する技術分野】本発明は、抵抗接合電極の劣
化状態検出装置に係り、特に、ハンダ等のメッキが施さ
れた物体の抵抗接合に用いられる抵抗接合電極の劣化状
態を検出する劣化状態検出装置に関する。
化状態検出装置に係り、特に、ハンダ等のメッキが施さ
れた物体の抵抗接合に用いられる抵抗接合電極の劣化状
態を検出する劣化状態検出装置に関する。
【0002】
【従来の技術】従来より、例えば特開平60−2053
45号公報に開示される如く、電極の劣化を、電極間抵
抗の変化に基づいて検出する装置が知られている。電極
の劣化は、電極が使用されるに伴って、電極の形状、特
性等が経時的に変化することにより生ずる。これらの変
化には、電気抵抗の変化を伴うことが多く、その抵抗変
化に基づいて電極の劣化状態を検出し得る場合がある。
45号公報に開示される如く、電極の劣化を、電極間抵
抗の変化に基づいて検出する装置が知られている。電極
の劣化は、電極が使用されるに伴って、電極の形状、特
性等が経時的に変化することにより生ずる。これらの変
化には、電気抵抗の変化を伴うことが多く、その抵抗変
化に基づいて電極の劣化状態を検出し得る場合がある。
【0003】上記公報記載の装置は、pH計に用いるガ
ラス電極の劣化を検出することを目的として構成された
装置である。電極間抵抗の変化は、ガラス電極間に所定
流量の交流電流を供給した際に電極間に生ずる電圧降下
(実効値)の変化に基づいて検出される。pH計に用い
られるガラス電極は、劣化に伴ってガラス膜の抵抗が変
化することから、かかる装置によれば、適切にガラス電
極の劣化状態を検出することができる。
ラス電極の劣化を検出することを目的として構成された
装置である。電極間抵抗の変化は、ガラス電極間に所定
流量の交流電流を供給した際に電極間に生ずる電圧降下
(実効値)の変化に基づいて検出される。pH計に用い
られるガラス電極は、劣化に伴ってガラス膜の抵抗が変
化することから、かかる装置によれば、適切にガラス電
極の劣化状態を検出することができる。
【0004】ところで、電子部品の製造分野等において
は、ターミナル等を接合する方法として、被接合物に電
流を流した際に生ずる抵抗発熱を利用した接合方法、す
なわち、抵抗接合が知られている。抵抗接合は、抵抗接
合電極間に、互いに接触状態とされた2つの被接合物を
挟持させ、更に、抵抗接合電極間に所定量の電流を流す
ことにより行う。2つの被接合物の界面付近には比較的
大きな電気抵抗が生ずるため、上記の如く電流が流れる
と、被接合物の界面付近に比較的大きな抵抗発熱が生じ
界面の接合が行われることになる。
は、ターミナル等を接合する方法として、被接合物に電
流を流した際に生ずる抵抗発熱を利用した接合方法、す
なわち、抵抗接合が知られている。抵抗接合は、抵抗接
合電極間に、互いに接触状態とされた2つの被接合物を
挟持させ、更に、抵抗接合電極間に所定量の電流を流す
ことにより行う。2つの被接合物の界面付近には比較的
大きな電気抵抗が生ずるため、上記の如く電流が流れる
と、被接合物の界面付近に比較的大きな抵抗発熱が生じ
界面の接合が行われることになる。
【0005】抵抗接合を実行するにあたっては、抵抗接
合電極間に印加する実効電圧、抵抗接合電極間に流れる
実効電流等を管理項目として制御する必要がある。この
ため、抵抗接合装置には、実効電圧、実効電流を検出
し、また制御する機構が備えられている。従って、抵抗
接合電極の劣化を、上述したpH計のガラス電極と同様
に、電極間に発生する実効電圧に基づいて判断すること
ができれば、極めて便利である。
合電極間に印加する実効電圧、抵抗接合電極間に流れる
実効電流等を管理項目として制御する必要がある。この
ため、抵抗接合装置には、実効電圧、実効電流を検出
し、また制御する機構が備えられている。従って、抵抗
接合電極の劣化を、上述したpH計のガラス電極と同様
に、電極間に発生する実効電圧に基づいて判断すること
ができれば、極めて便利である。
【0006】
【発明が解決しようとする課題】電子部品の製造分野で
は、抵抗接合電極の劣化モードとして、抵抗接合電極の
表面に、Sn(スズ)やハンダ等、被溶接物の表面に施
されたメッキ材が固着するモードが知られている。かか
る劣化は、以下の理由により発生する。
は、抵抗接合電極の劣化モードとして、抵抗接合電極の
表面に、Sn(スズ)やハンダ等、被溶接物の表面に施
されたメッキ材が固着するモードが知られている。かか
る劣化は、以下の理由により発生する。
【0007】すなわち、電子部品の製造分野では、Cu
(銅)等の高導電材が被接合物として用いられる。この
ため、被溶接物に対して単に電流を流すだけでは抵抗発
熱により十分な発熱量を確保することが困難である。こ
のような場合には、通電時における発熱を補助すること
を目的として、被接合物の表面に比較的導電率の低いハ
ンダメッキ等を施し、また、比較的導電率が低く、固有
抵抗値が高いW(タングステン)やMo(モリブデン)
等を抵抗接合電極の材質として用いることが行われる。
かかる措置が採られた場合、通電時には、被接合物のみ
でなく、抵抗接合電極自身、及び被接合物の表面におい
て発熱が生じ、抵抗接合に必要な熱量を比較的容易に確
保することができる。しかしながら、被接合物の表面に
融点の低いハンダ等がメッキされた状況下で抵抗接合電
極自身が発熱して高温となると、メッキ材が溶融して抵
抗接合電極に付着する事態が生ずる。そして、その後、
抵抗接合電極が冷却されると、抵抗接合電極表面にハン
ダ等のメッキ材が固着し、上述した劣化が生ずる。
(銅)等の高導電材が被接合物として用いられる。この
ため、被溶接物に対して単に電流を流すだけでは抵抗発
熱により十分な発熱量を確保することが困難である。こ
のような場合には、通電時における発熱を補助すること
を目的として、被接合物の表面に比較的導電率の低いハ
ンダメッキ等を施し、また、比較的導電率が低く、固有
抵抗値が高いW(タングステン)やMo(モリブデン)
等を抵抗接合電極の材質として用いることが行われる。
かかる措置が採られた場合、通電時には、被接合物のみ
でなく、抵抗接合電極自身、及び被接合物の表面におい
て発熱が生じ、抵抗接合に必要な熱量を比較的容易に確
保することができる。しかしながら、被接合物の表面に
融点の低いハンダ等がメッキされた状況下で抵抗接合電
極自身が発熱して高温となると、メッキ材が溶融して抵
抗接合電極に付着する事態が生ずる。そして、その後、
抵抗接合電極が冷却されると、抵抗接合電極表面にハン
ダ等のメッキ材が固着し、上述した劣化が生ずる。
【0008】上記の如く抵抗接合電極の表面に、ハンダ
等のメッキ材が固着すると、抵抗接合電極と被溶接物と
の接触状態が不安定となり、安定した接合品質の確保が
困難となる。従って、抵抗接合電極にかかる劣化が生じ
た際には、その劣化を検出して、迅速に抵抗接合電極の
研磨等を行う必要がある。
等のメッキ材が固着すると、抵抗接合電極と被溶接物と
の接触状態が不安定となり、安定した接合品質の確保が
困難となる。従って、抵抗接合電極にかかる劣化が生じ
た際には、その劣化を検出して、迅速に抵抗接合電極の
研磨等を行う必要がある。
【0009】ところが、抵抗接合電極の表面にハンダ等
のメッキ材が付着するモードでは、抵抗接合電極自身の
電気抵抗にはさほど大きな変化は生じない。更に、抵抗
接合の過程で、抵抗接合電極表面に固着していたメッキ
材が溶融等した場合には、抵抗接合電極と被接合物との
接触状態も、劣化前の状態とほぼ同等となる。このた
め、上記の抵抗接合電極劣化状態を、抵抗接合電極間に
生ずる実効電圧に基づいて正確に判断することは困難で
ある。この意味で、上記公報に開示される如く、電極間
に生ずる実効電圧に基づいて電極の劣化状態を判断する
手法は、抵抗接合電極の劣化状態を判断する手法として
は必ずしも適切でないことになる。
のメッキ材が付着するモードでは、抵抗接合電極自身の
電気抵抗にはさほど大きな変化は生じない。更に、抵抗
接合の過程で、抵抗接合電極表面に固着していたメッキ
材が溶融等した場合には、抵抗接合電極と被接合物との
接触状態も、劣化前の状態とほぼ同等となる。このた
め、上記の抵抗接合電極劣化状態を、抵抗接合電極間に
生ずる実効電圧に基づいて正確に判断することは困難で
ある。この意味で、上記公報に開示される如く、電極間
に生ずる実効電圧に基づいて電極の劣化状態を判断する
手法は、抵抗接合電極の劣化状態を判断する手法として
は必ずしも適切でないことになる。
【0010】本発明は、上述の点に鑑みてなされたもの
であり、抵抗接合電極の、ハンダ等のメッキ材の固着に
起因する劣化状態を、抵抗接合の過程で電極間に生ずる
ピーク電圧に基づいて判断する抵抗接合電極の劣化状態
検出装置を提供することを目的とする。
であり、抵抗接合電極の、ハンダ等のメッキ材の固着に
起因する劣化状態を、抵抗接合の過程で電極間に生ずる
ピーク電圧に基づいて判断する抵抗接合電極の劣化状態
検出装置を提供することを目的とする。
【0011】
【課題を解決するための手段】上記の目的は、請求項1
に記載する如く、抵抗接合の過程で、抵抗接合電極間に
発生するピーク電圧を検出するピーク電圧検出手段と、
前記ピーク電圧に基づいて、前記抵抗接合電極の劣化状
態を検出する劣化状態検出手段と、を備える抵抗接合電
極の劣化状態検出装置により達成される。
に記載する如く、抵抗接合の過程で、抵抗接合電極間に
発生するピーク電圧を検出するピーク電圧検出手段と、
前記ピーク電圧に基づいて、前記抵抗接合電極の劣化状
態を検出する劣化状態検出手段と、を備える抵抗接合電
極の劣化状態検出装置により達成される。
【0012】本発明において、前記ピーク電圧検出手段
は、抵抗接合の過程で、抵抗接合電極間に発生するピー
ク電圧を検出する。例えば、被接合物表面に施されたメ
ッキが抵抗接合電極に固着する等して、抵抗接合電極の
表面に荒れが生じた場合、抵抗接合電極と被接合物との
接触状態が不安定となり、両者が面接触できない状態が
生ずる。抵抗接合電極と被接合物とが面接触しない状況
下では、両者の接触点に電流が集中するため、抵抗接合
電極と被接合物との界面における電気抵抗が高まる。か
かる状況下では、抵抗接合が開始された後に、一時的に
抵抗接合電極間に大きな電圧が発生する。この点、抵抗
接合電極間に発生するピーク電圧は、抵抗接合電極の劣
化状態を正確に表していることになる。従って、前記劣
化状態検出手段の検出結果は、抵抗接合電極の劣化状態
を正確に表していることになる。
は、抵抗接合の過程で、抵抗接合電極間に発生するピー
ク電圧を検出する。例えば、被接合物表面に施されたメ
ッキが抵抗接合電極に固着する等して、抵抗接合電極の
表面に荒れが生じた場合、抵抗接合電極と被接合物との
接触状態が不安定となり、両者が面接触できない状態が
生ずる。抵抗接合電極と被接合物とが面接触しない状況
下では、両者の接触点に電流が集中するため、抵抗接合
電極と被接合物との界面における電気抵抗が高まる。か
かる状況下では、抵抗接合が開始された後に、一時的に
抵抗接合電極間に大きな電圧が発生する。この点、抵抗
接合電極間に発生するピーク電圧は、抵抗接合電極の劣
化状態を正確に表していることになる。従って、前記劣
化状態検出手段の検出結果は、抵抗接合電極の劣化状態
を正確に表していることになる。
【0013】また、上記の目的は、請求項2に記載する
如く、上記請求項1記載の抵抗接合電極の劣化状態検出
装置において、前記劣化状態検出手段を、複数の抵抗溶
接の過程のそれぞれについて検出される前記ピーク電圧
の累積和に基づいて、前記抵抗接合電極の劣化状態を検
出するものとした抵抗接合電極の劣化状態検出装置によ
っても達成される。
如く、上記請求項1記載の抵抗接合電極の劣化状態検出
装置において、前記劣化状態検出手段を、複数の抵抗溶
接の過程のそれぞれについて検出される前記ピーク電圧
の累積和に基づいて、前記抵抗接合電極の劣化状態を検
出するものとした抵抗接合電極の劣化状態検出装置によ
っても達成される。
【0014】本発明において、前記劣化状態検出手段
は、複数の抵抗接合過程で生ずる抵抗接合電極間のピー
ク電圧を累積して、その累積和に基づいて抵抗接合電極
の劣化状態を検出する。それぞれのピーク電圧には、抵
抗接合電極の劣化状態が反映されているため、その累積
和には、顕著に抵抗接合電極の劣化状態が反映される。
従って、本発明の如く、ピーク電圧の累積和に基づいて
抵抗接合電極の劣化状態を判断した場合、より正確に抵
抗接合電極の劣化状態が検出される。
は、複数の抵抗接合過程で生ずる抵抗接合電極間のピー
ク電圧を累積して、その累積和に基づいて抵抗接合電極
の劣化状態を検出する。それぞれのピーク電圧には、抵
抗接合電極の劣化状態が反映されているため、その累積
和には、顕著に抵抗接合電極の劣化状態が反映される。
従って、本発明の如く、ピーク電圧の累積和に基づいて
抵抗接合電極の劣化状態を判断した場合、より正確に抵
抗接合電極の劣化状態が検出される。
【0015】
【発明の実施の形態】図1は、本発明の一実施例である
抵抗接合システムの全体構成図を示す。図1において、
R端子,S端子,T端子は、それぞれ3相交流電源の
R,S,T相に接続される端子である。R端子,S端
子,T端子には、それぞれダイオード10a;12a;
14aのアノード端子と、ダイオード10b;12b;
14bのカソード端子とが接続されている。これらのダ
イオード10a,10b;12a,12b;14a,1
4bは、それぞれR,S,T相の全波整流回路を構成し
ている。
抵抗接合システムの全体構成図を示す。図1において、
R端子,S端子,T端子は、それぞれ3相交流電源の
R,S,T相に接続される端子である。R端子,S端
子,T端子には、それぞれダイオード10a;12a;
14aのアノード端子と、ダイオード10b;12b;
14bのカソード端子とが接続されている。これらのダ
イオード10a,10b;12a,12b;14a,1
4bは、それぞれR,S,T相の全波整流回路を構成し
ている。
【0016】ダイオード10a;12a;14aのカソ
ード端子は、抵抗接合装置の高圧ライン16に接続され
ている。また、ダイオード10b;12b;14bのア
ノード端子は、抵抗接合装置の低圧ライン18に接続さ
れている。高圧ライン16と低圧ライン18との間に
は、電圧の安定化を図るため、十分に容量の大きなコン
デンサ19が接続されている。このため、高圧ライン1
6と低圧ライン18との間の電圧は、ほぼ一定に維持さ
れている。
ード端子は、抵抗接合装置の高圧ライン16に接続され
ている。また、ダイオード10b;12b;14bのア
ノード端子は、抵抗接合装置の低圧ライン18に接続さ
れている。高圧ライン16と低圧ライン18との間に
は、電圧の安定化を図るため、十分に容量の大きなコン
デンサ19が接続されている。このため、高圧ライン1
6と低圧ライン18との間の電圧は、ほぼ一定に維持さ
れている。
【0017】高圧ライン16と、低圧ライン18との間
には、また、4つのスイッチング素子20a〜20dか
らなるHブリッジ回路20が接続されている。4つのス
イッチング素子20a〜20dは、それぞれ高圧ライン
16から低圧ライン18へ向かう電流の流れを許容する
ように、かつ、スイッチング素子20aと20dが対角
に、スイッチング素子20bと20dとが対角に位置す
るように配置されている。
には、また、4つのスイッチング素子20a〜20dか
らなるHブリッジ回路20が接続されている。4つのス
イッチング素子20a〜20dは、それぞれ高圧ライン
16から低圧ライン18へ向かう電流の流れを許容する
ように、かつ、スイッチング素子20aと20dが対角
に、スイッチング素子20bと20dとが対角に位置す
るように配置されている。
【0018】スイッチング素子20aと20bとを接続
する経路、及びスイッチング素子20cと20dとを接
続する経路のそれぞれには、インバータトランス22の
一次コイル22aの一端が接続されている。インバータ
トランス22の二次コイル22bには、その両端それぞ
れにダイオード22c又は22dのアノード端子が、ま
た、その中央部にセンタータップ22eが接続されてい
る。
する経路、及びスイッチング素子20cと20dとを接
続する経路のそれぞれには、インバータトランス22の
一次コイル22aの一端が接続されている。インバータ
トランス22の二次コイル22bには、その両端それぞ
れにダイオード22c又は22dのアノード端子が、ま
た、その中央部にセンタータップ22eが接続されてい
る。
【0019】本実施例の抵抗接合装置は、一対の抵抗接
合電極24,26を備えている。抵抗接合電極24,2
6は、それぞれ加圧シリンダ28,30の一方によっ
て、軸方向に変位可能に保持されている。上述したイン
バータトランス22のダイオード22c,22dは、共
にカソード端子において一方の抵抗接合電極24に接続
されている。また、インバータトランス22のセンター
タップ22eは、他方の抵抗接合電極26に接続されて
いる。尚、加圧シリンダ28,30は、後述するCPU
32の指令に応じて、被接合物を、抵抗接合電極24,
26から離間した位置(以下、開放端と称す)と、抵抗
接合電極24,26と接触する位置(以下、加圧端と称
す)とに移動させることができる。
合電極24,26を備えている。抵抗接合電極24,2
6は、それぞれ加圧シリンダ28,30の一方によっ
て、軸方向に変位可能に保持されている。上述したイン
バータトランス22のダイオード22c,22dは、共
にカソード端子において一方の抵抗接合電極24に接続
されている。また、インバータトランス22のセンター
タップ22eは、他方の抵抗接合電極26に接続されて
いる。尚、加圧シリンダ28,30は、後述するCPU
32の指令に応じて、被接合物を、抵抗接合電極24,
26から離間した位置(以下、開放端と称す)と、抵抗
接合電極24,26と接触する位置(以下、加圧端と称
す)とに移動させることができる。
【0020】本実施例の接合装置は、CPU32によっ
てその作動が制御される。CPU32には、図1に示す
如く、電源回路34、一次電流検出回路36、インバー
タ駆動回路38、二次電流検出回路40、チップ間電圧
検出回路42、メモリ44、入力部46、表示部48、
及び監視装置50が接続されている。
てその作動が制御される。CPU32には、図1に示す
如く、電源回路34、一次電流検出回路36、インバー
タ駆動回路38、二次電流検出回路40、チップ間電圧
検出回路42、メモリ44、入力部46、表示部48、
及び監視装置50が接続されている。
【0021】電源回路34は、CPU32に駆動電力を
供給する回路であり、上述したS端子およびT端子より
供給される商用交流を用いて接合装置の制御に必要な所
定の直流電圧を発生する。一次電流検出回路36は、高
圧ライン16を流れる電流、すなわち、インバータトラ
ンス22の一次コイル22aを流れる電流を検出する回
路である。図1に示す如く、高圧ライン16には、その
内部を貫通して流れる電流値に応じた出力を発する電流
検出器、例えばホールCT36aが配設されている。一
次電流検出回路36は、ホールCT36aの出力信号に
基づいて高圧ライン16を流通する電流を検出する。
供給する回路であり、上述したS端子およびT端子より
供給される商用交流を用いて接合装置の制御に必要な所
定の直流電圧を発生する。一次電流検出回路36は、高
圧ライン16を流れる電流、すなわち、インバータトラ
ンス22の一次コイル22aを流れる電流を検出する回
路である。図1に示す如く、高圧ライン16には、その
内部を貫通して流れる電流値に応じた出力を発する電流
検出器、例えばホールCT36aが配設されている。一
次電流検出回路36は、ホールCT36aの出力信号に
基づいて高圧ライン16を流通する電流を検出する。
【0022】インバータ駆動回路38は、CPU32か
らの指令に応じてスイッチング素子20a〜20dのオ
ン・オフ状態を切り換える回路である。インバータ駆動
回路38は、互いに対角に位置する一対のスイッチング
素子20a,20d、又は20b,20cが同時にオン
となるように、かつ、そのオン状態が指令を受けた周波
数で交互に変更されるように、スイッチング素子20a
〜20dを駆動する。かかる制御が行われると、インバ
ータトランス22の一次コイル22aの両端に印加され
る電圧は、CPU32から指令される周波数で反転する
ことになる。
らの指令に応じてスイッチング素子20a〜20dのオ
ン・オフ状態を切り換える回路である。インバータ駆動
回路38は、互いに対角に位置する一対のスイッチング
素子20a,20d、又は20b,20cが同時にオン
となるように、かつ、そのオン状態が指令を受けた周波
数で交互に変更されるように、スイッチング素子20a
〜20dを駆動する。かかる制御が行われると、インバ
ータトランス22の一次コイル22aの両端に印加され
る電圧は、CPU32から指令される周波数で反転する
ことになる。
【0023】一次コイル22aへの印加電圧が上記の如
く反転すると、二次コイル22bには、その周波数に応
じた交流電圧が励起される。二次コイル22bに交流電
圧が励起されると、二次コイル22bの両端の一方には
センタータップ22eの電位以上の電位が、他方にはセ
ンタータップ22eの電位以下の電位が生ずる。そし
て、本実施例においては、二次コイル22bの両端に生
ずる電位のうち、センタータップ22eの電位以上の電
位が、一方の抵抗接合電極24に供給され、かつ、セン
タータップ22eの電位が他方の抵抗接合電極26に供
給される。従って、抵抗接合電極24,26間には、抵
抗接合電極24側が常に正極、抵抗接合電極26側が負
極の直流電圧が印加されることになる。尚、本実施例に
おいては、周波数1kHz 〜4kHz が実用周波数として設
定可能とされている。
く反転すると、二次コイル22bには、その周波数に応
じた交流電圧が励起される。二次コイル22bに交流電
圧が励起されると、二次コイル22bの両端の一方には
センタータップ22eの電位以上の電位が、他方にはセ
ンタータップ22eの電位以下の電位が生ずる。そし
て、本実施例においては、二次コイル22bの両端に生
ずる電位のうち、センタータップ22eの電位以上の電
位が、一方の抵抗接合電極24に供給され、かつ、セン
タータップ22eの電位が他方の抵抗接合電極26に供
給される。従って、抵抗接合電極24,26間には、抵
抗接合電極24側が常に正極、抵抗接合電極26側が負
極の直流電圧が印加されることになる。尚、本実施例に
おいては、周波数1kHz 〜4kHz が実用周波数として設
定可能とされている。
【0024】抵抗接合電極24とインバータトランス2
2の二次側コイルとを連通する経路には、トロイダルコ
イル40aが配設されている。トロイダルコイル40a
は、その内部を貫通して流れる交流電流の大きさに応じ
た信号を出力するコイルであり、その出力端子は二次電
流検出回路40に接続されている。二次電流検出回路4
0は、トロイダルコイル40aの出力に基づいて、抵抗
接合電極24に供給される電流の瞬時値を検出して、そ
の値をCPU32に供給する。CPU32は、二次電流
検出回路40から供給される電流の瞬時値に基づいて電
流の実効値を演算する。
2の二次側コイルとを連通する経路には、トロイダルコ
イル40aが配設されている。トロイダルコイル40a
は、その内部を貫通して流れる交流電流の大きさに応じ
た信号を出力するコイルであり、その出力端子は二次電
流検出回路40に接続されている。二次電流検出回路4
0は、トロイダルコイル40aの出力に基づいて、抵抗
接合電極24に供給される電流の瞬時値を検出して、そ
の値をCPU32に供給する。CPU32は、二次電流
検出回路40から供給される電流の瞬時値に基づいて電
流の実効値を演算する。
【0025】抵抗接合電極24,26には、それぞれチ
ップ間電圧検出回路42が備える二本のプローブ端子が
接続されている。チップ間電圧検出回路42は、これら
のプローブ端子から入力される抵抗接合電極24,26
の電位に基づいて、両者間に発生する電圧を検出し、そ
の検出値をCPU32に供給する。CPU32は、チッ
プ間電圧検出回路42の検出値に基づいて、抵抗接合電
極24,26間に発生する実効電圧を演算する。
ップ間電圧検出回路42が備える二本のプローブ端子が
接続されている。チップ間電圧検出回路42は、これら
のプローブ端子から入力される抵抗接合電極24,26
の電位に基づいて、両者間に発生する電圧を検出し、そ
の検出値をCPU32に供給する。CPU32は、チッ
プ間電圧検出回路42の検出値に基づいて、抵抗接合電
極24,26間に発生する実効電圧を演算する。
【0026】抵抗接合を実行するにあたっては、被接合
物に応じて、接合電流の通電時間、接合電流の大きさ等
の条件を設定することが必要である。本実施例のシステ
ムでは、これらの条件設定は入力部46を介して行われ
る。尚、抵抗接合では、抵抗接合電極24,26から被
接合物に供給されるエネルギを管理する必要があること
から、条件の入力や、CPU32での制御は、電流、電
圧の実行値を用いて行われることがある。
物に応じて、接合電流の通電時間、接合電流の大きさ等
の条件を設定することが必要である。本実施例のシステ
ムでは、これらの条件設定は入力部46を介して行われ
る。尚、抵抗接合では、抵抗接合電極24,26から被
接合物に供給されるエネルギを管理する必要があること
から、条件の入力や、CPU32での制御は、電流、電
圧の実行値を用いて行われることがある。
【0027】本実施例のシステムは、抵抗接合電極2
4,26に監視装置50が接続されている点に特徴を有
している。監視装置50は、抵抗接合の過程で抵抗接合
電極24,26間に作用するピーク電圧に基づいて、抵
抗接合電極24,26の劣化状態を検出する装置であ
り、図2に示す構成を有している。
4,26に監視装置50が接続されている点に特徴を有
している。監視装置50は、抵抗接合の過程で抵抗接合
電極24,26間に作用するピーク電圧に基づいて、抵
抗接合電極24,26の劣化状態を検出する装置であ
り、図2に示す構成を有している。
【0028】図2は、本実施例の要部である監視装置5
0のブロック構成図を示す。同図に示す如く、監視装置
50は、CPU50aを中心として構成される装置であ
る。CPU50aには、電極間電圧検出回路50b、入
力部50c、表示部50d、I/Oポート50e、及び
メモリ50fが接続されている。
0のブロック構成図を示す。同図に示す如く、監視装置
50は、CPU50aを中心として構成される装置であ
る。CPU50aには、電極間電圧検出回路50b、入
力部50c、表示部50d、I/Oポート50e、及び
メモリ50fが接続されている。
【0029】電流間電圧検出回路50bは、抵抗接合電
極24,26のそれぞれに接続され抵抗接合電極24,
26間の電圧を検出する。尚、電極間電圧検出回路50
bは、上述のチップ間電圧検出回路42で代用すること
も可能である。入力部50cは、ピーク電圧に基づく劣
化検出を行うにあたり、各種のしきい値を入力するため
の装置である。本実施例においては、抵抗接合電極2
4,26に劣化が生じたか否かを判別するため、抵抗
接合中に抵抗接合電極24,26間に発生するピーク電
圧VPiの上限値VH 、VH を超えるピーク電圧VPiが
検出された回数CM の上限値CH 、VH を超えるピー
ク電圧VPiの累積和の上限値VACC の3つがしきい値と
して用いられる。従って、本実施例においては、上述し
た3つのしきい値VH ,CH ,VACC が入力部50cか
ら入力されることになる。
極24,26のそれぞれに接続され抵抗接合電極24,
26間の電圧を検出する。尚、電極間電圧検出回路50
bは、上述のチップ間電圧検出回路42で代用すること
も可能である。入力部50cは、ピーク電圧に基づく劣
化検出を行うにあたり、各種のしきい値を入力するため
の装置である。本実施例においては、抵抗接合電極2
4,26に劣化が生じたか否かを判別するため、抵抗
接合中に抵抗接合電極24,26間に発生するピーク電
圧VPiの上限値VH 、VH を超えるピーク電圧VPiが
検出された回数CM の上限値CH 、VH を超えるピー
ク電圧VPiの累積和の上限値VACC の3つがしきい値と
して用いられる。従って、本実施例においては、上述し
た3つのしきい値VH ,CH ,VACC が入力部50cか
ら入力されることになる。
【0030】表示部50dは、上記の如く入力された各
種のしきい値を表示する装置である。メモリ50fは、
CPU50aで所定の処理を実行するために必要な情報
を記憶するメモリである。また、I/Oポート50e
は、図2に示すCPU50aと、上記図1に示すCPU
32、及び警報装置等の外部装置とを接続するためのイ
ンターフェースである。CPU50aには、I/Oポー
ト50eを介して起動信号、終了信号が入力され、一
方、CPU50aで発生された警報信号は、I/Oポー
ト50を介して警報装置に供給される。
種のしきい値を表示する装置である。メモリ50fは、
CPU50aで所定の処理を実行するために必要な情報
を記憶するメモリである。また、I/Oポート50e
は、図2に示すCPU50aと、上記図1に示すCPU
32、及び警報装置等の外部装置とを接続するためのイ
ンターフェースである。CPU50aには、I/Oポー
ト50eを介して起動信号、終了信号が入力され、一
方、CPU50aで発生された警報信号は、I/Oポー
ト50を介して警報装置に供給される。
【0031】図3は、本実施例のシステムの動作を説明
するためのタイムチャートを示す。図3(A)は、図1
に示すCPU32から加圧シリンダ28,30に対して
出力される電極加圧信号のオン・オフ状態を示す。同図
に示す変化は、接合装置の起動に伴って、時刻t0 に電
極加圧信号がオフからオンに切り替わった状態を示す。
するためのタイムチャートを示す。図3(A)は、図1
に示すCPU32から加圧シリンダ28,30に対して
出力される電極加圧信号のオン・オフ状態を示す。同図
に示す変化は、接合装置の起動に伴って、時刻t0 に電
極加圧信号がオフからオンに切り替わった状態を示す。
【0032】図3(B)は、電極加圧信号を受けて加圧
シリンダが開放端から加圧端に移動する変化状態を示
す。同図に示す変化は、時刻t0 に、加圧シリンダ2
8,30の変位が開始され、それらが時刻t1 に加圧端
に到達した状態を示す。図3(C)は、抵抗接合電極2
4,26を流れる接合電流のオン・オフ状態を示す。接
合電流は、同図に示す如く、加圧シリンダ28,30が
加圧端に到達した後、所定時間が経過した時点で通電が
開始される。その後、接合電流は、予め設定された所定
期間が経過した後、時刻t3 に再びオフとされる。
シリンダが開放端から加圧端に移動する変化状態を示
す。同図に示す変化は、時刻t0 に、加圧シリンダ2
8,30の変位が開始され、それらが時刻t1 に加圧端
に到達した状態を示す。図3(C)は、抵抗接合電極2
4,26を流れる接合電流のオン・オフ状態を示す。接
合電流は、同図に示す如く、加圧シリンダ28,30が
加圧端に到達した後、所定時間が経過した時点で通電が
開始される。その後、接合電流は、予め設定された所定
期間が経過した後、時刻t3 に再びオフとされる。
【0033】図3(D)は、監視装置50の電極間電圧
検出回路50bの動作状態を示す。同図に示す如く、電
極間電圧検出回路50bは、接合電流がオンとされると
同時に電極間電圧の検出を開始し、接合電流がオフとさ
れるまでその検出を持続する。
検出回路50bの動作状態を示す。同図に示す如く、電
極間電圧検出回路50bは、接合電流がオンとされると
同時に電極間電圧の検出を開始し、接合電流がオフとさ
れるまでその検出を持続する。
【0034】上述の如く時刻t3 に接合電流がオフとさ
れ、電極間電圧検出回路50bの作動が停止されると、
その後、時刻t4 に加圧シリンダ28,30を開放端へ
移動させるべく電極加圧信号がオフとされる(図3
(A))。そして、電極加圧信号の変化に追従して加圧
シリンダ28,30の移動が開始され、時刻t5 に一連
の接合工程が終了される(図3(B))。図1に示すC
PU32、及び図2に示すCPU50aは、接合装置が
起動された後、上記のタイミングで各部が作動するよう
に所定の処理を行っている。
れ、電極間電圧検出回路50bの作動が停止されると、
その後、時刻t4 に加圧シリンダ28,30を開放端へ
移動させるべく電極加圧信号がオフとされる(図3
(A))。そして、電極加圧信号の変化に追従して加圧
シリンダ28,30の移動が開始され、時刻t5 に一連
の接合工程が終了される(図3(B))。図1に示すC
PU32、及び図2に示すCPU50aは、接合装置が
起動された後、上記のタイミングで各部が作動するよう
に所定の処理を行っている。
【0035】ところで、本実施例のシステムにおいて
は、抵抗接合の過程で抵抗接合電極24,26間に生ず
るピーク電圧に基づいて、抵抗接合電極24,26の劣
化状態が検出される。以下、ピーク電圧に基づいて、抵
抗接合電極24,26の劣化状態が正確に把握できる理
由について説明する。
は、抵抗接合の過程で抵抗接合電極24,26間に生ず
るピーク電圧に基づいて、抵抗接合電極24,26の劣
化状態が検出される。以下、ピーク電圧に基づいて、抵
抗接合電極24,26の劣化状態が正確に把握できる理
由について説明する。
【0036】図4は、抵抗接合電極24,26と、互い
に接触した状態で抵抗接合電極24,26間に挟持され
た2つの被接合物52,54の拡大図を示す。被接合物
52,54は、Cu(銅)等の高導電材料で構成された
部材であり、その表面にSn(スズ)、又はハンダのメ
ッキが施されている。
に接触した状態で抵抗接合電極24,26間に挟持され
た2つの被接合物52,54の拡大図を示す。被接合物
52,54は、Cu(銅)等の高導電材料で構成された
部材であり、その表面にSn(スズ)、又はハンダのメ
ッキが施されている。
【0037】被接合物52,54がCu等の高導電材で
構成されている場合、それらを電流が流れる際に発生す
る抵抗発熱は比較的少量である。このため、かかる状況
下では、単に被接合物52,54に電流を流すだけで、
被接合物52,54の界面を接合させるために十分な熱
量を得ることは困難である。
構成されている場合、それらを電流が流れる際に発生す
る抵抗発熱は比較的少量である。このため、かかる状況
下では、単に被接合物52,54に電流を流すだけで、
被接合物52,54の界面を接合させるために十分な熱
量を得ることは困難である。
【0038】そこで、本実施例においては、上述の如く
被接合物52,54にメッキを施すと共に、抵抗接合電
極24,26を、比較的導電率の低いW(タングステ
ン)やMo(モリブデン)などで構成している。被接合
物52,54にメッキ処理が施されていると、そのメッ
キ部分を電流が流れる際に比較的大きな抵抗発熱が生ず
る。また、抵抗接合電極24,26がWやMo等で構成
されている場合、抵抗接合時に、抵抗接合電極24,2
6自身が発熱し、被接合物52,54の過熱を補助する
とができる。このため、本実施例のシステムによれば、
被接合物52,54が高い導電性を有しているにも関わ
らず、抵抗接合によって良好な接合品質を得ることがで
きる。
被接合物52,54にメッキを施すと共に、抵抗接合電
極24,26を、比較的導電率の低いW(タングステ
ン)やMo(モリブデン)などで構成している。被接合
物52,54にメッキ処理が施されていると、そのメッ
キ部分を電流が流れる際に比較的大きな抵抗発熱が生ず
る。また、抵抗接合電極24,26がWやMo等で構成
されている場合、抵抗接合時に、抵抗接合電極24,2
6自身が発熱し、被接合物52,54の過熱を補助する
とができる。このため、本実施例のシステムによれば、
被接合物52,54が高い導電性を有しているにも関わ
らず、抵抗接合によって良好な接合品質を得ることがで
きる。
【0039】ところで、上記の如く、被接合物52,5
4の表面に融点の低いSnやハンダのメッキが施され、
かつ、抵抗接合電極24,26自身が高温となる状況下
では、抵抗接合の過程で被接合物52,54表面のメッ
キが溶融し、そのメッキ材が抵抗接合電極24,26に
付着する事態が生じ得る。そして、メッキが付着した後
に抵抗接合電極24,26が冷却されると、抵抗接合電
極24,26の表面にメッキ材が固着した状態が形成さ
れる。
4の表面に融点の低いSnやハンダのメッキが施され、
かつ、抵抗接合電極24,26自身が高温となる状況下
では、抵抗接合の過程で被接合物52,54表面のメッ
キが溶融し、そのメッキ材が抵抗接合電極24,26に
付着する事態が生じ得る。そして、メッキが付着した後
に抵抗接合電極24,26が冷却されると、抵抗接合電
極24,26の表面にメッキ材が固着した状態が形成さ
れる。
【0040】図5は、上述の現象によって、その表面に
メッキ材が固着した抵抗接合電極26と、被接合物54
との接触部の拡大図を示す。表面にメッキ材が付着する
と、図5に示す如く、抵抗接合電極26(抵抗接合電極
24も同様)の表面には荒れが生ずる。この場合、被接
合物54と抵抗接合電極26との接触状態は、複数の点
における点接触となる。かかる接触状態で接合電流の通
電が開始されると、接合電流は、抵抗接合電極26と被
接合物54とが接触している点に集中し、接合部全面に
おいて良好な接合品質を維持することが困難となる。
メッキ材が固着した抵抗接合電極26と、被接合物54
との接触部の拡大図を示す。表面にメッキ材が付着する
と、図5に示す如く、抵抗接合電極26(抵抗接合電極
24も同様)の表面には荒れが生ずる。この場合、被接
合物54と抵抗接合電極26との接触状態は、複数の点
における点接触となる。かかる接触状態で接合電流の通
電が開始されると、接合電流は、抵抗接合電極26と被
接合物54とが接触している点に集中し、接合部全面に
おいて良好な接合品質を維持することが困難となる。
【0041】上記の如く接合電流が局部に集中して流通
する場合、接合電流が抵抗接合電極26全体に均一に流
れる場合に比して、抵抗接合電極26と被接合物54と
の界面における電気抵抗が上昇する。従って、かかる状
況下では、抵抗接合電極26と被接合物54とが面接触
している場合に比して、接合電流通電時に、高い抵抗接
合電極間電圧が発生する。
する場合、接合電流が抵抗接合電極26全体に均一に流
れる場合に比して、抵抗接合電極26と被接合物54と
の界面における電気抵抗が上昇する。従って、かかる状
況下では、抵抗接合電極26と被接合物54とが面接触
している場合に比して、接合電流通電時に、高い抵抗接
合電極間電圧が発生する。
【0042】しかし、抵抗接合の過程では、接合電流の
通電が継続されるに連れて、抵抗接合電極24,26及
び、被接合物52,54が昇温され、やがて抵抗接合電
極24,26の表面に固着したメッキ材が溶融し、抵抗
接合電極24,26と被接合物52,54との接触状態
は面接触に移行する。従って、抵抗接合電極24,26
の表面にメッキ材が固着した場合に、抵抗接合電極2
4,26の表面にメッキ材が固着していない場合に比し
て高い抵抗接合電極間電圧が表れるのは、抵抗接合の初
期段階に限られる。このため、抵抗接合電極間電圧を実
効値で比較することによっては、抵抗接合電極24,2
6の劣化状態を検出することは困難である。
通電が継続されるに連れて、抵抗接合電極24,26及
び、被接合物52,54が昇温され、やがて抵抗接合電
極24,26の表面に固着したメッキ材が溶融し、抵抗
接合電極24,26と被接合物52,54との接触状態
は面接触に移行する。従って、抵抗接合電極24,26
の表面にメッキ材が固着した場合に、抵抗接合電極2
4,26の表面にメッキ材が固着していない場合に比し
て高い抵抗接合電極間電圧が表れるのは、抵抗接合の初
期段階に限られる。このため、抵抗接合電極間電圧を実
効値で比較することによっては、抵抗接合電極24,2
6の劣化状態を検出することは困難である。
【0043】これに対して、抵抗接合電極24,26に
メッキ材が固着している場合における抵抗接合電極2
4,26間のピーク電圧は、常に抵抗接合電極24,2
6と被接合物52,54とが点接触状態である場合に発
生する。従って、抵抗接合の過程で、抵抗接合電極2
4,26間に発生するピーク電圧は、精度良く抵抗接合
電極24,26の劣化状態を表していることになる。
メッキ材が固着している場合における抵抗接合電極2
4,26間のピーク電圧は、常に抵抗接合電極24,2
6と被接合物52,54とが点接触状態である場合に発
生する。従って、抵抗接合の過程で、抵抗接合電極2
4,26間に発生するピーク電圧は、精度良く抵抗接合
電極24,26の劣化状態を表していることになる。
【0044】上記の結論は、図6乃至図9に示す各実験
データから導くこともができる。すなわち、図6は、表
面にメッキ材が付着していない抵抗接合電極24,26
(以下、新品電極と称す)を用いて抵抗接合を行った際
の抵抗接合電極間電圧の変化状態を示す。同図における
ピーク電圧は1.12Vである。一方、図7は、表面に
メッキ材が付着した抵抗接合電極24,26(以下、劣
化電極と称す)を用いて抵抗接合を行った際の抵抗接合
電極間電圧の変化状態を示す。同図に示すピーク電圧は
1.44Vである。このように、図6及び図7に示す実
験例では、新品電極が用いられた場合と、劣化電極が用
いられた場合で、ピーク電圧に0.32Vの差が認めら
れている。尚、図6及び図7に示す抵抗接合電極間電圧
を実効値で表すと、図6が0.82V、図7が0.86
Vとなる。この場合、両者の差が僅かに0.04Vであ
ることから、両者を明確に識別することは困難である。
データから導くこともができる。すなわち、図6は、表
面にメッキ材が付着していない抵抗接合電極24,26
(以下、新品電極と称す)を用いて抵抗接合を行った際
の抵抗接合電極間電圧の変化状態を示す。同図における
ピーク電圧は1.12Vである。一方、図7は、表面に
メッキ材が付着した抵抗接合電極24,26(以下、劣
化電極と称す)を用いて抵抗接合を行った際の抵抗接合
電極間電圧の変化状態を示す。同図に示すピーク電圧は
1.44Vである。このように、図6及び図7に示す実
験例では、新品電極が用いられた場合と、劣化電極が用
いられた場合で、ピーク電圧に0.32Vの差が認めら
れている。尚、図6及び図7に示す抵抗接合電極間電圧
を実効値で表すと、図6が0.82V、図7が0.86
Vとなる。この場合、両者の差が僅かに0.04Vであ
ることから、両者を明確に識別することは困難である。
【0045】また、図8は、新品電極を用いて500回
の抵抗接合を行い、各抵抗接合毎に検出された抵抗接合
電極24,26間のピーク電圧をヒストグラムに表した
結果を示す。同図に示す全データの平均値は1.20
V、全データの分散σは0.066である。一方、図9
は、既に2500回の抵抗溶接に使用された劣化電極を
用いて更に500回の抵抗接合を行った際に、各抵抗接
合毎に検出された抵抗接合電極24,26間のピーク電
圧をヒストグラムに表した結果を示す。同図に示す全デ
ータの平均値は1.35V、全データの分散σは0.2
08である。このように、抵抗接合電極24,26が劣
化している場合、高いピーク電圧が検出される頻度が増
し、かつ、ピーク電圧のバラツキ範囲もより広範囲とな
る。
の抵抗接合を行い、各抵抗接合毎に検出された抵抗接合
電極24,26間のピーク電圧をヒストグラムに表した
結果を示す。同図に示す全データの平均値は1.20
V、全データの分散σは0.066である。一方、図9
は、既に2500回の抵抗溶接に使用された劣化電極を
用いて更に500回の抵抗接合を行った際に、各抵抗接
合毎に検出された抵抗接合電極24,26間のピーク電
圧をヒストグラムに表した結果を示す。同図に示す全デ
ータの平均値は1.35V、全データの分散σは0.2
08である。このように、抵抗接合電極24,26が劣
化している場合、高いピーク電圧が検出される頻度が増
し、かつ、ピーク電圧のバラツキ範囲もより広範囲とな
る。
【0046】上述の如く、抵抗接合の過程で抵抗接合電
極24,26間に発生するピーク電圧は、抵抗接合電極
24,26の劣化状態を精度良く表している。従って、
本実施例のシステムの如く、抵抗接合電極24,26間
に生ずるピーク電圧に基づいて抵抗接合電極24,26
の劣化状態を判断すれば、その劣化状態を精度良く検出
することができる。尚、本実施例のシステムでは、抵抗
接合電極24,26の劣化状態を監視し、その劣化が、
安定した接合品質を維持することが困難となる程度に進
行した時点で警報を発することとしている。
極24,26間に発生するピーク電圧は、抵抗接合電極
24,26の劣化状態を精度良く表している。従って、
本実施例のシステムの如く、抵抗接合電極24,26間
に生ずるピーク電圧に基づいて抵抗接合電極24,26
の劣化状態を判断すれば、その劣化状態を精度良く検出
することができる。尚、本実施例のシステムでは、抵抗
接合電極24,26の劣化状態を監視し、その劣化が、
安定した接合品質を維持することが困難となる程度に進
行した時点で警報を発することとしている。
【0047】以下、図10及び図11を参照して、上記
の機能を実現すべくCPU50aが実行する処理の内容
について説明する。図10及び図11は、本実施例にお
いてCPU50aが実行する制御ルーチンの一例のフロ
ーチャートを示す。本ルーチンは、抵抗接合装置が起動
され、接合電流の通電が開始されるタイミングで実行さ
れる。
の機能を実現すべくCPU50aが実行する処理の内容
について説明する。図10及び図11は、本実施例にお
いてCPU50aが実行する制御ルーチンの一例のフロ
ーチャートを示す。本ルーチンは、抵抗接合装置が起動
され、接合電流の通電が開始されるタイミングで実行さ
れる。
【0048】本ルーチンが起動されると、先ずステップ
100において、抵抗接合電極24,26間に発生する
電圧VAiを、所定時間毎(本実施例では0.5msec毎)
にサンプリングする処理が実行される。本ステップの処
理は、接合電流が流通されている間中続行され、CPU
32から接合電流をオフとする指令が発せられた時点で
終了される。
100において、抵抗接合電極24,26間に発生する
電圧VAiを、所定時間毎(本実施例では0.5msec毎)
にサンプリングする処理が実行される。本ステップの処
理は、接合電流が流通されている間中続行され、CPU
32から接合電流をオフとする指令が発せられた時点で
終了される。
【0049】ステップ100の処理が終了すると、次に
ステップ102において、今回の抵抗溶接の過程で生じ
た電極間電圧VAiの最大値、すなわち、今回の抵抗接合
の過程におけるピーク電圧VPiが求められる。VPiが求
まったら、次にステップ104において、VPi>VH が
成立するか否かが判別される。VH は、上述の如く抵抗
接合電極24,26間に発生するピーク電圧VPiの上限
値VH として入力されるしきい値である。従って、VPi
>VHが不成立である場合は、今回の抵抗溶接中に正常
でないピーク電圧VPiは発生しなかったと判断すること
ができる。この場合、以後、何ら特別な処理を実行する
ことなく、今回のルーチンが終了される。一方、VPi>
VH が成立する場合は、今回の抵抗溶接中に正常でない
ピーク電圧VPiが発生したことになる。この場合、以
後、ステップ106の処理が実行される。
ステップ102において、今回の抵抗溶接の過程で生じ
た電極間電圧VAiの最大値、すなわち、今回の抵抗接合
の過程におけるピーク電圧VPiが求められる。VPiが求
まったら、次にステップ104において、VPi>VH が
成立するか否かが判別される。VH は、上述の如く抵抗
接合電極24,26間に発生するピーク電圧VPiの上限
値VH として入力されるしきい値である。従って、VPi
>VHが不成立である場合は、今回の抵抗溶接中に正常
でないピーク電圧VPiは発生しなかったと判断すること
ができる。この場合、以後、何ら特別な処理を実行する
ことなく、今回のルーチンが終了される。一方、VPi>
VH が成立する場合は、今回の抵抗溶接中に正常でない
ピーク電圧VPiが発生したことになる。この場合、以
後、ステップ106の処理が実行される。
【0050】ステップ106では、VH を超えるVPiが
検出された回数をカウントするカウンタCM がインクリ
メントされる。CM は、抵抗接合電極24,26を新品
に交換または研磨した際に“0”にリセットされるカウ
ンタである。従って、カウンタCM の値は、現在使用さ
れている抵抗接合電極24,26によってVH を超える
VPiが検出された回数を表していることになる。
検出された回数をカウントするカウンタCM がインクリ
メントされる。CM は、抵抗接合電極24,26を新品
に交換または研磨した際に“0”にリセットされるカウ
ンタである。従って、カウンタCM の値は、現在使用さ
れている抵抗接合電極24,26によってVH を超える
VPiが検出された回数を表していることになる。
【0051】上記の処理を終えたら、次にステップ10
8へ進み、VH を超えるVPiの累積和VT に、今回検出
されたVPiを加算する処理が行われる。VT は、抵抗接
合電極24,26を新品に交換または研磨した際に
“0”にリセットされる。従って、累積和VT の値は、
現在使用されている抵抗接合電極24,26によって発
生されたVH を超えるVPiの累積和を表していることに
なる。
8へ進み、VH を超えるVPiの累積和VT に、今回検出
されたVPiを加算する処理が行われる。VT は、抵抗接
合電極24,26を新品に交換または研磨した際に
“0”にリセットされる。従って、累積和VT の値は、
現在使用されている抵抗接合電極24,26によって発
生されたVH を超えるVPiの累積和を表していることに
なる。
【0052】ステップ108の処理を終えたら、続くス
テップ110において、カウンタC M が、しきい値CH
を超えているか否かが判別される。しきい値CH は、上
述の如く、VH を超えるピーク電圧VPiが検出された回
数CM についての上限値である。より具体的には、被接
合物52,54の接合状態を適正に維持するための管理
値として、実績等に基づいて決定される値である。
テップ110において、カウンタC M が、しきい値CH
を超えているか否かが判別される。しきい値CH は、上
述の如く、VH を超えるピーク電圧VPiが検出された回
数CM についての上限値である。より具体的には、被接
合物52,54の接合状態を適正に維持するための管理
値として、実績等に基づいて決定される値である。
【0053】従って、CM >CH が成立する場合は、抵
抗接合電極24,26に既に劣化が生じており、メンテ
ナンスが必要であると判断することができる。この場
合、以後、ステップ112において、警報出力1が出力
された後、ステップ114の処理が実行される。一方、
未だCM >CH が不成立である場合は、抵抗接合電極2
4,26のメンテナンスは未だ必要ではないと判断する
ことができる。この場合、ステップ112がジャンプさ
れ、ステップ110に次いでステップ114の処理が実
行される。
抗接合電極24,26に既に劣化が生じており、メンテ
ナンスが必要であると判断することができる。この場
合、以後、ステップ112において、警報出力1が出力
された後、ステップ114の処理が実行される。一方、
未だCM >CH が不成立である場合は、抵抗接合電極2
4,26のメンテナンスは未だ必要ではないと判断する
ことができる。この場合、ステップ112がジャンプさ
れ、ステップ110に次いでステップ114の処理が実
行される。
【0054】ステップ114では、VH を超えるピーク
電圧VPiの累積和VT が、しきい値VACC を超えている
か否かが判別される。しきい値VACC は、上述の如く、
VPiの累積和VT の上限値として設定された値である。
より具体的には、上述のCHと同様に、被接合物52,
54の接合状態を適正に維持するための管理値として、
実績等に基づいて決定される値である。
電圧VPiの累積和VT が、しきい値VACC を超えている
か否かが判別される。しきい値VACC は、上述の如く、
VPiの累積和VT の上限値として設定された値である。
より具体的には、上述のCHと同様に、被接合物52,
54の接合状態を適正に維持するための管理値として、
実績等に基づいて決定される値である。
【0055】従って、VT >VACC が成立する場合は、
抵抗接合電極24,26に既に劣化が生じており、メン
テナンスが必要であると判断することができる。この場
合、以後、ステップ116において、警報出力2が出力
された後、図11に示すステップ118へ進む。一方、
未だVT >VACC が不成立である場合は、抵抗接合電極
24,26のメンテナンスは未だ必要ではないと判断す
ることができる。この場合、ステップ116がジャンプ
され、ステップ114に次いでステップ118の処理が
実行される。
抵抗接合電極24,26に既に劣化が生じており、メン
テナンスが必要であると判断することができる。この場
合、以後、ステップ116において、警報出力2が出力
された後、図11に示すステップ118へ進む。一方、
未だVT >VACC が不成立である場合は、抵抗接合電極
24,26のメンテナンスは未だ必要ではないと判断す
ることができる。この場合、ステップ116がジャンプ
され、ステップ114に次いでステップ118の処理が
実行される。
【0056】ステップ118では、本実施例のシステム
を使用するオペレータによって、カウンタCM をリセッ
トする操作がなされたか否かが判別される。本ステップ
の条件は、警報出力1が出力されていない場合、及び警
報出力1が出力された後、オペレータがその警報に対す
る措置を行っていない場合には不成立と判断される。か
かる場合には、ステップ120〜124がジャンプさ
れ、次いでステップ126の処理が実行される。
を使用するオペレータによって、カウンタCM をリセッ
トする操作がなされたか否かが判別される。本ステップ
の条件は、警報出力1が出力されていない場合、及び警
報出力1が出力された後、オペレータがその警報に対す
る措置を行っていない場合には不成立と判断される。か
かる場合には、ステップ120〜124がジャンプさ
れ、次いでステップ126の処理が実行される。
【0057】ステップ126では、本実施例のシステム
を使用するオペレータによって、累積和VT をリセット
する操作がなされたか否かが判別される。本ステップの
条件は、警報出力2が出力されていない場合、及び警報
出力2が出力された後、オペレータがその警報に対する
措置を行っていない場合には不成立と判断される。かか
る場合には、ステップ128〜132がジャンプされ、
次いでステップ134の処理が実行される。
を使用するオペレータによって、累積和VT をリセット
する操作がなされたか否かが判別される。本ステップの
条件は、警報出力2が出力されていない場合、及び警報
出力2が出力された後、オペレータがその警報に対する
措置を行っていない場合には不成立と判断される。かか
る場合には、ステップ128〜132がジャンプされ、
次いでステップ134の処理が実行される。
【0058】ステップ134では、何らかの警報が出力
されているか否かが判別される。その結果、何らの警報
も出力されていないと判別された場合は、今回のルーチ
ンが終了され、以後、抵抗接合装置が起動される毎に、
上記ステップ100以降の処理が繰り返し実行されるこ
とになる。一方、何れかの警報が出力されていると判別
される場合は、上記ステップ118以降の処理が再び実
行されることになる。
されているか否かが判別される。その結果、何らの警報
も出力されていないと判別された場合は、今回のルーチ
ンが終了され、以後、抵抗接合装置が起動される毎に、
上記ステップ100以降の処理が繰り返し実行されるこ
とになる。一方、何れかの警報が出力されていると判別
される場合は、上記ステップ118以降の処理が再び実
行されることになる。
【0059】上記ステップ110においてCM >CH が
成立すると判別され、ステップ112で警報出力1が出
力された後に、オペレータによってカウンタCM をリセ
ットする操作がなされると、ステップ118の条件が成
立し、以後、ステップ120の処理が実行される。
成立すると判別され、ステップ112で警報出力1が出
力された後に、オペレータによってカウンタCM をリセ
ットする操作がなされると、ステップ118の条件が成
立し、以後、ステップ120の処理が実行される。
【0060】ステップ120では、警報出力1が出力さ
れているか否かが判別される。その結果、未だ警報出力
1が出力されている場合は、ステップ122において警
報出力1の出力が停止された後、ステップ124でカウ
ンタCM をリセットする処理が実行される。一方、ステ
ップ120で、既に警報出力1が出力されていないと判
別される場合は、ステップ122がジャンプされ、ステ
ップ120に次いで直接ステップ124の処理が実行さ
れる。
れているか否かが判別される。その結果、未だ警報出力
1が出力されている場合は、ステップ122において警
報出力1の出力が停止された後、ステップ124でカウ
ンタCM をリセットする処理が実行される。一方、ステ
ップ120で、既に警報出力1が出力されていないと判
別される場合は、ステップ122がジャンプされ、ステ
ップ120に次いで直接ステップ124の処理が実行さ
れる。
【0061】また、上記ステップ114においてVT >
VACC が成立すると判別され、ステップ112で警報出
力2が出力された後に、オペレータによって累積和VT
をリセットする操作がなされると、ステップ126の条
件が成立し、以後、ステップ128の処理が実行され
る。
VACC が成立すると判別され、ステップ112で警報出
力2が出力された後に、オペレータによって累積和VT
をリセットする操作がなされると、ステップ126の条
件が成立し、以後、ステップ128の処理が実行され
る。
【0062】ステップ128では、警報出力2が出力さ
れているか否かが判別される。その結果、未だ警報出力
2が出力されている場合は、ステップ130において警
報出力2の出力が停止された後、ステップ132で累積
和VT をリセットする処理が実行される。一方、ステッ
プ128で、既に警報出力2が出力されていないと判別
される場合は、ステップ130がジャンプされ、ステッ
プ128に次いで直接ステップ130の処理が実行され
る。
れているか否かが判別される。その結果、未だ警報出力
2が出力されている場合は、ステップ130において警
報出力2の出力が停止された後、ステップ132で累積
和VT をリセットする処理が実行される。一方、ステッ
プ128で、既に警報出力2が出力されていないと判別
される場合は、ステップ130がジャンプされ、ステッ
プ128に次いで直接ステップ130の処理が実行され
る。
【0063】上記の処理によれば、抵抗接合電極24,
26が新品に交換された後、抵抗接合電極24,26の
劣化が進行し、安定した接合品質を得るために許容し得
る範囲を超えて頻繁にしきい値VH を超えるピーク電圧
が検出されるようになると、警報出力1又は警報出力2
が出力される。そして、その警報は、オペレータによっ
てリセット操作がなされるまで、継続して出力される。
26が新品に交換された後、抵抗接合電極24,26の
劣化が進行し、安定した接合品質を得るために許容し得
る範囲を超えて頻繁にしきい値VH を超えるピーク電圧
が検出されるようになると、警報出力1又は警報出力2
が出力される。そして、その警報は、オペレータによっ
てリセット操作がなされるまで、継続して出力される。
【0064】このため、本実施例のシステムによれば、
抵抗接合電極24,26のメンテナンスの必要性を、適
切にオペレータに対して表示することができる。尚、
W、Mo等の電極は、ハンダ等のメッキ材に比して十分
な硬度を有していることから、劣化状況さえ検出するこ
とができれば、研磨等により抵抗接合電極24,26を
適正な状態に維持することは比較的容易である。この
点、本実施例のシステムは、容易に、かつ確実に、抵抗
接合電極24,26を良好な状態に維持することができ
るという利益を有していることになる。
抵抗接合電極24,26のメンテナンスの必要性を、適
切にオペレータに対して表示することができる。尚、
W、Mo等の電極は、ハンダ等のメッキ材に比して十分
な硬度を有していることから、劣化状況さえ検出するこ
とができれば、研磨等により抵抗接合電極24,26を
適正な状態に維持することは比較的容易である。この
点、本実施例のシステムは、容易に、かつ確実に、抵抗
接合電極24,26を良好な状態に維持することができ
るという利益を有していることになる。
【0065】ところで、上記の実施例においては、累積
和VT が所定のしきい値VACC を超えたか否かに基づい
て警報出力2を出力するか否かを判断することとしてい
るが、本発明はこれに限定されるものではなく、例え
ば、累積和VT を抵抗接合の実行回数で除して平均ピー
ク電圧を算出し、その値を用いて同様の判別を行うこと
としても良い。
和VT が所定のしきい値VACC を超えたか否かに基づい
て警報出力2を出力するか否かを判断することとしてい
るが、本発明はこれに限定されるものではなく、例え
ば、累積和VT を抵抗接合の実行回数で除して平均ピー
ク電圧を算出し、その値を用いて同様の判別を行うこと
としても良い。
【0066】尚、上記の実施例においては、CPU50
aが上記ステップ100及び102の処理を実行するこ
とにより前記したピーク電圧検出手段が、上記ステップ
104〜116の処理を実行することにより前記請求項
1記載の劣化状態検出手段が、また、特に上記ステップ
108、114、116の処理を実行することにより前
記請求項2記載の劣化状態検出手段が実現されている。
aが上記ステップ100及び102の処理を実行するこ
とにより前記したピーク電圧検出手段が、上記ステップ
104〜116の処理を実行することにより前記請求項
1記載の劣化状態検出手段が、また、特に上記ステップ
108、114、116の処理を実行することにより前
記請求項2記載の劣化状態検出手段が実現されている。
【0067】ところで、上記の実施例においては、CM
が所定値CH を超えた場合、および、VT が所定値V
ACC を超えた場合に電極の劣化を判定することとしてい
るが、VT ×CM が所定値を超えた場合に電極の劣化を
判断することとしてもよい。また、上記の実施例では、
監視装置50を抵抗接合装置の制御装置と別に設けた構
成で説明したが、監視装置50のCPU50a、電極間
電圧検出回路50b、入力部50c、I/Oポート50
e、メモリ50fを抵抗接合装置の制御装置のCPU3
2、電極間電圧検出回路42、入力部46、I/Oポー
ト49、メモリ44で代用することも可能である。
が所定値CH を超えた場合、および、VT が所定値V
ACC を超えた場合に電極の劣化を判定することとしてい
るが、VT ×CM が所定値を超えた場合に電極の劣化を
判断することとしてもよい。また、上記の実施例では、
監視装置50を抵抗接合装置の制御装置と別に設けた構
成で説明したが、監視装置50のCPU50a、電極間
電圧検出回路50b、入力部50c、I/Oポート50
e、メモリ50fを抵抗接合装置の制御装置のCPU3
2、電極間電圧検出回路42、入力部46、I/Oポー
ト49、メモリ44で代用することも可能である。
【0068】
【発明の効果】上述の如く、請求項1記載の発明によれ
ば、抵抗接合の過程で抵抗接合電極間に生ずるピーク電
圧に基づいて、抵抗接合電極の劣化状態が検出される。
ここで、抵抗接合電極間に発生するピーク電圧は、正確
に抵抗接合電極の劣化状態に対応している。このため、
本発明に係る抵抗接合電極の劣化状態検出装置によれ
ば、精度良く抵抗接合電極の劣化状態を検出することが
できる。
ば、抵抗接合の過程で抵抗接合電極間に生ずるピーク電
圧に基づいて、抵抗接合電極の劣化状態が検出される。
ここで、抵抗接合電極間に発生するピーク電圧は、正確
に抵抗接合電極の劣化状態に対応している。このため、
本発明に係る抵抗接合電極の劣化状態検出装置によれ
ば、精度良く抵抗接合電極の劣化状態を検出することが
できる。
【0069】請求項2記載の発明によれば、複数の抵抗
接合過程で生ずる抵抗接合電極間のピーク電圧の累積和
に基づいて抵抗接合電極の劣化状態が検出される。ピー
ク電圧の累積和には、抵抗接合電極の劣化状態が顕著に
反映されている。従って、本発明に係る抵抗接合電極の
劣化状態検出装置によれば、上記請求項1記載の発明に
比して、更に精度良く抵抗接合電極の劣化状態を検出す
ることができる。
接合過程で生ずる抵抗接合電極間のピーク電圧の累積和
に基づいて抵抗接合電極の劣化状態が検出される。ピー
ク電圧の累積和には、抵抗接合電極の劣化状態が顕著に
反映されている。従って、本発明に係る抵抗接合電極の
劣化状態検出装置によれば、上記請求項1記載の発明に
比して、更に精度良く抵抗接合電極の劣化状態を検出す
ることができる。
【図1】本発明の一実施例のシステム構成図である。
【図2】本発明の一実施例の要部である監視装置のブロ
ック構成図である。
ック構成図である。
【図3】本発明の一実施例のシステムの動作を説明する
ためのタイムチャートである。
ためのタイムチャートである。
【図4】本発明の一実施例の抵抗接合電極の拡大図であ
る。
る。
【図5】本発明の一実施例の抵抗接合電極の劣化状態に
おける拡大図である。
おける拡大図である。
【図6】新品電極を使用した場合の電極間電圧の変化状
態を表す図である。
態を表す図である。
【図7】劣化電極を使用した場合の電極間電圧の変化状
態を表す図である。
態を表す図である。
【図8】新品電極を使用した場合の電極間ピーク電圧の
ヒストグラムである。
ヒストグラムである。
【図9】劣化電極を使用した場合の電極間ピーク電圧の
ヒストグラムである。
ヒストグラムである。
【図10】本発明の一実施例において実行される制御ル
ーチンの一例のフローチャート(その1)である。
ーチンの一例のフローチャート(その1)である。
【図11】本発明の一実施例において実行される制御ル
ーチンの一例のフローチャート(その2)である。
ーチンの一例のフローチャート(その2)である。
24,26 抵抗接合電極 28,30 加圧シリンダ 50 監視装置 32 50a CPU 50b 電極間電圧検出回路 52,54 被接合物
フロントページの続き (72)発明者 菊池 博 愛知県豊田市トヨタ町1番地 トヨタ自 動車株式会社内 (72)発明者 茂呂 享司 千葉県野田市二ツ塚95番地の3 ミヤチ テクノス株式会社内 (56)参考文献 特開 昭55−70484(JP,A) 特開 平4−279287(JP,A) 特開 平8−132251(JP,A) (58)調査した分野(Int.Cl.7,DB名) G01R 31/02 B23K 11/24 336 G01N 27/20
Claims (2)
- 【請求項1】 抵抗接合の過程で、抵抗接合電極間に発
生するピーク電圧を検出するピーク電圧検出手段と、 前記ピーク電圧に基づいて、前記抵抗接合電極の劣化状
態を検出する劣化状態検出手段と、 を備えることを特徴とする抵抗接合電極の劣化状態検出
装置。 - 【請求項2】 請求項1記載の抵抗接合電極の劣化状態
検出装置において、 前記劣化状態検出手段は、複数の抵抗溶接の過程のそれ
ぞれについて検出される前記ピーク電圧の累積和に基づ
いて、前記抵抗接合電極の劣化状態を検出することを特
徴とする抵抗接合電極の劣化状態検出装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP24219695A JP3181208B2 (ja) | 1995-09-20 | 1995-09-20 | 抵抗接合電極の劣化状態検出装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP24219695A JP3181208B2 (ja) | 1995-09-20 | 1995-09-20 | 抵抗接合電極の劣化状態検出装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH0989970A JPH0989970A (ja) | 1997-04-04 |
JP3181208B2 true JP3181208B2 (ja) | 2001-07-03 |
Family
ID=17085716
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP24219695A Expired - Fee Related JP3181208B2 (ja) | 1995-09-20 | 1995-09-20 | 抵抗接合電極の劣化状態検出装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3181208B2 (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7271774B2 (en) | 2005-10-21 | 2007-09-18 | Suunto Oy | Electronic wearable device |
JP2013168574A (ja) * | 2012-02-16 | 2013-08-29 | Nec Corp | 劣化検出回路及び半導体集積装置 |
KR102360505B1 (ko) * | 2016-06-06 | 2022-02-10 | 세브 에스.아. | 제거 가능 저장조를 포함하는 헤어 스타일링 기구 |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
FR2939925B1 (fr) * | 2008-12-17 | 2011-01-14 | Eads Europ Aeronautic Defence | Dispositif de test d'un circuit et procede de mise en oeuvre |
-
1995
- 1995-09-20 JP JP24219695A patent/JP3181208B2/ja not_active Expired - Fee Related
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7271774B2 (en) | 2005-10-21 | 2007-09-18 | Suunto Oy | Electronic wearable device |
JP2013168574A (ja) * | 2012-02-16 | 2013-08-29 | Nec Corp | 劣化検出回路及び半導体集積装置 |
KR102360505B1 (ko) * | 2016-06-06 | 2022-02-10 | 세브 에스.아. | 제거 가능 저장조를 포함하는 헤어 스타일링 기구 |
Also Published As
Publication number | Publication date |
---|---|
JPH0989970A (ja) | 1997-04-04 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100650610B1 (ko) | 저항 용접 전원 장치 | |
EP0835713A1 (en) | Method and apparatus for controlling resistance welding | |
JP3314407B2 (ja) | 被膜導電部材の抵抗溶接制御方法及びその装置 | |
US6552293B2 (en) | Metallic members joining method and reflow soldering method | |
JP6166052B2 (ja) | 溶接装置 | |
JP3181208B2 (ja) | 抵抗接合電極の劣化状態検出装置 | |
JPH11285852A (ja) | 抵抗溶接制御装置 | |
JP2002321068A (ja) | 被覆線用抵抗溶接装置 | |
NL1023588C2 (nl) | Micro-lasapparaat. | |
JP2002028790A (ja) | 抵抗溶接機 | |
JP2003080372A (ja) | 被覆線用接合装置 | |
JP2006187791A (ja) | インバータ式抵抗溶接電源装置 | |
JP2007073476A (ja) | ヒュージング装置 | |
JPH1085947A (ja) | 抵抗溶接制御方法及び装置 | |
JP2001030084A (ja) | 抵抗溶接機 | |
JP2013010105A (ja) | 抵抗溶接方法および抵抗溶接装置 | |
JP2005169429A (ja) | 抵抗溶接方法及び抵抗溶接電源装置 | |
JP7428529B2 (ja) | 抵抗溶接装置及び抵抗溶接方法 | |
JPH0371982A (ja) | 抵抗溶接方法 | |
JPH09239556A (ja) | 電気抵抗溶接方法 | |
JP2784618B2 (ja) | 抵抗溶接制御装置及び抵抗溶接測定装置 | |
JP2510874Y2 (ja) | スポット溶接機 | |
JP2023076110A (ja) | 抵抗溶接装置 | |
JP2001275224A (ja) | 接合装置 | |
JP2000079483A (ja) | 金属の局部加熱方法及びその方法を用いた重ね抵抗溶接方法及び装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090420 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090420 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100420 Year of fee payment: 9 |
|
LAPS | Cancellation because of no payment of annual fees |