JP3178520B2 - Amplifier circuit - Google Patents
Amplifier circuitInfo
- Publication number
- JP3178520B2 JP3178520B2 JP21151398A JP21151398A JP3178520B2 JP 3178520 B2 JP3178520 B2 JP 3178520B2 JP 21151398 A JP21151398 A JP 21151398A JP 21151398 A JP21151398 A JP 21151398A JP 3178520 B2 JP3178520 B2 JP 3178520B2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- power supply
- base
- supply line
- emitter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Amplifiers (AREA)
Description
【０００１】[0001]
【発明の属する技術分野】本発明は半導体集積回路等に
使用される増幅回路に関し、特に、高い周波数特性を得
ることができる増幅回路に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an amplifier circuit used for a semiconductor integrated circuit and the like, and more particularly to an amplifier circuit capable of obtaining high frequency characteristics.
【０００２】[0002]
【従来の技術】通常、半導体集積回路は、ボンディング
ワイヤ及びリード等によりリードフレーム等に接続され
ている。図７は従来の増幅回路を示す回路図である。2. Description of the Related Art Generally, a semiconductor integrated circuit is connected to a lead frame or the like by bonding wires and leads. FIG. 7 is a circuit diagram showing a conventional amplifier circuit.
【０００３】従来の増幅回路３１には、２個のトランジ
スタＴ３１及びＴ３２が設けられており、トランジスタ
Ｔ３１のエミッタとトランジスタＴ３２のコレクタとが
接続されている。また、トランジスタＴ３２のエミッタ
に一方の端子が接続された抵抗Ｒ３１が設けられてい
る。抵抗Ｒ３１の他方の端子は接地線３４に接続され、
トランジスタＴ３１のコレクタは電源供給線３５に接続
されている。また、トランジスタＴ３１のエミッタとト
ランジスタＴ３２のコレクタとの接続点は、ボンディン
グワイヤ等の導線により外部出力端子３９に接続されて
いるが、この導線には、寄生インダクタンスＬ３２が存
在する。The conventional amplifier circuit 31 is provided with two transistors T31 and T32, and the emitter of the transistor T31 and the collector of the transistor T32 are connected. Further, a resistor R31 having one terminal connected to the emitter of the transistor T32 is provided. The other terminal of the resistor R31 is connected to the ground line 34,
The collector of the transistor T31 is connected to the power supply line 35. A connection point between the emitter of the transistor T31 and the collector of the transistor T32 is connected to the external output terminal 39 by a conductive wire such as a bonding wire. The conductive wire has a parasitic inductance L32.
【０００４】また、トランジスタＴ３１のベース及びト
ランジスタＴ３２のベースには、抵抗Ｒ３２及びＲ３
３、トランジスタＴ３３及びＴ３４、定電流源Ｓ３１並
びにコンデンサＣ３２から構成される差動増幅回路３２
が接続されている。トランジスタＴ３３のベースは入力
端子３６に接続され、トランジスタＴ３４のベースは入
力端子３７に接続されている。Further, resistors R32 and R3 are connected to the base of the transistor T31 and the base of the transistor T32.
3, a differential amplifier circuit 32 including transistors T33 and T34, a constant current source S31, and a capacitor C32.
Is connected. The base of the transistor T33 is connected to the input terminal 36, and the base of the transistor T34 is connected to the input terminal 37.
【０００５】更に、トランジスタＴ３２のベースには、
２個の抵抗Ｒ３４及びＲ３５並びに定電流源Ｓ３２から
構成されるバイアス回路３３が接続されており、このバ
イアス回路３３によりトランジスタＴ３２のベースにバ
イアス電圧が印加される。Further, the base of the transistor T32 has
A bias circuit 33 composed of two resistors R34 and R35 and a constant current source S32 is connected, and a bias voltage is applied to the base of the transistor T32 by the bias circuit 33.
【０００６】なお、電源供給線３５、接地線３４は導線
により夫々外部電源端子３８又は外部接地端子４０に接
続されているが、夫々の導線には寄生インダクタンスＬ
３１又は寄生インダクタンスＬ３３が存在する。The power supply line 35 and the ground line 34 are connected to the external power supply terminal 38 or the external ground terminal 40 by conductors, respectively.
31 or the parasitic inductance L33 exists.
【０００７】このように構成された従来の増幅回路３１
が組み込まれた回路においては、入力端子３６及び３７
に入力された信号は差動増幅回路３２により増幅された
後、トランジスタＴ３１のベース及びトランジスタＴ３
２のベースに入力される。そして、トランジスタＴ３１
のベース及びトランジスタＴ３２のベースに入力された
信号は増幅回路３１により増幅されて外部出力端子３９
に出力される。The conventional amplifying circuit 31 constructed as described above
Are incorporated in the input terminals 36 and 37
Is amplified by the differential amplifier circuit 32, and then the base of the transistor T31 and the transistor T3
2 is input to the base. And the transistor T31
The signal input to the base of the transistor T32 and the base of the transistor T32 are amplified by the amplifier circuit 31 and output to the external output terminal 39.
Is output to
【０００８】[0008]
【発明が解決しようとする課題】しかしながら、従来の
増幅回路においては、信号の周波数が低い場合等理想状
態に近い場合には、寄生成分による影響はほとんどない
が、周波数が高くなると、半導体集積回路は寄生成分、
特に寄生インダクタンスの影響を受けるようになる。However, in the conventional amplifier circuit, when the frequency of the signal is close to an ideal state such as when the frequency of the signal is low, the influence of the parasitic component is almost negligible. Is a parasitic component,
In particular, it is affected by the parasitic inductance.
【０００９】例えば、半導体集積回路内の電源供給線又
は接地線は外部の端子へボンディングワイヤにより接続
されるため、前述のように、寄生インダクタンスが存在
し、高周波帯域において、電源供給線及び接地線が交流
信号成分が流れない理想状態とはならず、信号成分がリ
ークする。そして、このリークにより、高周波帯域での
トランジスタの利得が小さくなるので、増幅回路の周波
数特性が劣化するという問題点がある。For example, since a power supply line or a ground line in a semiconductor integrated circuit is connected to an external terminal by a bonding wire, a parasitic inductance exists as described above, and a power supply line and a ground line in a high frequency band. However, it does not become an ideal state in which the AC signal component does not flow, and the signal component leaks. Then, since the gain of the transistor in a high frequency band is reduced due to the leakage, there is a problem that the frequency characteristic of the amplifier circuit is deteriorated.
【００１０】本発明はかかる問題点に鑑みてなされたも
のであって、良好な周波数特性を得ることができる増幅
回路を提供することを目的とする。[0010] The present invention has been made in view of the above problems, and has as its object to provide an amplifier circuit capable of obtaining good frequency characteristics.
【００１１】[0011]
【課題を解決するための手段】本発明に係る増幅回路
は、電源供給線と、この電源供給線にコレクタが接続さ
れた第１のトランジスタと、この第１のトランジスタの
エミッタにコレクタが接続された第２のトランジスタ
と、この第２のトランジスタのエミッタに接続された抵
抗と、この抵抗に接続された接地線と、前記電源供給線
の信号を前記第２のトランジスタのエミッタに帰還させ
る帰還回路と、を有し、前記第１のトランジスタのベー
スに入力される信号と前記第２のトランジスタのベース
に入力される信号とは逆相であることを特徴とする。An amplifier circuit according to the present invention comprises a power supply line, a first transistor having a collector connected to the power supply line, and a collector connected to an emitter of the first transistor. A second transistor, a resistor connected to the emitter of the second transistor, a ground line connected to the resistor, and a feedback circuit for feeding a signal on the power supply line back to the emitter of the second transistor. When, was perforated, base of the first transistor
And the base of the second transistor.
, Which is opposite in phase to the signal input to
【００１２】本発明においては、電源供給線に重畳され
た信号成分が帰還回路により第２のトランジスタのエミ
ッタに帰還される。このため、第２のトランジスタのベ
ースとエミッタとが逆相になるため、第２のトランジス
タの利得が大きくなる。これにより、高周波帯域におい
て第１のトランジスタの利得が低下しても第２のトラン
ジスタにより補償されるので、良好な周波数特性が得ら
れる。In the present invention, the signal component superimposed on the power supply line is fed back to the emitter of the second transistor by the feedback circuit. Therefore, the base and the emitter of the second transistor have opposite phases, so that the gain of the second transistor is increased. Thereby, even if the gain of the first transistor is reduced in the high frequency band, the gain is compensated by the second transistor, so that good frequency characteristics can be obtained.
【００１３】なお、前記帰還回路は、一方の電極が前記
電源供給線に接続され他方の電極が前記第２のトランジ
スタのエミッタに接続されたコンデンサを有することが
でき、一方の電極が前記第２のトランジスタのエミッタ
に接続されたコンデンサと、このコンデンサの他方の電
極及び前記電源供給線に接続された帰還用抵抗と、を有
することができ、又は一方の電極が前記第２のトランジ
スタのエミッタに接続された第１のコンデンサと、この
第１のコンデンサの他方の電極及び前記電源供給線に接
続された帰還用抵抗と、一方の電極が前記第１のコンデ
ンサの他方の電極に接続され他方の電極が前記電源供給
線に接続された第２のコンデンサと、を有することがで
きる。The feedback circuit may include a capacitor having one electrode connected to the power supply line and the other electrode connected to the emitter of the second transistor, and one electrode connected to the second electrode. And a feedback resistor connected to the other electrode of the capacitor and the power supply line, or one electrode is connected to the emitter of the second transistor. A first capacitor connected thereto, a feedback resistor connected to the other electrode of the first capacitor and the power supply line, and one electrode connected to the other electrode of the first capacitor and the other electrode connected to the other electrode of the first capacitor. And a second capacitor having an electrode connected to the power supply line.
【００１４】[0014]
【００１５】更に、前記第２のトランジスタのベース
は、このベースにバイアス電圧を印加するバイアス回路
に接続されてもよい。Further, the base of the second transistor may be connected to a bias circuit for applying a bias voltage to the base.
【００１６】[0016]
【発明の実施の形態】以下、本発明の実施例に係る増幅
回路について、添付の図面を参照して具体的に説明す
る。図１は本発明の第１の実施例に係る増幅回路を示す
回路図である。DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS Hereinafter, an amplifier circuit according to an embodiment of the present invention will be specifically described with reference to the accompanying drawings. FIG. 1 is a circuit diagram showing an amplifier circuit according to a first embodiment of the present invention.
【００１７】本実施例の増幅回路１には、２個のバイポ
ーラトランジスタＴ１及びＴ２が設けられており、トラ
ンジスタＴ１のエミッタとトランジスタＴ２のコレクタ
とが接続されている。また、トランジスタＴ２のエミッ
タに一方の端子が接続された抵抗Ｒ１及び同じくエミッ
タに一方の電極が接続されたコンデンサＣ１が設けられ
ている。抵抗Ｒ１の他方の端子は接地線４に接続され、
トランジスタＴ１のコレクタ及びコンデンサＣ１の他方
の電極は電源供給線５に接続されている。また、トラン
ジスタＴ１のエミッタとトランジスタＴ２のコレクタと
の接続点は、ボンディングワイヤ等の導線により外部出
力端子９に接続されているが、この導線には、寄生イン
ダクタンスＬ２が存在する。The amplifier circuit 1 of this embodiment is provided with two bipolar transistors T1 and T2, and the emitter of the transistor T1 is connected to the collector of the transistor T2. A resistor R1 having one terminal connected to the emitter of the transistor T2 and a capacitor C1 having one electrode connected to the emitter are also provided. The other terminal of the resistor R1 is connected to the ground line 4,
The collector of the transistor T1 and the other electrode of the capacitor C1 are connected to the power supply line 5. The connection point between the emitter of the transistor T1 and the collector of the transistor T2 is connected to the external output terminal 9 by a conductive wire such as a bonding wire. The conductive wire has a parasitic inductance L2.
【００１８】このように構成された増幅回路１において
は、トランジスタＴ２のエミッタが電源供給線５からコ
ンデンサＣ１を介して帰還をかけられる。そして、外部
出力端子９に出力信号が出力される。In the amplifier circuit 1 configured as described above, the emitter of the transistor T2 is fed back from the power supply line 5 via the capacitor C1. Then, an output signal is output to the external output terminal 9.
【００１９】また、トランジスタＴ１のベース及びトラ
ンジスタＴ２のベースには、抵抗Ｒ２及びＲ３、バイポ
ーラトランジスタＴ３及びＴ４、定電流源Ｓ１並びにコ
ンデンサＣ２から構成される通常の差動増幅回路２が接
続されている。トランジスタＴ３のベースは入力端子６
に接続され、トランジスタＴ４のベースは入力端子７に
接続されている。An ordinary differential amplifier circuit 2 comprising resistors R2 and R3, bipolar transistors T3 and T4, a constant current source S1 and a capacitor C2 is connected to the base of the transistor T1 and the base of the transistor T2. I have. The base of the transistor T3 is the input terminal 6
, And the base of the transistor T4 is connected to the input terminal 7.
【００２０】更に、トランジスタＴ２のベースには、２
個の抵抗Ｒ４及びＲ５並びに定電流源Ｓ２から構成され
る通常のバイアス回路３が接続されており、このバイア
ス回路３によりトランジスタＴ２のベースにバイアス電
圧が印加される。Further, the base of the transistor T2 has 2
A normal bias circuit 3 including resistors R4 and R5 and a constant current source S2 is connected, and a bias voltage is applied to the base of the transistor T2 by the bias circuit 3.
【００２１】なお、電源供給線５、接地線４は導線によ
り夫々外部電源端子８又は外部接地端子１０に接続され
ているが、夫々の導線には寄生インダクタンスＬ１又は
寄生インダクタンスＬ３が存在する。The power supply line 5 and the ground line 4 are connected to the external power supply terminal 8 and the external ground terminal 10 by conducting wires, respectively, and each conducting wire has a parasitic inductance L1 or a parasitic inductance L3.
【００２２】このように構成された本実施例の増幅回路
１が組み込まれた回路においては、入力端子６及び７に
入力された信号は差動増幅回路２により増幅された後、
トランジスタＴ１のベース及びトランジスタＴ２のベー
スに入力される。In the circuit incorporating the amplifying circuit 1 of the present embodiment configured as described above, the signals input to the input terminals 6 and 7 are amplified by the differential amplifying circuit 2,
The signal is input to the base of the transistor T1 and the base of the transistor T2.
【００２３】そして、トランジスタＴ１のベース及びト
ランジスタＴ２のベースに入力された信号は増幅回路１
により増幅されて外部出力端子９に出力されるが、この
とき、電源供給線５に寄生インダクタンスＬ１が存在し
ているため、理想状態とはならならず、リークした信号
成分が重畳される。図２は横軸に周波数をとり、縦軸に
位相をとって増幅回路１中の種々の位置における周波数
と位相との関係を示すグラフ図である。図２中の実線は
電源供給線５における位相を示し、破線はトランジスタ
Ｔ１のベースにおける位相を示し、１点鎖線はトランジ
スタＴ２のベースにおける位相を示し、２点鎖線はトラ
ンジスタＴ２のエミッタにおける位相を示している。The signal input to the base of the transistor T1 and the base of the transistor T2 is
Is amplified and output to the external output terminal 9. At this time, since the power supply line 5 has the parasitic inductance L1, the ideal state is not achieved and the leaked signal component is superimposed. FIG. 2 is a graph showing the relationship between the frequency and the phase at various positions in the amplifier circuit 1 with the horizontal axis representing the frequency and the vertical axis representing the phase. 2, the solid line indicates the phase at the power supply line 5, the broken line indicates the phase at the base of the transistor T1, the one-dot chain line indicates the phase at the base of the transistor T2, and the two-dot chain line indicates the phase at the emitter of the transistor T2. Is shown.
【００２４】図２に示すように、電源供給線５の信号成
分の位相は、低周波領域ではほぼ一定の値をとるが、周
波数が高くなるに連れて、例えば、トランジスタのコレ
クタ−ベース間容量等の影響によりトランジスタＴ１の
ベースに入力される信号とほぼ一致する。従って、トラ
ンジスタＴ１において、ベースとコレクタとがほぼ同相
になり、トランジスタＴ１の利得（ゲイン）は電源供給
線５に信号成分が重畳されていない場合より低下する。As shown in FIG. 2, the phase of the signal component of the power supply line 5 has a substantially constant value in a low frequency region. However, as the frequency increases, for example, the capacitance between the collector and the base of the transistor increases. Due to the influence of the above, the signal substantially matches the signal input to the base of the transistor T1. Therefore, in the transistor T1, the base and the collector have substantially the same phase, and the gain of the transistor T1 is lower than when the signal component is not superimposed on the power supply line 5.
【００２５】また、電源供給線５に重畳されている信号
成分がトランジスタＴ１のベースに入力される信号とほ
ぼ同相となる上述の周波数帯域において、電源供給線５
に重畳されている信号成分は、コンデンサＣ１によりト
ランジスタＴ２のエミッタに入力される。このため、図
２に示すように、トランジスタＴ２のベースに入力され
る信号は、トランジスタＴ１のベースに入力される信号
とは逆相になる。従って、トランジスタＴ２において
は、ベースとエミッタとが逆相になり、トランジスタＴ
２の利得が大きくなる。In the above-mentioned frequency band where the signal component superimposed on the power supply line 5 is substantially in phase with the signal input to the base of the transistor T1, the power supply line 5
Is input to the emitter of the transistor T2 by the capacitor C1. Therefore, as shown in FIG. 2, the signal input to the base of the transistor T2 has a phase opposite to that of the signal input to the base of the transistor T1. Therefore, in the transistor T2, the base and the emitter have opposite phases, and the transistor T2
2 has a large gain.
【００２６】図８は横軸に周波数をとり、縦軸に位相を
とって従来の増幅回路３１中の種々の位置における周波
数と位相との関係を示すグラフ図である。図８中の実線
は電源供給線３５における位相を示し、破線はトランジ
スタＴ３１のベースにおける位相を示し、１点鎖線はト
ランジスタＴ３２のベースにおける位相を示し、２点鎖
線はトランジスタＴ３２のエミッタにおける位相を示し
ている。FIG. 8 is a graph showing the relationship between the frequency and the phase at various positions in the conventional amplifier circuit 31, with the frequency on the horizontal axis and the phase on the vertical axis. 8, the solid line indicates the phase at the power supply line 35, the broken line indicates the phase at the base of the transistor T31, the one-dot chain line indicates the phase at the base of the transistor T32, and the two-dot chain line indicates the phase at the emitter of the transistor T32. Is shown.
【００２７】従来の増幅回路３１においては、図８に示
すように、第１の実施例と同様に、電源供給線３５の信
号成分の位相は、低周波領域ではほぼ一定の値をとる
が、周波数が高くなるに連れて、トランジスタＴ３１の
ベースに入力される信号とほぼ一致する。従って、トラ
ンジスタＴ３１において、ベースとコレクタとが同相に
なり、トランジスタＴ１の利得が低下する。In the conventional amplifier circuit 31, as shown in FIG. 8, as in the first embodiment, the phase of the signal component of the power supply line 35 takes a substantially constant value in a low frequency region. As the frequency increases, the signal substantially matches the signal input to the base of the transistor T31. Therefore, in the transistor T31, the base and the collector have the same phase, and the gain of the transistor T1 decreases.
【００２８】また、電源供給線３５に重畳されている信
号成分がトランジスタＴ３１のベースに入力される信号
とほぼ同相となる上述の周波数帯域においても、トラン
ジスタＴ３２においては、ベースとエミッタとが同相で
あり、トランジスタＴ２の利得が低下している。In the above-mentioned frequency band in which the signal component superimposed on the power supply line 35 is substantially in phase with the signal input to the base of the transistor T31, the base and the emitter of the transistor T32 have the same phase. That is, the gain of the transistor T2 is reduced.
【００２９】図３は横軸に周波数をとり、縦軸に利得を
とって両者の関係を示すグラフ図である。図３中の実線
は第１の実施例の利得を示し、破線は従来の増幅回路の
利得を示している。図３に示すように、本実施例におい
ては、電源供給線５に重畳されている信号成分がトラン
ジスタＴ１のベースに入力される信号とほぼ同相になる
周波数帯域において、トランジスタＴ１の利得が低下す
るが、その一方で、トランジスタＴ２の利得が大きくな
るため、トランジスタＴ１の利得がトランジスタＴ２に
より補償され、コンデンサＣ１による帰還がかけられて
いない従来の増幅回路と比して周波数特性が高くなって
いる。FIG. 3 is a graph showing the relationship between the frequency on the horizontal axis and the gain on the vertical axis. The solid line in FIG. 3 shows the gain of the first embodiment, and the broken line shows the gain of the conventional amplifier circuit. As shown in FIG. 3, in the present embodiment, the gain of the transistor T1 decreases in a frequency band in which the signal component superimposed on the power supply line 5 is substantially in phase with the signal input to the base of the transistor T1. However, on the other hand, the gain of the transistor T2 is increased, so that the gain of the transistor T1 is compensated by the transistor T2, and the frequency characteristic is higher than that of a conventional amplifier circuit in which the feedback by the capacitor C1 is not applied. .
【００３０】次に、本発明の第２の実施例について説明
する。本実施例には、第１の実施例において設けられて
いた帰還用のコンデンサに直列に接続された帰還用の抵
抗が設けられている。図４は本発明の第２の実施例に係
る増幅回路を示す回路図である。なお、図４に示す第２
の実施例において図１に示す第１の実施例と同一の構成
要素には同一の符号を付して、その詳細な説明は省略す
る。Next, a second embodiment of the present invention will be described. In this embodiment, a feedback resistor connected in series to the feedback capacitor provided in the first embodiment is provided. FIG. 4 is a circuit diagram showing an amplifier circuit according to a second embodiment of the present invention. In addition, the second shown in FIG.
In this embodiment, the same components as those in the first embodiment shown in FIG. 1 are denoted by the same reference numerals, and the detailed description thereof will be omitted.
【００３１】本実施例の増幅回路１１には、コンデンサ
Ｃ１と電源供給線５との間に接続された抵抗Ｒ１１が設
けられている。そして、第１の実施例と同様に、差動増
幅回路２及びバイアス回路３が接続されている。The amplifier circuit 11 of this embodiment is provided with a resistor R11 connected between the capacitor C1 and the power supply line 5. Then, similarly to the first embodiment, the differential amplifier circuit 2 and the bias circuit 3 are connected.
【００３２】このように構成された第２の実施例におい
ては、帰還量が低下するため周波数特性が、第１の実施
例と比して劣化するものの、ある周波数で利得が急激に
高くなるピーキングが抑制される。In the second embodiment configured as described above, although the frequency characteristic is deteriorated as compared with the first embodiment due to a decrease in the feedback amount, the peaking in which the gain sharply increases at a certain frequency is performed. Is suppressed.
【００３３】次に、本発明の第３の実施例について説明
する。本実施例には、第２の実施例において設けられて
いた帰還用の抵抗に並列に接続されたコンデンサが設け
られている。図５は本発明の第３の実施例に係る増幅回
路を示す回路図である。なお、図５に示す第３の実施例
において図４に示す第２の実施例と同一の構成要素には
同一の符号を付して、その詳細な説明は省略する。Next, a third embodiment of the present invention will be described. In this embodiment, a capacitor connected in parallel to the feedback resistor provided in the second embodiment is provided. FIG. 5 is a circuit diagram showing an amplifier circuit according to a third embodiment of the present invention. In the third embodiment shown in FIG. 5, the same components as those in the second embodiment shown in FIG. 4 are denoted by the same reference numerals, and detailed description thereof will be omitted.
【００３４】本実施例の増幅回路２１には、コンデンサ
Ｃ１と電源供給線５との間に帰還用の抵抗Ｒ１１と並列
に接続されたコンデンサＣ２１が設けられている。そし
て、第１及び第２の実施例と同様に、差動増幅回路２及
びバイアス回路３が接続されている。The amplifying circuit 21 of this embodiment is provided with a capacitor C21 connected in parallel with a feedback resistor R11 between the capacitor C1 and the power supply line 5. Then, similarly to the first and second embodiments, the differential amplifier circuit 2 and the bias circuit 3 are connected.
【００３５】このように構成された第３の実施例におい
ては、コンデンサＣ２１により位相が変化させられるの
で、第１の実施例と比してより周波数特性が向上する。In the third embodiment configured as described above, since the phase is changed by the capacitor C21, the frequency characteristic is further improved as compared with the first embodiment.
【００３６】図６は横軸に周波数をとり、縦軸に利得を
とって種々の増幅回路における周波数と利得との関係を
示すグラフ図である。図６中の実線は第１の実施例の利
得を示し、破線は第２の実施例の利得を示し、１点鎖線
は第３の実施例の利得を示し、２点鎖線は従来の増幅回
路の利得を示している。図６に示すように、第１、第２
及び第３の実施例の周波数特性は従来のものよりも向上
している。そして、第２の実施例においては、ピーキン
グが発現しておらず、第３の実施例においては、より周
波数特性が向上している。FIG. 6 is a graph showing the relationship between frequency and gain in various amplifier circuits, with the horizontal axis representing frequency and the vertical axis representing gain. 6, the solid line indicates the gain of the first embodiment, the broken line indicates the gain of the second embodiment, the one-dot chain line indicates the gain of the third embodiment, and the two-dot chain line indicates the conventional amplifier circuit. Shows the gain. As shown in FIG. 6, the first and second
The frequency characteristics of the third embodiment are improved as compared with the conventional one. In the second embodiment, peaking does not occur, and in the third embodiment, the frequency characteristics are further improved.
【００３７】なお、トランジスタＴ２のエミッタと電源
供給線５との間に接続される帰還回路は、前述の第１、
第２及び第３の実施例に記載されたものに限定されるも
のではなく、抵抗、コンデンサ及びインダクタンス等の
組み合わせを変更してもよい。The feedback circuit connected between the emitter of the transistor T2 and the power supply line 5 is the same as that of the first and second embodiments.
The present invention is not limited to those described in the second and third embodiments, and a combination of a resistor, a capacitor, an inductance, and the like may be changed.
【００３８】[0038]
【発明の効果】以上詳述したように、本発明によれば、
第２のトランジスタのエミッタと電源供給線との間に接
続された帰還回路を設けているので、第２のトランジス
タの利得が大きくなり、高周波帯域において第１のトラ
ンジスタの利得が低下しても第２のトランジスタにより
補償されるので、良好な周波数特性を得ることができ
る。As described in detail above, according to the present invention,
Since the feedback circuit connected between the emitter of the second transistor and the power supply line is provided, the gain of the second transistor increases, and even if the gain of the first transistor decreases in a high frequency band, Since compensation is made by the two transistors, good frequency characteristics can be obtained.
【図１】本発明の第１の実施例に係る増幅回路を示す回
路図である。FIG. 1 is a circuit diagram showing an amplifier circuit according to a first embodiment of the present invention.
【図２】増幅回路１中の種々の位置における周波数と位
相との関係を示すグラフ図である。FIG. 2 is a graph showing a relationship between a frequency and a phase at various positions in the amplifier circuit 1;
【図３】周波数と利得との関係を示すグラフ図である。FIG. 3 is a graph showing a relationship between frequency and gain.
【図４】本発明の第２の実施例に係る増幅回路を示す回
路図である。FIG. 4 is a circuit diagram showing an amplifier circuit according to a second embodiment of the present invention.
【図５】本発明の第３の実施例に係る増幅回路を示す回
路図である。FIG. 5 is a circuit diagram showing an amplifier circuit according to a third embodiment of the present invention.
【図６】種々の増幅回路における周波数と利得との関係
を示すグラフ図である。FIG. 6 is a graph showing the relationship between frequency and gain in various amplifier circuits.
【図７】従来の増幅回路を示す回路図である。FIG. 7 is a circuit diagram showing a conventional amplifier circuit.
【図８】従来の増幅回路３１中の種々の位置における周
波数と位相との関係を示すグラフ図である。FIG. 8 is a graph showing the relationship between frequency and phase at various positions in a conventional amplifier circuit 31.
１、１１、２１、３１；増幅回路 ２、３２；差動増幅回路 ３、３３；バイアス回路 ４、３４；接地線 ５、３５；電源供給線 ６、７、３６、３７；入力端子 ８、３８；外部電源端子 ９、３９；外部出力端子 １０、４０；外部接地端子 Ｃ１、Ｃ２、Ｃ２１、Ｃ３２；コンデンサ Ｔ１、Ｔ２、Ｔ３、Ｔ４、Ｔ３１、Ｔ３２、Ｔ３３、Ｔ
３４；トランジスタ Ｒ１、Ｒ２、Ｒ３、Ｒ４、Ｒ５、Ｒ１１、Ｒ２１、Ｒ３
１、Ｒ３２、Ｒ３３、Ｒ３４、Ｒ３５；抵抗 Ｓ１、Ｓ２、Ｓ３１、Ｓ３２；定電流源 Ｌ１、Ｌ２、Ｌ３、Ｌ３１、Ｌ３２、Ｌ３３；寄生イン
ダクタンス1, 11, 21, 31; amplifier circuits 2, 32; differential amplifier circuits 3, 33; bias circuits 4, 34; grounding lines 5, 35; power supply lines 6, 7, 36, 37; External power terminals 9, 39; external output terminals 10, 40; external ground terminals C1, C2, C21, C32; capacitors T1, T2, T3, T4, T31, T32, T33, T
34; Transistors R1, R2, R3, R4, R5, R11, R21, R3
1, R32, R33, R34, R35; Resistance S1, S2, S31, S32; Constant current source L1, L2, L3, L31, L32, L33; Parasitic inductance
Claims (5)
タが接続された第１のトランジスタと、この第１のトラ
ンジスタのエミッタにコレクタが接続された第２のトラ
ンジスタと、この第２のトランジスタのエミッタに接続
された抵抗と、この抵抗に接続された接地線と、前記電
源供給線の信号を前記第２のトランジスタのエミッタに
帰還させる帰還回路と、を有し、前記第１のトランジス
タのベースに入力される信号と前記第２のトランジスタ
のベースに入力される信号とは逆相であることを特徴と
する増幅回路。1. A power supply line, a first transistor having a collector connected to the power supply line, a second transistor having a collector connected to an emitter of the first transistor, and a second transistor having a collector connected to an emitter of the first transistor. a resistor connected to the emitter of possess a ground line connected to the resistor, and a feedback circuit for feeding back a signal of the power supply line to the emitter of said second transistor, wherein the first transistor
Signal input to the base of the transistor and the second transistor
An amplifier circuit having a phase opposite to that of a signal input to a base of the amplifier.
供給線に接続され他方の電極が前記第２のトランジスタ
のエミッタに接続されたコンデンサを有することを特徴
とする請求項１に記載の増幅回路。2. The feedback circuit according to claim 1, wherein the feedback circuit has a capacitor having one electrode connected to the power supply line and the other electrode connected to the emitter of the second transistor. Amplifier circuit.
のトランジスタのエミッタに接続されたコンデンサと、
このコンデンサの他方の電極及び前記電源供給線に接続
された帰還用抵抗と、を有することを特徴とする請求項
１に記載の増幅回路。3. The feedback circuit according to claim 1, wherein one of the electrodes is the second electrode.
A capacitor connected to the emitter of the transistor of
The amplifier circuit according to claim 1, further comprising a feedback resistor connected to the other electrode of the capacitor and the power supply line.
のトランジスタのエミッタに接続された第１のコンデン
サと、この第１のコンデンサの他方の電極及び前記電源
供給線に接続された帰還用抵抗と、一方の電極が前記第
１のコンデンサの他方の電極に接続され他方の電極が前
記電源供給線に接続された第２のコンデンサと、を有す
ることを特徴とする請求項１に記載の増幅回路。4. The feedback circuit according to claim 1, wherein one electrode of the feedback circuit is the second electrode.
A first capacitor connected to the emitter of the first transistor, a feedback resistor connected to the other electrode of the first capacitor and the power supply line, and one electrode connected to the other electrode of the first capacitor. And a second capacitor connected to the power supply line and the other electrode connected to the power supply line.
のベースにバイアス電圧を印加するバイアス回路に接続
されることを特徴とする請求項１乃至４のいずれか１項
に記載の増幅回路。Wherein said base of the second transistor, the amplifier circuit according to any one of claims 1 to 4, characterized in that it is connected to a bias circuit for applying a bias voltage to the base.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21151398A JP3178520B2 (en) | 1998-07-27 | 1998-07-27 | Amplifier circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21151398A JP3178520B2 (en) | 1998-07-27 | 1998-07-27 | Amplifier circuit |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000049544A JP2000049544A (en) | 2000-02-18 |
| JP3178520B2 true JP3178520B2 (en) | 2001-06-18 |
Family
ID=16607171
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP21151398A Expired - Fee Related JP3178520B2 (en) | 1998-07-27 | 1998-07-27 | Amplifier circuit |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3178520B2 (en) |
-
1998
- 1998-07-27 JP JP21151398A patent/JP3178520B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2000049544A (en) | 2000-02-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3553382B2 (en) | Transistor amplification stage | |
| US6417735B1 (en) | Amplifier with bias compensation using a current mirror circuit | |
| US3497824A (en) | Differential amplifier | |
| JPH0143485B2 (en) | ||
| JPH09190229A (en) | Electric communication terminal equipment and integrated circuit | |
| JPS6327460Y2 (en) | ||
| US4801889A (en) | Amplifier for amplifying input signal voltage and supplying the same | |
| JP3178520B2 (en) | Amplifier circuit | |
| US4147992A (en) | Amplifier circuit having a high degree of common mode rejection | |
| US2900456A (en) | Direct coupled feedback transistor amplifier circuits | |
| EP0129936B1 (en) | Current source circuit arrangement | |
| JP2860058B2 (en) | Stabilized power supply circuit | |
| US5903190A (en) | Amplifier feedforward arrangement and method for enhanced frequency response | |
| US6075355A (en) | Current mirror circuit with recovery, having high output impedance | |
| RU2115224C1 (en) | Audio-frequency power amplifier | |
| JP3837263B2 (en) | Semiconductor integrated circuit | |
| JP4221131B2 (en) | Variable gain amplifier circuit | |
| SU415652A1 (en) | ||
| JPH0516766B2 (en) | ||
| JPH01213008A (en) | Amplification circuit | |
| US7902808B2 (en) | Constant current circuit for supplying a constant current to operating circuits | |
| JP2001218364A (en) | Ac voltage regulating circuit | |
| JPH10500554A (en) | Electronic device having means for compensating for unwanted capacitance | |
| JPS6096906A (en) | Gaas fet circuit | |
| JP2019129402A (en) | Distortion compensation circuit |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |