JP3178482B2 - Image processing apparatus and method - Google Patents
Image processing apparatus and methodInfo
- Publication number
- JP3178482B2 JP3178482B2 JP15678592A JP15678592A JP3178482B2 JP 3178482 B2 JP3178482 B2 JP 3178482B2 JP 15678592 A JP15678592 A JP 15678592A JP 15678592 A JP15678592 A JP 15678592A JP 3178482 B2 JP3178482 B2 JP 3178482B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- aspect ratio
- image
- circuit
- input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Studio Circuits (AREA)
- Television Systems (AREA)
Description
【０００１】[0001]
【産業上の利用分野】本発明は、画像信号に当該画像信
号のアスペクト比を示すアスペクト情報を付加する画像
処理装置及びその方法に関する。BACKGROUND OF THE INVENTION The present invention relates to an image signal,
The present invention relates to an image processing apparatus and method for adding aspect information indicating an aspect ratio of a signal .
【０００２】[0002]
【従来の技術】複数の、例えば２つの画像信号を選択合
成する用途としては、画像の切換えや、ワイプ、スクロ
ール、クロス・フェード、ピクチャー・イン・ピクチャ
ーなどの合成がある。従来の画像処理装置は、複数の入
力画像信号を選択合成するのみであり、入力画像信号の
アスペクト比の相違を考慮しない。2. Description of the Related Art Applications for selectively synthesizing a plurality of, for example, two image signals include image switching and synthesis such as wipe, scroll, cross-fade, and picture-in-picture. The conventional image processing apparatus only selects and combines a plurality of input image signals and does not consider differences in aspect ratios of the input image signals.
【０００３】[0003]
【発明が解決しようとする課題】しかし、近年、標準的
なアスペクト比３：４とは異なるアスペクト比、例えば
ハイビジョン方式の９：１６のモニタなどが出現し、ア
スペクト比の異なる複数の映像信号を選択合成する機会
が増えている。However, in recent years, monitors having an aspect ratio different from the standard aspect ratio of 3: 4, for example, a high-vision 9:16 monitor have appeared, and a plurality of video signals having different aspect ratios have been transmitted. Opportunities for selective synthesis are increasing.
【０００４】アスペクト比が３：４以外の映像信号で
は、例えば、垂直ブランキング期間にアスペクト比を示
すディジタル・データを付加したり、コンポーネト信号
の場合に色信号に重畳する直流電圧レベルによりアスペ
クト比を示すようにしたりしている。勿論、このような
アスペクト比を識別する信号を付加しない場合もある。
垂直ブランキング期間内にアスペクト比を示すＩＤ信号
を重畳する波形例を図３に示す。For a video signal having an aspect ratio other than 3: 4, for example, digital data indicating the aspect ratio is added during a vertical blanking period, and in the case of a component signal, the aspect ratio is determined by a DC voltage level superimposed on a color signal. And so on. Of course, a signal for identifying such an aspect ratio may not be added.
FIG. 3 shows an example of a waveform in which an ID signal indicating an aspect ratio is superimposed in a vertical blanking period.
【０００５】このようにビデオ機器、例えばモニタによ
って、アスペクト比を示すＩＤ信号を必要とするものと
必要としないものがあり、ＩＤを必要とする場合でもそ
の信号形式が色々ある。As described above, some video devices, for example, monitors require an ID signal indicating an aspect ratio, and some do not. An ID signal is required in various signal formats.
【０００６】本発明は、このような要請に応え得る画像
処理装置及びその方法を提示することを目的とする。An object of the present invention is to provide an image processing apparatus and method capable of meeting such a demand.
【０００７】[0007]
【課題を解決するための手段】本発明に係る画像処理装
置は、複数種の画像信号を入力する入力手段と、前記複
数種の画像信号を合成する合成手段と、前記合成手段に
よって合成処理された画像信号に、前記合成処理された
画像信号のアスペクト比を示すアスペクト情報を付加す
る付加手段とを有することを特徴とする。 According to the present invention, there is provided an image processing apparatus comprising: input means for inputting a plurality of types of image signals;
Synthesizing means for synthesizing several kinds of image signals;
Therefore, the synthesized image signal is added to the synthesized image signal.
Adds aspect information indicating the aspect ratio of the image signal.
And additional means.
【０００８】[0008]
【０００９】本発明に係る画像処理方法は、複数種の画
像信号を入力する入力ステップと、前記複数種の画像信
号を合成する合成ステップと、前記合成ステップで合成
処理された画像信号に、前記合成処理された画像信号の
アスペクト比を示すアスペクト情報を付加する付加ステ
ップとを有することを特徴とする。 According to the image processing method of the present invention, a plurality of types of image
An input step of inputting an image signal;
And a synthesizing step for synthesizing the signals.
To the processed image signal,
Additional step for adding aspect information indicating the aspect ratio
And a tip.
【００１０】[0010]
【００１１】[0011]
【実施例】以下、図面を参照して本発明の実施例を説明
する。Embodiments of the present invention will be described below with reference to the drawings.
【００１２】図１は、本発明の一実施例の概略構成ブロ
ック図であるなお、本実施例は、アスペクト比を示すＩ
Ｄ信号は、図３の形式であるとする。FIG. 1 is a block diagram showing a schematic configuration of an embodiment of the present invention.
The D signal is assumed to be in the format shown in FIG.
【００１３】図１において、１０，１２は画像処理する
画像信号の入力端子、１４は、出力画像信号のアスペク
ト比を設定するアスペクト比設定信号の入力端子、１６
は、アスペクト比を示すＩＤ信号を出力画像信号に付加
する／付加しないを制御するＩＤ付加／無付加制御信号
の入力端子である。In FIG. 1, reference numerals 10 and 12 denote input terminals for an image signal to be subjected to image processing, 14 denotes an input terminal for an aspect ratio setting signal for setting an aspect ratio of an output image signal, and 16
Is an input terminal of an ID addition / non-addition control signal for controlling whether an ID signal indicating an aspect ratio is added / not added to an output image signal.
【００１４】１８，２０はそれぞれ、入力端子１０，１
２に入力する画像信号からＩＤ信号を消去するＩＤ消去
回路である。勿論、ＩＤ信号が付加されていない場合、
ＩＤ消去回路１８，２０は入力信号をそのまま出力す
る。２２，２４はそれぞれ、入力端子１０，１２に入力
する画像信号に重畳されているＩＤ信号を判別するＩＤ
判別回路であり、入力画像信号のアスペクト比を特定す
る信号を出力する。Reference numerals 18 and 20 denote input terminals 10 and 1 respectively.
2 is an ID erasing circuit for erasing an ID signal from an image signal input to the second circuit. Of course, when the ID signal is not added,
The ID erasing circuits 18 and 20 output the input signals as they are. IDs 22 and 24 are used to identify ID signals superimposed on image signals input to the input terminals 10 and 12, respectively.
A discrimination circuit that outputs a signal that specifies the aspect ratio of the input image signal.
【００１５】２６は、ＩＤ消去回路１８，２０からの画
像信号に対し、必要な場合に所定アスペクト比を変換し
た後、選択・合成処理する変換及び選択・合成回路であ
る。２８は、入力端子１６からのＩＤ付加／無付加制御
信号に応じて、変換及び選択・合成回路２６から出力さ
れる画像信号に、そのアスペクト比に応じたＩＤ信号を
付加し又は付加せず出力するＩＤ付加回路である。３０
は本実施例により処理された画像信号（ＩＤ付加回路２
８の出力）を外部に出力するための出力端子である。Reference numeral 26 denotes a conversion and selection / synthesis circuit for performing a selection / synthesis process after converting the image signal from the ID erasure circuits 18 and 20 to a predetermined aspect ratio if necessary. An output 28 adds or does not add an ID signal corresponding to the aspect ratio to an image signal output from the conversion and selection / synthesis circuit 26 in accordance with an ID addition / no addition control signal from the input terminal 16. This is an ID adding circuit. 30
Is an image signal (ID adding circuit 2) processed according to this embodiment.
(Output 8) is output to the outside.
【００１６】３２は、ＩＤ判別回路２２，２４の出力及
び、入力端子１４からのアスペクト比設定信号に応じて
変換及び選択・合成回路２６を制御し、当該アスペクト
比設定信号により設定されるアスペクト比と異なるアス
ペクト比の入力画像信号を、当該アスペクト比設定信号
により設定されるアスペクト比に変換した後、選択・合
成を実行させるＩＤ処理回路である。ＩＤ処理回路３２
はまた、入力端子１４からのアスペクト比設定信号をＩ
Ｄ付加回路２８に転送する。A control 32 controls the conversion and selection / synthesis circuit 26 in accordance with the output of the ID discriminating circuits 22 and 24 and the aspect ratio setting signal from the input terminal 14, and the aspect ratio set by the aspect ratio setting signal. An ID processing circuit that converts an input image signal having an aspect ratio different from that of the input image signal into an aspect ratio set by the aspect ratio setting signal, and then executes selection and synthesis. ID processing circuit 32
Also converts the aspect ratio setting signal from the input terminal 14 to I
The data is transferred to the D adding circuit 28.
【００１７】以下、本実施例の動作を詳細に説明する。
入力端子１０に入力する画像信号はＩＤ消去回路１８及
びＩＤ判別回路２２に入力し、入力端子１２に入力する
画像信号はＩＤ消去回路２０及びＩＤ判別回路２４に入
力する。ＩＤ消去回路１８，２０は、入力する画像信号
にＩＤ信号が重畳されている場合には、そのＩＤ信号を
消去した画像信号を出力し、ＩＤ信号が重畳されていな
い場合には、入力信号をそのまま出力する。Hereinafter, the operation of this embodiment will be described in detail.
The image signal input to the input terminal 10 is input to the ID erasure circuit 18 and the ID determination circuit 22, and the image signal input to the input terminal 12 is input to the ID erasure circuit 20 and the ID determination circuit 24. When the ID signal is superimposed on the input image signal, the ID erasing circuits 18 and 20 output the image signal in which the ID signal is deleted. When the ID signal is not superimposed, the ID erasing circuits 18 and 20 output the input signal. Output as is.
【００１８】ＩＤ判別回路２２，２４はそれぞれ、入力
端子１０，１２から入力する画像信号に重畳されている
ＩＤ信号を判別し、そのアスペクト比に関する情報をＩ
Ｄ処理回路３２に出力する。The ID discriminating circuits 22 and 24 discriminate the ID signals superimposed on the image signals input from the input terminals 10 and 12, respectively, and output information relating to the aspect ratio to the ID signals.
Output to the D processing circuit 32.
【００１９】ＩＤ処理回路３２は、入力端子１４からの
アスペクト比設定信号により設定されるアスペクト比
と、ＩＤ判別回路２２，２４からのアスペクト比情報と
を比較し、設定アスペクト比と異なる場合には、設定ア
スペクト比への変換を変換及び選択・合成回路２６に指
示する。The ID processing circuit 32 compares the aspect ratio set by the aspect ratio setting signal from the input terminal 14 with the aspect ratio information from the ID discriminating circuits 22 and 24, and if different from the set aspect ratio, , The conversion to the set aspect ratio is instructed to the conversion and selection / synthesis circuit 26.
【００２０】変換及び選択・合成回路２６はＩＤ処理回
路３２からの制御信号に応じて、ＩＤ消去回路１８，２
０からの画像信号を設定アスペクト比に合わせ、その
後、選択・合成する。変換及び選択・合成回路２６によ
り選択合成された画像信号はＩＤ付加回路２８に印加さ
れる。The conversion and selection / synthesis circuit 26 responds to a control signal from the ID processing circuit 32 to generate ID erasure circuits 18 and 2.
The image signal from 0 is adjusted to the set aspect ratio, and then selected and synthesized. The image signal selected and synthesized by the conversion and selection / synthesis circuit 26 is applied to the ID addition circuit 28.
【００２１】なお、変換及び選択・合成回路２６は、設
定アスペクト比と異なるアスペクト比の入力画像信号を
先ず設定アスペクト比に変換するが、それは少なくとも
画素単位であればよく、画面を設定アスペクト比に変換
する必要はない。例えば、ピクチャー・イン・ピクチャ
ーの場合の子画面と親画面は同じアスペクト比である必
要はない。The conversion and selection / synthesis circuit 26 first converts an input image signal having an aspect ratio different from the set aspect ratio into a set aspect ratio. No need to convert. For example, the child screen and the parent screen in the case of picture-in-picture need not have the same aspect ratio.
【００２２】ＩＤ付加回路２８は、入力端子１６からの
ＩＤ付加／無付加制御信号及び、ＩＤ処理回路３２を介
した入力端子１４からのアスペクト比設定信号に応じ
て、変換及び選択・合成回路２６の出力画像信号にＩＤ
信号を付加し又は付加せずに出力端子３０に出力する。
即ち、入力端子１６からのＩＤ付加／無付加制御信号が
ＩＤ信号の付加を指示するときには、入力端子１４から
のアスペクト比設定信号に応じたＩＤ信号を付加し、入
力端子１６からのＩＤ付加／無付加制御信号がＩＤ信号
の無付加を指示するときには、ＩＤ信号を付加しない。The ID adding circuit 28 converts and selects / combines the ID signal from the input terminal 16 and the aspect ratio setting signal from the input terminal 14 via the ID processing circuit 32. ID to the output image signal of
The signal is output to the output terminal 30 with or without adding a signal.
That is, when the ID addition / non-addition control signal from the input terminal 16 indicates the addition of an ID signal, an ID signal corresponding to the aspect ratio setting signal from the input terminal 14 is added, and the ID addition / non-addition When the no-addition control signal indicates no addition of the ID signal, the ID signal is not added.
【００２３】変換及び選択・合成回路２６からＩＤ付加
回路２８に供給される画像信号の垂直ブランキング期間
を図２に示す。ＩＤ信号を付加する場合、ＩＤ付加回路
２８の出力画像信号の垂直ブランキング期間は、図３に
示すようになり、他方、ＩＤ信号を付加しない場合、Ｉ
Ｄ付加回路２８の出力画像信号の垂直ブランキング期間
は、図２のままである。FIG. 2 shows the vertical blanking period of the image signal supplied from the conversion and selection / synthesis circuit 26 to the ID addition circuit 28. When an ID signal is added, the vertical blanking period of the output image signal of the ID adding circuit 28 is as shown in FIG. 3. On the other hand, when the ID signal is not added, I
The vertical blanking period of the output image signal of the D addition circuit 28 remains as shown in FIG.
【００２４】２入力の場合を説明したが、３入力以上で
あってもよいことはいうまでもない。Although the case of two inputs has been described, it goes without saying that three or more inputs may be used.
【００２５】アスペクト比を示す信号形式としては、色
信号に直流電圧を重畳する方法であってもよい。As a signal format indicating the aspect ratio, a method of superimposing a DC voltage on a color signal may be used.
【００２６】[0026]
【発明の効果】以上の説明から容易に理解できるよう
に、本発明によれば、合成処理された画像信号のアスペ
クト比を正確に他の機器へ伝えることができる。As can be readily appreciated from the foregoing description, according to the present invention, the aspect ratio of the synthesized processed image signal can be transmitted accurately to the other devices.
【図１】 本発明の第１の実施例のシステム構成ブロッ
ク図である。FIG. 1 is a system configuration block diagram of a first embodiment of the present invention.
【図２】 ＩＤ付加回路２８の入力画像信号の垂直ブラ
ンキング期間の波形である。FIG. 2 is a waveform of an input image signal of an ID adding circuit in a vertical blanking period.
【図３】 垂直ブランキング期間内にアスペクト比を示
すＩＤ信号を重畳する波形例である。FIG. 3 is a waveform example in which an ID signal indicating an aspect ratio is superimposed in a vertical blanking period.
１０，１２：画像入力端子 １４：アスペクト比設定信
号入力端子 １６：ＩＤ付加／無付加制御信号 １８，
２０：ＩＤ消去回路 ２２，２４：ＩＤ判別回路 ２６：変換及び選択・合成回路 ２８：ＩＤ付加回路
３０：出力端子 ３２：ＩＤ処理回路10, 12: Image input terminal 14: Aspect ratio setting signal input terminal 16: ID addition / non-addition control signal 18,
20: ID erasure circuit 22, 24: ID discrimination circuit 26: Conversion and selection / synthesis circuit 28: ID addition circuit
30: output terminal 32: ID processing circuit
───────────────────────────────────────────────────── フロントページの続き (72)発明者 牧野 純 東京都大田区下丸子３丁目30番２号キヤ ノン株式会社内 (72)発明者 滝本 宏之 東京都大田区下丸子３丁目30番２号キヤ ノン株式会社内 (72)発明者 堀 泰三 東京都大田区下丸子３丁目30番２号キヤ ノン株式会社内 (72)発明者 中谷 吉宏 東京都大田区下丸子３丁目30番２号キヤ ノン株式会社内 (56)参考文献 特開 平５−252487（ＪＰ，Ａ) 特開 平５−336502（ＪＰ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) H04N 5/262 - 5/265 H04N 7/08 ──────────────────────────────────────────────────続 き Continued on front page (72) Inventor Jun Makino 3-30-2 Shimomaruko, Ota-ku, Tokyo Canon Inc. (72) Inventor Hiroyuki Takimoto 3-30-2 Shimomaruko, Ota-ku, Tokyo Canon Inside (72) Inventor Taizo Hori 3-30-2 Shimomaruko, Ota-ku, Tokyo Canon Inc. (72) Inventor Yoshihiro Nakatani 3-30-2 Shimomaruko, Ota-ku, Tokyo Inside Canon Inc. ( 56) References JP-A-5-252487 (JP, A) JP-A-5-336502 (JP, A) (58) Fields investigated (Int. Cl. 7 , DB name) H04N 5/262-5/265 H04N 7/08
Claims (3)
と、 前記複数種の画像信号を合成する合成手段と、 前記合成手段によって合成処理された画像信号に、前記
合成処理された画像信号のアスペクト比を示すアスペク
ト情報を付加する付加手段とを有することを特徴とする
画像処理装置。An input unit for inputting a plurality of types of image signals; a synthesizing unit for synthesizing the plurality of types of image signals; and an image signal synthesized by the synthesizing unit. An image processing apparatus comprising: an adding unit that adds aspect information indicating an aspect ratio.
所定のアスペクト比に変換して合成する請求項１に記載
の画像処理装置。2. The image processing apparatus according to claim 1, wherein the synthesizing unit converts the plurality of types of image signals into a predetermined aspect ratio and synthesizes the signals.
プと、 前記複数種の画像信号を合成する合成ステップと、 前記合成ステップで合成処理された画像信号に、前記合
成処理された画像信号のアスペクト比を示すアスペクト
情報を付加する付加ステップとを有することを特徴とす
る画像処理方法。An input step of inputting a plurality of types of image signals; a synthesizing step of synthesizing the plurality of types of image signals; an image signal synthesized by the synthesizing step; An addition step of adding aspect information indicating an aspect ratio.
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15678592A JP3178482B2 (en) | 1992-06-16 | 1992-06-16 | Image processing apparatus and method |
| US08/074,957 US5347318A (en) | 1992-06-16 | 1993-06-10 | Apparatus for processing video signals having different aspect ratios |
| US08/259,495 US5638485A (en) | 1992-06-16 | 1994-06-14 | Video signal processing apparatus for processing video signals with different aspect ratios |
| US08/822,504 US6014179A (en) | 1992-06-16 | 1997-03-24 | Apparatus and method for processing video signals with different aspect ratios |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15678592A JP3178482B2 (en) | 1992-06-16 | 1992-06-16 | Image processing apparatus and method |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH066679A JPH066679A (en) | 1994-01-14 |
| JP3178482B2 true JP3178482B2 (en) | 2001-06-18 |
Family
ID=15635261
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP15678592A Expired - Fee Related JP3178482B2 (en) | 1992-06-16 | 1992-06-16 | Image processing apparatus and method |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3178482B2 (en) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3007838B2 (en) * | 1996-03-01 | 2000-02-07 | アスモ株式会社 | Moving body position detecting device and vehicle door |
| JP4525185B2 (en) * | 2004-06-02 | 2010-08-18 | 船井電機株式会社 | Video recording / playback device |
| US7772731B2 (en) | 2007-03-16 | 2010-08-10 | Keihin Corporation | Electric motor, rotary actuator and rotary apparatus |
-
1992
- 1992-06-16 JP JP15678592A patent/JP3178482B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH066679A (en) | 1994-01-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7236209B2 (en) | Method and apparatus for automatic selection of video interface | |
| EP0122098B1 (en) | Font recall system for selective insertion as a caption into a video image | |
| US4639768A (en) | Video signal superimposing device | |
| EP0821340B1 (en) | Video signal processing apparatus for converting video signals to conform to a display device | |
| JP3257790B2 (en) | Electronic apparatus and receiver having broadcast system identification display function | |
| JP3178482B2 (en) | Image processing apparatus and method | |
| JP2775119B2 (en) | Video signal processing device | |
| JPH05336502A (en) | Video additional information inserting device | |
| EP1316210B1 (en) | Video apparatus using several video signal sources and process for controlling such a video apparatus | |
| JPH066807A (en) | Picture comparator | |
| US6476872B1 (en) | Scanning line converting apparatus | |
| US20060109382A1 (en) | Display apparatus and control method thereof | |
| JP3367967B2 (en) | Image processing apparatus and method | |
| US5285285A (en) | Method of controlling first items that require prior CRT display and second items that require no prior display | |
| JP2896414B2 (en) | Display device | |
| JP2910884B2 (en) | Video equipment with two-screen display function | |
| JP3449950B2 (en) | Video signal standard converter | |
| JP3243948B2 (en) | Macrovision signal detector | |
| JPH06233203A (en) | Display device and television receiver | |
| JPH06237424A (en) | Television receiver | |
| JP3077726B2 (en) | Level standard signal addition device | |
| JPH0438628Y2 (en) | ||
| JPH03201881A (en) | Television receiver | |
| JPH07303191A (en) | Video signal processor | |
| JP2000165773A (en) | Video signal composing device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20010314 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090413 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090413 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100413 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110413 Year of fee payment: 10 |
|
| LAPS | Cancellation because of no payment of annual fees |