JP3173464B2 - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JP3173464B2
JP3173464B2 JP18594798A JP18594798A JP3173464B2 JP 3173464 B2 JP3173464 B2 JP 3173464B2 JP 18594798 A JP18594798 A JP 18594798A JP 18594798 A JP18594798 A JP 18594798A JP 3173464 B2 JP3173464 B2 JP 3173464B2
Authority
JP
Japan
Prior art keywords
semiconductor device
adhesive
wafer
ball
ball bump
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP18594798A
Other languages
English (en)
Other versions
JP2000021915A (ja
Inventor
典子 芦澤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Family has litigation
First worldwide family litigation filed litigation Critical https://patents.darts-ip.com/?family=16179671&utm_source=***_patent&utm_medium=platform_link&utm_campaign=public_patent_search&patent=JP3173464(B2) "Global patent litigation dataset” by Darts-ip is licensed under a Creative Commons Attribution 4.0 International License.
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP18594798A priority Critical patent/JP3173464B2/ja
Publication of JP2000021915A publication Critical patent/JP2000021915A/ja
Application granted granted Critical
Publication of JP3173464B2 publication Critical patent/JP3173464B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Dicing (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、保護材を有するボ
ールバンプが形成された半導体装置であり、特に詳しく
は、ダイシング処理に於ける歩留りを向上させることが
可能な半導体装置の製造方法に関するものである。
【0002】
【従来の技術】近年、半導体装置の極小化が進み、半導
体装置を配線基板等に実装する場合に、従来のボンディ
ング方式、或いはリード配線方式に変わって、当該所望
の集積回路(チップ)を形成したウェハからなる半導体
装置の電極部分にボールバンプを多数形成しておき、係
る半導体装置を所望の配線基板にフェースダウン方式で
実装するフリップチップ方法が一般化されつつある。
【0003】係るボールバンプを有する半導体装置を製
造する場合には、係る複数の半導体チップを一枚のウェ
ハ1に同時に形成せしめると共に、所定の電極部分に当
該ボールバンプ2を形成した後、図4に示す様に、それ
ぞれの半導体チップの間に予め定められたダイシングラ
インに沿って、適宜のダイシングブレード3を使用し
て、切断操作を実施して個々の半導体装置を形成するも
のである。
【0004】然しながら、係る方法に於いては、図4に
示すように、当該半導体装置のボールバンプ2と当該ウ
ェハ1との間に形成される微小な狭窄部4に、当該ウェ
ハをダイシングする際に発生するウェハの削り屑、切削
屑5が付着、堆積する場合があり、これが、ショートを
発生させる原因となるので、当該半導体装置の歩留りを
低下させている原因の一つであった。
【0005】そこで、表面保護シートを、表面の汚れ防
止の為にダイシング工程前貼付を行うという方法が考え
られたが、従来の表面保護テープは、例えば 図3に示
すように、一般的には、テープ機材の厚みが80〜13
0μm、接着剤の厚みが10〜20μm程度である。従
って、係る従来の保護テープをボールバンプの形成され
たウエハの凹凸を有する面に貼付けた後、ウェハを個々
のペレットに分割する工程のダイシング工程を経た場合
には、接着剤の厚みがウエハの凹凸よりも薄い為、接着
剤の流動性が悪く、図5に示すようにウェハの凹部に空
洞11(または、すきま)ができてしまい、切削屑5が
そのすきまに入り込み、洗浄工程を経ても切削屑残りが
発生する等、品質への悪影響は完全には除去されていな
かった。
【0006】又、実開平8−1220号公報には、セパ
レータ付き粘着シートに関して記載されており、当該粘
着シートが、半導体装置の製造段階で当該半導体装置を
保護するシートとして使用される事が開示されている
が、当該実用新案公報には、当該シートに使用されるセ
パレータの表面粗さに関して規定されているものであ
り、ボールバンプを有する半導体装置のダイシングに於
ける問題点の解決に関しては何等の示唆も無い。
【0007】
【発明が解決しようとする課題】従って、本発明の目的
は、上記した従来技術の欠点を改良し、ボールバンプを
有する半導体装置を製造する工程において、ダイシング
処理を行うに当たり切り屑等による製品の歩留りの低下
を防止する事の可能な半導体装置の製造方法を提供する
ものである。
【0008】
【課題を解決するための手段】本発明は上記した目的を
達成するため、以下に記載されたような技術構成を採用
するものである。即ち、本発明に係る態様は、ボールバ
ンプが表面に配置されている半導体装置の当該ボールバ
ンプ及び当該ボールバンプが形成されているウェハ基板
面に、基材の一表面に少なくとも当該ボールバンプの全
球面を被覆しえる厚みを持つ接着剤層が形成されている
被覆材を、当該ボールバンプの全球面及び当該ボールバ
ンプが形成されているウェハ基板面とが当該接着材で被
覆される様に当接させ、その後当該半導体装置を当該接
着剤付きの被覆材と共にダイシング処理する半導体装置
の製造方法である。
【0009】
【発明の実施の形態】本発明に係る半導体装置及び半導
体装置の製造方法は、上記した様な技術構成を採用して
おり、従って、ボールバンプが形成されたウェハ表面の
凹凸よりもはるかに大きい厚みを有する接着剤層を使用
するので、ウェハ等の凹凸部に接着剤層が容易に流動し
て完全に凹凸部を埋めることができる。
【0010】その結果、ボールバンプが形成されたウェ
ハの表面に、保護シートを完全に密着させて貼りつける
ので、従来の問題点を完全に解決する事が可能となる。
【0011】
【実施例】以下に、本発明に係る半導体装置及び半導体
装置の製造方法の一具体例を図面を参照しながら詳細に
説明する。即ち、図1は、本発明に係る半導体装置の一
具体例の構成の概要を示す断面図であり、図中、ボール
バンプ2が表面に配置されている半導体装置10であっ
て、少なくとも一部の当該ボールバンプ2の全表面及び
当該ボールバンプ2が形成されているウェハ基板1の基
板面6とを被覆しえるに十分な厚みを持つ接着剤層7と
当該接着剤層7に当接する基材層8とから構成されてい
る半導体装置10が示されている。
【0012】本発明に係る当該接着剤層7は、少なくと
も当該ボールバンプ2と当該ウェハ基板面6との接合部
分に形成される狭窄部分4を完全に充填しているもので
ある事が望ましい。一方、従来、一般的に当該半導体装
置10に於て使用されるウェハ1の表面に形成されたボ
ールバンプ2の大きさは、設定値としては、例えばφ5
0〜80μmであるが、ボンディング後のボール高さ
は、10〜20μm程度高さ方向につぶれる事が一般的
であるから、通常平均で、30〜60μm程度である。
【0013】従って、本発明に於ける当該半導体装置1
0で使用される当該接着剤層7の厚みは、30〜110
μmである事が望ましく、より好ましくは、当該接着剤
層の厚みは80〜110μmである。又、本発明に於け
る当該接着剤層7は、粘着性を有している事が望まし
い。更に、本発明に於ける当該接着剤層7は、適度の流
動性を有している事が望ましく、それによって、当該接
着材が、当該ボールバンプの球面を完全に被覆すると同
時に、当該狭窄部4内部にも容易に浸透して、当該狭窄
部4を当該接着材で完全に埋め込む事が可能となる。
【0014】本発明に係る当該接着材は特に限定される
ものではないが、例えば、アクリル系樹脂による粘着性
を有するものが使用でき、その流動性は、当該接着材の
粘度を調整する事によって容易に得る事が可能である。
然しながら、当該接着材は、当該半導体装置をダイシン
グするカッタ、ブレード3等の表面に付着する様なもの
でない事が更に望ましい。
【0015】又、本発明に於いて使用される当該接着材
を被覆している基材8としては、特に限定されるもので
はないが、当該接着材を親和性があり、ダイシングの
際、ダイシングカッタ、ブレード3に悪影響の無い材質
を選択すれば良い。本発明に係る当該接着剤7と当該基
材8との関係の一具体例は、図2に示されている。
【0016】従って、本発明に於いては、当該半導体装
置を多数形成したウェハ1をダイシング装置でダイシン
グ処理する直前に於て、当該ウェハ1の表面に当該接着
剤7が塗布された基材8の接着剤面を当該ウェハ1の表
面に張りつける事によって、当該接着剤7を当該ボール
バンプ2の全表面を完全に被覆する様に構成すると共
に、特に当該狭窄部4内にも当該接着剤7が浸透する様
に構成されたものである。
【0017】更には、本発明に於ては、ダイシングを完
了して個別の半導体装置に分割された個々の半導体装置
から当該接着材7と当該基材8を分離除去する必要があ
るので、当該接着材の粘性が当該接着材を剥離する際
に、当該ボールバンプ2を破壊させる様な特性を有して
いない事が望ましい。その為に、本発明に於いては、当
該接着剤は、適宜の後処理によって粘着性が劣化する様
な特性を有している事が望ましく、例えば、紫外線等の
光エネルギーを照射する事によって、当該接着材を硬化
させるとか、分解させる事によって,当該接着剤の粘性
を低下、劣化させて、当該剥離処理を容易にすると同時
にボールバンプへの悪影響を回避する事が望ましい。
【0018】又、本発明に係る半導体装置の製造方法と
しては、上記した説明から理解される様に、ボールバン
プ2が表面に配置されている半導体装置10の当該ボー
ルバンプ2及び当該ボールバンプ2が形成されているウ
ェハ基板1の表面6に、適宜の基材8の一表面に少なく
とも当該ボールバンプ2の全球面を被覆しえるに十分な
厚みを持つ接着剤層8が形成されている被覆材9を、当
該少なくとも一部の当該ボールバンプ2の全球面及び当
該ボールバンプ2が形成されているウェハ基板面6とが
当該接着材7で被覆される様に当接させ、その後当該半
導体装置10をダイシング処理する様に構成された半導
体装置の製造方法である。
【0019】本発明に係る半導体装置の製造方法に於い
ては、当該ダイシング処理後、当該後処理により当該接
着剤層7を構成する接着材の粘性を劣化させた後、当該
基材8及び当該接着材7を除去する事が望ましい。又、
本発明に於ける当該半導体装置の製造方法に於て、当該
後処理は、光エネルギー、例えば紫外線等を使用する処
理である事が望ましい。
【0020】
【発明の効果】本発明に係る当該半導体装置及び半導体
装置の製造方法は、上記した様な構成を採用しているの
で、ボールバンプが形成されたウェハ表面の凹凸よりも
はるかに大きい厚みを有する接着剤層を使用するので、
ウェハ等の凹凸部に接着剤層が容易に流動して完全に凹
凸部を埋めることができ、その結果、ボールバンプが形
成されたウェハの表面に、保護シートを完全に密着させ
て貼りつけるので、従来の問題点を完全に解決する事が
出来、製造歩留りを向上させる事が可能となる。
【図面の簡単な説明】
【図1】図1は、本発明に係る半導体装置の一具体例の
構成を示す断面図である。
【図2】図2は、本発明に於て使用される接着剤層と基
材との関係を示す断面図である。
【図3】図3は、従来に於て使用される粘着テープの構
成を説明する断面図である。
【図4】図4は、従来の粘着テープを使用した場合の問
題点を説明する断面図である。
【図5】図5は、従来の粘着テープを使用した場合の問
題点を説明する断面図である。
【符号の説明】
1…ウェハ 2…ボールバンプ 3…ダイシングブレード 4…狭窄部 5…切削屑 6…基板表面 7…接着剤層 8…基材 9…被覆材 10…半導体装置 11…隙間、空洞

Claims (3)

    (57)【特許請求の範囲】
  1. 【請求項1】 ボールバンプが表面に配置されている半
    導体装置の当該ボールバンプ及び当該ボールバンプが形
    成されているウェハ基板面に、基材の一表面に少なくと
    も当該ボールバンプの全球面を被覆しえる厚みを持つ接
    着剤層が形成されている被覆材を、当該ボールバンプの
    全球面及び当該ボールバンプが形成されているウェハ基
    板面とが当該接着材で被覆される様に当接させ、その後
    当該半導体装置を当該接着剤付きの被覆材と共にダイシ
    ング処理する事を特徴とする半導体装置の製造方法。
  2. 【請求項2】 当該ダイシング処理後、後処理により当
    該接着剤層を構成する接着材の粘性を劣化させた後、当
    該基材及び当該接着材を除去する事を特徴とする請求項
    1記載の半導体装置の製造方法。
  3. 【請求項3】 当該後処理は、光エネルギーを使用する
    処理である事を特徴とする請求項2記載の半導体装置の
    製造方法。
JP18594798A 1998-07-01 1998-07-01 半導体装置の製造方法 Expired - Fee Related JP3173464B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP18594798A JP3173464B2 (ja) 1998-07-01 1998-07-01 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP18594798A JP3173464B2 (ja) 1998-07-01 1998-07-01 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2000021915A JP2000021915A (ja) 2000-01-21
JP3173464B2 true JP3173464B2 (ja) 2001-06-04

Family

ID=16179671

Family Applications (1)

Application Number Title Priority Date Filing Date
JP18594798A Expired - Fee Related JP3173464B2 (ja) 1998-07-01 1998-07-01 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JP3173464B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104919584A (zh) * 2013-01-21 2015-09-16 Ev集团E·索尔纳有限责任公司 用于处理结构化基板的安装装置

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4698452B2 (ja) * 2006-03-20 2011-06-08 日東電工株式会社 基板貼合せ方法およびこれを用いた装置
WO2009107880A1 (en) * 2008-02-25 2009-09-03 Ls Mtron, Ltd. Flip chip packaging method using double layer type wafer level underfill, flip chip package manufactured using the same, and semiconductor device for the same
JP7294829B2 (ja) * 2019-03-01 2023-06-20 株式会社ディスコ 被加工物の切削方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104919584A (zh) * 2013-01-21 2015-09-16 Ev集团E·索尔纳有限责任公司 用于处理结构化基板的安装装置
US9865492B2 (en) 2013-01-21 2018-01-09 Ev Group E. Thallner Gmbh Receiving device for handling structured substrates

Also Published As

Publication number Publication date
JP2000021915A (ja) 2000-01-21

Similar Documents

Publication Publication Date Title
KR100337412B1 (ko) 저면보호막을가진반도체웨이퍼,집적회로디바이스및그제조방법
US6051875A (en) Semiconductor chip
US6562658B2 (en) Method of making semiconductor device having first and second sealing resins
US6589855B2 (en) Methods of processing semiconductor wafer and producing IC card, and carrier
US6060373A (en) Method for manufacturing a flip chip semiconductor device
JP4330821B2 (ja) 半導体装置の製造方法
JP5645678B2 (ja) 半導体装置の製造方法
TWI284960B (en) Manufacturing method of semiconductor device
JP5563814B2 (ja) 半導体装置及びその製造方法
CN102629594A (zh) 半导体装置及其制造方法
JPH03204954A (ja) 半導体装置の製造方法
KR100452661B1 (ko) 웨이퍼의 분할 방법 및 반도체 장치의 제조 방법
JP2000040773A (ja) 樹脂封止型半導体装置とその製造方法
TWI697968B (zh) 半導體裝置之製造方法
JP2000040711A (ja) 樹脂封止型半導体装置とその製造方法
JP3173464B2 (ja) 半導体装置の製造方法
JP2000228465A (ja) 半導体装置及びその製造方法
JPWO2018043008A1 (ja) 半導体装置の製造方法
JPH1174230A (ja) 薄膜半導体装置の製造方法
JP7438973B2 (ja) 半導体装置の製造方法
JP2002016022A (ja) 半導体装置の製造方法
JP2004327724A (ja) 半導体装置及びその製造方法
JP4107896B2 (ja) 半導体装置およびその製造方法
JP2001085359A (ja) 半導体装置の製造方法
JP2005057280A (ja) 高信頼性チップスケールパッケージ

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees