JP3159527B2 - 半導体装置の製造方法 - Google Patents

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は半導体装置の製造方法に
関し、特に超高速動作を特長とするバイポーラ型トラン
ジスタの製造方法に係わる。

【０００２】

【従来の技術】バイポーラトランジスタの微細化が進
み、ベース厚みが薄くなるにつれて、ベース抵抗の増大
により高周波特性が劣化する。それを避けるためベース
の不純物濃度を高くすると、それ以上にエミッタの濃度
も高くする必要がある。これはエミッタバンドギャップ
を縮小することで電流注入効率が低下する、すなわち電
流増幅率の低下につながる。それを防ぐにはエミッタ材
料のバンド幅をベース材料よりも大きくすることが必要
である。このため、ヘテロ接合のバイポーラトランジス
タ構造（ＨＢＴ）が必要となる。

【０００３】ＨＢＴの中では、シリコンゲルマニウム混
晶を用いたヘテロ構造が有効である。その結晶構造の整
合性の良さから、現在、実用化が進められている。特
に、シリコンゲルマニウムをベースに用いたＨＢＴは、
ＬＳＩの分野が中心に用いられている。それはトランジ
スタ自体の高速性の点、ＧａＡｓ系のＨＢＴが優れてい
る。このため単体や小規模なＩＣにはそのようなものが
使用される。一例として、シリコンゲルマニウム型のＨ
ＢＴを実用化することが、アイ・イー・ディー・エム・
テクノロジー・ダイジェスト １９９０年 第６０３ペー
ジ（ＩＥＤＭ Ｔｅｃｈ. Ｄｉｇ.（１９９０） ｐ.６
０３）に示されている。ＬＳＩの分野に用いるために、
自己整合構造とその製造プロセスが不可欠である。ベー
ス抵抗を低減させるために、エミッタ寸法を微細化した
り、真性ベース領域とベース電極間の距離を微細化する
こと、さらに寄生容量を低減させるために各領域の微細
化を行うことが必要である。このためには、これらの微
細化を自己整合構造で実現することが重要となる。

【０００４】従来の技術による自己整合構造のシリコン
ゲルマニウムをベースとして用いたＮＰＮトランジスタ
の工程順断面図を図４に示す。

【０００５】図４ａに示すように、コレクタとなるＮ型
シリコン基板１上にベース電極となるＰ型ポリシリコン
膜２と続いて酸化膜３を形成する。この後、フォトリソ
グラフィで所定の領域にパターニングしたレジスト（図
示せず）をマスクに、酸化膜３と続いてポリシリコン膜
２をエッチング除去する。その後レジトを除去し、真性
ベースおよびエミッタを形成する領域となるシリコン基
板１を露出させると同時に、ベース電極を形成する。

【０００６】次に図４ｂのように、全面に成長した酸化
膜を異方性の高いドライエッチングで、シリコン基板１
が露出した近傍のポリシリコン膜２の側面に、酸化膜サ
イドウォール４を残す。そして熱処理でポリシリコン膜
２中のＰ型不純物をシリコン基板中１に導入し、Ｐ型外
部ベース層５を形成する。さらに超高真空ＣＶＤ法等を
用い、ベース層となるＰ型のシリコンゲルマニウム混晶
層６を全面に成長する。

【０００７】最後に図４ｃに示すように、エミッタ電極
となるＮ型ポリシリコン膜７を形成し、熱処理によりポ
リシリコン膜７中のＮ型不純物をＰ型のシリコンゲルマ
ニウム混晶層６中に導入し、Ｎ型エミッタ層８を形成す
る。

【０００８】従来の技術による自己整合構造のシリコン
ゲルマニウムをベースとして用いたＮＰＮトランジスタ
のもう一つの工程順断面図を図５に示す。

【０００９】図５ａに示すように、コレクタとなるＮ型
シリコン基板１１上にベース電極となるＰ型ポリシリコ
ン膜１２と続いて酸化膜１３を形成する。この後、フォ
トリソグラフィにより所定の領域にパターニングしたレ
ジスト（図示せず）をマスクに、酸化膜１３と続いてポ
リシリコン膜１２をエッチング除去する。その後レジト
を除去し、真性ベースおよびエミッタを形成する領域と
なるシリコン基板１１を露出させると同時に、ベース電
極を形成する。次に超高真空ＣＶＤ法等を用い、ベース
層となるＰ型のシリコンゲルマニウム混晶層１４を全面
に成長する。

【００１０】そして図５ｂのように、レジストを全面に
塗布した後エッチバックすることにより、酸化膜１３と
Ｐ型ポリシリコン膜１２をエッチング除去して、凹部に
レジスト１５を残す。このレジスト１５をマスクに酸化
膜１３上のシリコンゲルマニウム混晶層１４をエッチン
グ除去する。

【００１１】最後に図５ｃに示すように、レジストを除
去した後、全面に成長した酸化膜を異方性の高いドライ
エッチングで、シリコンゲルマニウム混晶層１４が露出
した近傍のポリシリコン膜１２の側面に酸化膜サイドウ
ォール１６として残す。そして熱処理でポリシリコン膜
１２中のＰ型不純物をシリコン基板中１１に導入し、Ｐ
型外部ベース層１７を形成する。さらに、エミッタ電極
となるＮ型ポリシリコン膜１８を形成し、熱処理により
ポリシリコン膜１８中のＮ型不純物をシリコンゲルマニ
ウム混晶層１４中に導入し、Ｎ型エミッタ層１９を形成
する。

【００１２】以上のようにこの方法によると、エミッタ
領域、ベース電極引出し部を自己整合的に形成できる。
フォトリソの限界を超えたエミッタ寸法の微細化や真性
ベース領域とベース電極間の距離の微細化を図ることが
でき、ベース抵抗の低減が可能となる。

【００１３】図４に示されているように、Ｐ型外部ベー
ス層５とベース層となるＰ型のシリコンゲルマニウム混
晶層６のオーバーラップが問題となる。すなわち、この
不純物同士のオーバーラップ量が不十分であれば、コレ
クタエミッタ間の耐圧低下を招く。また、十分なオーバ
ーラップを得るためにＰ型外部ベース層５を深くすれ
ば、トランジスタの周辺成分の効果等でトランジスタの
高周波特性が低下する。このような問題は、酸化膜サイ
ドウォール４の形成後にベース層となるＰ型のシリコン
ゲルマニウム混晶層６を成長する場合、避けられない問
題である。

【００１４】この問題を避けるためには、酸化膜サイド
ウォールを形成する前に、シリコンゲルマニウム層を成
長すれば良い。しかし、ポリシリコンベース電極上の酸
化膜上にもシリコンゲルマニウム層が形成されると、ポ
リシリコンエミッタ電極とポリシリコンベース電極間が
リークあるいは短絡する。この対策としては、酸化膜上
には成長せず、シリコン上にしか成長しないシリコンゲ
ルマニウムの選択成長技術を用いるか、シリコン上のシ
リコンゲルマニウム層をマスクし、酸化膜上のシリコン
ゲルマニウム層だけをエッチング除去する方法が考えら
れる。

【００１５】シリコンゲルマニウムの選択成長は、例え
ばアプライド・フィジックス・レター １９８８年 第５
２巻 第２２４２ページ（Ａｐｐｌ. Ｐｈｙｓ. Ｌｅ
ｔｔ.５２（１９８８） ｐ.２２４２）に示されてい
る。すなわちガスソース分子線エピタキシャル法を用い
る。また、アイ・イー・イー・イー エレクトロン・デ
バイス・レター １９８９年 ＥＤＬ−１０ 第１５９ペ
ージ（ＩＥＥＥ Ｅｌｅｃｔｒｏｎ Ｄｅｖｉｃｅ Ｌ
ｅｔｔ. ＥＤＬ−１０（１９８９） ｐ.１５９）に示
されている。すなわちランプ加熱制御の減圧ＣＶＤ（Ｌ
ＲＰ）法を用いることで可能になる。

【００１６】

【発明が解決しようとする課題】上記従来の構成で、ガ
スソース分子線エピタキシャル法では、大量のシランガ
スを反応チャンバー内に蓄えるため、危険で同時に成長
速度が不安定である。またランプ加熱制御の減圧ＣＶＤ
法では、大口径ウエハーのランプアニール用窓を高真空
封止することが困難である等、雰囲気制御に大きな問題
がある。以上のように選択成長では工業化することが非
常に困難である。

【００１７】一方、選択性は無いが工業化に有利なもの
が、アプライド・フィジックス・レター １９８８年 第
５３巻 ２５５５ページ（Ａｐｐｌ. Ｐｈｙｓ. Ｌｅ
ｔｔ.５３（１９８８） ｐ.２５５５）に示されてい
る。これは超高真空ＣＶＤ法を用いて、シリコンゲルマ
ニウム混晶層をベースとして用いたヘテロエミッタトラ
ンジスタを、自己整合技術により形成する。

【００１８】次に前記の従来技術の別の構成では、シリ
コン上のシリコンゲルマニウム層をマスクし、酸化膜上
のシリコンゲルマニウム層だけをエッチング除去する方
法が用いられている。しかし、この例では、エッチバッ
クでポリシリコンベース電極の凹部を埋め込んだレジス
ト１５やあるいはポリシリコン膜をマスクとしてシリコ
ンゲルマニウム混晶層１４をエッチングすると、凹部の
酸化膜１３の側面にもシリコンゲルマニウム混晶層１４
が残る。したがってその後の工程で酸化膜サイドウォー
ル１６を形成しても、ベース電極の角でベース電極とな
るＰ型ポリシリコン膜１２やシリコンゲルマニウム混晶
層１４とエミッタ電極となるポリシリコン膜１８間の絶
縁膜の膜厚が薄くなる。このため、耐圧や信頼性上の問
題が生じる。これも、ポリシリコン膜１２上の酸化膜１
３を形成した後、酸化膜サイドウォール１６を形成する
前にシリコンゲルマニウム混晶層１４を成長する場合で
も、避けられない問題である。

【００１９】

【００２０】

【課題を解決するための手段】 以上のような課題を解決
するために本発明の半導体装置 の製造方法は、第１導電
型のシリコン基板上に窒化膜を形成する第１の工程と、
前記窒化膜上に第２導電型の第１の多結晶シリコン膜を
形成する第２の工程と、前記第１の多結晶シリコン膜上
に第１の酸化膜を形成する第３の工程と、前記第１の酸
化膜および前記第１の多結晶シリコン膜の所定領域を開
口して前記窒化膜を露出する第４の工程と、前記第１の
酸化膜および前記第１の多結晶シリコン膜の開口内の側
壁にのみ第２の酸化膜を形成する第５の工程と、前記窒
化膜を前記露出した部分および前記第１の多結晶シリコ
ン膜下の部分をエッチング除去して前記シリコン基板を
露出する第６の工程と、前記第１の酸化膜，前記第２の
酸化膜，前記シリコン基板の露出した部分，および前記
第１の多結晶シリコン膜下の前記窒化膜が除去された部
分に、超高真空ＣＶＤ法によってシリコンゲルマニウム
混晶層を成長する第７の工程と、前記シリコンゲルマニ
ウム混晶層上にエミッタ電極となる第１導電型の第２の
多結晶シリコン膜を形成する第８の工程とを有する。

【００２１】

【作用】本発明の半導体装置の製造方法によると、超高
真空ＣＶＤ法によって成長させるシリコンゲルマニウム
層は、酸化膜上とシリコン上に対する選択性が無いた
め、酸化膜とシリコンとの間に挟まれた箇所や、切り立
った開口内の側壁のように、膜を形成し難い箇所でも安
定に形成される。これにより、シリコンゲルマニウム混
晶層をベースとするバイポーラトランジスタの、ベース
電極、エミッタ電極およびエミッタ領域が自己整合的に
形成されて、エミッタ寸法の微細化やベース抵抗の低減
化が図れ、トランジスタの高周波特性を大幅に向上でき
る。

【００２２】

【実施例】以下に、本発明の一実施例を図１のＮＰＮト
ランジスタの工程順断面図で詳細に説明する。

【００２３】図１ａに示されるように、比抵抗１０Ωｃ
ｍ程度で（１１１）あるいは（１００）のＰ型シリコン
基板２１の表面に、フォトリソグラフィで所定領域に窓
を開けたレジスト（図示せず）をマスクにして、砒素あ
るいはアンチモンを１〜２×１０¹⁵ｃｍ^-2のドーズ量で
４０〜６０ｋｅＶの加速エネルギーによりイオン注入す
る。そして酸素ガス中でのプラズマアッシングによりレ
ジストを除去した後、１２００℃、３０分程度の熱処理
を行い、接合深さ１〜２μｍでシート抵抗５０〜１００
Ω／□程度のＮ型埋め込みコレクタ層２２を形成する。
さらに、１０５０℃、８０Ｔｏｒｒ程度の条件でジクロ
ールシランとアルシンのガスを用い、比抵抗０.５Ωｃ
ｍ程度のＮ型エピタキシャル層２３を０.５〜１μｍ以
下の膜厚で成長する。

【００２４】次にＮ型エピタキシャル層２３上全面にＳ
ｉＨ₂Ｃｌ₂、ＮＨ₃との混合ガスを用いて減圧ＣＶＤ
で、１２０ｎｍ程度の膜厚のシリコン窒化膜（図示せ
ず）を成長させる。このシリコン窒化膜は、フォトレジ
ストで形成されたレジストパターン（図示せず）をマス
クにして、素子分離領域を除去する。除去は、フロン系
と臭素系の混合ガスを用いてＲＦエッチングする。この
後、続いてＳＦ₆ ガスを用いてＲＦドライエッチングに
よりＮ型エピタキシャル層２３にＮ型エピタキシャル層
２３の膜厚の半分程度より若干大きい、深さ０.５μｍ
程度のシリコン溝（図示せず）を形成する。この後、酸
素プラズマアッシングによりレジストを除去した後、８
気圧程度の高圧でのパイロ酸化によりシリコン窒化膜を
マスクに選択的に素子分離ＬＯＣＯＳ膜２４を厚さ１μ
ｍ程度に成長する。これによって、シリコン溝内を素子
分離ＬＯＣＯＳ膜２４で充填する。そしてリン酸液でシ
リコン窒化膜を除去する。

【００２５】次に、図１ｂのように、ベース電極となる
ポリシリコン膜をシランガスを用いた減圧ＣＶＤで形成
する。ポリシリコン膜は膜厚４００ｎｍ程度成長させた
後、ベース電極となるポリシリコン膜のシート抵抗を１
００Ω／□程度に低減するために、外部ベース層の不純
物拡散源となるボロンをドーズ量５×１０¹⁵ｃｍ^-2、エ
ネルギー４０ｋｅＶ程度のイオン注入によりベース電極
となるポリシリコン膜に導入する。ここでイオン注入時
に、ベース電極となるポリシリコン膜を突き抜けてＮ型
エピタキシャル層２３にボロンが達することによるトラ
ンジスタ特性の低下を防ぐために、ベース電極となるポ
リシリコン膜の膜厚やボロンのイオン注入エネルギーの
条件を設定する。

【００２６】次に、１μｍ程度の大きさで開口されたレ
ジストパターン（図示せず）をマスクに、ＳＦ₆ 、Ｃ₂
ＣｌＦ₅の混合ガスを用いて異方性ドライエッチングを
行い、ベース電極となるポリシリコン膜をエッチング除
去する。これによって、Ｎ型エピタキシャル層２３が露
出する。真性ベース領域２５の開口とポリシリコン膜ベ
ース電極２６の形成を行う。その後レジストを酸素プラ
ズマアッシングで除去する。

【００２７】そして、背圧１０^-9Ｔｏｒｒでホットウォ
ール形の超高真空ＣＶＤ法によりシリコンゲルマニウム
混晶層２７を全面に成長する。成長時の真空度は１０^-2
Ｔｏｒｒ程度、成長温度は５００〜６００℃、成長ガス
はシランとＧｅＨ₄ 、ドーピングガスはジボランを用い
る。ボロン不純物濃度が５×１０¹⁸ｃｍ^-3程度で、ゲル
マニウムの混晶比が２０％程度のシリコンゲルマニウム
層５０ｎｍ程度とその上にシリコン層３０ｎｍ程度の積
層構造のシリコンゲルマニウム混晶層２７を成長する。
ポリシリコンベース電極２６の表面および側面にはポリ
状に、真性ベース領域２５の開口部のエピタキシャル層
２３上に混晶層としてシリコンゲルマニウム層が形成さ
れる。

【００２８】次に図１ｃのように、シランガスと酸素ガ
スを用いた４００〜５００℃での常圧ＣＶＤ法で酸化膜
２８を５００ｎｍ程度全面に成長する。４００〜５００
℃での常圧ＣＶＤ法で成長された酸化膜８はカバレージ
が悪く、真性ベース領域２５の開口部近傍のエピタキシ
ャル層２３表面やポリシリコンベース電極２６の側面で
は、酸化膜２８の膜厚はポリシリコンベース電極２６上
の厚い部分の半分程度と薄い。その後、フッ酸によるウ
ェットエッチング等の等方性の酸化膜エッチングで、ポ
リシリコンベース電極２６上にのみ酸化膜２８が２００
ｎｍ程度残る。

【００２９】次に図１ｄに示されるように、ジクロール
シランとＮ₂Ｏ の混合ガスを用いて減圧ＣＶＤにより全
面に酸化膜を３００ｎｍ程度成長した後、窒素雰囲気中
で９００℃、３０分程度の熱処理を行い、ポリシリコン
ベース電極２６中のボロン不純物を真性ベース領域２５
の開口周囲のＮ型エピタキシャル層２３に拡散させる。
これによって、接合深さが０.１μｍ程度のＰ形ベース
コンタクト層２９が形成される。

【００３０】その後、成長した酸化膜をＣＨＦ₃ と酸素
の混合ガス中で異方性エッチングを施し、ポリシリコン
ベース電極２６の側面に酸化膜サイドウォール３０を形
成する。これによって、ポリシリコンベース電極２６と
自己整合的にエミッタ電極引出し部開口３１を形成す
る。この際エミッタ電極引出し部開口３１周囲のどの位
置においても、ポリシリコンベース電極２６と２５０ｎ
ｍ程度の間隔で等距離になる。

【００３１】最後に、シランガスの減圧ＣＶＤにより２
００ｎｍ程度成長したポリシリコン膜を、所定領域を残
して露光現像したレジストパターン（図示せず）をマス
クにＳＦ₆ 、Ｃ₂ＣｌＦ₅の混合ガスでドライエッチング
し、ポリシリコンエミッタ電極３２を形成する。酸素プ
ラズマアッシングでレジストを除去した後、砒素を６０
ｋｅＶ程度で５×１０¹⁵ｃｍ^-2程度ポリシリコンエミッ
タ電極３２中にイオン注入する。その後、８５０〜９０
０℃で３０分程度以下の熱処理を窒素雰囲気中で行い、
砒素不純物をエミッタ電極引出し部開口３１を通してシ
リコンゲルマニウム混晶層２７に拡散させ、３０ｎｍ程
度の接合深さを有するＮ型エミッタ層３３を形成する。

【００３２】次に同様の製造方法での、本発明の第２の
実施例を図２のＮＰＮトランジスタの工程順断面図で説
明する。

【００３３】まず、第１の実施例と同様に、Ｐ型シリコ
ン基板４１表面にＮ型埋め込みコレクタ層４２、Ｎ型エ
ピタキシャル層４３、素子分離ＬＯＣＯＳ膜４４、ポリ
シリコンベース電極４５、シリコンゲルマニウム混晶層
４６を形成した後、図２ａに示されるように、ＳｉＨ₂
Ｃｌ₂、ＮＨ₃の混合ガスを用いて減圧ＣＶＤで全面にシ
リコン窒化膜４７を５０ｎｍ程度成長する。続いてシラ
ンガスでの減圧ＣＶＤでポリシリコン膜を全面に５００
ｎｍ程度成長した後、ＳＦ₆ 、Ｃ₂ＣｌＦ₅の混合ガスを
用いて異方性の高い条件でエッチバックし、真性ベース
領域の凹部にポリシリコン膜４８を埋め込む。

【００３４】次に図２ｂのように、真性ベース領域の凹
部に埋め込んだポリシリコン膜をマスクにポリシリコン
ベース電極４５上のシリコン窒化膜をフロン系と臭素系
の混合ガス中でＲＦエッチングにより除去する。この
後、続いてＳＦ₆ ガスを用いたＲＦドライエッチングに
より真性ベース領域の凹部に埋め込んだポリシリコン膜
を除去する。さらに、真性ベース領域の凹部に残ったシ
リコン窒化膜をマスクにポリシリコンベース電極４５表
面を９００℃のパイロ酸化法で２００ｎｍ程度の酸化膜
４９を形成し、その後リン酸液にシリコン窒化膜を除去
する。

【００３５】その後は第１の実施例と同様の工程であ
り、Ｐ型ベースコンタクト層、酸化膜サイドウォール、
エミッタ電極引出し部開口、ポリシリコンエミッタ電
極、Ｎ型エミッタ層を形成する。

【００３６】次に、以上の二つの例とは異なる第３の実
施例を、図３のＮＰＮトランジスタの工程順断面図を用
いて説明する。

【００３７】図３に示す第３の実施例では、第１，第２
の実施例と同様に、Ｎ型埋め込みコレクタ層６２，Ｎ型
エピタキシャル層６３，および素子分離ＬＯＣＯＳ膜６
４をＰ型シリコン基板６１表面に形成した後、図３ａに
示されるように、ＳｉＨ₂Ｃｌ₂とＮＨ₃の混合ガスを用
いた減圧ＣＶＤで全面にシリコン窒化膜６５を１５０ｎ
ｍ成長させる。そして、ベース電極となるポリシリコン
膜６８をシランガスでの減圧ＣＶＤにより４００ｎｍ程
度成長させ、続いてポリシリコン電極間の絶縁膜となる
酸化膜６６を、ジクロールシランとＮ₂Ｏとの混合ガス
を用いた減圧ＣＶＤにより２００ｎｍ程度成長させる。

【００３８】次に、やはり第１，第２の実施例と同様
に、ベース電極となるポリシリコン膜のシート抵抗を１
００Ω／□程度に低減するために、外部ベース層の不純
物拡散源となるボロンを、ドーズ量１×１０¹⁶ｃｍ^-2、
エネルギー６０ＫｅＶ程度のイオン注入により、酸化膜
６６越しにポリシリコン膜６８に導入する。ここでも、
イオン注入時にボロンがポリシリコン膜６８を突き抜け
てＮ型エピタキシャル層６３に達して、トランジスタ特
性を損なわないように、ポリシリコン膜６８の膜厚や注
入エネルギー等の条件を設定する。

【００３９】次に、１μｍ程度の大きさで開口されたレ
ジストパターン（図示せず）をマスクに、ＣＨＦ₃，ア
ンモニアおよび酸素の混合ガスを用いたドライエッチン
グで、酸化膜４６を除去し、続いてＳＦ₆ とＣ₂ＣｌＦ₅
の混合ガスでの異方性ドライエッチングにより、ベース
電極となるポリシリコン膜をエッチング除去する。これ
によって、シリコン窒化膜５５を露出させ、真性ベース
領域６７の開口とポリシリコンベース電極６８の形成を
行う。その後、レジストを酸素プラズマアッシングで除
去する。

【００４０】更に図３ｂに示されるように、ジクロール
シランとＮ₂Ｏとの混合ガスを用いて減圧ＣＶＤによ
り、全面に膜厚３００ｎｍ程度の酸化膜を成長させる。
この後、酸化膜をＣＨＦ₃と酸素ガスによって異方性エ
ッチングし、ポリシリコンベース電極６８の側壁に酸化
膜サイドウォール６９を形成する。これによって、ポリ
シリコンベース電極６８とエミッタ電極引出し部開口７
０を自己整合的に形成する。これによって、第１の実施
例と同様に、エミッタ電極引出し部開口７０周囲のどの
方向においても、ポリシリコンベース電極６８と２５０
ｎｍ程度の間隔で等距離になる。

【００４１】次に、リン酸液によるウェットエッチング
等の等方性エッチングにより、真性ベース領域６７の開
口部のシリコン窒化膜６５と、更にポリシリコンベース
電極６８下の、真性ベース領域６７の開口部近傍のポリ
シリコンベース電極６８の端から０．３μｍ程度入り込
んだ位置までのシリコン窒化膜６５を除去する。

【００４２】最後に、図３ｃのように、背圧１０^-9Ｔｏ
ｒｒでホットウォール形の超高真空ＣＶＤ法により、シ
リコンゲルマニウム混晶層７１を全面に成長させる。第
１，第２の実施例と同様に、成長時の真空度は１０^-2Ｔ
ｏｒｒ程度、成長温度は５００〜６００℃、成長ガスは
シランとＧｅＨ₄，ドーピングガスはジボランを用い
る。ボロンの不純物濃度が５×１０¹⁸ｃｍ^-3程度でゲル
マニウムの混合比が２０％程度のシリコンゲルマニウム
層と、その上にシリコン層３０ｎｍ程度を積層した積層
構造のシリコンゲルマニウム混晶層７１を成長させる。

【００４３】そして、シランガスの減圧ＣＶＤにより２
００ｎｍ程度成長したポリシリコン膜を、所定領域を残
して露光現像したレジストパターン（図示せず）をマス
クにＳＦ₆とＣ₂ＣｌＦ₅の混合ガスでドライエッチング
する。これによって、ポリシリコンエミッタ電極６２を
形成する。この後、酸素プラズマアッシングでレジスト
を除去する。次に、６０ｋｅＶ程度で５×１０¹⁵ｃｍ^-2
程度のイオン注入で砒素不純物をポリシリコンエミッタ
電極６２中に注入する。その後、８５０〜９００℃で３
０分程度以下の熱処理を窒素雰囲気中で行い、エミッタ
電極引出し部開口６０を通してシリコンゲルマニウム混
晶層７１に砒素不純物を拡散させる。これによって、３
０ｎｍ程度の接合深さを有するＮ形エミッタ層７３を形
成する。同時に、ポリシリコンベース電極５８中のボロ
ン不純物を真性ベース領域６７の開口周囲のシリコンゲ
ルマニウム混晶層７１に拡散させ、接合深さが０．１μ
ｍ程度のＰ形ベースコンタクト層７４を形成する。

【００４４】以上のように、シリコンゲルマニウム混晶
層をベースとするシリコンヘテロバイポーラトランジス
タの、ベースおよびエミッタ電極をポリシリコン膜で形
成し、またエミッタ領域、ベース電極引出し部、エミッ
タ電極引出し部を自己整合的に形成できる。したがっ
て、ベース抵抗低減のためのエミッタ寸法の微細化や真
性ベース領域とベース電極間の距離の微細化、また寄生
容量低減のための各領域の微細化を図ることができ、ト
ランジスタの高周波特性を大幅に向上できる。またシリ
コンゲルマニウム混晶層ベースを、酸化膜上とシリコン
上に対する選択性は無いが、工業化という面で有利な超
高真空ＣＶＤ法で成長でき、実用化やコストの面で大き
なメリットを有する。

【００４５】

【発明の効果】以上説明したように本発明の半導体装置
の製造方法によると、超高真空ＣＶＤ法によって成長さ
せるシリコンゲルマニウム層は、酸化膜上とシリコン上
に対する選択性が無いため、酸化膜とシリコンとの間に
挟まれた箇所や、切り立った開口内の側壁のように、膜
を形成し難い箇所でも安定に形成される。これにより、
シリコンゲルマニウム混晶層をベースとするバイポーラ
トランジスタの、ベース電極、エミッタ電極およびエミ
ッタ領域が自己整合的に形成されて、エミッタ寸法の微
細化やベース抵抗の低減化が図れ、トランジスタの高周
波特性を大幅に向上できる。

【図面の簡単な説明】

【図１】本発明の第１の実施例の半導体装置の製造方法
を示す工程順断面図

【図２】本発明の第２の実施例の半導体装置の製造方法
を示す工程順断面図

【図３】本発明の第３の実施例の半導体装置の製造方法
を示す工程順断面図

【図４】従来技術の半導体装置の製造方法を示す工程順
断面図

【図５】従来技術の半導体装置の製造方法を示す工程順
断面図

【符号の説明】

２１ シリコン基板 ２２ 埋め込みコレクタ層 ２３ エピタキシャル層 ２４ 素子分離ＬＯＣＯＳ膜 ２５ 真性ベース領域 ２６ ポリシリコンベース電極 ２７ シリコンゲルマニウム混晶層 ２８ 酸化膜 ２９ ベースコンタクト層 ３０ 酸化膜サイドウォール ３１ エミッタ電極引出し部開口 ３２ ポリシリコンエミッタ電極 ３３ エミッタ層

フロントページの続き (56)参考文献 特開 平３−76228（ＪＰ，Ａ) Ｇ．ＬＰＡＴＴＯＮ，Ｄ．Ｌ．ＨＡＲ ＡＭＥ，Ｊ．Ｍ．Ｃ．ＳＴＯＲＫ，他３ 名，“ＳｉＧｅ−ｂａｓｅ，Ｐｏｌｙ− ｅｍｉｔｔｅｒ ｈｅｔｅｒｏｊｕｎｃ ｔｉｏｎ ｂｉｐｏｌａｒ ｔｒａｎｓ ｉｓｔｏｒｓ”，（米），Ｄｉｇｅｓｔ ｏｆ Ｔｅｃｈｎｉｃａｌ Ｐａｐｅ ｒ Ｓｙｍｐｏｓｉｕｍ ｏｎ ＶＬＳ Ｉ Ｔｅｃｈｎｏｌｏｇｙ，1989，ｐ. 95−96 (58)調査した分野(Int.Cl.⁷，ＤＢ名) H01L 21/331 H01L 29/73

Claims (2)

(57)【特許請求の範囲】
1. 【請求項１】 第１導電型のシリコン基板上に窒化膜を
   形成する第１の工程と、 前記窒化膜上に第２導電型の第１の多結晶シリコン膜を
   形成する第２の工程と、 前記第１の多結晶シリコン膜上に第１の酸化膜を形成す
   る第３の工程と、 前記第１の酸化膜および前記第１の多結晶シリコン膜の
   所定領域を開口して前記窒化膜を露出する第４の工程
   と、 前記第１の酸化膜および前記第１の多結晶シリコン膜の
   開口内の側壁にのみ第２の酸化膜を形成する第５の工程
   と、 前記窒化膜を前記露出した部分および前記第１の多結晶
   シリコン膜下の部分をエッチング除去して前記シリコン
   基板を露出する第６の工程と、 前記第１の酸化膜，前記第２の酸化膜，前記シリコン基
   板の露出した部分，および前記第１の多結晶シリコン膜
   下の前記窒化膜が除去された部分に、超高真空ＣＶＤ法
   によってシリコンゲルマニウム混晶層を成長する第７の
   工程と、 前記シリコンゲルマニウム混晶層上にエミッタ電極とな
   る第１導電型の第２の多結晶シリコン膜を形成する第８
   の工程とを有する半導体装置の製造方法。
2. 【請求項２】 シリコンゲルマニウム混晶層を１０^-7Ｔ
   ｏｒｒ以下の背圧で１０^-1Ｔｏｒｒ以下の減圧による超
   高真空ＣＶＤ法で形成することを特徴とする請求項１記
   載の半導体装置の製造方法。