JP3158400B2 - Method of manufacturing field emission cold cathode - Google Patents

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【０００１】[0001]

【発明の属する技術分野】本発明は、電界放射冷陰極の
製造方法に関し、特に、エミッタのアスペクト比、すな
わち、高さと底面直径の比を大きくした電界放射冷陰極
の製造方法に関する。The present invention relates to a method for manufacturing a field emission cold cathode, and more particularly to a method for manufacturing a field emission cold cathode in which the aspect ratio of an emitter, that is, the ratio of height to bottom diameter, is increased.

【０００２】[0002]

【従来の技術】従来、熱電子放出を利用した熱陰極に代
わる電子源として、電界放射冷陰極が開発されている。
電界放射冷陰極は先鋭な突起を持つ電極の先端に、高電
界（２〜５×１０⁷Ｖ／ｃｍ以上）を発生させることで
量子力学的トンネリングによって電子を空間に放出させ
る。この陰極の特性を決定するの主な条件は、電子を放
出するエミッタを形成する材料の仕事関数と、その先端
部分にいかに高電界を発生させるかを決定する幾何学的
形状、寸法によって決まる電界集中係数である。電界集
中係数は、エミッタ先端の先鋭度と、引き出し電圧を印
加するためのゲート電極までの距離によって決まる。2. Description of the Related Art Conventionally, a field emission cold cathode has been developed as an electron source replacing a hot cathode utilizing thermionic emission.
The field emission cold cathode emits electrons into space by quantum mechanical tunneling by generating a high electric field (2 to 5 × 10 ⁷ V / cm or more) at the tip of an electrode having a sharp projection. The main conditions for determining the characteristics of this cathode are the work function of the material forming the emitter that emits electrons, and the electric field determined by the geometry and dimensions that determine how a high electric field is generated at the tip. The concentration factor. The electric field concentration coefficient is determined by the sharpness of the tip of the emitter and the distance to the gate electrode for applying the extraction voltage.

【０００３】又、実際にはこのような素子が、同一の基
板上に数千〜数万形成され、並列に接続されたアレイと
して使用されることが多い。したがって、電界放射冷陰
極から、より低い電圧でより高い電流密度を得るには、
低い仕事関数の材料、エミッタ先端の先鋭化、素子構造
を微細化して電極間隔を近づけることが効果的である。
また、素子の微細化は単位面積あたりに作り込める素子
の数を増大させる面からも、電流密度の増加に効果があ
る。[0003] In practice, such elements are often formed in the thousands or tens of thousands on the same substrate and used as an array connected in parallel. Therefore, to obtain a higher current density at a lower voltage from a field emission cold cathode,
It is effective to reduce the material of the work function, sharpen the tip of the emitter, and make the element structure finer to make the electrode spacing closer.
In addition, miniaturization of elements is effective in increasing current density in terms of increasing the number of elements that can be formed per unit area.

【０００４】電界放射冷陰極は従来熱電子源を使用して
きた電子管の電子源を単に置き換えるだけでなく、フラ
ットパネルディスプレーや高周波増幅素子等への応用も
期待されている。[0004] The field emission cold cathode is expected to be applied not only to the electron source of an electron tube which has conventionally used a thermionic electron source, but also to a flat panel display, a high frequency amplifying element and the like.

【０００５】電界放射冷陰極はいくつかのタイプに分類
できるがその一つであるスピント型の構造と製造方法を
説明する。The field emission cold cathode can be classified into several types. One of them is a Spindt type structure and a manufacturing method thereof.

【０００６】基本構造は図８に示すように導電性の基板
上９１に円錐状のエミッタ電極９６が形成されており、
その先端部分を取り囲むように、ゲート電極９４が配置
されており、ゲート電極９４は、基板から絶縁層９２に
よって支えられている。基板９１にマイナス、ゲート電
極９４にプラスとなるように電圧を印加することで、エ
ミッションが得られる。As shown in FIG. 8, the basic structure is such that a conical emitter electrode 96 is formed on a conductive substrate 91.
A gate electrode 94 is arranged so as to surround the tip portion, and the gate electrode 94 is supported by the insulating layer 92 from the substrate. Emission can be obtained by applying a voltage so that the substrate 91 is negative and the gate electrode 94 is positive.

【０００７】図９を参照して、このような従来の電界放
射冷陰極の製造工程について説明する。まず、シリコン
基板９１の上に絶縁層９２として熱酸化膜を成長させ
る。その上にゲート層９４としてモリブデンを堆積す
る。その後、フォトリソグラフィーにより直径約１μｍ
の開口９８を持つフォトレジスト層９９を形成する（図
９（ａ））。この開口９８をマスクとしてゲート電極９
４、絶縁層９２をエッチングする（図９（ｂ））。フォ
トレジスト層９９を除去した後、基板を回転させながら
斜め方向から、真空蒸着により犠牲層９５を形成する
（図９（ｃ））。続いて基板の正面からモリブデンを真
空蒸着してエミッタ電極９６を形成する（図９
（ｄ））。最後に犠牲層９を選択エッチングして、ゲー
ト上のエミッタ材料堆積層９７を除去すると図８のよう
な電界放射冷陰極が完成する。Referring to FIG. 9, a description will be given of a process for manufacturing such a conventional field emission cold cathode. First, a thermal oxide film is grown as an insulating layer 92 on a silicon substrate 91. Molybdenum is deposited thereon as a gate layer 94. Then, about 1 μm in diameter by photolithography
A photoresist layer 99 having an opening 98 is formed (FIG. 9A). The opening 98 is used as a mask to form the gate electrode 9.
4. Etch the insulating layer 92 (FIG. 9B). After removing the photoresist layer 99, a sacrifice layer 95 is formed by vacuum evaporation from an oblique direction while rotating the substrate (FIG. 9C). Subsequently, molybdenum is vacuum-deposited from the front of the substrate to form an emitter electrode 96 (FIG. 9).
(D)). Finally, the sacrificial layer 9 is selectively etched to remove the emitter material deposited layer 97 on the gate, thereby completing a field emission cold cathode as shown in FIG.

【０００８】ここで、エミッタ電極の先端の位置はゲー
ト電極の断面形状の上下の範囲内にあることが望まし
い。そのため絶縁層、ゲート電極の膜厚とゲート電極の
開口径の関係をあらかじめ適切な関係に設定する。しか
し、実際にはプロセス上のばらつきがあるために、犠牲
層の膜厚を加減することで、エミッタ先端位置の微調整
が可能である。[0008] Here, it is desirable that the position of the tip of the emitter electrode be within the upper and lower limits of the sectional shape of the gate electrode. Therefore, the relationship between the thickness of the insulating layer and the gate electrode and the opening diameter of the gate electrode is set to an appropriate relationship in advance. However, there is actually a variation in the process, so that the position of the tip of the emitter can be finely adjusted by adjusting the thickness of the sacrificial layer.

【０００９】ところで、先に述べたように、エミッショ
ン特性を上げる（低電圧で高電流密度を得る）ために
は、エミッタ材料の仕事関数を下げる、あるいは電界集
中係数を上げる、すなわち、エミッタの先端を先鋭にす
るか、ゲート電極までの距離を近づけることが必要であ
る。従って、仕事関数を変えるためには、材料を変える
必要がある。そして、それに伴って、成膜条件を見直す
ことが必要であり、形状等を考えると、それほど簡単で
はない。エミッタ先端形状は蒸着条件で一定に決まって
しまうので、先鋭化は難しい。したがって、ゲート開口
径を小さくして、エミッタ先端とゲート電極を近づける
ことが効果的である。ところが、同じような蒸着条件で
エミッタを形成する限り、エミッタの外形は相似形にな
り、ゲート径を縮小した場合には、それに比例してエミ
ッタの高さは低くなる。犠牲層による先端位置の微調整
も可能であるが、限界があり十分なリフトオフ特性を維
持するためには一定以上の犠牲層膜厚が必要である。エ
ミッタを低くすることは簡単にできても、高くするには
限界がある。そこで、エミッタ先端はゲートの高さに位
置させるために、絶縁層を薄くする必要が出てくる。し
かし、絶縁層を薄くすることは、ゲート−基板間の静電
容量を増加させ、高周波特性の劣化を引き起こす。ま
た、ゲート−基板間の絶縁耐圧の低下を招き、信頼性を
確保できなくなる。As described above, in order to improve the emission characteristics (to obtain a high current density at a low voltage), the work function of the emitter material is reduced or the electric field concentration coefficient is increased, that is, the tip of the emitter is increased. Must be sharpened or the distance to the gate electrode must be reduced. Therefore, in order to change the work function, it is necessary to change the material. Then, it is necessary to reconsider the film formation conditions, and it is not so simple considering the shape and the like. Since the tip shape of the emitter is fixed depending on the deposition conditions, it is difficult to sharpen the tip. Therefore, it is effective to make the gate opening diameter smaller and bring the tip of the emitter closer to the gate electrode. However, as long as the emitter is formed under the same vapor deposition conditions, the outer shape of the emitter becomes similar, and when the gate diameter is reduced, the height of the emitter is reduced in proportion thereto. Although the tip position can be finely adjusted by the sacrifice layer, there is a limit and a certain thickness of the sacrifice layer is required to maintain sufficient lift-off characteristics. Although it is easy to lower the emitter, there is a limit to how high it can be. Therefore, it is necessary to reduce the thickness of the insulating layer in order to position the tip of the emitter at the height of the gate. However, reducing the thickness of the insulating layer increases the capacitance between the gate and the substrate, causing deterioration of high-frequency characteristics. In addition, the withstand voltage between the gate and the substrate is reduced, and the reliability cannot be ensured.

【００１０】従って、ゲート径を縮小しても、絶縁層の
厚さを薄くせずに済む、アスペクト比の高いエミッタの
形成方法が望まれる。Therefore, there is a demand for a method of forming an emitter having a high aspect ratio, which does not require a reduction in the thickness of the insulating layer even when the gate diameter is reduced.

【００１１】ここで、図10を参照して、C.A.Spindtによ
る電界放射冷陰極の製造方法について説明する（Field-
emitter-array development for microwave applicatio
nsC.A.Spindt et al. J. Vac. Sci. Technol. B14(3)
1996 ； Field emitterarray development for micro
wave applications II C.A.Spindt et al. J. Vac. S
ci. Technol. B16(2) 1998 ； U.S. Patent No.5,06
4,396 (12 Novemver1991C.A.Spindt）。 上記３つの文
献は素子の構造、製法に関して共通の技術であり、Ｕ．
Ｓ．Ｐａｔ．は先の２件の論文で引用されている。Ｃ．
Ａ．Ｓｐｉｎｄｔ等による電界放射冷陰極の製造方法に
おいては、まず、導電性基板上に絶縁層、ゲート電極を
積層する（工程１）。次に、ゲート開口をゲート電極、
絶縁層に形成し、基板を露出させる（工程２）。次に、
基板を回転させながら、斜め方向から犠牲層を蒸着する
（工程３）。次に、垂直方向からエミッタ材料を蒸着し
て、開口底部の基板露出部に円錐状のエミッタを形成す
る（工程４）。このときゲート電極上の犠牲層の上には
同時にエミッタ材料層が形成される。次に、犠牲層を選
択エッチングしてゲート電極上のエミッタ材料層をリフ
トオフする（工程５）。そして、工程３〜工程５を必要
に応じて複数回繰り返すことにより、下層のエミッタ電
極上にさらにエミッタ材料を積層して先端の先鋭な背の
高いエミッタを形成する（図１０）。Here, a method for manufacturing a field emission cold cathode by CASpindt will be described with reference to FIG.
emitter-array development for microwave applicatio
nsC.A.Spindt et al. J. Vac. Sci. Technol. B14 (3)
1996; Field emitterarray development for micro
wave applications II CASpindt et al. J. Vac. S
ci. Technol. B16 (2) 1998; US Patent No. 5,06
4,396 (12 Novemver1991C.A.Spindt). The above three documents are common techniques regarding the structure and manufacturing method of the element.
S. Pat. Is cited in the previous two papers. C.
A. In the method of manufacturing a field emission cold cathode by Spindt or the like, first, an insulating layer and a gate electrode are stacked on a conductive substrate (step 1). Next, the gate opening is a gate electrode,
Formed on an insulating layer and exposing the substrate (Step 2). next,
While rotating the substrate, a sacrificial layer is deposited from an oblique direction (step 3). Next, an emitter material is vapor-deposited from the vertical direction to form a conical emitter at the exposed portion of the substrate at the bottom of the opening (Step 4). At this time, an emitter material layer is simultaneously formed on the sacrificial layer on the gate electrode. Next, the sacrifice layer is selectively etched to lift off the emitter material layer on the gate electrode (step 5). Then, Steps 3 to 5 are repeated a plurality of times as necessary, whereby an emitter material is further laminated on the lower-layer emitter electrode to form a tall and tall emitter (FIG. 10).

【００１２】又、Ito等による製造方法（Experimental
study of field emission properties of Spindt-type
field emitter Shigeo Ito et al J. Vac. Sci. Te
chnol. B13(2) 1995）においては、エミッタの形状は
エミッタ形成前の開口径によって決まり、開口径が大き
いほど高くなるが、単に相似形ではなく開口径が大きい
ほどアスペクト比（高さ／底面直径）が大きくなる傾向
があるとしている（図１１)。In addition, a manufacturing method (Experimental
study of field emission properties of Spindt-type
field emitter Shigeo Ito et al J. Vac. Sci. Te
In chnol. B13 (2) 1995), the shape of the emitter is determined by the opening diameter before the emitter is formed. The larger the opening diameter, the higher the shape. However, the larger the opening diameter, not the similar shape, the higher the aspect ratio (height / bottom). (Diameter) tends to increase (FIG. 11).

【００１３】又、蒸着レートは形状にはあまり影響を及
ぼさないとしている。形状に関しては他に材料によって
アスペクト比が変わることが記されている(図１２)。It is also stated that the deposition rate has little effect on the shape. It is described that the aspect ratio varies depending on the material in addition to the shape (FIG. 12).

【００１４】又、van Veen等の製造方法（Collimated s
putter deposition, a novel method for large area d
eposition of Spindt type field emission tips G.
N.A.van Veen et al. J. Vac. Sci. Technol. B13(2)
1995）においては、蒸着ではなくスパッタ法によってエ
ミッタを形成するために、ターゲット、基板間にコリメ
ータを挿入して、堆積粒子の斜め方向成分をトラップし
ている。Further, a method of manufacturing van Veen et al. (Collimated s
putter deposition, a novel method for large area d
eposition of Spindt type field emission tips G.
NAvan Veen et al. J. Vac. Sci. Technol. B13 (2)
In 1995), in order to form an emitter by sputtering instead of vapor deposition, a collimator is inserted between a target and a substrate to trap oblique components of deposited particles.

【００１５】形状を変える（アスペクト比を大きくす
る）方法としてはコリメータのアスペクト比を大きくし
て、斜め方向成分を少なくする方法が記されているほか
に、Ｍｏを成膜する際の基板温度が、３７５℃と５５０
℃とした場合の例が示されており、温度が高い５５０℃
の方がアスペクト比が高いエミッタ形状が得られてい
る。Ｎｉでエミッタを形成した場合には、基板温度１８
０℃と２００℃で同様の傾向が記されている。As a method of changing the shape (increase the aspect ratio), there is described a method of increasing the aspect ratio of the collimator to reduce the component in the oblique direction. 375 ° C and 550
550 ° C. is shown in the case where the temperature is set to 550 ° C.
Has an emitter shape with a higher aspect ratio. In the case where the emitter is formed of Ni, the substrate temperature 18
Similar trends are noted at 0 ° C and 200 ° C.

【００１６】材料については、ゲート：ＴｉＷ、絶縁
層：ＳｉＯ₂の記述があるだけで、基板他については記
載されていない。すなわち、Itoh等による製造方法は、
ディスプレーを対象としているが、ガラス基板やＳｉウ
エハ（基板）を用いるという具体的な記述はない。又、
写真から判断すると、基板は基材の上に薄膜が形成され
たものを使用しており、犠牲層は、ＭｏまたはＮｂのエ
ミッタの場合に、Ｎｉを用いてリン酸でリフトオフがで
きると記載されている。しかし、５５０℃の断面写真に
おいては上層のＭｏが残っていて、リフトオフされてい
ない。As for the materials, only the description of the gate: TiW and the insulating layer: SiO ₂ is described, but no description is made of the substrate and the like. That is, the manufacturing method by Itoh et al.
Although it is intended for a display, there is no specific description that a glass substrate or a Si wafer (substrate) is used. or,
Judging from the photograph, it is stated that the substrate has a thin film formed on the base material, and the sacrificial layer can be lifted off with phosphoric acid using Ni in the case of a Mo or Nb emitter. ing. However, in the cross-sectional photograph at 550 ° C., the upper layer of Mo remains and is not lifted off.

【００１７】又、特開平６−６０８０５号公報において
は、スパッタ法によってエミッタを形成するために、タ
ーゲット、基板間にコリメータを挿入して、堆積粒子の
斜め方向成分をトラップしている。基板は、ガラス基板
にＭｏを成膜し、エッチングにより細条を形成し、この
上にＭｏエミッタを形成している。絶縁層はＳｉＯ₂、
ゲートはＭｏを使用している。犠牲層は酸化アルミニウ
ムであるとの記述がある。In JP-A-6-60805, in order to form an emitter by sputtering, a collimator is inserted between a target and a substrate to trap oblique components of deposited particles. The substrate is formed by forming Mo on a glass substrate, forming a thin strip by etching, and forming a Mo emitter thereon. The insulating layer is SiO ₂ ,
The gate uses Mo. There is a description that the sacrificial layer is aluminum oxide.

【００１８】又、Jong Min Kimの製造方法（ＩＶＥＳ
Ｃ’９８ H-1 (International Vacuum Electron Sour
ce Conference) Jong Min Kim）においては、基板温度
を55℃、145℃、325℃でエミッタ形成を行い、高温ほど
アスペクト比が大きいエミッタが得られるというデータ
が示されている（それぞれ、0.8、0.99、1.19 グラフ
から読んだ値）。Also, a method of manufacturing Jong Min Kim (IVES)
C'98 H-1 (International Vacuum Electron Sour
ce Conference) Jong Min Kim) shows that emitters are formed at substrate temperatures of 55 ° C, 145 ° C, and 325 ° C, and that higher temperatures yield emitters with larger aspect ratios (0.8, 0.99, respectively). , 1.19 value read from graph).

【００１９】[0019]

【発明が解決しようとする課題】しかし、上述したＣ．
Ａ．Ｓｐｉｎｄｔ等の製造方法では、背の高いエミッタ
が形成されることは確かであるが、２回目以降に堆積し
たエミッタは１回目とは膜質に明らかな差が現れる。Ｐ
ＶＤ（蒸着、スパッタ等）による薄膜形成では、堆積粒
子が基板に斜めに入射した場合には、垂直に入射させた
場合と比べて膜質に変化が現れることが広く知られてい
る。膜質の変化とは、柱状組織が入射方向に近い角度に
成長し、しかも、密度が低い″疎″な構造になるという
ものである（例えば、「薄膜形成技術」Ｐ７２ 図４．
２４）。上述したＣ．Ａ．Ｓｐｉｎｄｔの製造方法にお
いては、２回目以降の堆積粒子は既に堆積しているエミ
ッタの斜面上に、基板と垂直な方向から入射する。これ
を、２回目以降の基板となるエミッタの斜面を基準に見
ると、堆積粒子は″基板″に対しては垂直から大きく傾
いた浅い角度で入射してくることになる。ここで、斜め
蒸着効果が生じると、比較的なめらかな１回目堆積部分
１０１のエミッタ表面に多数の柱状構造が毛羽立ったよ
うに生えた形状の２回目堆積部分１０２ができあがる
（図１３）。以上の斜め蒸着による効果は、我々の実験
によっても確認されている。このような形状で生じるこ
とが予想される問題は、第１に機械的強度の不足とそれ
によるエミッタの一部脱落、その結果としてのゲートエ
ミッタ間の短絡、第２に極先端以外の下の部分からのエ
ミッション増加と、ゲートへの飛び込み、第３に表面積
増加に伴う吸着ガスの増加等である。However, the above C.I.
A. Although it is certain that a tall emitter is formed by the manufacturing method of Spindt or the like, an emitter deposited after the second time has a clear difference in film quality from the first time. P
In the formation of a thin film by VD (evaporation, sputtering, etc.), it is widely known that when deposited particles are obliquely incident on a substrate, a change in film quality appears as compared with the case where the particles are incident vertically. The change in the film quality means that the columnar structure grows at an angle close to the incident direction and has a low-density “sparse” structure (for example, “thin film formation technology” P72 FIG. 4.
24). The above C.I. A. In the Spindt manufacturing method, the second and subsequent deposition particles are incident on the slope of the already deposited emitter from a direction perpendicular to the substrate. When this is viewed on the basis of the slope of the emitter serving as the substrate for the second and subsequent times, the deposited particles enter the “substrate” at a shallow angle that is greatly inclined from the vertical. Here, when the oblique vapor deposition effect occurs, a second deposition portion 102 having a shape in which a large number of columnar structures have fluffed up on the emitter surface of the relatively smooth first deposition portion 101 is formed (FIG. 13). The effect of the oblique deposition described above has been confirmed by our experiments. The problems that are expected to occur with such a configuration are firstly the lack of mechanical strength and the resulting dropout of the emitter, resulting in a short circuit between the gate and emitter, and secondly Thirdly, there is an increase in emission from a portion, a jump into a gate, and thirdly, an increase in adsorbed gas accompanying an increase in surface area.

【００２０】又、上述したＩｔｏ等の製造方法から得ら
れる知見をもとに形状を変えた場合、ゲート開口径によ
って、エミッタを高くするという方法は、もともと、ゲ
ート径は出来るだけ小さくして、エミッタ先端の電界集
中を上げることで、動作電圧を下げたいという考えに反
するもので、逆にゲート径を大きくしなければならない
ので使えない。エミッタ形状を変えたいひとつの目的
は、ゲート径を小さくしたときに、絶縁層厚さが薄くな
って静電容量の増加、絶縁耐圧の低下を引き起こなさな
いために、アスペクト比の大きな形状を作り、絶縁層が
薄くしなくてすむようにすることである。もちろん、カ
ソードの基本的性能である、エミッション特性を落とす
ことは望まない。本発明者の実験によれば、エミッタの
アスペクト比は開口径には依存しないという結果が得ら
れている。Further, when the shape is changed based on the knowledge obtained from the above-described manufacturing method such as Ito, the method of increasing the height of the emitter by the gate opening diameter originally requires the gate diameter to be as small as possible. Raising the electric field concentration at the tip of the emitter contradicts the idea of reducing the operating voltage, and conversely cannot be used because the gate diameter must be increased. One of the objectives of changing the emitter shape is to reduce the gate diameter so that the thickness of the insulating layer does not increase, causing an increase in capacitance and a decrease in dielectric strength. It is not necessary to make the insulating layer thin. Of course, it is not desired to reduce the emission characteristics, which is the basic performance of the cathode. According to experiments performed by the present inventors, it has been found that the aspect ratio of the emitter does not depend on the aperture diameter.

【００２１】材料を変える方法は、エミッション特性お
よび陰極の構造を得るための重要な要素であるエミッタ
材料を変えなければならない。エミッタ材料は、仕事関
数、融点、強度、耐酸化性、リフトオフのための選択エ
ッチング特性などを総合して決められているもので、形
状がよいからといって他の特性が優れる（問題ない）と
いう保証はない。The method of changing the material must change the emitter material, which is an important factor in obtaining emission characteristics and cathode structure. The emitter material is determined in consideration of the work function, melting point, strength, oxidation resistance, selective etching characteristics for lift-off, and the like, and even if the shape is good, other characteristics are excellent (no problem). There is no guarantee that

【００２２】又、上述したｖａｎ Ｖｅｅｎ等の製造方
法では、基板温度に関しては、温度を上げることによ
り、アスペクト比が大きくなるという傾向は示されてい
るが、実際の陰極形成に適用するには情報が不足してい
る。エミッタが形成されるべき基板表面は、後述する特
開平６−６０８０５号公報を参照すれば、ガラス基板の
上に厚さ０．３μｍのモリブデン層を形成し、パターニ
ングにより細条としたものであるとされており、エミッ
タ−基板界面はＭｏ／Ｍｏである。５５０℃での断面写
真では、犠牲層は見られない。つまり、ゲート上に直に
Ｍｏを成膜している。したがってリフトオフして陰極構
造とすることはできない（ｖａｎ Ｖｅｅｎ等による上
記文献中のＦｉｇ．４）。犠牲層についてはＮｉをリン
酸でエッチングする方法が使えるような記述があるが、
我々の実験では、条件によるが、完全にリフトオフする
事は出来ず、ゲート上に残留物が残ることが確認されて
いる。基板温度を上げることは、Ｍｏおよび、ゲート材
料と犠牲層の反応、合金化を促進し、リフトオフを困難
にすることも分かっている。又、ｖａｎ Ｖｅｅｎ等に
よる上記文献中には、Ｓｉを主成分とする基板表面に、
Ｍｏエミッタを高温で蒸着する際に問題となる基板とＭ
ｏエミッタ底部の反応防止や犠牲層とＭｏの反応防止に
関する知見は得られない。Further, in the above-mentioned manufacturing method such as van Ween, there is a tendency that the aspect ratio is increased by increasing the temperature with respect to the substrate temperature. Is missing. The surface of the substrate on which the emitter is to be formed is formed by forming a 0.3 μm-thick molybdenum layer on a glass substrate and patterning it into thin strips, as described in JP-A-6-60805 described later. The interface between the emitter and the substrate is Mo / Mo. The sacrificial layer is not seen in the cross-sectional photograph at 550 ° C. That is, Mo is deposited directly on the gate. Therefore, the cathode structure cannot be lifted off (FIG. 4 in the above-mentioned document by van Veen et al.). Although there is a description that the method of etching Ni with phosphoric acid can be used for the sacrificial layer,
In our experiments, it was confirmed that, depending on the conditions, it was not possible to completely lift off, leaving residues on the gate. It has also been found that increasing the substrate temperature promotes the reaction and alloying of Mo and the gate material with the sacrificial layer, making lift-off difficult. Also, in the above-mentioned document by van Veen et al.
Substrate and M which are problematic when depositing Mo emitter at high temperature
No knowledge can be obtained regarding the prevention of reaction at the bottom of the emitter or the reaction of Mo with the sacrificial layer.

【００２３】又、上述した特開平６−６０８０５号公報
には、基板温度に関する記述は全く見られない。In the above-mentioned Japanese Patent Application Laid-Open No. 6-60805, there is no description about the substrate temperature.

【００２４】又、上述したＪｏｎｇ Ｍｉｎ Ｋｉｍの
製造方法では、グラフに記載以外の温度の情報、基板と
の界面の反応、犠牲層に関する記述はない。In the method of manufacturing Jong Min Kim described above, there is no description of temperature information, interface reaction with the substrate, or sacrificial layer other than those described in the graph.

【００２５】そこで、本発明は、ゲート径を小さくし、
絶縁層の厚さを薄くすることなく、エミッタのアスペク
ト比、すなわち高さと底面直径の比を大きくすることが
できる電界放射冷陰極の製造方法を提供することを課題
としている。Therefore, the present invention reduces the gate diameter,
It is an object of the present invention to provide a method of manufacturing a field emission cold cathode that can increase the aspect ratio of an emitter, that is, the ratio of the height to the bottom diameter, without reducing the thickness of an insulating layer.

【００２６】[0026]

【課題を解決するための手段】上記の課題を解決するた
めの本発明は、導電性基板又は導電膜を表面に形成した
基板上に、絶縁層とゲート電極を形成し、前記ゲート電
極と前記絶縁層を貫通して前記基板表面を露出させる開
口を形成し、回転斜め蒸着によって前記ゲート電極上に
犠牲層を形成し、垂直方向からエミッタ材料を蒸着して
エミッタを形成し、リフトオフによりゲート電極上の膜
を除去する工程を含む電界放射冷陰極の製造方法であっ
て、前記エミッタを形成する際の前記基板の温度は、前
記エミッタの材料の再結晶温度、又は前記基板表面とエ
ミッタ底面の間で形状が変化する反応が開始する温度、
又は前記犠牲層材料と前記ゲート電極の材料とが反応す
る温度、又は前記犠牲層材料と前記エミッタの材料とが
反応する温度のいずれよりも低い温度であって、室温以
上の温度としている。In order to solve the above-mentioned problems, the present invention provides an insulating layer and a gate electrode formed on a conductive substrate or a substrate having a conductive film formed on a surface thereof. An opening is formed through the insulating layer to expose the substrate surface, a sacrificial layer is formed on the gate electrode by oblique rotation evaporation, an emitter material is evaporated from a vertical direction to form an emitter, and a gate electrode is formed by lift-off. A method for manufacturing a field emission cold cathode including a step of removing an upper film, wherein a temperature of the substrate when forming the emitter is a recrystallization temperature of a material of the emitter, or a temperature between a substrate surface and an emitter bottom surface. The temperature at which the reaction that changes shape between starts,
Alternatively, the temperature is lower than the temperature at which the material of the sacrificial layer reacts with the material of the gate electrode or the temperature at which the material of the sacrificial layer reacts with the material of the emitter, and is a temperature equal to or higher than room temperature.

【００２７】[0027]

【発明の実施の形態】以下、図面を参照して、本発明の
実施の形態について説明する。Embodiments of the present invention will be described below with reference to the drawings.

【００２８】図１は、基板温度とアスペクト比に関する
本発明者による実験結果を示すグラフである。本発明に
おいては、エミッタ形成時の基板温度を高くすることに
より、エミッタのアスペクト比（高さと底面直径の比）
を大きくしている。すなわち、高アスペクト比のエミッ
タを形成する手段として、基板温度を高くすることを検
討した本発明者の実験結果が図１に示されている。FIG. 1 is a graph showing the results of experiments conducted by the present inventors on the substrate temperature and the aspect ratio. In the present invention, by increasing the substrate temperature at the time of forming the emitter, the aspect ratio of the emitter (ratio of height to bottom diameter) is obtained.
Is increasing. That is, FIG. 1 shows the experimental results of the inventor of the present invention in which a study was made on increasing the substrate temperature as a means for forming an emitter having a high aspect ratio.

【００２９】図１に示すように、２００℃で１．３程度
であったアスペクト比（先端半角で２１゜）が４００℃
では２．２６（先端半角１２．５゜）６００℃では４．
３９（先端半角６．５゜）となり温度が高いほど先鋭な
高アスペクト比のエミッタ形状が得られることがわかっ
た。As shown in FIG. 1, the aspect ratio (21 ° in a half angle at the tip) of about 1.3 at 200 ° C. is 400 ° C.
2.26 (12.5 ° half angle) at 600 ° C.
39 (half angle of 6.5 °), indicating that the higher the temperature, the sharper the emitter shape with a high aspect ratio can be obtained.

【００３０】この結果は、基板温度をＸ（℃）、そのと
きに出来るエミッタのアスペクト比（高さ／底面直径）
をＹとすると、Ｙ＝ｅｘｐ（−０．３５ ＋ ０．００
３Ｘ）によって回帰できる。The result is that the substrate temperature is X (° C.), and the aspect ratio (height / bottom diameter) of the emitter formed at that time is
Is Y, Y = exp (−0.35 + 0.00
3X).

【００３１】図２は基板温度によるエミッタのアスペク
ト比の変化を説明するための製造工程図である。図２に
示すように、ゲート電極（及び犠牲層）によってエミッ
タが形成されるべき基板の上方にマスクとなる開口が位
置する（図２（ａ））。垂直方向からエミッタ材料を堆
積させると、この開口を通過した成分は基板上に開口を
投影するように堆積するが、開口以外の部分はゲート電
極の上に堆積する（図２（ｂ））。開口端部では膜厚方
向に膜が成長するとともに、開口内へ向けて一定の割合
で張り出すように成長する（図２（ｃ））。これは開口
端部をかすめるような軌道を飛んできた堆積粒子が、開
口端部に堆積するか、あるいは、堆積粒子の中の非垂直
成分（蒸発源から斜めに飛び出したか、あるいは飛行途
中で残留ガスあるいは堆積粒子同士で散乱された）が開
口部を閉める方向に堆積したものである。FIG. 2 is a manufacturing process diagram for explaining a change in the aspect ratio of the emitter depending on the substrate temperature. As shown in FIG. 2, an opening serving as a mask is located above a substrate on which an emitter is to be formed by a gate electrode (and a sacrificial layer) (FIG. 2A). When the emitter material is deposited in the vertical direction, the components passing through the opening are deposited so as to project the opening on the substrate, but the portion other than the opening is deposited on the gate electrode (FIG. 2B). At the opening end, the film grows in the film thickness direction and grows so as to protrude into the opening at a constant rate (FIG. 2C). This is because sedimentary particles that have flew in orbits that graze the open end deposit on the open end, or non-vertical components in the sedimentary particles (e.g., jumped obliquely from the evaporation source or remained in flight). (Scattered by gas or deposited particles) in the direction of closing the opening.

【００３２】こうして、開口部が横方向に張り出してい
くことにより、開口部を通過できる堆積粒子の領域は徐
々に狭められ、ついには閉口することで、先鋭なエミッ
タが完成する（図２（ｄ））。In this way, as the opening protrudes in the lateral direction, the area of the deposited particles that can pass through the opening is gradually narrowed, and finally the sharp emitter is completed by closing the opening (FIG. 2 (d)). )).

【００３３】開口部に横方向に成長する成分はいわば準
平衡な状態であり、堆積粒子が基板（膜）上に到達した
あと、高いエネルギーを持っていれば、マイグレーショ
ンすることで、より平衡に近い位置に納まるはずであ
る。すなわち、表面エネルギーのより小さい状態であ
る、張り出しの少ない形状が得られる。張り出しが少な
いということは、ゲート電極上の膜厚方向の成長に対し
て、横方向にゲート開口を閉める速度が遅くなるという
ことであり、この開口を投影したエミッタの形状は水平
断面積がゆっくりと減少し、高いアスペクト比が得られ
る。The component that grows laterally in the opening is in a so-called quasi-equilibrium state. If the deposited particles have a high energy after reaching the substrate (film), they migrate and become more equilibrium. It should fit close. That is, a shape with little overhang, that is, a state where the surface energy is smaller can be obtained. The fact that the overhang is small means that the speed of closing the gate opening in the lateral direction is slower than the growth in the thickness direction on the gate electrode, and the shape of the emitter that projects this opening has a slow horizontal cross-sectional area. And a high aspect ratio can be obtained.

【００３４】但し、温度を上げさえすればればどこまで
も先鋭なエミッタが得られるというわけでもない。すな
わち、温度を上げた場合には、以下の３つの問題が発生
する。However, a sharp emitter cannot be obtained as long as the temperature is raised. That is, when the temperature is increased, the following three problems occur.

【００３５】第１には、温度上昇による膜構造の変化で
ある。Ｍｏ蒸着膜は微細な柱状構造をとるが基板温度上
昇に伴い個々の柱状組織は大きくなる。Ｍｏの再結晶温
度は１０００Ｋ（７２７℃）であるが、これ以上の温度
で成膜した膜は極端に柱状組織が粗大化し、膜の面内方
向に１μｍ程度の大きさを持つことを確認している。ゲ
ート開口径は今や１μｍよりも小さいことはごく当たり
前であり、エミッタ１個がひとつの柱状組織（多くの欠
陥を含んだ結晶）で形成されうる大きさになる。開口部
の形状はこの柱状組織を反映しており、きれいな円形か
らは歪みが大きくなる。エミッタとして堆積する領域も
いびつになり、さらにこの条件ではエミッタの形状は粗
大な柱状組織を反映したものになり、開口が投影された
だけの形状ではなくなる。また、開口部の横方向の成長
は極めて遅くなる。The first is a change in the film structure due to a rise in temperature. The Mo deposited film has a fine columnar structure, but each columnar structure increases as the substrate temperature increases. Although the recrystallization temperature of Mo is 1000K (727 ° C.), it was confirmed that the film formed at a temperature higher than this had extremely large columnar structure and a size of about 1 μm in the in-plane direction of the film. ing. It is a matter of course that the gate opening diameter is now smaller than 1 μm, which is a size that allows one emitter to be formed by one columnar structure (a crystal containing many defects). The shape of the opening reflects this columnar structure, and the distortion increases from a clean circle. The area deposited as an emitter is also distorted, and under this condition, the shape of the emitter reflects a coarse columnar structure, and the shape is not just a projection of an opening. Also, the lateral growth of the openings is extremely slow.

【００３６】第２には、エミッタが形成される基板表面
はＳｉウエハまたはＳｉを主成分とした膜の表面であ
る。ＳｉとＭｏの接触した状況で温度を上げると、その
界面でＳｉとＭｏが反応して、モリブデンシリサイド
（ＭｏＳｉ２）を生じる。反応温度は５２５℃であり、
これ以上の温度では基板が浸食された状態を生じ、正常
なエミッタ形成は出来ない。Second, the surface of the substrate on which the emitter is formed is the surface of a Si wafer or a film containing Si as a main component. When the temperature is increased in a state where Si and Mo are in contact with each other, Si and Mo react at the interface to generate molybdenum silicide (MoSi2). The reaction temperature is 525 ° C,
At a temperature higher than this, the substrate is eroded, and a normal emitter cannot be formed.

【００３７】第３には、犠牲層の問題である。例えばア
ルミニウムを犠牲層にしてＭｏのエミッタ形成を行う
と、Ｍｏ／Ａｌ界面で金属間化合物あるいは固溶体を形
成し、開口部の横向きの異常成長をもたらし、アスペク
ト比の小さいエミッタしか出来なくなるとともに、リン
酸によるリフトオフが行えなくなる。Ｎｉを犠牲層とし
た場合にも、リン酸によってリフトオフが完全に行われ
ず、ゲート電極表面に残留物を残す。以上２件の問題は
基板温度２００℃においても発生することを実験により
確認しており、アルミニウムおよびニッケルを犠牲層に
使うことは適当でない。ゲート電極にタングステンある
いはタングステンシリサイドを使用した場合、これらの
材料に変えて、酸化アルミニウム（アルミナ）を犠牲層
に使用すると、８００℃の基板温度でモリブデンエミッ
タの蒸着を行っても、犠牲層はゲート電極およびＭｏ堆
積層と反応せず、リン酸によるリフトオフが完全に行え
ることを実験により確認した。Third, there is the problem of the sacrificial layer. For example, when forming an Mo emitter using aluminum as a sacrificial layer, an intermetallic compound or a solid solution is formed at the Mo / Al interface, causing abnormal lateral growth of the opening, so that only an emitter having a small aspect ratio can be formed and phosphorus is not formed. Lift-off by acid cannot be performed. Even when Ni is used as the sacrificial layer, the lift-off is not completely performed by phosphoric acid, and a residue is left on the surface of the gate electrode. It has been confirmed by experiments that the above two problems also occur at a substrate temperature of 200 ° C., and it is not appropriate to use aluminum and nickel for the sacrificial layer. If tungsten or tungsten silicide is used for the gate electrode and aluminum oxide (alumina) is used for the sacrificial layer instead of these materials, even if the molybdenum emitter is deposited at a substrate temperature of 800 ° C., the sacrificial layer will remain It was confirmed by an experiment that the lift-off by phosphoric acid was completely performed without reacting with the electrode and the Mo deposition layer.

【００３８】この結果をもとに、同じ開口径でエミッタ
形成を行った場合のエミッタ高さを求めると、２００℃
を基準とすると４００℃で約１．７倍、６００℃で約
３．４倍、になる。したがって、ゲート径を小さくした
場合でも、絶縁層を厚くしておくことが出来る。例え
ば、０．６μｍφの開口径で２００℃でエミッタを形成
した場合、ゲート電極厚さを０．１μｍとして、絶縁層
厚さは約０．６５μｍとなる（図３（ａ））が、ゲート
開口径を０．３μｍφにした場合、同じ２００℃では絶
縁層を半分の０．２５μｍまで薄くしないと、エミッタ
先端をゲート電極に対して同じ高さに出来ない（図３
（ｂ））のに比べて、４００℃でエミッタ形成を行った
場合には０．６μｍφのときとほぼ同じ０．５５μｍで
よい（図３（ｃ））ことが分かる。すなわち、絶縁耐
圧、静電容量をほとんど変えることなく、ゲート径を小
さくして動作電圧を下げて、高密度に集積することでさ
らに電流密度を向上することが出来る。Based on this result, the height of the emitter when the emitter was formed with the same opening diameter was obtained.
Based on the above, it becomes about 1.7 times at 400 ° C. and about 3.4 times at 600 ° C. Therefore, even when the gate diameter is reduced, the thickness of the insulating layer can be increased. For example, when the emitter is formed at 200 ° C. with an opening diameter of 0.6 μmφ, the thickness of the insulating layer is about 0.65 μm when the thickness of the gate electrode is 0.1 μm (FIG. 3A). When the diameter is 0.3 μmφ, the tip of the emitter cannot be at the same height with respect to the gate electrode unless the insulating layer is thinned to 0.25 μm at the same 200 ° C. (FIG. 3).
Compared to (b)), when the emitter is formed at 400 ° C., it is sufficient that the thickness is 0.55 μm, which is almost the same as that at 0.6 μmφ (FIG. 3C). In other words, the current density can be further improved by reducing the gate diameter and lowering the operating voltage and integrating at a high density without substantially changing the dielectric strength and capacitance.

【００３９】[0039]

【実施例】［第１実施例］図４は、本発明の電界放射冷
陰極の製造方法の第１実施例を説明するための製造工程
図である。Embodiment 1 FIG. 4 is a manufacturing process diagram for explaining a first embodiment of a method for manufacturing a field emission cold cathode according to the present invention.

【００４０】図４に示すように、まず、シリコン基板２
１の上にシリコン酸化膜２２を熱酸化で約０．４５μｍ
成長させる。次にシリコン窒化膜２３をＣＶＤ（化学気
相堆積法）を用いて約０．１μｍ堆積する。さらにその
上にゲート電極２４としてタングステンシリサイドをス
パッタ法によって約０．１μｍ堆積する（図４
（ａ））。As shown in FIG. 4, first, the silicon substrate 2
The silicon oxide film 22 is thermally oxidized to a thickness of about 0.45 μm
Let it grow. Next, a silicon nitride film 23 is deposited to a thickness of about 0.1 μm using CVD (chemical vapor deposition). Further, tungsten silicide is deposited thereon as a gate electrode 24 by sputtering to a thickness of about 0.1 μm (FIG. 4).
(A)).

【００４１】その後、フォトリソグラフィーにより直径
約０．３μｍの開口を持つフォトレジスト層２９を形成
する。Thereafter, a photoresist layer 29 having an opening having a diameter of about 0.3 μm is formed by photolithography.

【００４２】この開口をマスクとしてＲＩＥ（反応性イ
オンエッチング）により、ゲート電極２４、シリコン窒
化膜２３、シリコン酸化膜２２をエッチングする。この
ときＲＩＥによるシリコン酸化膜２２のエッチングをシ
リコン酸化膜２２がエッチングし終わる手前で膜厚にし
て約０．０５μｍを残して止める（図４（ｂ））。Using the opening as a mask, the gate electrode 24, the silicon nitride film 23, and the silicon oxide film 22 are etched by RIE (reactive ion etching). At this time, the etching of the silicon oxide film 22 by RIE is stopped leaving a thickness of about 0.05 μm just before the end of the etching of the silicon oxide film 22 (FIG. 4B).

【００４３】続いて、フッ酸によりシリコン酸化膜２２
をウエットエッチングする事によりシリコン基板２１を
露出させると、シリコン窒化膜２３との間に段差が形成
される（図４（ｃ））。このような形状とすることで、
ゲート開口内の基板からゲート電極に至る沿面距離が長
くなり、絶縁耐圧向上、リーク電流低減がはかれる。Subsequently, the silicon oxide film 22 is etched with hydrofluoric acid.
When the silicon substrate 21 is exposed by wet etching, a step is formed between the silicon substrate 21 and the silicon nitride film 23 (FIG. 4C). By adopting such a shape,
The creeping distance from the substrate in the gate opening to the gate electrode is increased, and the withstand voltage is improved and the leak current is reduced.

【００４４】フォトレジスト層２９を除去した後、基板
を回転させながら斜め方向から、酸化アルミニウム（ア
ルミナ）を真空蒸着し犠牲層２５を形成する（図４
（ｄ））。After removing the photoresist layer 29, aluminum oxide (alumina) is vacuum-deposited from an oblique direction while rotating the substrate to form a sacrificial layer 25 (FIG. 4).
(D)).

【００４５】続いて基板の正面からモリブデンを真空蒸
着してエミッタ電極２６を形成する（図４（ｅ））。モ
リブデンを蒸着するときの基板温度は、４００℃とする
ことで、アスペクト比（エミッタ高さ／エミッタ底面直
径）が約２．２６（先端半角は１２．５゜）のエミッタ
が形成される。上記のような膜厚、開口径とすること
で、エミッタ電極２６の先端は、ゲート電極２４の位置
にくる。Subsequently, molybdenum is vacuum-deposited from the front of the substrate to form an emitter electrode 26 (FIG. 4E). By setting the substrate temperature at which molybdenum is deposited to 400 ° C., an emitter having an aspect ratio (emitter height / emitter bottom diameter) of about 2.26 (a half angle of the tip is 12.5 °) is formed. With the film thickness and the opening diameter as described above, the tip of the emitter electrode 26 comes to the position of the gate electrode 24.

【００４６】実際の製造工程ではある程度の寸法ばらつ
きが生じる。ゲートに対するエミッタの先端位置は陰極
の特性をきめる重要なパラメータのひとつであるが、従
来は、犠牲層の厚さを変えることで、厚めにつければ低
く、薄目につければ高くすることができたが、薄くする
方はリフトオフ性能によって制限されるために限界があ
ったが、エミッタ形成時の基板温度を高くすることによ
って、図１にしたがってエミッタの形状が変化すること
が分かっているので、適切な位置にエミッタ先端を持っ
てくることが可能である。In the actual manufacturing process, some dimensional variations occur. The position of the tip of the emitter with respect to the gate is one of the important parameters that determine the characteristics of the cathode, but in the past, by changing the thickness of the sacrificial layer, it was possible to make it thicker and lower, and to make it thinner However, there is a limit to making the thickness thinner because it is limited by the lift-off performance. However, it is known that the shape of the emitter changes according to FIG. 1 by increasing the substrate temperature at the time of forming the emitter. It is possible to bring the tip of the emitter to any position.

【００４７】最後に犠牲層２５をリン酸でエッチングし
て、ゲート上のエミッタ材料堆積層２７を除去する。こ
うして、完成した電界放射冷陰極は、図４（ｆ）のよう
に導電性の基板上に円錐状のエミッタ電極が形成されて
おり、その先端部分を取り囲むように、ゲート電極が配
置されており、ゲート電極は、基板から絶縁層によって
支えられた構造を有している。Finally, the sacrificial layer 25 is etched with phosphoric acid to remove the emitter material deposited layer 27 on the gate. In the completed field emission cold cathode, a conical emitter electrode is formed on a conductive substrate as shown in FIG. 4 (f), and a gate electrode is arranged so as to surround the tip. The gate electrode has a structure supported by the insulating layer from the substrate.

【００４８】第１実施例によれば、Ｍｏの再結晶温度よ
りも低い温度で成膜を行うので、膜の柱状構造は粗大化
せず、しかもアスペクト比が高く、ゲートの開口を投影
した円錐状のエミッタが得られる。これはＭｏに限らず
他のエミッタ材料を使用した場合にも適切な条件設定に
より適用可能である。According to the first embodiment, since the film is formed at a temperature lower than the recrystallization temperature of Mo, the columnar structure of the film does not become coarse, the aspect ratio is high, and the cone which projects the gate opening is formed. An emitter is obtained. This is applicable not only to Mo but also to a case where another emitter material is used by setting appropriate conditions.

【００４９】また、この温度では、エミッタ材料のモリ
ブデンと基板のシリコンは形状変化をもたらすほどのシ
リサイド形成を行わないので、設計通りの形状で十分な
機械的強度をもって接合される。これは、実施例の基
板、エミッタの材料の組み合わせに限らず、他の材料に
おいても界面反応で変形を生じないような温度を選ぶこ
とで適用可能である。At this temperature, molybdenum as the emitter material and silicon as the substrate do not form silicide enough to cause a change in shape, so that they are joined in a shape as designed with sufficient mechanical strength. This is not limited to the combination of the materials of the substrate and the emitter of the embodiment, but can be applied to other materials by selecting a temperature that does not cause deformation due to an interface reaction.

【００５０】さらに、犠牲層として酸化アルミニウムを
使用しているので、この温度設定では、ゲートのタング
ステンシリサイド、エミッタ材料のモリブデンのいずれ
とも反応しないので、確実なエミッタ形成のマスクとし
て機能し、設計通りのエミッタ形状を得ることができ、
しかも良好なリフトオフ特性が得られる。エミッタにモ
リブデン、犠牲層に酸化アルミニウムを使用した場合、
ゲート材料としては他にタングステン、モリブデン等を
用いても同様の効果が得られるし、それ以外の材料組み
合わせについても、犠牲層との反応を生じない組み合わ
せ、条件設定をすることによって、適用が可能である。Further, since aluminum oxide is used as the sacrificial layer, at this temperature setting, it does not react with either tungsten silicide of the gate or molybdenum of the emitter material, so that it functions as a reliable mask for forming the emitter, and as designed. Emitter shape can be obtained,
Moreover, good lift-off characteristics can be obtained. When molybdenum is used for the emitter and aluminum oxide is used for the sacrificial layer,
The same effect can be obtained by using other materials such as tungsten and molybdenum as the gate material, and other material combinations can be applied by setting combinations and conditions that do not cause a reaction with the sacrificial layer. It is.

【００５１】［第２実施例］図５は、本発明の電界放射
冷陰極の製造方法の第２実施例を説明するための製造工
程図である。[Second Embodiment] FIG. 5 is a manufacturing process diagram for explaining a second embodiment of the method for manufacturing a field emission cold cathode according to the present invention.

【００５２】図５に示すように、まず、シリコン基板３
１の上にマスク窒化膜４３をＣＶＤで約０．２μｍ成長
させる。次にフォトレジスト３９により網目状のパター
ンを形成する（図５（ａ））。As shown in FIG. 5, first, the silicon substrate 3
A mask nitride film 43 is grown to a thickness of about 0.2 μm on the substrate 1 by CVD. Next, a mesh pattern is formed by the photoresist 39 (FIG. 5A).

【００５３】続いてフォトレジスト層３９をマスクとし
てマスク窒化膜４３を網目状にパターニングし、フォト
レジスト３９を剥離後熱酸化を行い基板３１の露出部か
ら局部的に下部酸化膜４２を形成する（図５（ｂ））。Subsequently, using the photoresist layer 39 as a mask, the mask nitride film 43 is patterned in a mesh pattern, the photoresist 39 is peeled off, and thermal oxidation is performed to form the lower oxide film 42 locally from the exposed portion of the substrate 31 ( FIG. 5 (b)).

【００５４】マスク窒化膜４３を除去して表面を平坦化
し、抵抗層３２として多結晶シリコン膜を０．２μｍ、
シリコン酸化膜３２を０．３μｍ、シリコン窒化膜３３
を０．２μｍをＣＶＤで、ゲート電極３４としてタング
ステンシリサイドを０．２μｍをスパッタで積層し、ゲ
ート電極３４、シリコン窒化膜３３、シリコン酸化膜３
２に直径約０．４μｍの開口を形成する（図５
（ｃ））。The mask nitride film 43 is removed and the surface is flattened.
0.3 μm silicon oxide film 32 and silicon nitride film 33
The gate electrode 34, the silicon nitride film 33, and the silicon oxide film 3 are formed by depositing 0.2 .mu.m by CVD and tungsten silicide by 0.2 .mu.m as the gate electrode 34 by sputtering.
An opening having a diameter of about 0.4 μm is formed in FIG.
(C)).

【００５５】基板を回転させながら斜め方向から、酸化
アルミニウム（アルミナ）を真空蒸着し犠牲層（図示せ
ず）を形成し、続いて基板の正面からモリブデンを真空
蒸着してエミッタ３６を形成する。モリブデンを蒸着す
るときの基板温度は、４００℃とすることで、アスペク
ト比（エミッタ高さ／エミッタ底面直径）が約２．２６
（先端半角は１２．５゜）のエミッタが形成される。上
記のような膜厚、開口径とすることで、エミッタ３６の
先端は、ゲート電極３４の位置にくる。最後に犠牲層を
リン酸でエッチングして、電界放射冷陰極が完成する。While rotating the substrate, aluminum oxide (alumina) is vacuum-deposited from an oblique direction to form a sacrificial layer (not shown), and then molybdenum is vacuum-deposited from the front of the substrate to form an emitter 36. By setting the substrate temperature when depositing molybdenum to 400 ° C., the aspect ratio (emitter height / emitter bottom diameter) is about 2.26.
An emitter having a tip angle of 12.5 ° is formed. With the film thickness and the opening diameter as described above, the tip of the emitter 36 comes to the position of the gate electrode 34. Finally, the sacrificial layer is etched with phosphoric acid to complete the field emission cold cathode.

【００５６】図５では、断面を示しているので給電部は
エミッタの並ぶ領域の両端にあるが実際にはエミッタ領
域を囲むように網目状に形成されている。また、図５で
は給電部に囲まれた領域（抵抗セル）は一つしか描かれ
ていないが、実際にはこのような抵抗セルが２次元に複
数配置される。この構造ではエミッタ３６は基板３１か
ら給電部４１を通して抵抗層４５を介して給電されるの
で、エミッタとゲート、あるいはアノードとの放電が生
じた場合に抵抗層４５での電圧降下を生じ、致命的な破
壊に至ることを防ぐことができる。In FIG. 5, since the cross section is shown, the power supply portions are provided at both ends of the region where the emitters are arranged, but are actually formed in a mesh shape so as to surround the emitter region. Although only one region (resistance cell) surrounded by the power supply unit is illustrated in FIG. 5, a plurality of such resistance cells are actually arranged two-dimensionally. In this structure, the emitter 36 is supplied with power from the substrate 31 through the power supply section 41 via the resistance layer 45, so that when a discharge occurs between the emitter and the gate or the anode, a voltage drop occurs in the resistance layer 45, resulting in a fatal Can be prevented from being destroyed.

【００５７】第２実施例では、エミッタが形成される基
板（下地）は抵抗層の多結晶シリコン膜である。抵抗層
とエミッタのモリブデン／シリコン界面の反応は実施例
の温度では形状変化をもたらすほどのシリサイド形成を
行わないので、設計通りの形状で十分な機械的強度をも
って接合される。第２の実施例では抵抗層に多結晶シリ
コン、エミッタにモリブデンを使用した場合を示した
が、界面の反応が形状変化に影響しないような材料の組
み合わせと条件設定をすれば、材料の組み合わせは実施
例に記載したものに制限されない。In the second embodiment, the substrate (base) on which the emitter is formed is a polycrystalline silicon film of the resistance layer. The reaction at the molybdenum / silicon interface between the resistive layer and the emitter does not form silicide enough to cause a shape change at the temperature of the embodiment, so that the bonding is performed with the designed shape and sufficient mechanical strength. In the second embodiment, the case where polycrystalline silicon is used for the resistance layer and molybdenum is used for the emitter is shown. However, if the material combination and conditions are set so that the interface reaction does not affect the shape change, the material combination becomes The invention is not limited to those described in the examples.

【００５８】その他の作用および材料構成のバリエーシ
ョンについては、第１実施例と同様である。Other functions and variations of the material structure are the same as those of the first embodiment.

【００５９】［第３実施例］図６は、本発明の電界放射
冷陰極の製造方法の第３実施例を説明するための断面図
である。[Third Embodiment] FIG. 6 is a sectional view for explaining a third embodiment of the method for manufacturing a field emission cold cathode according to the present invention.

【００６０】図６に示すように、ｎ型シリコン基板５１
の表面を縦横に分割するトレンチ６２を形成しその中を
絶縁材料で埋めた充填層６３で分離された領域にエミッ
タを形成することで、放電が発生して大きな放電電流が
流れようとするときに、エミッタ５６の下の領域で生じ
る電圧降下によって、空乏層を発生させ電流を制限する
ことで致命的破壊を防止する構造がある。しかも、第２
実施例に比べて正常な動作時の電圧降下が少ない。As shown in FIG. 6, an n-type silicon substrate 51
When a discharge is generated and a large discharge current flows by forming an emitter in a region separated by a filling layer 63 filled with an insulating material in a trench 62 which divides the surface vertically and horizontally. In addition, there is a structure that prevents a catastrophic destruction by generating a depletion layer and limiting a current by a voltage drop generated in a region below the emitter 56. And the second
Voltage drop during normal operation is smaller than in the embodiment.

【００６１】このような素子において、シリコン酸化膜
５２を０．３６μｍ、シリコン窒化膜５３を０．０８μ
ｍ、タングステンのゲート電極５４を０．１μｍとし、
ゲートの開口を０．２μｍφとして、酸化アルミニウム
の犠牲層および、モリブデンのエミッタ５６を蒸着す
る。モリブデン蒸着時の基板温度は４５０℃とすること
で、図１から分かるように、アスペクト比が約３のエミ
ッタが形成されるので、その先端はゲート電極とほぼ同
じ高さになる。In such an element, the silicon oxide film 52 has a thickness of 0.36 μm and the silicon nitride film 53 has a thickness of 0.08 μm.
m, the gate electrode 54 of tungsten is 0.1 μm,
With a gate opening of 0.2 μmφ, a sacrificial layer of aluminum oxide and an emitter 56 of molybdenum are deposited. By setting the substrate temperature at the time of vapor deposition of molybdenum to 450 ° C., as can be seen from FIG. 1, an emitter having an aspect ratio of about 3 is formed, so that the tip is almost as high as the gate electrode.

【００６２】第３実施例では、エミッタが形成される基
板（下地）はトレンチ及び充填層で分割されたシリコン
基板である。基板とエミッタのモリブデン／シリコン界
面の反応は実施例の温度では形状変化をもたらすほどの
シリサイド形成を行わないので、設計通りの形状で十分
な機械的強度をもって接合される。第３実施例では分割
されたシリコン基板表面にモリブデンのエミッタを形成
する場合を示したが、界面の反応が形状変化に影響しな
いような材料の組み合わせと条件設定をすれば、分割さ
れた基板表面に、イオン注入等で不純物濃度に変化が加
えられていたり、他の材料の膜が形成されていてもよ
く、構成は実施例に記載したものに制限されない。In the third embodiment, the substrate (base) on which the emitter is formed is a silicon substrate divided by a trench and a filling layer. Since the reaction between the molybdenum / silicon interface between the substrate and the emitter does not form silicide enough to cause a shape change at the temperature of the embodiment, the bonding is performed with the designed shape and sufficient mechanical strength. In the third embodiment, the case where the molybdenum emitter is formed on the divided silicon substrate surface is shown. However, if the material combination and conditions are set so that the interface reaction does not affect the shape change, the divided substrate surface can be formed. In addition, the impurity concentration may be changed by ion implantation or the like, or a film of another material may be formed, and the configuration is not limited to those described in the embodiments.

【００６３】その他の作用および材料構成のバリエーシ
ョンについては、第１実施例と同様である。Other functions and variations of the material structure are the same as those of the first embodiment.

【００６４】［第４実施例］図７は、本発明の電界放射
冷陰極の製造方法の第４実施例を説明するための製造工
程図である。[Fourth Embodiment] FIG. 7 is a manufacturing process diagram for explaining a fourth embodiment of the method for manufacturing a field emission cold cathode according to the present invention.

【００６５】図７に示すように、シリコン基板７１にシ
リコン酸化膜７２を０．４５μｍ、シリコン窒化膜７３
を０．１μｍ、ゲート電極７４としてタングステンシリ
サイドを０．１μｍ堆積し直径０．３μｍφの開口をフ
ォトリソグラフィーとＲＩＥおよびウェットエッチング
により形成する。これに対して斜め回転蒸着によって犠
牲層７５として酸化アルミニウムを蒸着後、垂直方向か
らエミッタ材料であるモリブデンを蒸着する。まず最初
の０．１５μｍを基板温度２００℃で蒸着しエミッタＡ
（７６）が形成される（図７ａ））。As shown in FIG. 7, a silicon oxide film 72 and a silicon nitride film 73 are formed on a silicon substrate 71 by 0.45 μm.
0.1 μm, tungsten silicide is deposited as a gate electrode 74 by 0.1 μm, and an opening having a diameter of 0.3 μm is formed by photolithography, RIE and wet etching. On the other hand, after aluminum oxide is deposited as the sacrificial layer 75 by oblique rotation deposition, molybdenum as an emitter material is deposited in the vertical direction. First, the first 0.15 μm is deposited at a substrate temperature of 200 ° C.
(76) is formed (FIG. 7a)).

【００６６】続いて、基板温度を４５０℃にして０．６
μｍ程度蒸着するとエミッタＡの上に続いてエミッタＢ
（７８）が形成される（図７（ｂ））。Subsequently, the substrate temperature was raised to 450 ° C.
When a thickness of about μm is deposited, the emitter B follows the emitter A,
(78) is formed (FIG. 7B).

【００６７】最後に犠牲層をエッチングすることでエミ
ッタ材料堆積層Ａ，Ｂ（ ７７，７９）をリフトオフす
ると電界放射冷陰極が完成する（図７（ｃ））。Finally, when the emitter material deposited layers A and B (77, 79) are lifted off by etching the sacrificial layer, a field emission cold cathode is completed (FIG. 7C).

【００６８】初期のエミッタＡを２００℃で堆積してい
る間は、比較的開口部の閉口が早いので、斜面角度のな
だらかなエミッタが形成され、基板温度を４５０℃に上
げることにより閉口が遅くなり、斜面角度の急なエミッ
タが形成される。During the initial deposition of the emitter A at 200 ° C., the opening is relatively quickly closed, so that an emitter having a gentle slope angle is formed, and the closing is delayed by increasing the substrate temperature to 450 ° C. Thus, an emitter having a steep slope angle is formed.

【００６９】第３実施例では、２段階に基板温度を変え
る方法を説明したが、基板温度の変更は３段階以上行え
ばそれに応じて段階的に傾斜が変化する。または連続的
に基板温度を変化させると、連続的に傾斜が変化すると
いった、それぞれの温度設定に応じたエミッタ形状が実
現できる。In the third embodiment, the method of changing the substrate temperature in two stages has been described. However, if the substrate temperature is changed in three or more stages, the inclination changes stepwise in accordance with the change. Alternatively, when the substrate temperature is continuously changed, an emitter shape corresponding to each temperature setting such that the inclination continuously changes can be realized.

【００７０】[0070]

【発明の効果】以上説明した本発明によれば、ゲート径
を小さくしてエミッション特性を向上させたい場合に、
絶縁層の厚さを薄くせずにすむ。そのため、絶縁耐圧を
維持でき、静電容量を大きくすることがないので、高周
波特性の劣化を起こさない。又、先端角が小さくなりエ
ミッタ先端での電界集中が高まる。According to the present invention described above, when it is desired to improve the emission characteristics by reducing the gate diameter,
It is not necessary to reduce the thickness of the insulating layer. Therefore, the withstand voltage can be maintained and the capacitance is not increased, so that the high-frequency characteristics do not deteriorate. Also, the tip angle is reduced, and the electric field concentration at the tip of the emitter is increased.

【００７１】又、本発明によれば、破壊に対する耐性が
優れた抵抗層付きの電界放射冷陰極において、上述した
効果が得られる。According to the present invention, the above-described effects can be obtained in a field emission cold cathode with a resistance layer having excellent resistance to destruction.

【００７２】又、本発明によれば、破壊に対する耐性が
優れ、しかも定常動作時の性能低下が少ないトレンチ分
離型電界放射冷陰極において、上述した効果が得られ
る。Further, according to the present invention, the above-described effects can be obtained in a trench-isolation type field emission cold cathode having excellent resistance to destruction and little decrease in performance during steady operation.

【００７３】又、本発明によれば、初期のなだらかな部
分があることで、総合的なアスペクト比は、２段目の温
度で全体を堆積した場合にくらべて若干小さくなるが、
実施例に示した寸法、条件の組み合わせで、全体を２段
目の条件で堆積して同じ高さとしたときと比べて、エミ
ッタの底面積は約１．６倍になる。すなわちエミッタと
基板の接合力が高まり信頼性が向上する。According to the present invention, the overall aspect ratio is slightly smaller than that when the whole is deposited at the second stage temperature due to the presence of the initial gentle portion.
With the combination of the dimensions and conditions shown in the embodiment, the bottom area of the emitter is about 1.6 times as large as when the whole is deposited under the second stage conditions and has the same height. That is, the bonding strength between the emitter and the substrate is increased, and the reliability is improved.

【図面の簡単な説明】[Brief description of the drawings]

【図１】本発明の電界放射冷陰極の製造方法によるエミ
ッタのアスペクト比と基板温度との関係を示すグラフFIG. 1 is a graph showing a relationship between an aspect ratio of an emitter and a substrate temperature according to a method for manufacturing a field emission cold cathode of the present invention.

【図２】基板温度によるアスペクト比の変化を説明する
ための製造工程図FIG. 2 is a manufacturing process diagram for explaining a change in an aspect ratio due to a substrate temperature.

【図３】ゲート開口径と絶縁層との関係を説明するため
の電界放射冷陰極の断面図FIG. 3 is a cross-sectional view of a field emission cold cathode for explaining a relationship between a gate opening diameter and an insulating layer.

【図４】第１実施例の製造工程図FIG. 4 is a manufacturing process diagram of the first embodiment.

【図５】第２実施例の製造工程図FIG. 5 is a manufacturing process diagram of the second embodiment.

【図６】第３実施例を説明するための界放射冷陰極の断
面図FIG. 6 is a cross-sectional view of a field emission cold cathode for explaining a third embodiment.

【図７】第４実施例の製造工程図FIG. 7 is a manufacturing process diagram of a fourth embodiment.

【図８】従来のスピント型電界放射冷陰極の基本構造の
断面図FIG. 8 is a cross-sectional view of the basic structure of a conventional Spindt-type field emission cold cathode.

【図９】従来のスピント型電界放射冷陰極の製造工程図FIG. 9 is a manufacturing process diagram of a conventional Spindt-type field emission cold cathode.

【図１０】Ｃ．Ａ．Ｓｐｉｎｄｔ等による電界放射冷陰
極の製造方法を説明するための電界放射冷陰極の断面図FIG. A. Sectional view of a field emission cold cathode for explaining a method of manufacturing a field emission cold cathode by Spindt et al.

【図１１】Ｉｔｏ等による製造方法における開口系とア
スペクト比の関係を示す表FIG. 11 is a table showing a relationship between an aperture system and an aspect ratio in a manufacturing method using Ito or the like.

【図１２】Ｉｔｏ等による製造方法における材料とアス
ペクト比の関係を示す表FIG. 12 is a table showing a relationship between a material and an aspect ratio in a manufacturing method by Ito or the like;

【図１３】Ｃ．Ａ．Ｓｐｉｎｄｔ等の製造方法における
エミッタ表面の柱状構造を示す断面図FIG. A. Sectional drawing which shows the columnar structure of the emitter surface in the manufacturing method of Spindt etc.

【符号の説明】[Explanation of symbols]

２１、３１ シリコン基板 ２２、３２ シリコン酸化膜 ２３、３３ シリコン窒化膜 ２４、３４ ゲート酸化膜 ２５ 犠牲層 ２６、３６ エミッタ ２７ エミッタ材料堆積層 ２８ 開口 ２９、３９ フォトレジスト層 ４１ 給電部 ４２ 下部酸化膜 ４３ マスク窒化膜 ４５ 抵抗層 21, 31 Silicon substrate 22, 32 Silicon oxide film 23, 33 Silicon nitride film 24, 34 Gate oxide film 25 Sacrificial layer 26, 36 Emitter 27 Emitter material deposition layer 28 Opening 29, 39 Photoresist layer 41 Feeder 42 Lower oxide film 43 Mask nitride film 45 Resistive layer

Claims (4)

(57)【特許請求の範囲】(57) [Claims] 【請求項１】 板材上にシリコンを含む膜を形成した基
板上に、絶縁層とゲート電極を形成し、前記ゲート電極
と前記絶縁層を貫通して前記基板表面を露出させる開口
を形成し、回転斜め蒸着によって前記ゲート電極上に犠
牲層を形成し、垂直方向からモリブデンを蒸着してエミ
ッタを形成し、リフトオフによりゲート電極上の膜を除
去する工程を含む電界放射冷陰極の製造方法であって、前記ゲート電極の材料が、モリブデン、タングステン、
タングステンシリサイドの内の少なくとも一つを含み、
前記犠牲層の材料が、酸化アルミニウムであり、 前記エミッタを形成する際の前記基板の温度が、２００
℃以上で５２５℃以下である ことを特徴とする電界放射
冷陰極の製造方法。An insulating layer and a gate electrode are formed on a substrate having a film containing silicon formed on a plate material, and an opening is formed through the gate electrode and the insulating layer to expose the surface of the substrate. Forming a sacrificial layer on the gate electrode by rotary oblique deposition, forming an emitter by depositing molybdenum from a vertical direction, and removing the film on the gate electrode by lift-off. The material of the gate electrode is molybdenum, tungsten,
Including at least one of tungsten silicide,
The material of the sacrificial layer is aluminum oxide, and the temperature of the substrate when forming the emitter is 200
A method for producing a field emission cold cathode, wherein the temperature is not less than 525C and not less than 525C . 【請求項２】 単結晶シリコン基板又は多結晶シリコン
基板上に、絶縁層とゲート電極を形成し、前記ゲート電
極と前記絶縁層を貫通して前記基板表面を露出させる開
口を形成し、回転斜め蒸着によって前記ゲート電極上に
犠牲層を形成し、垂直方向からモリブデンを蒸着してエ
ミッタを形成し、リフトオフによりゲート電極上の膜を
除去する工程を含む電界放射冷陰極の製造方法であっ
て、前記ゲート電極の材料が、モリブデン、タングステン、
タングステンシリサイドの内の少なくとも一つを含み、
前記犠牲層の材料が、酸化アルミニウムであり、 前記エミッタを形成する際の前記基板の温度が、２００
℃以上で５２５℃以下である ことを特徴とする電界放射
冷陰極の製造方法。2. An insulating layer and a gate electrode are formed over a single crystal silicon substrate or a polycrystalline silicon substrate, and an opening is formed through the gate electrode and the insulating layer to expose the substrate surface. Forming a sacrificial layer on the gate electrode by vapor deposition, forming an emitter by vapor deposition of molybdenum from the vertical direction, a method for manufacturing a field emission cold cathode including a step of removing the film on the gate electrode by lift-off, The material of the gate electrode is molybdenum, tungsten,
Including at least one of tungsten silicide,
The material of the sacrificial layer is aluminum oxide, and the temperature of the substrate when forming the emitter is 200
A method for producing a field emission cold cathode, wherein the temperature is not less than 525C and not less than 525C . 【請求項３】 単結晶シリコン基板又は多結晶シリコン
基板の表面にトレンチ（溝）を形成し、前記トレンチを
絶縁体で埋め込んだ基板上に、絶縁層とゲート電極を形
成し、前記ゲート電極と前記絶縁層を貫通して前記基板
表面を露出させる開口を形成し、回転斜め蒸着によって
前記ゲート電極上に犠牲層を形成し、垂直方向からモリ
ブデンを蒸着してエミッタを形成し、リフトオフにより
ゲート電極上の膜を除去する工程を含む電界放射冷陰極
の製造方法であって、前記ゲート電極の材料が、モリブデン、タングステン、
タングステンシリサイドの内の少なくとも一つを含み、
前記犠牲層の材料が、酸化アルミニウムであり 、 前記エミッタを形成する際の前記基板の温度が、２００
℃以上で ５２５℃以下であることを特徴とする電界放射
冷陰極の製造方法。3. A trench (groove) is formed on a surface of a single crystal silicon substrate or a polycrystalline silicon substrate, and an insulating layer and a gate electrode are formed on the substrate in which the trench is embedded with an insulator. the insulating layer through the forming an opening exposing the substrate surface to form a sacrificial layer on the gate electrode by rotating oblique deposition, Mori from the vertical direction
A method for manufacturing a field emission cold cathode including a step of depositing butene to form an emitter and removing a film on a gate electrode by lift-off, wherein the material of the gate electrode is molybdenum, tungsten,
Including at least one of tungsten silicide,
Material of the sacrificial layer is a aluminum oxide, the temperature of the substrate during the formation of the emitter, 200
A method for producing a field emission cold cathode, wherein the temperature is not less than 525 ° C and not less than 525 ° C. 【請求項４】 高さＨで底面直径Ｄの前記エミッタを形
成する工程は、 Ｈ／Ｄ＝ｅｘｐ（−０．３５ ＋ ０．００３Ｔ）の式
に基づいてＨ／Ｄを２以上とするように基板温度Ｔ
（℃）を制御するとともに、前記エミッタの先端を前記
ゲート電極の高さに合わせる工程であることを特徴とす
る請求項１乃至３のいずれか一つに記載された 電界放射
冷陰極の製造方法。 4. The emitter having a height H and a bottom diameter D.
The step of forming is represented by the formula of H / D = exp (−0.35 + 0.003T).
Substrate temperature T so that H / D is 2 or more based on
(° C.) and the tip of the emitter is
It is characterized by the step of adjusting to the height of the gate electrode
A method for manufacturing a field emission cold cathode according to claim 1 .