JP3157012B2 - 半導体素子の配線形成方法 - Google Patents
半導体素子の配線形成方法Info
- Publication number
- JP3157012B2 JP3157012B2 JP17192891A JP17192891A JP3157012B2 JP 3157012 B2 JP3157012 B2 JP 3157012B2 JP 17192891 A JP17192891 A JP 17192891A JP 17192891 A JP17192891 A JP 17192891A JP 3157012 B2 JP3157012 B2 JP 3157012B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- wiring
- substrate
- antireflection
- point conductive
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Description
【０００１】
【産業上の利用分野】この発明は、半導体素子における
配線形成方法に関するものである。
配線形成方法に関するものである。
【０００２】
【従来の技術】半導体素子において配線は従来、図２に
示すように形成されている。まずＩＣ基板１に素子分離
のための絶縁膜２（例えばＳｉＯ2 膜）と拡散層３を形
成した後、層間絶縁膜４（例えばＢＰＳＧ膜）をＣＶＤ
法にて形成する。その後コンタクト孔５を層間絶縁膜４
に形成した後、配線となるＡｌ−Ｓｉ系合金膜６をスパ
ッタ法で形成し、配線パターンにホトリソ・エッチング
でパターニングすることにより配線を完成させる。
示すように形成されている。まずＩＣ基板１に素子分離
のための絶縁膜２（例えばＳｉＯ2 膜）と拡散層３を形
成した後、層間絶縁膜４（例えばＢＰＳＧ膜）をＣＶＤ
法にて形成する。その後コンタクト孔５を層間絶縁膜４
に形成した後、配線となるＡｌ−Ｓｉ系合金膜６をスパ
ッタ法で形成し、配線パターンにホトリソ・エッチング
でパターニングすることにより配線を完成させる。
【０００３】しかしながら、Ａｌ−Ｓｉ系合金膜６単層
で配線を形成した場合は、コンタクト孔５底部のＳｉと
Ａｌ−Ｓｉ系合金界面においてＡｌ−Ｓｉ系合金膜６中
に含まれるＳｉが固相エピタキシャル成長を起し、コン
タクト部における抵抗増大を起す問題点がある。また、
Ａｌ−Ｓｉ系合金膜６の反射率が高いため、ホソリソ工
程において、ノッチが発生し、安定してパターニングが
できない問題点がある。
で配線を形成した場合は、コンタクト孔５底部のＳｉと
Ａｌ−Ｓｉ系合金界面においてＡｌ−Ｓｉ系合金膜６中
に含まれるＳｉが固相エピタキシャル成長を起し、コン
タクト部における抵抗増大を起す問題点がある。また、
Ａｌ−Ｓｉ系合金膜６の反射率が高いため、ホソリソ工
程において、ノッチが発生し、安定してパターニングが
できない問題点がある。
【０００４】そこで、これらの問題点を解決するため、
バリアメタル／Ａｌ−Ｓｉ系合金／反射防止膜の３層で
配線を形成する技術が開発されている。その例を図３に
示す。この場合は、ＩＣ基板１１上に先程と同様に素子
分離絶縁膜１２と拡散層１３を形成した後、層間絶縁膜
１４を形成し、この層間絶縁膜１４にコンタクト孔１５
を形成する。そしてスパッタ法によりバリアメタルとし
て高融点導電膜１６を形成し、その上にＡｌ−Ｓｉ系合
金膜１７をスパッタ法で形成し、さらにその上に反射防
止膜として高融点導電膜１８をスパッタ法で形成する。
その後、これら３層をホトリソ・エッチングによりパタ
ーニングして配線を完成させる。この配線形成法によれ
ば、コンタクトの抵抗増大を抑え、かつ安定したパター
ニングができ、良好な特性を持つ半導体素子が得られる
ようになる。
バリアメタル／Ａｌ−Ｓｉ系合金／反射防止膜の３層で
配線を形成する技術が開発されている。その例を図３に
示す。この場合は、ＩＣ基板１１上に先程と同様に素子
分離絶縁膜１２と拡散層１３を形成した後、層間絶縁膜
１４を形成し、この層間絶縁膜１４にコンタクト孔１５
を形成する。そしてスパッタ法によりバリアメタルとし
て高融点導電膜１６を形成し、その上にＡｌ−Ｓｉ系合
金膜１７をスパッタ法で形成し、さらにその上に反射防
止膜として高融点導電膜１８をスパッタ法で形成する。
その後、これら３層をホトリソ・エッチングによりパタ
ーニングして配線を完成させる。この配線形成法によれ
ば、コンタクトの抵抗増大を抑え、かつ安定したパター
ニングができ、良好な特性を持つ半導体素子が得られる
ようになる。
【０００５】
【発明が解決しようとする課題】しかしながら、上記図
３の配線形成法では、高融点導電膜１６，１８をスパッ
タ法で形成する際、形成方法によっては、膜応力が大き
く変わってしまい、基板の反りが生じる。ホトリソ工程
では、基板上にレジストを塗布した後、露光機で露光す
る場合、基板を固定し焦点深度などの露光調整を行う
が、基板が反っていると、基板面内で一様な露光調整が
行えないこと、さらには基板の固定が不十分なため露光
パターンのずれが生じるという問題点が発生する。
３の配線形成法では、高融点導電膜１６，１８をスパッ
タ法で形成する際、形成方法によっては、膜応力が大き
く変わってしまい、基板の反りが生じる。ホトリソ工程
では、基板上にレジストを塗布した後、露光機で露光す
る場合、基板を固定し焦点深度などの露光調整を行う
が、基板が反っていると、基板面内で一様な露光調整が
行えないこと、さらには基板の固定が不十分なため露光
パターンのずれが生じるという問題点が発生する。
【０００６】この発明は上記の点に鑑みなされたもの
で、半導体基板上に高融点導電膜／配線膜／反射防止膜
の３層構造で配線を形成する場合に、基板の反りを防止
し、その結果ホトリソ工程を正確にして、高精度の配線
形成を可能にする半導体素子の配線形成方法を提供する
ことを目的とする。
で、半導体基板上に高融点導電膜／配線膜／反射防止膜
の３層構造で配線を形成する場合に、基板の反りを防止
し、その結果ホトリソ工程を正確にして、高精度の配線
形成を可能にする半導体素子の配線形成方法を提供する
ことを目的とする。
【０００７】
【課題を解決するための手段】この発明は、半導体基板
上に高融点導電膜／配線膜／反射防止膜の３層構造で配
線を形成する場合に、配線膜が持つ引っ張り応力に対し
て、高融点導電膜および反射防止膜のうち少なくとも反
射防止膜の生成条件および膜厚を制御することにより圧
縮応力を制御し、最終的に基板の反りがなくなるように
したものである。
上に高融点導電膜／配線膜／反射防止膜の３層構造で配
線を形成する場合に、配線膜が持つ引っ張り応力に対し
て、高融点導電膜および反射防止膜のうち少なくとも反
射防止膜の生成条件および膜厚を制御することにより圧
縮応力を制御し、最終的に基板の反りがなくなるように
したものである。
【０００８】
【作用】高融点導電膜および反射防止膜のうち少なくと
も反射防止膜の生成条件および膜厚を制御して、配線膜
が持つ引っ張り応力に対して圧縮応力を制御すれば、両
応力による互いに反対方向の基板の反りが相殺されて、
該基板の反りがなくなる。
も反射防止膜の生成条件および膜厚を制御して、配線膜
が持つ引っ張り応力に対して圧縮応力を制御すれば、両
応力による互いに反対方向の基板の反りが相殺されて、
該基板の反りがなくなる。
【０００９】
【実施例】以下この発明の一実施例を図面を参照して説
明する。図１はこの発明の一実施例を示す工程断面図で
ある。まず図１（ａ）に示すように、ＩＣ基板２１上に
絶縁膜２２（例えばＢＰＳＧ膜）を６０００Å形成した
後、３層構造配線のバリアメタル層としてＴｉＮ膜２３
をリアクティブスパッタ法にて１０００Å形成する。こ
の時、スパッタ条件は、圧力オールＮ2 の６ｍtorr，パ
ワー５．０ｋＷ，無加熱とする。この時点で基板２１は
ＴｉＮの圧縮応力により、該基板２１側を凹部として最
大２３μm 反る。その後、ＴｉＮ膜２３上に、３層構造
配線の中間層（配線膜）として図１（ｂ）に示すように
Ａｌ−Ｓｉ系合金膜２４を５０００Åスパッタ法にて形
成する。このとき基板２１はＡｌの引っ張り応力によっ
て逆の方向（基板２１側を凸部とする方向）へ平均９．
６μm 反る。その後、Ａｌ−Ｓｉ系合金膜２４上に、３
層構造配線の反射防止膜層として図１（ｃ）に示すよう
にＴｉＮ膜２５を上記と同条件にてリアクティブスパッ
タ法にて５００Å形成する。すると、この時のＴｉＮの
圧縮応力により基板２１は、該基板２１側を凸とする平
均９．６μm の前記の反りが戻り、基板２１の反りは０
μm となる。その後、ＴｉＮ膜２５、Ａｌ−Ｓｉ系合金
膜２４およびＴｉＮ膜２３の３層を通常のホトリソ・エ
ッチング法で配線パターンにパターニングすることによ
り、３層構造の配線を完成させる。この時のホトリソ工
程時、基板２１が平坦であるから該工程が正確に行わ
れ、高精度の配線形成が可能となる。
明する。図１はこの発明の一実施例を示す工程断面図で
ある。まず図１（ａ）に示すように、ＩＣ基板２１上に
絶縁膜２２（例えばＢＰＳＧ膜）を６０００Å形成した
後、３層構造配線のバリアメタル層としてＴｉＮ膜２３
をリアクティブスパッタ法にて１０００Å形成する。こ
の時、スパッタ条件は、圧力オールＮ2 の６ｍtorr，パ
ワー５．０ｋＷ，無加熱とする。この時点で基板２１は
ＴｉＮの圧縮応力により、該基板２１側を凹部として最
大２３μm 反る。その後、ＴｉＮ膜２３上に、３層構造
配線の中間層（配線膜）として図１（ｂ）に示すように
Ａｌ−Ｓｉ系合金膜２４を５０００Åスパッタ法にて形
成する。このとき基板２１はＡｌの引っ張り応力によっ
て逆の方向（基板２１側を凸部とする方向）へ平均９．
６μm 反る。その後、Ａｌ−Ｓｉ系合金膜２４上に、３
層構造配線の反射防止膜層として図１（ｃ）に示すよう
にＴｉＮ膜２５を上記と同条件にてリアクティブスパッ
タ法にて５００Å形成する。すると、この時のＴｉＮの
圧縮応力により基板２１は、該基板２１側を凸とする平
均９．６μm の前記の反りが戻り、基板２１の反りは０
μm となる。その後、ＴｉＮ膜２５、Ａｌ−Ｓｉ系合金
膜２４およびＴｉＮ膜２３の３層を通常のホトリソ・エ
ッチング法で配線パターンにパターニングすることによ
り、３層構造の配線を完成させる。この時のホトリソ工
程時、基板２１が平坦であるから該工程が正確に行わ
れ、高精度の配線形成が可能となる。
【００１０】なお、高融点導電膜に前記のようにリアク
ティブスパッタ法のＴｉＮ膜を使用した場合、その生成
条件および膜厚を次の範囲とすることにより、どのよう
な場合においても基板の反りを除去できた。 Ｎ2 ／Ａｒ比はバリアメタル層、反射防止膜層共に３
０％〜１００％。 スパッタ圧力はバリアメタル層、反射防止膜層共に３
ｍtorr〜１６ｍtorr。 スパッタパワーはバリアメタル層、反射防止膜層共に
２ｋＷ〜５ｋＷ。 スパッタ温度はバリアメタル層が無加熱〜３５０℃、
反射防止膜層が無加熱〜２５０℃。 膜厚はバリアメタル層が５００〜１０００Å、反射防
止膜層が２００〜１０００Å。
ティブスパッタ法のＴｉＮ膜を使用した場合、その生成
条件および膜厚を次の範囲とすることにより、どのよう
な場合においても基板の反りを除去できた。 Ｎ2 ／Ａｒ比はバリアメタル層、反射防止膜層共に３
０％〜１００％。 スパッタ圧力はバリアメタル層、反射防止膜層共に３
ｍtorr〜１６ｍtorr。 スパッタパワーはバリアメタル層、反射防止膜層共に
２ｋＷ〜５ｋＷ。 スパッタ温度はバリアメタル層が無加熱〜３５０℃、
反射防止膜層が無加熱〜２５０℃。 膜厚はバリアメタル層が５００〜１０００Å、反射防
止膜層が２００〜１０００Å。
【００１１】また、上記は高融点導電膜としてＴｉＮ膜
を使用した場合であるが、高融点導電膜としては、他に
１００％高融点金属あるいはその合金、あるいはＴｉＮ
以外の高融点金属のナイトライドまたはシリサイドある
いはカーバイドを使用できる。具体的には、ＴｉＷ，Ｗ
Ｓｉ，Ｗなどである。それらの場合にも、Ａｌ−Ｓｉ系
合金膜が持つ引っ張り応力に対して、高融点導電膜の生
成条件および膜厚を制御して、高融点導電膜による圧縮
応力を制御することにより、基板の反りを除去できる。
さらに、上記実施例ではＡｌ−Ｓｉ系合金膜を使用した
が、これに限定するものではなく、引っ張り応力を有す
る配線膜であれば、本発明の実施によって、基板の反り
をなくすことができる。また、バリアメタルとしての高
融点導電膜と、Ａｌ−Ｓｉ系合金膜等の配線膜は従来と
同様の工程で形成し、その過程で発生した引っ張り応力
による基板の反りを、高融点導電膜等からなる反射防止
膜の生成条件および膜厚を制御することにより圧縮応力
を制御し、解消することも可能である。
を使用した場合であるが、高融点導電膜としては、他に
１００％高融点金属あるいはその合金、あるいはＴｉＮ
以外の高融点金属のナイトライドまたはシリサイドある
いはカーバイドを使用できる。具体的には、ＴｉＷ，Ｗ
Ｓｉ，Ｗなどである。それらの場合にも、Ａｌ−Ｓｉ系
合金膜が持つ引っ張り応力に対して、高融点導電膜の生
成条件および膜厚を制御して、高融点導電膜による圧縮
応力を制御することにより、基板の反りを除去できる。
さらに、上記実施例ではＡｌ−Ｓｉ系合金膜を使用した
が、これに限定するものではなく、引っ張り応力を有す
る配線膜であれば、本発明の実施によって、基板の反り
をなくすことができる。また、バリアメタルとしての高
融点導電膜と、Ａｌ−Ｓｉ系合金膜等の配線膜は従来と
同様の工程で形成し、その過程で発生した引っ張り応力
による基板の反りを、高融点導電膜等からなる反射防止
膜の生成条件および膜厚を制御することにより圧縮応力
を制御し、解消することも可能である。
【００１２】
【発明の効果】以上詳細に説明したように、この発明に
よれば、半導体基板上に高融点導電膜／配線膜／反射防
止膜の３層構造で配線を形成する場合に、配線膜が持つ
引っ張り応力に対して、高融点導電膜および反射防止膜
のうち少なくとも反射防止膜の生成条件および膜厚を制
御して圧縮応力を制御することにより、基板の反りをな
くすことができる。その結果、ホトリソ工程を正確にし
て、高精度に配線を形成することが可能となる。
よれば、半導体基板上に高融点導電膜／配線膜／反射防
止膜の３層構造で配線を形成する場合に、配線膜が持つ
引っ張り応力に対して、高融点導電膜および反射防止膜
のうち少なくとも反射防止膜の生成条件および膜厚を制
御して圧縮応力を制御することにより、基板の反りをな
くすことができる。その結果、ホトリソ工程を正確にし
て、高精度に配線を形成することが可能となる。
【図１】この発明の半導体素子の配線形成方法の一実施
例を示す工程断面図である。
例を示す工程断面図である。
【図２】従来の配線形成法を示す断面図である。
【図３】従来の改良された配線形成法を示す断面図であ
る。
る。
２１ ＩＣ基板 ２３ ＴｉＮ膜 ２４ Ａｌ−Ｓｉ系合金膜 ２５ ＴｉＮ膜
フロントページの続き (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 21/3205 H01L 21/3213 H01L 21/768 H01L 21/28 - 21/288 H01L 21/44 - 21/445 H01L 29/40 - 29/43 H01L 29/47 H01L 29/872
Claims (1)
- 【請求項１】 半導体基板上に高融点導電膜，引っ張り
応力を有する配線膜，反射防止膜を順次形成し３層構造
の配線を形成する場合に、 前記配線膜が持つ引っ張り応力に対して、前記高融点導
電膜と前記反射防止膜のうち少なくとも前記反射防止膜
の生成条件および膜厚を制御することにより圧縮応力を
制御し、最終的に基板の反りがなくなるようにしたこと
を特徴とする半導体素子の配線形成方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17192891A JP3157012B2 (ja) | 1991-06-18 | 1991-06-18 | 半導体素子の配線形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17192891A JP3157012B2 (ja) | 1991-06-18 | 1991-06-18 | 半導体素子の配線形成方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH05102153A JPH05102153A (ja) | 1993-04-23 |
| JP3157012B2 true JP3157012B2 (ja) | 2001-04-16 |
Family
ID=15932440
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP17192891A Expired - Fee Related JP3157012B2 (ja) | 1991-06-18 | 1991-06-18 | 半導体素子の配線形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3157012B2 (ja) |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5500312A (en) * | 1994-10-11 | 1996-03-19 | At&T Corp. | Masks with low stress multilayer films and a process for controlling the stress of multilayer films |
| US6184157B1 (en) * | 1998-06-01 | 2001-02-06 | Sharp Laboratories Of America, Inc. | Stress-loaded film and method for same |
| JP2006041182A (ja) | 2004-07-27 | 2006-02-09 | Oki Electric Ind Co Ltd | 半導体装置、及びその製造方法 |
| JP5096675B2 (ja) * | 2005-12-15 | 2012-12-12 | ルネサスエレクトロニクス株式会社 | 半導体装置の製造方法および半導体装置 |
| US7982286B2 (en) * | 2006-06-29 | 2011-07-19 | Agere Systems Inc. | Method to improve metal defects in semiconductor device fabrication |
| FR2958754B1 (fr) * | 2010-04-12 | 2012-10-26 | Centre Nat Rech Scient | Capteur a fil chaud de taille sublimillimetrique et procede de realisation associe. |
| JP2012038885A (ja) * | 2010-08-06 | 2012-02-23 | Panasonic Corp | 半導体装置及びその製造方法 |
| CN111584580B (zh) * | 2020-05-15 | 2022-09-09 | 武汉华星光电半导体显示技术有限公司 | 一种柔性显示面板的制备方法及柔性显示面板 |
-
1991
- 1991-06-18 JP JP17192891A patent/JP3157012B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH05102153A (ja) | 1993-04-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5270255A (en) | Metallization process for good metal step coverage while maintaining useful alignment mark | |
| JP3157012B2 (ja) | 半導体素子の配線形成方法 | |
| JPH069200B2 (ja) | 金属配線の形成方法 | |
| JPH0629405A (ja) | 半導体装置およびその製造方法 | |
| JPH0551174B2 (ja) | ||
| JP2560626B2 (ja) | 半導体装置の製造方法 | |
| JPH0645313A (ja) | 半導体装置の製造方法 | |
| JPH01266746A (ja) | 半導体装置 | |
| JP2663833B2 (ja) | 半導体装置およびその製造方法 | |
| JPH0856024A (ja) | 集積回路の製造方法 | |
| JPH0114709B2 (ja) | ||
| JP3340578B2 (ja) | 半導体装置の多層配線及びその製造方法 | |
| KR930011541B1 (ko) | 반도체 장치의 평탄화 방법 | |
| JP2671369B2 (ja) | 半導体装置の製造方法 | |
| JPH0590203A (ja) | 半導体装置の製造方法 | |
| KR0167251B1 (ko) | 반도체 소자의 배선구조 및 그 제조방법 | |
| JP2872298B2 (ja) | 半導体装置の製造方法 | |
| JP2723560B2 (ja) | 半導体装置の製造方法 | |
| JPH0936231A (ja) | 半導体装置の配線形成方法 | |
| JPS6134956A (ja) | 配線層の形成方法 | |
| JPH04340255A (ja) | 半導体装置およびその製造方法 | |
| JPH11214513A (ja) | 集積回路の配線構造と配線形成法 | |
| JPH0513599A (ja) | 半導体装置の配線形成方法 | |
| JPH01278043A (ja) | 半導体装置の製造方法 | |
| JPH0244143B2 (ja) | Handotaisochinoseizohoho |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20010123 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090209 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090209 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100209 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100209 Year of fee payment: 9 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313115 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100209 Year of fee payment: 9 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110209 Year of fee payment: 10 |
|
| LAPS | Cancellation because of no payment of annual fees |