JP3151835B2 - 切換型電圧制御ループ - Google Patents
切換型電圧制御ループInfo
- Publication number
- JP3151835B2 JP3151835B2 JP00947791A JP947791A JP3151835B2 JP 3151835 B2 JP3151835 B2 JP 3151835B2 JP 00947791 A JP00947791 A JP 00947791A JP 947791 A JP947791 A JP 947791A JP 3151835 B2 JP3151835 B2 JP 3151835B2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- control
- circuit
- controlled
- control voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Control Of Voltage And Current In General (AREA)
Description
【０００１】
【産業上の利用分野】本発明は複数の制御電圧が切換え
られて入力され、目的出力を出力する、被電圧制御回路
の電圧制御ループに関する。
られて入力され、目的出力を出力する、被電圧制御回路
の電圧制御ループに関する。
【０００２】
【従来の技術】従来のこの種の切換型電圧制御ループに
ついて、図２に示すブロック図によって説明する。１
（１ａ〜１ｎ）は入力される制御電圧によって制御され
て目的出力を出力する被電圧制御回路、２（２ａ〜２
ｎ）は特定の入力（Ａ〜Ｎ，Ｎは正の整数）と被電圧制
御回路１からの目的出力とを比較し制御電圧を出力する
制御電圧発生器である。従来は、この被電圧制御回路１
と制御電圧発生器２との組が複数組（ａ〜ｎのｎ組，ｎ
は正の整数）用意され、外部からコマンド入力が入力さ
れるスイッチ制御回路４によって制御される，Ｎ入力回
路の切換器３によって複数（ｎ個）の目的出力のうちの
１つがが選択されて最終的な目的出力とされていた。
ついて、図２に示すブロック図によって説明する。１
（１ａ〜１ｎ）は入力される制御電圧によって制御され
て目的出力を出力する被電圧制御回路、２（２ａ〜２
ｎ）は特定の入力（Ａ〜Ｎ，Ｎは正の整数）と被電圧制
御回路１からの目的出力とを比較し制御電圧を出力する
制御電圧発生器である。従来は、この被電圧制御回路１
と制御電圧発生器２との組が複数組（ａ〜ｎのｎ組，ｎ
は正の整数）用意され、外部からコマンド入力が入力さ
れるスイッチ制御回路４によって制御される，Ｎ入力回
路の切換器３によって複数（ｎ個）の目的出力のうちの
１つがが選択されて最終的な目的出力とされていた。
【０００３】ここで、被電圧制御回路１は例えば電圧制
御発振器であり、制御電圧発生器２は検波器である、位
相同期発振回路であってもよい。。このときは、制御電
圧発生器２は、被電圧制御回路１の目的出力を基準信号
として入力し、入力Ａ，即ち基準信号とほぼ同一周波数
の信号と位相比較（検波）し、比較出力を制御電圧Ａと
して出力する。被電圧制御回路１は、制御電圧Ａによっ
て周波数が制御された目的出力を出力する。このとき、
Ｎ組の電圧制御ループは、その制御量等によって、当然
その応答時間は異なることになる。
御発振器であり、制御電圧発生器２は検波器である、位
相同期発振回路であってもよい。。このときは、制御電
圧発生器２は、被電圧制御回路１の目的出力を基準信号
として入力し、入力Ａ，即ち基準信号とほぼ同一周波数
の信号と位相比較（検波）し、比較出力を制御電圧Ａと
して出力する。被電圧制御回路１は、制御電圧Ａによっ
て周波数が制御された目的出力を出力する。このとき、
Ｎ組の電圧制御ループは、その制御量等によって、当然
その応答時間は異なることになる。
【０００４】
【発明が解決しようとする課題】上述した従来の電圧制
御ループは、応答時間等の異なる電圧制御ループを複数
組必要とする場合には、必要とする数だけの被電圧制御
回路および制御電圧発生回路を用意する必要があり、回
路が膨大な構成かつ高価となる欠点があった。
御ループは、応答時間等の異なる電圧制御ループを複数
組必要とする場合には、必要とする数だけの被電圧制御
回路および制御電圧発生回路を用意する必要があり、回
路が膨大な構成かつ高価となる欠点があった。
【０００５】
【課題を解決するための手段】本発明の切換型電圧制御
ループは、入力電圧に制御されて目的出力を生じる被電
圧制御回路と、特定入力と前記目的出力とを比較し制御
電圧を出力する複数の制御電圧発生器と、前記複数の制
御電圧発生器からの制御電圧を選択・切換えると共に，
選択・切り換えられた前記制御電圧を前記被電圧制御回
路と前記制御電圧発生回路との組み合わせが生じる時定
数の最大値より大きい時定数を持つ低域通過ろ波器を通
して前記被電圧制御回路の制御用電圧として出力する切
換回路とを有する。
ループは、入力電圧に制御されて目的出力を生じる被電
圧制御回路と、特定入力と前記目的出力とを比較し制御
電圧を出力する複数の制御電圧発生器と、前記複数の制
御電圧発生器からの制御電圧を選択・切換えると共に，
選択・切り換えられた前記制御電圧を前記被電圧制御回
路と前記制御電圧発生回路との組み合わせが生じる時定
数の最大値より大きい時定数を持つ低域通過ろ波器を通
して前記被電圧制御回路の制御用電圧として出力する切
換回路とを有する。
【０００６】
【実施例】次に、本発明について図面を参照して説明す
る。
る。
【０００７】図１は、本発明の一実施例のブロック図で
ある。
ある。
【０００８】この電圧制御ループは、入力される電圧に
よって制御されて目的出力を出力する被電圧制御回路１
と、特定の入力（Ａ〜Ｎ）と被電圧制御回路１から出力
される目的出力とを比較し制御電圧（Ａ〜Ｎ）を出力す
る複数（ここではＡ〜ＮまでのＮ個）の制御電圧発生器
２（２ａ〜２ｎ）と、制御電圧発生器２からの複数の制
御電圧を入力する切換器３と、切換器３によって選択さ
れた制御電圧を入力しその制御電圧を予め定められた時
定数の電圧として被電圧制御回路１に出力する低域通過
ろ波器５と、外部よりのコマンド入力によりＮ入力回路
の切換器３を切換制御するスイッチ制御回路４によって
構成されている。
よって制御されて目的出力を出力する被電圧制御回路１
と、特定の入力（Ａ〜Ｎ）と被電圧制御回路１から出力
される目的出力とを比較し制御電圧（Ａ〜Ｎ）を出力す
る複数（ここではＡ〜ＮまでのＮ個）の制御電圧発生器
２（２ａ〜２ｎ）と、制御電圧発生器２からの複数の制
御電圧を入力する切換器３と、切換器３によって選択さ
れた制御電圧を入力しその制御電圧を予め定められた時
定数の電圧として被電圧制御回路１に出力する低域通過
ろ波器５と、外部よりのコマンド入力によりＮ入力回路
の切換器３を切換制御するスイッチ制御回路４によって
構成されている。
【０００９】いま、切換器３がスイッチＡを選択してい
るとき、被電圧制御回路１は、入力Ａによる制御電圧Ａ
からの電圧によって制御されている。次に、切換器３を
スイッチＢに切換ると、被電圧制御回路１に入力される
電圧は、制御電圧Ａによって生成される電圧から制御電
圧Ｂによって生成される電圧に低域通過ろ波器５の時定
数に従って切換わる。以後は、入力Ｂによる制御電圧Ｂ
によって制御されることになる。従って、低域通過ろ波
器５の時定数を、切換器３と低域通過ろ波器５で構成さ
れる切換回路６を除いた，被電圧制御回路１と複数の制
御電圧発生回路２（２ａ〜２ｎ）との組み合わせからな
る複数組（ｎ組）の電圧制御ループの最大時定数より長
く設定しておけば、電圧制御ループの切換時における被
電圧制御回路１に入力される電圧のギャップをなくし、
目的出力へのスムーズな移行をはかることができる。他
の電圧制御ループの動作についても同様である。ここ
で、用語「時定数」について補足説明しておく。低域通
過ろ波器５の時定数は、周知の通り、ステップ状入力を
加えたとき、出力が全変化分の６３．２％に達するのに
要する時間である。また、被電圧制御回路１及び制御電
圧発生回路２の時定数も、低域通過ろ波器５の時定数に
合わせて、入力をステップ状に変化させたとき、出力変
化が全変化分の６３．２％に達するのに要する時間と定
義する。被電圧制御回路１及び制御電圧発生回路２の時
定数は、非線形動作する回路では動作状態によって変化
することがある。
るとき、被電圧制御回路１は、入力Ａによる制御電圧Ａ
からの電圧によって制御されている。次に、切換器３を
スイッチＢに切換ると、被電圧制御回路１に入力される
電圧は、制御電圧Ａによって生成される電圧から制御電
圧Ｂによって生成される電圧に低域通過ろ波器５の時定
数に従って切換わる。以後は、入力Ｂによる制御電圧Ｂ
によって制御されることになる。従って、低域通過ろ波
器５の時定数を、切換器３と低域通過ろ波器５で構成さ
れる切換回路６を除いた，被電圧制御回路１と複数の制
御電圧発生回路２（２ａ〜２ｎ）との組み合わせからな
る複数組（ｎ組）の電圧制御ループの最大時定数より長
く設定しておけば、電圧制御ループの切換時における被
電圧制御回路１に入力される電圧のギャップをなくし、
目的出力へのスムーズな移行をはかることができる。他
の電圧制御ループの動作についても同様である。ここ
で、用語「時定数」について補足説明しておく。低域通
過ろ波器５の時定数は、周知の通り、ステップ状入力を
加えたとき、出力が全変化分の６３．２％に達するのに
要する時間である。また、被電圧制御回路１及び制御電
圧発生回路２の時定数も、低域通過ろ波器５の時定数に
合わせて、入力をステップ状に変化させたとき、出力変
化が全変化分の６３．２％に達するのに要する時間と定
義する。被電圧制御回路１及び制御電圧発生回路２の時
定数は、非線形動作する回路では動作状態によって変化
することがある。
【００１０】尚、被電圧制御回路１および制御電圧発生
器２の実際回路は、従来例に述べたような、位相同期発
振回路であってもよいことは勿論である。
器２の実際回路は、従来例に述べたような、位相同期発
振回路であってもよいことは勿論である。
【００１１】
【発明の効果】以上説明したように本発明は、応答時間
等の異なる電圧制御ループを複数組必要とする場合に
は、被電圧制御回路を共通にすることにより、回路を簡
単な構成かつ安価とする効果がある。また、被電圧制御
回路に入力される制御用の電圧を滑らかに切換えること
で、目的出力を滑らかに変化させることができる。
等の異なる電圧制御ループを複数組必要とする場合に
は、被電圧制御回路を共通にすることにより、回路を簡
単な構成かつ安価とする効果がある。また、被電圧制御
回路に入力される制御用の電圧を滑らかに切換えること
で、目的出力を滑らかに変化させることができる。
【図１】本発明の一実施例のブロック図である。
【図２】従来例のブロック図である。
１（１ａ〜１ｎ） 被電圧制御回路 ２（２ａ〜２ｎ） 制御電圧発生器 ３ 切換器 ４ スイッチ制御回路 ５ 低域通過ろ波器 ６ 切換回路
Claims (1)
- 【請求項１】 入力電圧に制御されて目的出力を生じる
被電圧制御回路と、特定入力と前記目的出力とを比較し
制御電圧を出力する複数の制御電圧発生器と、前記複数
の制御電圧発生器からの制御電圧を選択・切換えると共
に，選択・切り換えられた前記制御電圧を前記被電圧制
御回路と前記制御電圧発生回路との組み合わせが生じる
時定数の最大値より大きい時定数を持つ低域通過ろ波器
を通して前記被電圧制御回路の制御用電圧として出力す
る切換回路とを有することを特徴とする切換型電圧制御
ループ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP00947791A JP3151835B2 (ja) | 1991-01-30 | 1991-01-30 | 切換型電圧制御ループ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP00947791A JP3151835B2 (ja) | 1991-01-30 | 1991-01-30 | 切換型電圧制御ループ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04253207A JPH04253207A (ja) | 1992-09-09 |
| JP3151835B2 true JP3151835B2 (ja) | 2001-04-03 |
Family
ID=11721336
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP00947791A Expired - Fee Related JP3151835B2 (ja) | 1991-01-30 | 1991-01-30 | 切換型電圧制御ループ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3151835B2 (ja) |
-
1991
- 1991-01-30 JP JP00947791A patent/JP3151835B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH04253207A (ja) | 1992-09-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6380783B1 (en) | Cyclic phase signal generation from a single clock source using current phase interpolation | |
| JPH0856157A (ja) | フェーズロックドループ回路 | |
| JP2001196925A (ja) | 周波数比較器とそれを備えた位相同期回路 | |
| US7696831B2 (en) | Phase locked loop and method for controlling the same | |
| JPH07303096A (ja) | ディジタル信号からクロック信号を発生するための装置 | |
| JPH08220144A (ja) | サンプリング信号発生回路 | |
| JPH04507333A (ja) | 位相検波器 | |
| AU612297B2 (en) | Voltage controlled oscillator | |
| JP3151835B2 (ja) | 切換型電圧制御ループ | |
| JPH09275332A (ja) | 電圧制御発振回路 | |
| KR0179917B1 (ko) | 로킹속도를 개선한 피엘엘 회로 | |
| US7310401B2 (en) | Programmable frequency detector for use with a phase-locked loop | |
| JPH1093406A (ja) | タイミング発生装置 | |
| US7123065B1 (en) | Method of improving lock acquisition times in systems with a narrow frequency range | |
| US5724008A (en) | Phase-locked loop with charge distribution | |
| US5559477A (en) | Pulse generator having controlled delay to control duty cycle | |
| JPH0786930A (ja) | 位相同期回路 | |
| JP2001016102A (ja) | Ｐｌｌ回路方式 | |
| GB2263206A (en) | Frequency synthesizers | |
| KR19990030658A (ko) | 고속 위상 동기 루프 및 그의 로킹 방법 | |
| US20030042969A1 (en) | Current Mirror circuit | |
| JPH0786931A (ja) | 周波数シンセサイザ | |
| JP2745060B2 (ja) | Ｐｌｌ周波数シンセサイザー | |
| JP2876797B2 (ja) | 位相同期回路 | |
| JP2631009B2 (ja) | Ｐｌｌ回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20001226 |
|
| LAPS | Cancellation because of no payment of annual fees |