JP3149095B2 - 効果付加装置 - Google Patents
効果付加装置Info
- Publication number
- JP3149095B2 JP3149095B2 JP14217892A JP14217892A JP3149095B2 JP 3149095 B2 JP3149095 B2 JP 3149095B2 JP 14217892 A JP14217892 A JP 14217892A JP 14217892 A JP14217892 A JP 14217892A JP 3149095 B2 JP3149095 B2 JP 3149095B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- input
- register
- output
- peak
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Electrophonic Musical Instruments (AREA)
Description
詳細には、低音増強器(サブソニックモジュレータ)に
適用される効果付加装置に関する。
を生成する効果付加装置としては、オクターバーやピッ
チシフター等がある。オクターバーは、入力波の1/2
や1/4の周波数成分を生成して、効果を付加してい
る。また、ピッチシフターは、RAM等のメモリに書き
込まれている入力波の読出スピードを変化させてピッチ
を変化させることにより、効果を付加している。
うな従来の効果付加装置にあっては、出力波が入力波の
周波数に依存し、音楽性豊かな効果を付加することがで
きないという問題があった。すなわち、従来の効果付加
装置としてのオクターバーでは、入力波の周波数の1/
2あるいは1/4の周波数成分しか生成することができ
ず、また、ピッチシフターでは、入力波の読出スピード
を変化させてピッチを変化させているので、入力波の基
本周波数より低い周波数の波形は生成できるが、入力波
に依存したものとなる。そこで、本発明は、入力波形に
依存せず、入力波よりも低い周波数の波形を生成するこ
とができ、ピッチ可変の低音増強器として使用すること
のできる効果付加装置を提供することを目的としてい
る。
め、請求項1記載の発明の効果付加装置は、デジタル音
響信号の正のピーク値が記憶される第1ピークホールド
手段と、 前記第1ピークホールド手段により記憶されて
いる正のピーク値を時間の経過と共に徐々に減衰させる
第1ピークホールド減衰手段と、 前記デジタル音響信号
が入力される毎に、前記第1ピークホールド手段に記憶
され前記第1ピークホールド減衰手段により減衰された
正のピーク値と新たに入力されたデジタル音響信号とを
比較し、いずれか大きい方の値を新たな正のピーク値と
して前記第1ピークホールド手段に記憶する動作を繰り
返す第1ピーク比較手段と、 前記第1ピークホールド手
段に記憶され、前記第1ピークホールド減衰手段により
減衰された正のピーク値と前記入力デジタル音響信号と
の交差を検出して検出信号を出力する第1検出手段と、
デジタル音響信号の負のピーク値が記憶される第2ピー
クホールド手段と、 前記第2ピークホールド手段により
記憶されている負のピーク値を時間の経過と共にその絶
対値を徐々に減衰させる第1ピークホールド減衰手段
と、 前記デジタル音響信号が入力される毎に、前記第2
ピークホールド手段に記憶され前記第2ピークホールド
減衰手段により減衰された負のピーク値と新たに入力さ
れたデジタル音響信号とを比較し、いずれか絶対値の大
きい方の値を新たな負のピーク値として前記第2ピーク
ホールド手段に記憶する動作を繰り返す第2ピーク比較
手段と、 前記第2ピークホールド手段に記憶され、前記
第2ピークホールド減衰手段により減衰された負のピー
ク値と前記入力デジタル音響信号との交差を検出して検
出信号を出力する第2検出手段と、 少なくとも正負の符
号の異なる2つの振幅レベルを有し、前記第1及び第2
検出手段からの検出信号が発生する毎に、現在出力して
いる振幅レベルから他の振幅レベルに変化する第1出力
信号を形成して出力する信号生成手段と、 最上位ビット
が符号フラグとなるレジスタを含み、上記信号形成手段
からの第 1出力信号の振幅レベルの符号が変化する毎に
所定のレート値を累算して上記レジスタに記憶する累算
手段と、 このレジスタに記憶された値を第2出力信号と
して出力する出力手段と、を備えたことを特徴としてい
る。
は、入力されるデジタル音響信号の正負夫々のピーク値
をホールドし、このホールドされた正負夫々のピーク値
と、入力デジタル音響信号との交差を検出して検出信号
を出力する。そして、信号生成手段が正負の符号の異な
る2つの振幅レベルを有し、前記検出信号の発生毎に現
在出力している振幅レベルから他の振幅レベルに変化す
る出力信号を形成し、振幅レベル最上位ビットが符号フ
ラグとなるレジスタに対して、上記出力信号の振幅レベ
ルの符号が変化する毎に所定のレート値を累算して記憶
させ、当該レジスタの記憶内容を最終出力信号として出
力する。 この結果、入力デジタル音響信号の波形に依存
せずに、入力デジタル音響信号より低い周波数で、その
振幅レベルの変化する波形を生成出力することができ
る。このため、入力音響信号に依存しない豊富な効果を
付与することができ、より一層音楽性豊かな効果を付加
することができるとともに、ピッチ可変の低音増強器と
して使用することのできる効果付加装置を提供すること
ができる。
図1から図21は、本発明の効果付加装置の一実施例を
示す図である。図1は、本発明の効果付加装置を適用し
た電子弦楽器1の概略構成図であり、電子弦楽器1は、
ピックアップ2、オペアンプ3、電子回路部4、コンソ
ール5、トーンコントロール部6、ボリュウム7及びア
ウトプット端子8等を備えている。このアウトプット端
子8には、プラグが差し込まれ、プラグを介して外部装
置に出力される。
を検出し、ピックアップ2の検出した弦振動は、オペア
ンプ3で増幅されてアナログの入力楽音信号(入力音響
信号)として電子回路部4に入力される。電子回路部4
は、入力される弦振動の楽音信号から、後述するよう
に、効果付加処理、特に、低音増強処理を行なって出力
信号としてトーンコントロール部6に出力する。この出
力信号は、トーンコントロール部6でトーン制御され、
ボリュウム7でレベル調整された後、アウトプット端子
8を介して出力される。
する際に使用する各種スイッチやボリュウム等を備え、
特に、電子回路部4における効果付加処理での各種係数
等を調整するボリュウム等を備えている。トーンコント
ロール部6は、コンデンサ10と可変抵抗11により構
成されており、可変抵抗11を調整することによりトー
ン制御を行なう。
D変換器21、DSP(ディジタル信号処理プロセッ
サ:DigitalSignal Processor)22、D/A変換器2
3、CPU(Central Processing Unit)24、ROM
(Read Only Memory)25及びRAM(Random Access M
emory)26等を備えており、CPU24に前記コンソー
ル5が接続されている。
2で検出された弦振動信号(アナログ入力音響信号)が
オペアンプ3を介して入力され、A/D変換器21は、
アナログの入力楽音信号をディジタル変換してディジタ
ルの入力楽音信号WINとしてDSP22に出力する。
器21から入力楽音信号WINが入力され、信号処理し
て、その出力端子からD/A変換器23にディジタルの
出力信号を出力する。
ィジタル信号をアナログ変換し、アナログ信号として図
1のトーンコントロール部6に出力する。
DSP22に転送する効果付加回路としてのプログラム
やその他必要なデータや係数等が格納されており、RA
M26は、ワークエリアとして利用される。
加処理に必要な各種係数やデータは、RAM26に記憶
するようにしてもよい。
に従って電子回路部4の各部を制御して効果付加装置と
しての処理を実行する。特に、CPU24は、ROM2
5内のプログラムをDSP22に転送して、DSP22
に効果付加処理を行なわせる。
構成されている。すなわち、DSP22は、プログラム
メモリ31、制御回路32、入力レジスタ(PI)3
3、係数メモリ(P)34、ワークメモリ(W)35、
フラグレジスタ(SF0)36、フラグレジスタ(SF
1)37、比較器38、出力レジスタ(OR0)39、
出力レジスタ(OR1)40、乗算部100及び加減算
部200等を有している。上記DSP22の各部は、内
部バス41により接続されている。
としてのプログラムが格納され、このプログラムは、図
2に示すCPU24から書き込まれる。プログラムメモ
リ31には、図示しないアドレスカウンタが接続されて
おり、プログラムメモリ31は、このアドレスカウンタ
のアドレス指定により順次プログラムの内容を制御回路
32に供給する。
のプログラムに従ってDSP22の各部を制御して、効
果付加処理を実行するが、その詳細な処理内容について
は後述する。
を介して図2のA/D変換器21からの入力楽音信号W
INが入力され、入力レジスタ(PI)33は、この入力
楽音信号WINを一旦格納した後、内部バス38を介して
ワークメモリ(W)35に転送する。
いて効果付加処理を行なうために必要な各種係数を格納
するためのレジスタである。これら各種係数は、図2の
ROM25に記憶されており、CPU24が、ROM2
5から係数を読み出して係数メモリ(P)34に書き込
む。
としては、図4に係数メモリ(P)34のメモリマップ
として示すように、そのアドレス0に、データ名PFL0
としてフィルタ係数(ディストーション用フィルタ係
数)が、そのアドレス1に、データ名PFL1としてフィ
ルタ係数(ディストーション用フィルタ係数)が、その
アドレス2に、データ名PDEC0として正減衰係数が、そ
のアドレス3に、データ名PDEC1として負減衰係数が、
そのアドレス4に、データ名PFT0としてフィルタ係数
(サブソニック用フィルタ係数)が、そのアドレス5
に、データ名PFT1としてフィルタ係数(サブソニック
用フィルタ係数)が、設定される。
(PI)33を介して入力された入力楽音信号WINや後
述する乗算部100および加減算部200での演算結果
のデータおよび出力楽音信号WOUT0、WOUT1等を一時的
に格納するワーク用メモリである。
データとしては、例えば、図5にワークメモリ(W)3
5のメモリマップとして示すように、そのアドレス0
に、データ名WINとして入力楽音信号が、そのアドレス
1に、データ名WEN0として正エンベロープ出力信号
が、そのアドレス2に、データ名WEN1として負エンベ
ロープ出力信号が、そのアドレス3に、データ名WDST0
としてクリップ信号が、そのアドレス4に、データ名W
DEL0としてディストーション用フィルタの遅延信号が、
そのアドレス5に、データ名WOUT0としてディストーシ
ョン出力楽音信号が、そのアドレス6に、データ名W
PHFとして定数(400000H)が、そのアドレス7
に、データ名WNHFとして定数(C00000H)が、
そのアドレス8に、データ名WDST1としてサブソニック
信号が、そのアドレス9に、データ名W DEL1としてサブ
ソニック用フィルタの遅延信号が、そのアドレス10
に、データ名WOUT1としてサブソニック出力楽音信号
が、そのアドレス11に、データ名WZROとして定数
(000000H)が、そのアドレス12に、データ名
WDEFとしてディストーション出力楽音信号WOUT0の前
回値が、そのアドレス13に、データ名WRATとしてレ
イト値が、格納される。
る加減算部200からのフラグF(AR)がセットさ
れ、セットされるフラグF(AR)をフラグレジスタ
(SF1)37及び比較器38に出力する。
レジスタ(SF0)36から入力されるフラグF(A
R)を保持するとともに、比較器38に出力する。
36及びフラグレジスタ(SF1)37から入力される
フラグF(AR)を比較し、比較結果をワークメモリ
(W)35に出力する。この比較結果に基づいて、後述
するように、ワークメモリ(W)35へのデータの書込
の禁止及び解除が行なわれる。
及びフラグレジスタ(SF1)37から入力されるフラ
グF(AR)が、同じ値であるときには、ワークメモリ
(W)35へのデータの書き込みが禁止され、同じ値で
ないときには、ワークメモリ(W)35へのデータの書
き込みが許可される。
レジスタ(M0)103、(M1)104、ゲート10
5、乗算器106及びレジスタ(MR)107を有して
おり、ゲート101、102には、上記係数メモリ
(P)34やワークメモリ(W)35からの出力が入力
される。
2によりその動作が制御され、入力されるどのデータを
レジスタ(M0)103及びレジスタ(M1)104に
出力するかを制御している。
を介して入力されるデータを一時格納し、乗算器106
に出力するとともに、ゲート101にフィードバックす
る。
を介して入力されるデータを一時格納し、ゲート105
を介して乗算器106に出力するとともに、ゲート10
2にフィードバックする。
0からのデータも入力されており、ゲート105は、制
御回路32の制御下で作動して、レジスタ(M1)10
4及び加減算部200からのデータを選択して乗算器1
06に出力する。
とゲート105を介して入力されるレジスタ(M1)1
04あるいは加減算部200からのデータとを乗算処理
し、その演算結果をレジスタ(MR)107に出力す
る。
の乗算結果を一時格納した後、ゲート102及び加減算
部200に出力する。
2、レジスタ(A0)203、レジスタ(A1)20
4、ゲート205、206、加減算器207、レジスタ
(AR)208、クリッパー209及びレジスタ(S
R)210等を有しており、ゲート201、202に
は、上記係数メモリ(P)34やワークメモリ(W)3
5からの出力が入力される。
2によりその動作が制御され、入力されるどのデータを
レジスタ(A0)203及びレジスタ(A1)204に
出力するかを制御している。
を介して入力されるデータを一時格納し、ゲート205
に出力するとともに、ゲート201にフィードバックす
る。
を介して入力されるデータを一時格納し、ゲート206
に出力するとともに、ゲート202にフィードバックす
る。
ジスタ(MR)107からのデータも入力されており、
ゲート205は、制御回路32の制御下で作動して、レ
ジスタ(A0)203及び乗算部100からのデータを
選択して加減算器207に出力する。
4からのデータの他に、加減算器207の演算結果のデ
ータがレジスタ(AR)208を介して入力されてお
り、ゲート206は、制御回路32の制御下で作動し
て、入力データを選択して加減算器207に出力する。
あるいは減算処理を行ない、演算結果を、レジスタ(A
R)208に出力する。
7の演算結果をクリッパー209及びゲート206に出
力するとともに、演算結果の最大ビットを符号情報を示
す符号フラグFLAG(AR)としてフラグレジスタ
(SF0)36に出力する。
ローを防止するためのものであり、クリッパー209を
通過したデータは、レジスタ(SR)210に供給され
る。レジスタ(SR)210の出力は、乗算部100の
ゲート105に出力されるとともに、ある1音について
の処理の演算結果として内部バス41を介してワークメ
モリ(W)35に供給される。
の演算結果は、加減算部200からバス41を介してワ
ークメモリ(W)35に出力され、すべての演算処理の
終了したデータは、ワークメモリ(W)35から出力レ
ジスタ(OR0)39及び出力レジスタ(OR1)40
に出力される。
スタ(OR1)49は、入力されたデータを出力端子を
介して出力信号WOUT0及び出力信号WOUT1として図2に
示すD/A変換器23に出力する。
グラムや係数に基づいて、図6に示す疑似回路を形成す
ることにより、効果付加処理としてのディストーション
処理やサブソニック処理等を行なう。
めには、まず、目的とする効果付加処理を行なうのに必
要なプログラムや係数及びデータをワークメモリ(W)
35に設定する必要がある。
や係数及びデータをROM25から読み出して、係数メ
モリ(P)34及びワークメモリ(W)35に設定す
る。係数メモリ(P)34には、上記図4に示したデー
タ名の各データがセットされ、ワークメモリ(W)35
には、上記図5に示したデータ名のデータがセットされ
る。
プログラム及び係数により、図6に示す疑似回路300
を形成し、効果付加処理を行なう。疑似回路300は、
正側波形処理回路310、負側波形処理回路320、デ
ィストーション出力波形処理回路330、サブソニック
処理回路340、サブソニック出力波形処理回路350
で構成されている。
310は、ゲート311、312、符号検出器313、
遅延回路314、加算器315及び乗算器316で構成
され、入力楽音信号WINがゲート311及び加算器31
5に入力される。
出器313によりその開閉動作が制御され、符号検出器
313には、加算器315の加算結果が入力されてい
る。
及び遅延回路314の出力が入力され、加算器315
は、遅延回路314の出力から入力楽音信号WINを減算
して、符号検出器313に出力する。
加算結果(減算結果)の符号を検出し、加算結果が正の
ときには、ゲート312にゲート312を開成する駆動
信号を、加算結果が負のときには、ゲート311にゲー
ト311を開成する駆動信号を、出力する。
が入力され、ゲート312は、符号検出器313により
開成されているときに、遅延回路314から入力される
信号を乗算器316に出力する。
信号に正減衰係数PDEC0を乗算し、遅延回路314に出
力する。
いは乗算器316を介してゲート312から入力される
信号を1サンプリングサイクル分遅延させて加算器31
5に出力する。この加算器315の加算結果が上記符号
検出器313に出力される。
311を開成して、1サンプリングサイクル前の入力楽
音信号WINから現在の入力楽音信号WINを減算した符号
が正となることを検出することにより入力楽音信号WIN
のピーク値を検出し、ピーク値を検出すると、ゲート3
12を開成して、検出したピーク値をホールドするとと
もに、乗算器316で正減衰係数PDEC0を乗算して減衰
させたピーク値から入力楽音信号WINを加算器315で
減算した符号が負となることを検出することによりピー
ク値と入力楽音信号WINとの交差を検出している。そし
て、符号検出器313は、ピーク値と入力楽音信号WIN
とが交差すると、この検出結果を出力波形処理回路33
0に出力する。
320は、正側波形処理回路310と同様に、ゲート3
21、322、符号検出器323、遅延回路324、加
算器325及び乗算器326で構成され、入力楽音信号
WINがゲート321及び加算器325に入力されてい
る。
処理回路310と同様に、符号検出器323が、ゲート
321を開成して、現在の入力楽音信号WINから1サン
プリングサイクル前の入力楽音信号WINを減算した符号
が正となることを検出することにより入力楽音信号WIN
の負側のピーク値を検出し、負側のピーク値を検出する
と、ゲート322を開成して、検出したピーク値をホー
ルドするとともに、乗算器326で入力楽音信号WINか
ら負減衰係数PDEC1を乗算して減衰させたピーク値を加
算器325で減算した符号が負となることを検出するこ
とによりピーク値と入力楽音信号WINとの交差を検出し
ている。そして、符号検出器323は、ピーク値と入力
楽音信号WINとが交差すると、この検出結果を出力波形
処理回路330に出力する。
330は、ラッチ331、乗算器332、333、加算
器334及び遅延回路335で構成され、ラッチ331
に上記正側波形処理回路310の符号検出器313の負
検出信号(正側交差検出信号)及び上記負側波形処理回
路320の符号検出器323の負検出信号(負側交差検
出信号)が入力されている。また、ラッチ331には、
予め設定された2つの定数、すなわち正の定数W
PHF(例えば、400000H)および負の定数W
NHF(例えば、C00000H)が入力されており、ラ
ッチ331は、正側波形処理回路310から負検出信号
(正側交差検出信号)が入力されると、定数WPHFを、
また負側波形処理回路320から負検出信号(負側交差
検出信号)が入力されると、定数WNHFを、ラッチして
クリップ信号として乗算器332に出力する。
れるクリップ信号にフィルタ係数PFL0(例えば、40
00H)を乗算して、加算器334に出力し、加算器3
34には、乗算器333からの信号が入力されている。
信号と乗算器333からの入力信号とを加算して、ディ
ストーション出力楽音信号WOUT0として出力する。
は、遅延回路335に入力され、遅延回路335は、入
力信号を1サンプリングサイクル分遅延させて乗算器3
33に出力する。
される信号(ディストーション出力楽音信号WOUT0)に
フィルタ係数PFL1(例えば、4000H)を乗算し
て、加算器334に出力する。
号WINがピーク値と交差する毎に、振幅レベルの異なる
信号として定数WPHF及び定数WNHFをディストーション
出力楽音信号WOUT0として出力し、このディストーショ
ン出力楽音信号WOUT0にローパスフィルタを構成する乗
算器332、333、加算器334及び遅延回路335
によりフィルタ処理を施して、ディストーション出力楽
音信号WOUT0に丸みを持たせている。
回路340は、遅延回路341、加算器342、34
3、符号検出器344、345、比較器346及び演算
器347で構成され、遅延回路341及び加算器342
に上記出力波形処理回路330からディストーション出
力楽音信号WOUT0が入力されている。
楽音信号WOUT0を1サンプリングサイクル分遅延させて
加算器343に出力し、加算器343は、遅延回路33
5から入力される信号から定数WZROを減算して、符号
検出器345に出力する。したがって、符号検出器34
5には、前回のディストーション出力楽音信号WOUT0か
ら定数WZROを減算した結果が入力される。
ら入力される今回のディストーション出力楽音信号W
OUT0から定数WZROを減算し、符号検出器344に出力
する。
算器342、343から入力される信号の符号を検出
し、その検出結果を比較器346に出力する。
45から入力される検出結果を比較する。つまり、符号
が前回の入力信号から変化したかどうかをチェックして
おり、この比較結果に基づいて演算器347を制御し、
前回のサブソニック信号WDST1をそのまま今回のサブソ
ニック信号WDST1として出力するか、サブソニック信号
WDST1にレイト値WRATを加算した値を今回のサブソニ
ック信号WDST1として出力するかを選択して行なってい
る。
波形処理回路350は、乗算器351、352、加算器
353及び遅延回路354で構成されており、乗算器3
51に上記サブソニック処理回路340からのサブソニ
ック信号WDST1が入力される。
40から入力されるサブソニック信号WDST1にフィルタ
係数PFT0を乗算し、乗算結果を加算器353に出力す
る。
力信号が入力されており、加算器353は、乗算器から
の入力信号と乗算器352からの入力信号とを加算し
て、その加算結果をサブソニック出力楽音信号WOUT1と
して出力する。
ブソニック出力楽音信号WOUT1が入力されており、遅延
回路354は、加算器353からのサブソニック出力楽
音信号WOUT1を1サンプリングサイクル分遅延させて乗
算器352に出力する。
される前回のサブソニック出力楽音信号WOUT1にフィル
タ係数PFT1を乗算し、乗算結果を加算器353に出力
する。そして、加算器353が、この乗算器352の乗
算結果と前記乗算器351の乗算結果とを加算して、サ
ブソニック出力楽音信号WOUT1として出力する。
電源が投入されると、図7に示すように、まず、イニシ
ャライズ処理を行ない、各種レジスタ等の初期化を行な
う(ステップP1)。イニシャライズ処理が完了する
と、コンソール5を走査して、各種スイッチが操作され
たかどうかチェックし(ステップP2)、スイッチが操
作されるのを待つ。
該操作に対応する係数やプログラムをROM25から読
み出して、DSP22に転送し、DSP22の係数メモ
リ(P)34やワークメモリ(W)35にセットし、ま
たプログラムメモリ31にセットする(ステップP
3)。このようにしてDSP22にプログラムと係数が
セットされると、DSP22による処理を開始する。
って、入力処理(ステップS100)、正エンベロープ
抽出処理(ステップS200)、正クリップ波作成処理
(ステップS210)、負エンベロープ抽出処理(ステ
ップS220)、負クリップ波作成処理(ステップS2
30)、ディストーションフィルタ処理(ステップS3
00)、サブソニック処理(ステップS400)、サブ
ソニックフィルタ処理(ステップS500)、前回値更
新処理(ステップS600)、正ピークホールド減衰処
理(ステップS700)及び負ピークホールド減衰処理
(ステップS800)を順次行なって、最後に出力処理
(ステップS900)を行なう。
チャートに基づいて説明する。まず、入力処理について
説明する。入力処理は、図9に示すように、DSP22
の入力レジスタ(PI)33に入力されてきた入力楽音
信号WINをワークメモリ(W)35に転送し、ワークメ
モリ(W)35に書き込む(ステップS101)。
図1に示すピックアップ2で検出した弦振動をアンプ3
で増幅した後、図2に示すA/D変換器21でディジタ
ル変換し、所定のサンプリングタイミング毎にサンプリ
ングして、DSP22に入力されたものである。
ープ抽出処理を行なう。正エンベロープ抽出処理は、図
6の正側波形処理回路310による処理であり、図10
に示すように処理が行なわれる。すなわち、正エンベロ
ープ抽出処理は、図10に示すように、まず、ワーク
信号WEN0を読み出して、レジスタ(A1)204に転
送し(ステップS201)、ワークメモリ(W)35か
ら入力楽音信号WINを読み出してレジスタ(A0)20
3に転送する(ステップS202)。
タ(A1)204にセットされる正エンベロープ出力信
号WEN0は、最初に入力される入力楽音信号WINであ
る。
ープ出力信号WEN0及びレジスタ(A0)203の入力
楽音信号WINを加減算器207に転送して、加減算器2
07で正エンベロープ出力信号WEN0から入力楽音信号
WINを減算し、この減算結果(WEN0−WIN)をレジス
タ(AR)208に転送する(ステップS203)。
ットを符号フラグFLAG(AR)としてフラグレジス
タ(SF0)36に出力し(ステップS204)、ワー
クメモリ(W)35から入力楽音信号WINを読み出し
て、レジスタ(A0)203に転送する(ステップS2
05)。
タ(AR)208、クリッパー209を介してレジスタ
(SR)210に転送する(ステップS206、S20
7)。
6の内容が「1」かどうかチェックし(ステップS20
8)、フラグレジスタ(SF0)36の内容が「0」の
とき、すなわちフラグレジスタ(SF0)36の内容が
正を示しているときには、正エンベロープ出力信号W
EN0としての入力楽音信号WINがピーク値に達していな
いか、後述する正エンベロープ出力信号WEN0としての
入力楽音信号WINの減衰信号が入力楽音信号WINよりも
大きいと判断し、正エンベロープ出力信号WEN0の書き
換えを行なわずにそのまま処理を終了する。
タ(SF0)36の内容が「1」のときには、正エンベ
ロープ出力信号WEN0としての入力楽音信号WINがピー
ク値に達したか、後述する正エンベロープ出力信号W
EN0としての入力楽音信号WINの減衰信号が入力楽音信
号WINと交差したと判断し、レジスタ(SR)210の
入力楽音信号WINをワークメモリ(W)35に転送し
て、正エンベロープ出力信号WEN0として書き込む(ス
テップS209)。
力楽音信号WINの波形は徐々に上昇していると考えるこ
とができ、ステップS203での減算結果(WEN0−W
IN)は、負となり、このとき、フラグレジスタ(SF
0)36の内容は、「1」となる。したがって、ステッ
プS209に移行して、入力楽音信号WINを正エンベロ
ープ出力信号WEN0としてワークメモリ(W)35にセ
ットする。
を検出するまで行なわれ、ピーク値を検出すると、フラ
グレジスタ(SF0)36の内容が「0」となり、正エ
ンベロープ出力信号WEN0の書き換えは行なわれず、後
述する正ピークホールド減衰処理により正エンベロープ
出力信号WEN0の減衰処理が行なわれる。
に正クリップ波作成処理を行なう。この正クリップ波作
成処理は、図6の出力波形処理回路330による処理で
あり、図11に示すように、処理される。
ず、定数WPHFをワークメモリ(W)35から読み出し
て、レジスタ(A0)203にセットし(ステップS2
11)、この定数WPHFをレジスタ(AR)208、ク
リッパー209を介してレジスタ(SR)210に転送
する(ステップS212、S213)。
トしたフラグレジスタ(SF0)36の内容が「1」か
どうかチェックし(ステップS214)、「1」でない
ときには、入力楽音信号WINと正エンベロープ出力信号
WEN0とが交差しておらず、クリップ波の切換タイミン
グではないと判断して、そのまま処理を終了する。
F0)36の内容が「1」のときには、入力楽音信号W
INと正エンベロープ出力信号WEN0とが交差して、クリ
ップ波の切換タイミングであると判断し、レジスタ(S
R)210にセットした定数WPHFをワークメモリ
(W)35に転送して、クリップ信号WDST0として書き
込み、正クリップ波作成処理を終了する(ステップS2
15)。
負エンベロープ抽出処理を行なう。負エンベロープ抽出
処理は、図6の負側波形処理回路320による処理であ
り、図12に示すように処理される。
ずワークメモリ(W)35から入力楽音信号WIN及び負
エンベロープ出力信号WEN1を読み出し、それぞれレジ
スタ(A1)204及びレジスタ(A0)203にセッ
トする(ステップS221、S222)。
信号WIN及びレジスタ(A0)203の負エンベロープ
出力信号WEN1を加減算器207に転送し、入力楽音信
号WI Nから負エンベロープ出力信号WEN1を減算して、
その減算結果(WIN−WEN1)をレジスタ(AR)20
8に転送する(ステップS223)。
ットを符号フラグFLAG(AR)としてフラグレジス
タ(SF0)36に出力し(ステップS224)、ワー
クメモリ(W)35から入力楽音信号WINを読み出し
て、レジスタ(A0)203に転送する(ステップS2
25)。この入力楽音信号WINを、さらに、レジスタ
(AR)208、クリッパー209を介してレジスタ
(SR)210に転送する(ステップS226、S22
7)。
6の内容が「1」かどうかチェックし(ステップS22
8)、フラグレジスタ(SF0)36の内容が「0」の
とき、すなわちフラグレジスタ(SF0)36の内容が
正を示しているときには、負エンベロープ出力信号W
EN1としての入力楽音信号WINがピーク値に達していな
いか、後述する負エンベロープ出力信号WEN1としての
入力楽音信号WINの減衰信号が入力楽音信号WINよりも
小さいと判断し、負エンベロープ出力信号WEN1の書き
換えを行なわずにそのまま負エンベロープ抽出処理を終
了する。
タ(SF0)36の内容が「1」のときには、負エンベ
ロープ出力信号WEN1としての入力楽音信号WINがピー
ク値に達したか、後述する負エンベロープ出力信号W
EN1としての入力楽音信号WINの減衰信号が入力楽音信
号WINと交差したと判断し、レジスタ(SR)210の
入力楽音信号WINをワークメモリ(W)35に転送し
て、負エンベロープ出力信号WEN1として書き込む(ス
テップS229)。
力楽音信号WINの波形は徐々に下降していると考えるこ
とができ、ステップS223での減算結果(WIN−W
EN1)は、負となり、このとき、フラグレジスタ(SF
0)36の内容は、「1」となる。したがって、ステッ
プS229に移行して、入力楽音信号WINを負エンベロ
ープ出力信号WEN1としてワークメモリ(W)35にセ
ットする。
ーク値を検出するまで行なわれ、ピーク値を検出する
と、フラグレジスタ(SF0)36の内容が「0」とな
り、負エンベロープ出力信号WEN1の書き換えは行なわ
れず、後述する負ピークホールド減衰処理により負エン
ベロープ出力信号WEN1の減衰処理が行なわれる。
に負クリップ波作成処理を行なう。この負クリップ波作
成処理は、図6のディストーション出力波形処理回路3
30による処理であり、図13に示すように、処理され
る。
ず、定数WNHFをワークメモリ(W)35から読み出し
て、レジスタ(A0)203にセットし(ステップS2
31)、この定数WNHFをレジスタ(AR)208、ク
リッパー209を介してレジスタ(SR)210に転送
する(ステップS232、S233)。
トしたフラグレジスタ(SF0)36の内容が「1」か
どうかチェックし(ステップS234)、「1」でない
ときには、入力楽音信号WINと負エンベロープ出力信号
WEN1とが交差しておらず、クリップ波の切換タイミン
グではないと判断して、そのまま処理を終了する。
F0)36の内容が「1」のときには、入力楽音信号W
INと負エンベロープ出力信号WEN1とが交差して、クリ
ップ波の切換タイミングであると判断して、レジスタ
(SR)210にセットした定数WNHFをワークメモリ
(W)35に転送し、クリップ信号WDST0として書き込
んで、負クリップ波作成処理を終了する(ステップS2
35)。
に、ディストーションフィルタ処理を行なう。
ディストーション出力波形処理回路330により上記正
クリップ波作成処理及び負クリップ波作成処理で作成し
た矩形波に丸みを施す処理であり、図14に示すように
処理される。
では、まず、ワークメモリ(W)35からクリップ信号
WDST0を読み出してレジスタ(M1)104に転送し、
係数メモリ(P)34からフィルタ係数PFL0を読み出
してレジスタ(M0)103に転送する(ステップS3
01)。
信号WDST0及びレジスタ(M0)103のフィルタ係数
PFL0を乗算器106に転送し、クリップ信号WDST0と
フィルタ係数PFL0とを乗算して、その乗算結果(W
DST0×PFL0)をレジスタ(MR)107に転送する
(ステップS302)。
号WDEL0を読み出して、レジスタ(M1)104にセッ
トし、係数メモリ(P)34からフィルタ係数PFL1を
読み出して、レジスタ(M0)103にセットする(ス
テップS302)。
(WDST0×PFL0)をレジスタ(MR)107からゲー
ト205を介してレジスタ(AR)208に転送し(ス
テップS303)、上記レジスタ(M1)104の遅延
信号WDEL0及びレジスタ(M0)103のフィルタ係数
PFL1を乗算器106に転送して、乗算する。この乗算
結果(WDEL0×PFL1)をレジスタ(MR)107に転
送する(ステップS303)。
果(WDST0×PFL0)をレジスタ(SR)210に転送
するとともに、ゲート206を介して加減算器207に
転送し、さらに、レジスタ(MR)107の乗算結果
(WDEL0×PFL1)をゲート205を介して加減算器2
07に転送して、加算する。この加算結果{(WDEL0×
PFL1)+(WDST0×PFL0)}をレジスタ(AR)20
8に転送する(ステップS304)。
(WDST0×PFL0)をワークメモリ(W)35に転送し
て、遅延信号WDEL0として書き込み、レジスタ(AR)
208の加算結果{(WDEL0×PFL1)+(WDST0×P
FL0)}をレジスタ(SR)210に転送する(ステッ
プS305)。このレジスタ(SR)210の加算結果
{(WDEL0×PFL1)+(WDST0×PFL0)}をワークメ
モリ(W)35に転送して、出力楽音信号WOUT0として
書き込み、ディストーションフィルタ処理を終了する
(ステップS306)。
クリップ波作成処理で作成した矩形波に丸みを施した波
形の信号を出力楽音信号WOUT0としてワークメモリ
(W)35にセットすることができる。
と、次に、サブソニック処理を行なう。
ック処理回路340による処理であり、ディストーショ
ンフィルタ処理で生成したディストーション出力楽音信
号WOUT0からサブソニック出力楽音信号WOUT1を生成す
る処理である。
に、まず、ワークメモリ(W)35からディストーショ
ン出力楽音信号WOUT0を読み出して、レジスタ(A1)
204に転送し(ステップS301)、ワークメモリ
(W)35から定数WZROを読み出して、レジスタ(A
0)203に転送する(ステップS302)。
ーション出力楽音信号WOUT0及びレジスタ(A0)20
3の定数WZROを加減算器207に転送し、ディストー
ション出力楽音信号WOUT0から定数WZROを減算して、
その減算結果(WOUT0−WZRO)をレジスタ(AR)2
08に転送する(ステップS303)。
ットを符号フラグFLAG(AR)としてフラグレジス
タ(SF0)36に出力し(ステップS304)、ワー
クメモリ(W)35から前回値WDEFを読み出して、レ
ジスタ(A1)204に転送する(ステップS30
5)。
DEF及び前記レジスタ(A0)203の定数WZROを加減
算器207に転送し、前回値WDEFから定数WZROを減算
して、その減算結果(WDEF−WZRO)をレジスタ(A
R)208に転送する(ステップS306)。なお、こ
の前回値WDEFは、ディストーション出力楽音信号W
OUT0の前回の値、すなわち、1サンプリングサイクル前
の値である。
にセットした符号フラグFLAG(AR)の値をフラグ
レジスタ(SF1)37に出力し(ステップS30
7)、レジスタ(AR)208の最上位ビットを符号フ
ラグFLAG(AR)としてフラグレジスタ(SF0)
36に出力する(ステップS307)。
ニック信号WDST1及びレイト値WRA Tを読み出して、そ
れぞれレジスタ(A1)204及びレジスタ(A0)2
03に転送し(ステップS308)、このレジスタ(A
1)204のサブソニック信号WDST1及びレジスタ(A
0)203のレイト値WRATを加減算器207に転送し
て、加減算器207で加算する(ステップS309)。
この加算結果(WDST1+WRA T)をレジスタ(AR)2
08に転送し、その後、レジスタ(AR)208からク
リッパー209を介してレジスタ(SR)210に転送
する(ステップS310)。
WOUT0及びディストーション出力楽音信号WOUT0の前回
値WDEFからそれぞれ定数WZROを減算して、その符号フ
ラグFLAG(AR)をそれぞれフラグレジスタ(SF
0)36及びフラグレジスタ(SF1)37にセットす
ると、フラグレジスタ(SF0)36及びフラグレジス
タ(SF1)37の値を比較器38に転送し、両フラグ
レジスタ(SF0)36、フラグレジスタ(SF1)3
7の値が一致するかどうかチェックする(ステップS3
11)。
レジスタ(SF1)37の値が一致するときには、ディ
ストーション出力楽音信号WOUT0とその前回値WDEFの
値に変化がないと判断して、そのままサブソニック処理
を終了する。
レジスタ(SF1)37の値が一致しないときには、デ
ィストーション出力楽音信号WOUT0の前回値WDEFの値
と今回のディストーション出力楽音信号WOUT0の値に変
化が発生したと判断して、レジスタ(SR)210にセ
ットされている加算結果(WDST1+WRAT)をワークメ
モリ(W)35に転送し、サブソニック信号WDST1とし
て書き込んで、サブソニック処理を終了する(ステップ
S312)。
ブソニックフィルタ処理を行なう。このサブソニックフ
ィルタ処理は、図6のサブソニック出力波形処理回路3
50による処理であり、上記サブソニック処理で生成し
たサブソニック信号WDST1にフィルタ処理を施す処理で
ある。
すように、まず、ワークメモリ(W)35からサブソニ
ック信号WDST1を読み出して、レジスタ(M1)104
に転送し、係数メモリ(P)34からフィルタ係数P
FT0を読み出して、レジスタ(M1)104に転送する
(ステップS501)。
ック信号WDST1及びレジスタ(M1)104のフィルタ
係数PFT0を乗算器106に転送して、乗算し、その乗
算結果(WDST1×PFT0)をレジスタ(MR)107に
転送する(ステップS502)。
号WDEL1を読み出して、レジスタ(M0)103に転送
し、係数メモリ(P)34からフィルタ係数PFT1を読
み出して、レジスタ(M1)104に転送する(ステッ
プS502)。
タ(MR)107からゲート205を介してレジスタ
(AR)208に転送する。そして、レジスタ(M0)
103のフィルタ係数PFT1及びレジスタ(M1)10
4の遅延信号WDEL1を乗算器106に転送して、乗算
し、その乗算結果(PFT1×WDEL1)をレジスタ(M
R)107に転送する(ステップS503)。
た乗算結果(WDST1×PFT0)をクリッパー209を介
してレジスタ(SR)210に転送するとともに、ゲー
ト206を介して加減算器207に転送し、レジスタ
(MR)107の乗算結果(PFT 1×WDEL0)を加減算
器207に転送して、加算し、その加算結果{(PFT1
×WDEL1)+(WDST1×PFT0)}をレジスタ(AR)
208に転送する(ステップS504)。
送した乗算結果(WDST1×PFT0)をワークメモリ
(W)35に転送して、遅延信号WDEL1として書き込
み、レジスタの加算結果{(PFT1×WDEL1)+(W
DST1×PFT0)}をクリッパー209及びレジスタ(S
R)210を介してワークメモリ(W)35に転送し
て、サブソニック出力楽音信号WOUT1として書き込む
(ステップS505、S506)。これによりサブソニ
ックフィルタ処理が完了する。
サブソニック信号WDST1にフィルタ処理を施し、丸みを
施した波形の信号をサブソニック出力楽音信号WOUT1と
してワークメモリ(W)35にセットすることができ
る。
次に、前回値更新処理を行なう。この前回値更新処理
は、ディストーションフィルタ処理で作成したディスト
ーション出力楽音信号WOUT0をワークメモリ(W)35
に前回値WDEFとしてセットする処理であり、図17に
示すように処理される。
ークメモリ(W)35からディストーション出力楽音信
号WOUT0を読み出してレジスタ(A0)203に転送し
(ステップS601)、さらにレジスタ(A0)203
からレジスタ(AR)208及びクリッパー209を介
してレジスタ(SR)210に転送する(ステップS6
02、S603)。
ーション出力楽音信号WOUT0をワークメモリ(W)35
に転送し、前回値WDEFとして書き込んで、前回値更新
処理を終了する(ステップS604)。
ークホールド減衰処理を行なう。この正ピークホールド
減衰処理は、図6の正側波形処理回路310による処理
であり、上記正エンベロープ抽出処理で検出した入力楽
音信号WINの正側ピーク値を徐々に減衰させる処理であ
る。
すように、まず、ワークメモリ(W)35から正エンベ
ロープ出力信号WEN0を読み出して、レジスタ(M1)
104に転送し、係数メモリ(P)34から正減衰係数
PDEC0を読み出して、レジスタ(M0)103に転送す
る(ステップS701)。
ロープ出力信号WEN0及びレジスタ(M0)103の正
減衰係数PDEC0を乗算器106に転送して、乗算し、そ
の乗算結果(WEN0×PDEC0)をレジスタ(MR)10
7に転送する(ステップS702)。
(WEN0×PDEC0)をゲート205、レジスタ(AR)
208及びクリッパー209を介してレジスタ(SR)
210に転送し(ステップS703、S704)、さら
にレジスタ(SR)210からワークメモリ(W)35
に転送して、正エンベロープ出力信号WEN0として書き
込んで、正ピークホールド減衰処理を終了する(ステッ
プS705)。
抽出処理で、フラグレジスタ(SF0)36の内容が
「1」となって、正エンベロープ出力信号WEN0として
入力楽音信号WINのピーク値がセットされると、このピ
ーク値を上記図18の正ピークホールド減衰処理により
徐々に減衰させることができる。
ープ出力信号WEN0を上記図10の正エンベロープ抽出
処理のステップS201でワークメモリ(W)35から
読み出し、入力楽音信号WINと正エンベロープ出力信号
WEN0(正のピーク値)との交差を検出する。
次に、負ピークホールド減衰処理を同様に行なう。
負側波形処理回路320による処理であり、上記負エン
ベロープ抽出処理で検出した入力楽音信号WINの負側ピ
ーク値を徐々に減衰させる処理である。
すように、まず、ワークメモリ(W)35から負エンベ
ロープ出力信号WEN1を読み出して、レジスタ(M1)
104に転送し、係数メモリ(P)34から負減衰係数
PDEC1を読み出して、レジスタ(M0)103に転送す
る(ステップS801)。
ロープ出力信号WEN1及びレジスタ(M0)103の負
減衰係数PDEC1を乗算器106に転送して、乗算し、そ
の乗算結果(WEN1×PDEC1)をレジスタ(MR)10
7に転送する(ステップS802)。
(WEN1×PDEC1)をゲート205、レジスタ(AR)
208及びクリッパー209を介してレジスタ(SR)
210に転送し(ステップS803、S804)、さら
にレジスタ(SR)210からワークメモリ(W)35
に転送して、負エンベロープ出力信号WEN1として書き
込んで、負ピークホールド減衰処理を終了する(ステッ
プS805)。
抽出処理で、フラグレジスタ(SF0)36の内容が
「1」となって、負エンベロープ出力信号WEN1として
入力楽音信号WINの負側のピーク値がセットされると、
このピーク値を上記図19の負ピークホールド減衰処理
により徐々に減衰させることができる。
ープ出力信号WEN1を上記図12の負エンベロープ抽出
処理のステップS222でワークメモリ(W)35から
読み出し、入力楽音信号WINと負エンベロープ出力信号
WEN1(負のピーク値)との交差を検出する。
次に、出力処理を行なう。この出力処理は、図20に示
すように、ワークメモリ(W)35に書き込まれたディ
ストーション出力楽音信号WOUT0を出力レジスタ(OR
0)39に転送し(ステップS901)、また、ワーク
メモリ(W)35からサブソニック出力楽音信号WOUT1
を読み出して、出力レジスタ(OR1)40に転送する
(ステップS902)。
されたディストーション出力楽音信号WOUT0及び出力レ
ジスタ(OR1)40に転送されたサブソニック出力楽
音信号WOUT1は、DSP22から図2に示すD/A変換
器23に出力され、D/A変換器23でアナログの出力
信号に変換されて、図1に示すトーンコントロール部6
に出力される。
の入力楽音信号WINが入力されたとき、入力波形のピー
ク値を検出すると、そのピーク値を徐々に減少させ、徐
々に減少するピーク値と入力波形との交差を検出する。
このピーク値と入力波形との交差を検出すると、交差す
る毎に、レベルの異なるディストーション出力楽音信号
WOUT0として出力することができ、また、ディストーシ
ョン出力楽音信号WOU T0の変化する毎に、すなわち、ピ
ーク値と入力波形が交差する毎に、レベルの異なるサブ
ソニック出力楽音信号WOUT1を出力することができる。
値と入力音響信号の波形との交差を検出し、この交差時
点毎に振幅レベルが異なるとともに、所定回数交差する
時間を周期とする出力信号を出力することができ、入力
音響信号の波形に依存せずに、入力波よりも低い周波数
で、その振幅レベルの変化する波形を生成することがで
きる。
富な効果を付加することができ、音楽性豊かな効果を付
加することができるとともに、ピッチ可変の低音増強器
として使用することのできる効果付加装置を提供するこ
とができる。
号WINのピーク値をエンベロープ抽出処理により減少さ
せているが、これに限るものではない。また、上記実施
例では、電子弦楽器に適用した場合について説明してい
るが、これに限るものではなく、入力される音響信号
に、効果を付加する効果付加装置一般に適用することが
できる。
るデジタル音響信号の正負夫々のピーク値をホールド
し、このホールドされた正負夫々のピーク値と、入力デ
ジタル音響信号との交差を検出して検出信号を出力す
る。そして、予め正負の符号の異なる2つの振幅レベル
を用意し、前記検出信号の発生毎に現在出力している振
幅レベルから他の振幅レベルに変化する出力信号を形成
し、最上位ビットが符号フラグとなるレジスタに対し
て、上記出力信号の振幅レベルの符号が変化する毎に所
定のレート値を累算して記憶させ、当該レジスタの記憶
内容を最終出力信号として出力する。 この結果、入力デ
ジタル音響信号の波形に依存せずに、入力デジタル音響
信号より低い周波数で、その振幅レベルの変化する波形
を生成出力することができる。このため、入力音響信号
に依存しない豊富な効果を付与することができ、より一
層音楽性豊かな効果を付加することができるとともに、
ピッチ可変の低音増強器として使用することのできる効
果付加装置を提供することができる。
た電子弦楽器の概略構成図。
す図。
示す図。
図。
すフローチャート。
ーチャート。
チャート。
手順を示すフローチャート。
順を示すフローチャート。
手順を示すフローチャート。
順を示すフローチャート。
な処理手順を示すフローチャート。
示すフローチャート。
理手順を示すフローチャート。
すフローチャート。
理手順を示すフローチャート。
理手順を示すフローチャート。
ーチャート。
説明するための入力波形と出力波形を示す図。
Claims (1)
- 【請求項1】 デジタル音響信号の正のピーク値が記
憶される第1ピークホールド手段と、 前記第1ピークホールド手段により記憶されている正の
ピーク値を時間の経過と共に徐々に減衰させる第1ピー
クホールド減衰手段と、 前記デジタル音響信号が入力される毎に、前記第1ピー
クホールド手段に記憶され前記第1ピークホールド減衰
手段により減衰された正のピーク値と新たに入力された
デジタル音響信号とを比較し、いずれか大きい方の値を
新たな正のピーク値として前記第1ピークホールド手段
に記憶する動作を繰り返す第1ピーク比較手段と、 前記第1ピークホールド手段に記憶され、前記第1ピー
クホールド減衰手段により減衰された正のピーク値と前
記入力デジタル音響信号との交差を検出して検出信号を
出力する第1検出手段と、 デジタル音響信号の負のピーク値が記憶される第2ピー
クホールド手段と、 前記第2ピークホールド手段により記憶されている負の
ピーク値を時間の経過と共にその絶対値を徐々に減衰さ
せる第1ピークホールド減衰手段と、 前記デジタル音響信号が入力される毎に、前記第2ピー
クホールド手段に記憶され前記第2ピークホールド減衰
手段により減衰された負のピーク値と新たに入力された
デジタル音響信号とを比較し、いずれか絶対値の大きい
方の値を新たな負のピーク値として前記第2ピークホー
ルド手段に記憶する動作を繰り返す第2ピーク比較手段
と、 前記第2ピークホールド手段に記憶され、前記第2ピー
クホールド減衰手段により減衰された負のピーク値と前
記入力デジタル音響信号との交差を検出して検出信号を
出力する第2検出手段と、 少なくとも正負の符号の異なる2つの振幅レベルを有
し、前記第1及び第2検出手段からの検出信号が発生す
る毎に、現在出力している振幅レベルから他の振幅レベ
ルに変化する第1出力信号を形成して出力する信号生成
手段と、 最上位ビットが符号フラグとなるレジスタを含み、上記
信号形成手段からの第1出力信号の振幅レベルの符号が
変化する毎に所定のレート値を累算して上記レ ジスタに
記憶する累算手段と、 このレジスタに記憶された値を第2出力信号として出力
する出力手段と、 を備えたことを特徴とする効果付加装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP14217892A JP3149095B2 (ja) | 1992-05-06 | 1992-05-06 | 効果付加装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP14217892A JP3149095B2 (ja) | 1992-05-06 | 1992-05-06 | 効果付加装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH05313662A JPH05313662A (ja) | 1993-11-26 |
JP3149095B2 true JP3149095B2 (ja) | 2001-03-26 |
Family
ID=15309187
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP14217892A Expired - Fee Related JP3149095B2 (ja) | 1992-05-06 | 1992-05-06 | 効果付加装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3149095B2 (ja) |
-
1992
- 1992-05-06 JP JP14217892A patent/JP3149095B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JPH05313662A (ja) | 1993-11-26 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR0164590B1 (ko) | 음원 데이타 발생, 기록 또는 재생장치 | |
JP2835842B2 (ja) | 楽音発生器 | |
JP2679275B2 (ja) | 楽音合成装置 | |
US5283386A (en) | Musical-tone signal generating apparatus and musical-tone controlling apparatus including delay means and automatic reset means | |
JP3149095B2 (ja) | 効果付加装置 | |
KR960025309A (ko) | 의사발음(擬似發音)이 감소된 전자음원 (音源) 장치 | |
JP3149459B2 (ja) | ディストーション回路 | |
JP3136735B2 (ja) | 効果付加装置 | |
JPS6217759B2 (ja) | ||
JP3347338B2 (ja) | 楽音合成装置 | |
JP3136674B2 (ja) | 効果付加装置 | |
JP3252296B2 (ja) | 波形データ出力装置 | |
US5880390A (en) | Reverberation effect imparting apparatus | |
JPH07325581A (ja) | 楽音発生装置 | |
JP3419175B2 (ja) | エンベロープ検出方法 | |
JP3136710B2 (ja) | 効果付加装置 | |
JP2571559B2 (ja) | 波形信号処理方法 | |
JP3134587B2 (ja) | 効果付加装置及び効果付加方法 | |
Tadokoro et al. | A transcription system based on synchronous addition and subtraction processing | |
JP2712197B2 (ja) | 効果付加装置 | |
JPS6325697A (ja) | 電子楽器 | |
JP2998212B2 (ja) | 楽音生成方式 | |
JP2814939B2 (ja) | 波形処理装置 | |
JPH0545800U (ja) | 残響付加装置 | |
JP2617194B2 (ja) | 電子楽器 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090119 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090119 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100119 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110119 Year of fee payment: 10 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110119 Year of fee payment: 10 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120119 Year of fee payment: 11 |
|
LAPS | Cancellation because of no payment of annual fees |