JP3146502B2 - フォトセンサ回路 - Google Patents
フォトセンサ回路Info
- Publication number
- JP3146502B2 JP3146502B2 JP04815791A JP4815791A JP3146502B2 JP 3146502 B2 JP3146502 B2 JP 3146502B2 JP 04815791 A JP04815791 A JP 04815791A JP 4815791 A JP4815791 A JP 4815791A JP 3146502 B2 JP3146502 B2 JP 3146502B2
- Authority
- JP
- Japan
- Prior art keywords
- potential
- output
- circuit
- input
- current
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000003990 capacitor Substances 0.000 claims description 31
- 230000010354 integration Effects 0.000 claims description 25
- 238000006243 chemical reaction Methods 0.000 claims description 21
- 230000008859 change Effects 0.000 claims description 15
- 239000004065 semiconductor Substances 0.000 claims description 11
- 230000005540 biological transmission Effects 0.000 claims description 10
- 230000002441 reversible effect Effects 0.000 claims description 8
- 238000000034 method Methods 0.000 claims description 4
- 230000003071 parasitic effect Effects 0.000 claims description 3
- 238000009434 installation Methods 0.000 claims 1
- 238000005259 measurement Methods 0.000 description 21
- 230000007423 decrease Effects 0.000 description 8
- 238000001514 detection method Methods 0.000 description 8
- 230000035945 sensitivity Effects 0.000 description 8
- 238000010586 diagram Methods 0.000 description 7
- 230000006641 stabilisation Effects 0.000 description 7
- 238000011105 stabilization Methods 0.000 description 7
- 206010034960 Photophobia Diseases 0.000 description 6
- 230000003321 amplification Effects 0.000 description 6
- 208000013469 light sensitivity Diseases 0.000 description 6
- 238000003199 nucleic acid amplification method Methods 0.000 description 6
- 238000007599 discharging Methods 0.000 description 2
- 238000006073 displacement reaction Methods 0.000 description 2
- 230000003287 optical effect Effects 0.000 description 2
- 230000010355 oscillation Effects 0.000 description 2
- 230000000630 rising effect Effects 0.000 description 2
- 239000000758 substrate Substances 0.000 description 2
- 206010034972 Photosensitivity reaction Diseases 0.000 description 1
- 230000009471 action Effects 0.000 description 1
- 239000002131 composite material Substances 0.000 description 1
- 230000001276 controlling effect Effects 0.000 description 1
- 238000005520 cutting process Methods 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 230000003111 delayed effect Effects 0.000 description 1
- 238000005137 deposition process Methods 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 230000036211 photosensitivity Effects 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 238000010992 reflux Methods 0.000 description 1
- 230000001105 regulatory effect Effects 0.000 description 1
- 238000004904 shortening Methods 0.000 description 1
- 230000001629 suppression Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01J—MEASUREMENT OF INTENSITY, VELOCITY, SPECTRAL CONTENT, POLARISATION, PHASE OR PULSE CHARACTERISTICS OF INFRARED, VISIBLE OR ULTRAVIOLET LIGHT; COLORIMETRY; RADIATION PYROMETRY
- G01J1/00—Photometry, e.g. photographic exposure meter
- G01J1/42—Photometry, e.g. photographic exposure meter using electric radiation detectors
- G01J1/44—Electric circuits
- G01J1/46—Electric circuits using a capacitor
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
- H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
- H03K17/687—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors
- H03K17/693—Switching arrangements with several input- or output-terminals, e.g. multiplexers, distributors
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
- H03K17/78—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used using opto-electronic devices, i.e. light-emitting and photoelectric devices electrically- or optically-coupled
- H03K17/785—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used using opto-electronic devices, i.e. light-emitting and photoelectric devices electrically- or optically-coupled controlling field-effect transistor switches
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
- H03K5/22—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral
- H03K5/24—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral the characteristic being amplitude
- H03K5/2472—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral the characteristic being amplitude using field effect transistors
- H03K5/2481—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral the characteristic being amplitude using field effect transistors with at least one differential stage
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
- H03K5/22—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral
- H03K5/24—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral the characteristic being amplitude
- H03K5/2472—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral the characteristic being amplitude using field effect transistors
- H03K5/249—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral the characteristic being amplitude using field effect transistors using clock signals
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/70—SSIS architectures; Circuits associated therewith
- H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
- H04N25/77—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components
- H04N25/772—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components comprising A/D, V/T, V/F, I/T or I/F converters
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- General Physics & Mathematics (AREA)
- Spectroscopy & Molecular Physics (AREA)
- Photometry And Measurement Of Optical Pulse Characteristics (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、カメラのオートフォー
カス用ＩＣ等の光検出部等に用いられるフォトセンサ回
路に関し、特に、フォトダイオードの光電流を電圧変動
に変換し、該変動量から光強度を検出する技術に関す
る。
カス用ＩＣ等の光検出部等に用いられるフォトセンサ回
路に関し、特に、フォトダイオードの光電流を電圧変動
に変換し、該変動量から光強度を検出する技術に関す
る。
【０００２】
【従来の技術】従来のフォトセンサ回路の一例として
は、図１０に示すように、光電流発生手段としてのフォ
トダイオード１の１極を電源電位ＶDDに接続し、その逆
極側を、電位設定手段としてのリセットトランジスタ３
を介して初期設定電位Ｖ0 に接続するとともに電位変動
検知手段たるコンパレータ回路４に入力するように回路
構成を有するものがある。
は、図１０に示すように、光電流発生手段としてのフォ
トダイオード１の１極を電源電位ＶDDに接続し、その逆
極側を、電位設定手段としてのリセットトランジスタ３
を介して初期設定電位Ｖ0 に接続するとともに電位変動
検知手段たるコンパレータ回路４に入力するように回路
構成を有するものがある。
【０００３】このフォトセンサ回路では、まず、リセッ
トトランジスタ３がオン状態にされると、フォトダイオ
ード１の逆極側が初期設定電位Ｖ0 となり、フォトダイ
オード１にはＶDD−Ｖ0 の逆バイアスが印加された状態
となる。次に、図１１に示すように入力信号Ｓ1 をＨレ
ベルからＬレベルに切換え、リセットトランジスタ３を
オフ状態にすると、フォトダイオード１に照射された光
強度に応じて電源電位側からフォトダイオード１の逆極
側に光電流Ｉが流れ、フォトダイオード１の接合容量、
リセットトランジスタ３のドレイン容量、コンパレータ
回路４の入力容量等からなる等価容量２を放電してい
く。この時、コンパレータ回路４の入力電位は、Ｖ＝Ｖ
0 ＋Ｉｔ／Ｃ ・・・（１）に従って上昇していく。こ
こで、Ｃは等価容量２の容量値、ｔはリセットトランジ
スタ３をオフ状態とした時点を基準とする時刻であり、
等価容量２は、光電流を電位に変換する電流電圧変換手
段たる積分容量として作用するものである。そして、上
記（１）式に従って上昇する入力電位が基準電位Ｖref
を越えると、図１１に示すように、コンパレータ回路４
の出力電位は反転する。ここで、リセットトランジスタ
３の入力信号切換時からコンパレータ回路４の出力電位
の反転時点までの時間ｔS は、光電流Ｉに対しｔS ＝
（Ｖref −Ｖ0 ）・Ｃ／Ｉ・・・（２）の関係を有する
ので、この反転時間ｔS を測定することによって光電流
Ｉの大きさ、ひいてはフォトダイオード１に照射された
光強度を検出することができる。
トトランジスタ３がオン状態にされると、フォトダイオ
ード１の逆極側が初期設定電位Ｖ0 となり、フォトダイ
オード１にはＶDD−Ｖ0 の逆バイアスが印加された状態
となる。次に、図１１に示すように入力信号Ｓ1 をＨレ
ベルからＬレベルに切換え、リセットトランジスタ３を
オフ状態にすると、フォトダイオード１に照射された光
強度に応じて電源電位側からフォトダイオード１の逆極
側に光電流Ｉが流れ、フォトダイオード１の接合容量、
リセットトランジスタ３のドレイン容量、コンパレータ
回路４の入力容量等からなる等価容量２を放電してい
く。この時、コンパレータ回路４の入力電位は、Ｖ＝Ｖ
0 ＋Ｉｔ／Ｃ ・・・（１）に従って上昇していく。こ
こで、Ｃは等価容量２の容量値、ｔはリセットトランジ
スタ３をオフ状態とした時点を基準とする時刻であり、
等価容量２は、光電流を電位に変換する電流電圧変換手
段たる積分容量として作用するものである。そして、上
記（１）式に従って上昇する入力電位が基準電位Ｖref
を越えると、図１１に示すように、コンパレータ回路４
の出力電位は反転する。ここで、リセットトランジスタ
３の入力信号切換時からコンパレータ回路４の出力電位
の反転時点までの時間ｔS は、光電流Ｉに対しｔS ＝
（Ｖref −Ｖ0 ）・Ｃ／Ｉ・・・（２）の関係を有する
ので、この反転時間ｔS を測定することによって光電流
Ｉの大きさ、ひいてはフォトダイオード１に照射された
光強度を検出することができる。
【０００４】
【発明が解決しようとする課題】上記従来のフォトセン
サ回路の感度を上げるためには、Ｖref −Ｖ0 の値を
小さくする、等価容量２の容量値Ｃを小さくする、若
しくは、光電流Ｉを大きくする、ことが考えられる。
サ回路の感度を上げるためには、Ｖref −Ｖ0 の値を
小さくする、等価容量２の容量値Ｃを小さくする、若
しくは、光電流Ｉを大きくする、ことが考えられる。
【０００５】しかしながら、これらの方策のうち、の
Ｖref −Ｖ0 の値を小さくする場合には、コンパレータ
回路４のオフセット電圧に起因して、光感度のばらつき
が大きくなり、均一な感度特性を得ることが困難にな
る。また、の等価容量２の容量値Ｃを小さくしようと
しても、容量値Ｃは、フォトダイオード１の接合容量、
リセットトランジスタ３のドレイン容量、コンパレータ
回路４の入力容量の和によって影響を受けるので、特
に、接合容量を小さくしようとすると、容量値のばらつ
きを生むだけでなく、フォトダイオード１のＳ／Ｎ比を
低下させる等の問題点があり、したがって、その最小値
には限界がある。更に、の光電流Ｉを大きくしようと
する場合にも、フォトダイオード１の変換効率の向上に
は限界があり、現状以上の変換効率を求めることは難し
い。このように、従来のフォトセンサ回路の感度を向上
させることは、上記からまでのいずれの方法を採用
したとしても甚だ困難であった。
Ｖref −Ｖ0 の値を小さくする場合には、コンパレータ
回路４のオフセット電圧に起因して、光感度のばらつき
が大きくなり、均一な感度特性を得ることが困難にな
る。また、の等価容量２の容量値Ｃを小さくしようと
しても、容量値Ｃは、フォトダイオード１の接合容量、
リセットトランジスタ３のドレイン容量、コンパレータ
回路４の入力容量の和によって影響を受けるので、特
に、接合容量を小さくしようとすると、容量値のばらつ
きを生むだけでなく、フォトダイオード１のＳ／Ｎ比を
低下させる等の問題点があり、したがって、その最小値
には限界がある。更に、の光電流Ｉを大きくしようと
する場合にも、フォトダイオード１の変換効率の向上に
は限界があり、現状以上の変換効率を求めることは難し
い。このように、従来のフォトセンサ回路の感度を向上
させることは、上記からまでのいずれの方法を採用
したとしても甚だ困難であった。
【０００６】また、上記リセットトランジスタ３のスイ
ッチングノイズ等によって初期設定電位Ｖ0 が変動し、
この結果、反転時間ｔS から求める光強度の精度が低下
するという問題点もあった。
ッチングノイズ等によって初期設定電位Ｖ0 が変動し、
この結果、反転時間ｔS から求める光強度の精度が低下
するという問題点もあった。
【０００７】更に、仮に上記方策によって所定範囲の光
強度に対する光感度の向上が達せられたとしても、該範
囲よりも著しく光強度が大きい場合には（２）式に示す
反転時間ｔS が小さくなって光強度に対する分解能が低
下することから、光強度に対するダイナミックレンジが
制限されることとなる。
強度に対する光感度の向上が達せられたとしても、該範
囲よりも著しく光強度が大きい場合には（２）式に示す
反転時間ｔS が小さくなって光強度に対する分解能が低
下することから、光強度に対するダイナミックレンジが
制限されることとなる。
【０００８】そこで、本発明はこれらの問題点を解決す
るものであり、その課題は、フォトダイオード１の接合
容量が積分容量として作用しない回路構成とすることに
よって、別個に設けられた小容量値に対応するフォトセ
ンサ回路の高感度を達成するとともに、コンパレータ回
路４の入力電位が直接初期設定電位Ｖ0 に依存しないよ
うに別個の初期化手段を設けることによって、高精度の
光強度測定を可能とし、更に、積分容量の値を可変とし
てフォトセンサ回路としての光強度に対するダイナミッ
クレンジを拡大することにある。
るものであり、その課題は、フォトダイオード１の接合
容量が積分容量として作用しない回路構成とすることに
よって、別個に設けられた小容量値に対応するフォトセ
ンサ回路の高感度を達成するとともに、コンパレータ回
路４の入力電位が直接初期設定電位Ｖ0 に依存しないよ
うに別個の初期化手段を設けることによって、高精度の
光強度測定を可能とし、更に、積分容量の値を可変とし
てフォトセンサ回路としての光強度に対するダイナミッ
クレンジを拡大することにある。
【０００９】
【課題を解決するための手段】上記問題点を解決するた
めに、光電流発生手段と、この光電流発生手段の出力電
流を積分して電位に変換する電流電圧変換手段と、電流
電圧変換手段の出力電位の変動量を検知する電位変動検
知手段と、電流電圧変換手段の出力電位を初期化する第
１の電位設定手段とを有し、電流電圧変換手段の出力電
位の変動速度から光電流発生手段に照射された光強度を
検出するフォトセンサ回路において、本発明が講じた手
段は、第１の電位設定手段の初期化動作に伴う上記電流
電圧変換手段の出力電位の初期変動を制限する電位変動
限定手段を備えて成ることを特徴とする。
めに、光電流発生手段と、この光電流発生手段の出力電
流を積分して電位に変換する電流電圧変換手段と、電流
電圧変換手段の出力電位の変動量を検知する電位変動検
知手段と、電流電圧変換手段の出力電位を初期化する第
１の電位設定手段とを有し、電流電圧変換手段の出力電
位の変動速度から光電流発生手段に照射された光強度を
検出するフォトセンサ回路において、本発明が講じた手
段は、第１の電位設定手段の初期化動作に伴う上記電流
電圧変換手段の出力電位の初期変動を制限する電位変動
限定手段を備えて成ることを特徴とする。
【００１０】次に、電流電圧変換手段の出力と電位変動
検知手段の入力との間に挿入された伝達容量と、電位変
動検知手段の入力電位を初期化すべき第２の電位設定手
段とを備えて成ることを特徴とする。
検知手段の入力との間に挿入された伝達容量と、電位変
動検知手段の入力電位を初期化すべき第２の電位設定手
段とを備えて成ることを特徴とする。
【００１１】電流電圧変換手段は、光電流発生手段の出
力を入力として所定の基準電位に対して動作する差動増
幅回路と、この差動増幅回路の入出力間に並列に接続さ
れた積分容量とから構成されており、第１の電位設定手
段は、差動増幅回路の入出力間を断続するスイッチング
手段であることを特徴とする。
力を入力として所定の基準電位に対して動作する差動増
幅回路と、この差動増幅回路の入出力間に並列に接続さ
れた積分容量とから構成されており、第１の電位設定手
段は、差動増幅回路の入出力間を断続するスイッチング
手段であることを特徴とする。
【００１２】電位変動限定手段は、電流電圧変換手段の
入出力間において当該電流電圧変換手段の電流積分動作
の電流電圧変換時に逆バイアス状態となる方向に接続さ
れたダイオードで構成されることを特徴とする。そし
て、スイッチング手段は、第１導電型の半導体領域の表
面側に第２導電型の第１領域及び第２領域が形成され、
該第１領域と第２領域間の前記半導体領域の表面側をチ
ャネル領域とするトランジスタ素子で形成され、積分容
量は、該半導体領域とその表面側に絶縁層を介して形成
された電極層から構成され、ダイオードは、該半導体領
域と該第１領域との間の接合部に形成される寄生容量で
構成されることを特徴とする
入出力間において当該電流電圧変換手段の電流積分動作
の電流電圧変換時に逆バイアス状態となる方向に接続さ
れたダイオードで構成されることを特徴とする。そし
て、スイッチング手段は、第１導電型の半導体領域の表
面側に第２導電型の第１領域及び第２領域が形成され、
該第１領域と第２領域間の前記半導体領域の表面側をチ
ャネル領域とするトランジスタ素子で形成され、積分容
量は、該半導体領域とその表面側に絶縁層を介して形成
された電極層から構成され、ダイオードは、該半導体領
域と該第１領域との間の接合部に形成される寄生容量で
構成されることを特徴とする
【００１３】上記積分容量は、少なくとも１の基準容量
及び断続可能に設置された１又は複数の調整容量の各容
量が相互に並列接続された回路で構成され、上記電流電
圧変換手段の出力電位の変動速度に基づいて再計測する
か否かを判別し、再計測する場合には該変動速度に対応
して上記調整容量を断続すべき制御手段を備えているこ
とを特徴とする。
及び断続可能に設置された１又は複数の調整容量の各容
量が相互に並列接続された回路で構成され、上記電流電
圧変換手段の出力電位の変動速度に基づいて再計測する
か否かを判別し、再計測する場合には該変動速度に対応
して上記調整容量を断続すべき制御手段を備えているこ
とを特徴とする。
【００１４】
【作用】かかる手段によれば、光電流発生手段の１極電
位は差動増幅回路に入力され、同様に入力される所定の
基準電位との差に応じた電位を出力する。ここに、差動
増幅回路の入出力間には容量及びスイッチング手段がそ
れぞれ並列に接続されているので、スイッチング手段が
遮断状態にある場合には差動増幅回路と容量からなる積
分回路が形成される。したがって、光電流発生手段の光
電流に基づく電位変動の積分値が差動増幅回路の出力電
位として得られる。これに対し、スイッチング手段が導
通状態にある場合には差動増幅回路の出力電位は入力電
位と同電位になるので、出力電位は基準電位に設定し直
される。
位は差動増幅回路に入力され、同様に入力される所定の
基準電位との差に応じた電位を出力する。ここに、差動
増幅回路の入出力間には容量及びスイッチング手段がそ
れぞれ並列に接続されているので、スイッチング手段が
遮断状態にある場合には差動増幅回路と容量からなる積
分回路が形成される。したがって、光電流発生手段の光
電流に基づく電位変動の積分値が差動増幅回路の出力電
位として得られる。これに対し、スイッチング手段が導
通状態にある場合には差動増幅回路の出力電位は入力電
位と同電位になるので、出力電位は基準電位に設定し直
される。
【００１５】この回路では、差動増幅回路は常時入力電
位を基準電位と一致させるように動作するので、スイッ
チング手段が遮断状態にあり、積分動作がなされている
状態においても、差動増幅回路の入力電位は常に基準電
位と一致している。したがって、光電流変換素子に印加
されるバイアス電圧を常時一定とすることが可能であ
り、積分動作に伴ってバイアス電圧が常に変動していた
従来のフォトセンサ回路とは異なり、一定状態下におい
て光電流発生手段を動作させることができるので、安定
かつ高精度の光検出を行うことができる。
位を基準電位と一致させるように動作するので、スイッ
チング手段が遮断状態にあり、積分動作がなされている
状態においても、差動増幅回路の入力電位は常に基準電
位と一致している。したがって、光電流変換素子に印加
されるバイアス電圧を常時一定とすることが可能であ
り、積分動作に伴ってバイアス電圧が常に変動していた
従来のフォトセンサ回路とは異なり、一定状態下におい
て光電流発生手段を動作させることができるので、安定
かつ高精度の光検出を行うことができる。
【００１６】また、一定のバイアス電圧が光電流発生手
段に印加されるので、光電流による接合容量の充放電は
行われず、接合容量とは無関係に差動増幅回路に対して
並列に接続された容量によってのみ積分動作がなされ
る。したがって、この容量値を小さく設定することによ
り、光電流に対する差動増幅回路の出力電位の感度を大
きくすることができる。
段に印加されるので、光電流による接合容量の充放電は
行われず、接合容量とは無関係に差動増幅回路に対して
並列に接続された容量によってのみ積分動作がなされ
る。したがって、この容量値を小さく設定することによ
り、光電流に対する差動増幅回路の出力電位の感度を大
きくすることができる。
【００１７】次に、光電流発生手段の光電流に基づいて
変動する電位が伝達容量を介して電位変動検知手段に入
力され、この電位変動検知手段の入力電位を初期化すべ
き電位設定手段が設けられる場合には、電流電圧変換手
段におけるスイッチング手段を遮断して積分動作が開始
した後まで、電位設定手段により電位変動検知手段の入
力電位を初期値に保持しておき、所定時間の経過後に改
めて電位設定を開放して、電位変動検知手段の入力電位
を伝達容量を介して電流電圧変換手段の出力電位に追随
させることによって、電位変動検知手段の入力電位を伝
達容量前段側の電位の値とは無関係に電位設定手段によ
って所定の基準電位に初期設定できる。
変動する電位が伝達容量を介して電位変動検知手段に入
力され、この電位変動検知手段の入力電位を初期化すべ
き電位設定手段が設けられる場合には、電流電圧変換手
段におけるスイッチング手段を遮断して積分動作が開始
した後まで、電位設定手段により電位変動検知手段の入
力電位を初期値に保持しておき、所定時間の経過後に改
めて電位設定を開放して、電位変動検知手段の入力電位
を伝達容量を介して電流電圧変換手段の出力電位に追随
させることによって、電位変動検知手段の入力電位を伝
達容量前段側の電位の値とは無関係に電位設定手段によ
って所定の基準電位に初期設定できる。
【００１８】したがって、積分動作開始時において伝達
容量前段側の電位にスイッチングノイズ等が重畳した場
合でも、積分動作開始時の電位変動は容量を充放電させ
るだけで電位変動検知手段の入力側には伝達されず、電
位設定手段の解除時から電位の伝達が開始されることと
なるので、高精度で安定した光感度を得ることが可能と
なる。
容量前段側の電位にスイッチングノイズ等が重畳した場
合でも、積分動作開始時の電位変動は容量を充放電させ
るだけで電位変動検知手段の入力側には伝達されず、電
位設定手段の解除時から電位の伝達が開始されることと
なるので、高精度で安定した光感度を得ることが可能と
なる。
【００１９】ここで、電流電圧変換手段内に差動増幅回
路を設ける場合には、差動増幅回路にオフセット電圧が
存在する場合でも、電位変動検知手段の入力電位に関し
てはそのオフセット電圧とは無関係に電位設定手段によ
る設定電位がその初期値となるので、光電流の検出値に
オフセットが重畳することによる光感度の低下及び誤差
の発生を防止することができ、また、差動増幅回路のオ
フセット電圧のばらつきに影響されずに光感度の均一性
を確保することができる。
路を設ける場合には、差動増幅回路にオフセット電圧が
存在する場合でも、電位変動検知手段の入力電位に関し
てはそのオフセット電圧とは無関係に電位設定手段によ
る設定電位がその初期値となるので、光電流の検出値に
オフセットが重畳することによる光感度の低下及び誤差
の発生を防止することができ、また、差動増幅回路のオ
フセット電圧のばらつきに影響されずに光感度の均一性
を確保することができる。
【００２０】更に、積分容量を基準容量と調整容量の並
列接続回路で構成し、電流電圧変換手段の出力電位の変
動速度に応じて調整容量を断続すべき制御手段を設置す
る場合には、出力電位の変動速度が適切である場合には
そのまま光強度を算出し、該変動速度が光強度の測定上
不適当である場合、調整容量の断続、或いは回路に接続
された調整容量の数を変更することによって、積分容量
の合成容量値を変化させ、適度な変動速度を以て再計測
を行うことができる。したがって、広範囲の光強度に対
して高精度かつ高分解能の光検出を行って、フォトセン
サ回路としての光強度に対するダイナミックレンジを拡
大することができる。
列接続回路で構成し、電流電圧変換手段の出力電位の変
動速度に応じて調整容量を断続すべき制御手段を設置す
る場合には、出力電位の変動速度が適切である場合には
そのまま光強度を算出し、該変動速度が光強度の測定上
不適当である場合、調整容量の断続、或いは回路に接続
された調整容量の数を変更することによって、積分容量
の合成容量値を変化させ、適度な変動速度を以て再計測
を行うことができる。したがって、広範囲の光強度に対
して高精度かつ高分解能の光検出を行って、フォトセン
サ回路としての光強度に対するダイナミックレンジを拡
大することができる。
【００２１】本発明では、特に、電位変動限定手段を設
けてあるので、第１の電位設定手段の初期化動作に伴い
不可避的に生じるノイズによる電流電圧変換手段の出力
電位の変動量を制限でき、電流電圧変換手段の動作安定
化時間を短縮できるので、光強度計測の誤差やオフセッ
トを低減でき、計測精度の向上を図ることができ、更に
測定毎や光電流発生手段毎の感度ばらつきを低減するこ
とができる。
けてあるので、第１の電位設定手段の初期化動作に伴い
不可避的に生じるノイズによる電流電圧変換手段の出力
電位の変動量を制限でき、電流電圧変換手段の動作安定
化時間を短縮できるので、光強度計測の誤差やオフセッ
トを低減でき、計測精度の向上を図ることができ、更に
測定毎や光電流発生手段毎の感度ばらつきを低減するこ
とができる。
【００２２】
【実施例】次に、図面を参照して本発明によるフォトセ
ンサ回路の実施例を説明する。
ンサ回路の実施例を説明する。
【００２３】（第１実施例）本実施例の回路構成を図１
に示す。この回路では、フォトダイオード１の１極は電
源電位ＶDDに接続されており、その逆極は差動増幅回路
５の非反転入力に導入される。この差動増幅回路５の非
反転入力と出力との間には、それぞれ並列に第１リセッ
トトランジスタ６と積分容量７とが接続されている。差
動増幅回路５の反転入力には基準電位Ｖ0 が入力されて
おり、この基準電位Ｖ0 と入力電位たるフォトダイオー
ド１の逆極電位Ｖ1 が一致するように差動増幅回路５が
動作する。差動増幅回路５の出力電位Ｖ2 は、伝達容量
８を介してコンパレータ回路４の非反転入力に導入さ
れ、基準電位Ｖref との大小を比較した結果を２値信号
の出力電位Ｖout として出力するようになっている。
に示す。この回路では、フォトダイオード１の１極は電
源電位ＶDDに接続されており、その逆極は差動増幅回路
５の非反転入力に導入される。この差動増幅回路５の非
反転入力と出力との間には、それぞれ並列に第１リセッ
トトランジスタ６と積分容量７とが接続されている。差
動増幅回路５の反転入力には基準電位Ｖ0 が入力されて
おり、この基準電位Ｖ0 と入力電位たるフォトダイオー
ド１の逆極電位Ｖ1 が一致するように差動増幅回路５が
動作する。差動増幅回路５の出力電位Ｖ2 は、伝達容量
８を介してコンパレータ回路４の非反転入力に導入さ
れ、基準電位Ｖref との大小を比較した結果を２値信号
の出力電位Ｖout として出力するようになっている。
【００２４】このフォトセンサ回路では、フォトダイオ
ード１に光が照射されると、光電流が電源電位ＶDD側か
ら逆極側に流れ、この電流は差動増幅回路５の入力電位
Ｖ1 を上昇させる。この入力電位Ｖ1 の上昇によって基
準電位Ｖ0 との差が生じ、差動増幅回路５が動作して、
出力電位Ｖ2 として、Ｖ2 ＝Ａ（Ｖ1 −Ｖ0 ）・・・
（３）を出力する。ここで、Ａは差動増幅回路５の増幅
率である。この差動増幅回路５の回路構成の一例を図３
に示す。この回路は公知のものであり、電源電位ＶDDと
接地電位との間に、電流ミラー回路を構成するｐチャネ
ルＭＯＳトランジスタ１０及び１１と、ｎチャネルＭＯ
Ｓトランジスタ１２及び１３とがそれぞれ並列に設置さ
れ、両者が接続された後にｎチャネルＭＯＳトランジス
タ１４が設置されて定電流源となっている。ｎチャネル
ＭＯＳトランジスタ１２及び１３のゲートには、それぞ
れ入力電位Ｖ1 及び基準電位Ｖ0 が入力され、出力電位
Ｖ２ は、ｐチャネルＭＯＳトランジスタ１０とｎチャ
ネルＭＯＳトランジスタ１２との間から取り出される。
ード１に光が照射されると、光電流が電源電位ＶDD側か
ら逆極側に流れ、この電流は差動増幅回路５の入力電位
Ｖ1 を上昇させる。この入力電位Ｖ1 の上昇によって基
準電位Ｖ0 との差が生じ、差動増幅回路５が動作して、
出力電位Ｖ2 として、Ｖ2 ＝Ａ（Ｖ1 −Ｖ0 ）・・・
（３）を出力する。ここで、Ａは差動増幅回路５の増幅
率である。この差動増幅回路５の回路構成の一例を図３
に示す。この回路は公知のものであり、電源電位ＶDDと
接地電位との間に、電流ミラー回路を構成するｐチャネ
ルＭＯＳトランジスタ１０及び１１と、ｎチャネルＭＯ
Ｓトランジスタ１２及び１３とがそれぞれ並列に設置さ
れ、両者が接続された後にｎチャネルＭＯＳトランジス
タ１４が設置されて定電流源となっている。ｎチャネル
ＭＯＳトランジスタ１２及び１３のゲートには、それぞ
れ入力電位Ｖ1 及び基準電位Ｖ0 が入力され、出力電位
Ｖ２ は、ｐチャネルＭＯＳトランジスタ１０とｎチャ
ネルＭＯＳトランジスタ１２との間から取り出される。
【００２５】この出力電位Ｖ２ に関しては、入力信号
Ｓ1 がＨレベルであって、第１リセットトランジスタ６
が導通している場合には、Ｖ2 ＝Ｖ1 ・・・（４）が成
立し、また、入力信号Ｓ1 がＬレベルであって、第１リ
セットトランジスタ６が遮断している場合には、Ｖ2 −
Ｖ1 ＝−１／Ｃ1 ∫Ｉｄｔ・・・（５）が成立する。
Ｓ1 がＨレベルであって、第１リセットトランジスタ６
が導通している場合には、Ｖ2 ＝Ｖ1 ・・・（４）が成
立し、また、入力信号Ｓ1 がＬレベルであって、第１リ
セットトランジスタ６が遮断している場合には、Ｖ2 −
Ｖ1 ＝−１／Ｃ1 ∫Ｉｄｔ・・・（５）が成立する。
【００２６】ここで、第１リセットトランジスタ６を導
通状態から遮断状態に切換えた時点（ｔ＝０）において
は、Ｖ1 （ｔ＝０）＝Ｖ0 ／（１−１／Ａ）・・・
（６）となり、この（６）式で増幅率ＡがＡ＞＞１であ
る場合には、Ｖ1 （ｔ＝０）＝Ｖ0 となる。
通状態から遮断状態に切換えた時点（ｔ＝０）において
は、Ｖ1 （ｔ＝０）＝Ｖ0 ／（１−１／Ａ）・・・
（６）となり、この（６）式で増幅率ＡがＡ＞＞１であ
る場合には、Ｖ1 （ｔ＝０）＝Ｖ0 となる。
【００２７】ところで、光電流Ｉを一定であると考える
と（５）式は、Ｖ2−Ｖ1 ＝−Ｉｔ／Ｃ1 ・・・（７）
となり、（３）式及び（７）式によれば、Ｖ2 ＝（Ｖ0
−Ｉｔ／Ｃ1 ）／（１−１／Ａ）・・・（８）、Ｖ1 ＝
Ｖ0 ＋（Ｖ0 −Ｉｔ／Ｃ1 ）／（Ａ−１）・・・（９）
が成立する。なお、この（９）式でｔ＝０とすれば、
（６）式となる。これらの（８）及び（９）式でＡ＞＞
１とすれば、それぞれ、Ｖ2 ＝Ｖ0 −Ｉｔ／Ｃ1 ・・・
（１０）、Ｖ1 ＝Ｖ0 ・・・（１１）となる。
と（５）式は、Ｖ2−Ｖ1 ＝−Ｉｔ／Ｃ1 ・・・（７）
となり、（３）式及び（７）式によれば、Ｖ2 ＝（Ｖ0
−Ｉｔ／Ｃ1 ）／（１−１／Ａ）・・・（８）、Ｖ1 ＝
Ｖ0 ＋（Ｖ0 −Ｉｔ／Ｃ1 ）／（Ａ−１）・・・（９）
が成立する。なお、この（９）式でｔ＝０とすれば、
（６）式となる。これらの（８）及び（９）式でＡ＞＞
１とすれば、それぞれ、Ｖ2 ＝Ｖ0 −Ｉｔ／Ｃ1 ・・・
（１０）、Ｖ1 ＝Ｖ0 ・・・（１１）となる。
【００２８】上記の（１１）式からわかるように、増幅
率Ａの大きい差動増幅回路５を用いると、フォトダイオ
ード１の逆極電位Ｖ1 は常時Ｖ0となるので、フォトダ
イオード１のバイアス電圧は常にＶDD−Ｖ0 で一定とな
る。この結果、フォトダイオード１の光電流に基づく接
合容量への充放電は積分動作中においても発生せず、上
記積分動作からフォトダイオード１の接合容量の存在を
考慮に入れる必要がなくなる。従って、積分容量８の容
量値Ｃ1 を従来よりも大幅に小さくすることによって、
出力電位の変動を大きくすることが可能であり、これに
よって光感度を向上させることができる。また、このよ
うに常に一定の逆バイアス電圧が印加されていることか
ら、フォトダイオード１の動作が安定し、光強度を精度
良く光電流に反映させることができる。
率Ａの大きい差動増幅回路５を用いると、フォトダイオ
ード１の逆極電位Ｖ1 は常時Ｖ0となるので、フォトダ
イオード１のバイアス電圧は常にＶDD−Ｖ0 で一定とな
る。この結果、フォトダイオード１の光電流に基づく接
合容量への充放電は積分動作中においても発生せず、上
記積分動作からフォトダイオード１の接合容量の存在を
考慮に入れる必要がなくなる。従って、積分容量８の容
量値Ｃ1 を従来よりも大幅に小さくすることによって、
出力電位の変動を大きくすることが可能であり、これに
よって光感度を向上させることができる。また、このよ
うに常に一定の逆バイアス電圧が印加されていることか
ら、フォトダイオード１の動作が安定し、光強度を精度
良く光電流に反映させることができる。
【００２９】つぎに、本実施例のフォトセンサ回路の動
作状態を図２に示すタイミングチャートに基づいて説明
する。まず、入力信号Ｓ1 をＨレベルとして第１リセッ
トトランジスタ６を導通させ、入力電位Ｖ1 及び出力電
位Ｖ2 を初期設定電位Ｖ0 に設定する。次に、入力信号
Ｓ1 をＬレベルとして第１リセットトランジスタ６を遮
断すると、フォトダイオード１の光電流Ｉに基づいて差
動増幅回路５の入力電位Ｖ1 は（９）式に示すように変
化する。但し、この変化は、増幅率Ａの値が充分に大き
いので、ほとんど初期設定電位Ｖ0 からずれることはな
い。この入力電位Ｖ1 の変化に基づいて、差動増幅回路
５の出力電位Ｖ2 は（８）式に示すように変化し、時間
とともに電位が低下していく。
作状態を図２に示すタイミングチャートに基づいて説明
する。まず、入力信号Ｓ1 をＨレベルとして第１リセッ
トトランジスタ６を導通させ、入力電位Ｖ1 及び出力電
位Ｖ2 を初期設定電位Ｖ0 に設定する。次に、入力信号
Ｓ1 をＬレベルとして第１リセットトランジスタ６を遮
断すると、フォトダイオード１の光電流Ｉに基づいて差
動増幅回路５の入力電位Ｖ1 は（９）式に示すように変
化する。但し、この変化は、増幅率Ａの値が充分に大き
いので、ほとんど初期設定電位Ｖ0 からずれることはな
い。この入力電位Ｖ1 の変化に基づいて、差動増幅回路
５の出力電位Ｖ2 は（８）式に示すように変化し、時間
とともに電位が低下していく。
【００３０】この時点では入力信号Ｓ2 がＨレベルとな
っているので第２リセットトランジスタ９は導通してお
り、コンパレータ回路４の入力電位Ｖ3 は、初期設定電
位Ｖ0 に維持されている。第１リセットトランジスタ６
の遮断時から所定時間経過後に入力信号Ｓ2 がＬレベル
に移行すると、第２リセットトランジスタ９は遮断さ
れ、差動増幅回路５の出力電位Ｖ2 の変化に追従するよ
うに、コンパレータ回路４の入力電位Ｖ3 も低下してい
く。この入力電位Ｖ3 の変化は、Ｖ3 ＝Ｖ0 −Ｉｔ／Ｃ
1 ・・・（１２）という形で変化する。ここに、第２リ
セットトランジスタ９の遮断時以前における出力電位Ｖ
2 の変化は、コンパレータ回路４の入力電位Ｖ3 を導通
状態の第２リセットトランジスタ９を介して初期設定電
位Ｖ0 に維持したまま、伝達容量８を充電させるだけで
あって、コンパレータ回路４には伝達されない。したが
って、第１リセットトランジスタ６の遮断時におけるス
イッチングノイズの出力電位Ｖ2 への影響をコンパレー
タ回路４の入力電位Ｖ3 に伝えることなく、精度良く光
強度を検出することができる。また、この入力電位Ｖ3
は、差動増幅回路５にオフセット電圧が存在する場合で
もオフセット電圧の値に影響されることがないので、フ
ォトセンサ回路内に設置している差動増幅回路５のオフ
セット電圧にばらつきがあっても光感度には全く反映せ
ず、フォトセンサ回路間の光感度の均一性を容易に確保
することができる。
っているので第２リセットトランジスタ９は導通してお
り、コンパレータ回路４の入力電位Ｖ3 は、初期設定電
位Ｖ0 に維持されている。第１リセットトランジスタ６
の遮断時から所定時間経過後に入力信号Ｓ2 がＬレベル
に移行すると、第２リセットトランジスタ９は遮断さ
れ、差動増幅回路５の出力電位Ｖ2 の変化に追従するよ
うに、コンパレータ回路４の入力電位Ｖ3 も低下してい
く。この入力電位Ｖ3 の変化は、Ｖ3 ＝Ｖ0 −Ｉｔ／Ｃ
1 ・・・（１２）という形で変化する。ここに、第２リ
セットトランジスタ９の遮断時以前における出力電位Ｖ
2 の変化は、コンパレータ回路４の入力電位Ｖ3 を導通
状態の第２リセットトランジスタ９を介して初期設定電
位Ｖ0 に維持したまま、伝達容量８を充電させるだけで
あって、コンパレータ回路４には伝達されない。したが
って、第１リセットトランジスタ６の遮断時におけるス
イッチングノイズの出力電位Ｖ2 への影響をコンパレー
タ回路４の入力電位Ｖ3 に伝えることなく、精度良く光
強度を検出することができる。また、この入力電位Ｖ3
は、差動増幅回路５にオフセット電圧が存在する場合で
もオフセット電圧の値に影響されることがないので、フ
ォトセンサ回路内に設置している差動増幅回路５のオフ
セット電圧にばらつきがあっても光感度には全く反映せ
ず、フォトセンサ回路間の光感度の均一性を容易に確保
することができる。
【００３１】この入力電位Ｖ3 が低下して所定の基準電
位Ｖref に達すると、コンパレータ回路４の出力電位Ｖ
out はＬレベルからＨレベルへと反転し、第２リセット
トランジスタ９の遮断時から反転時までの時間は、ｔS
＝（Ｖ0 −Ｖref ）Ｃ1 ／Ｉ・・・（１３）となるの
で、このｔS を測定することによって、光強度を算出す
ることができる。
位Ｖref に達すると、コンパレータ回路４の出力電位Ｖ
out はＬレベルからＨレベルへと反転し、第２リセット
トランジスタ９の遮断時から反転時までの時間は、ｔS
＝（Ｖ0 −Ｖref ）Ｃ1 ／Ｉ・・・（１３）となるの
で、このｔS を測定することによって、光強度を算出す
ることができる。
【００３２】このフォトセンサ回路においては、差動増
幅回路５の反転入力に導入される基準電位とコンパレー
タ回路４に導入される基準電位とを共にＶ0として一致
させているが、これらの電位は相互に異なっていてもよ
い。
幅回路５の反転入力に導入される基準電位とコンパレー
タ回路４に導入される基準電位とを共にＶ0として一致
させているが、これらの電位は相互に異なっていてもよ
い。
【００３３】（第２実施例）次に、図４及び図５を参照
して本発明による第２実施例を説明する。この実施例で
は、図４に示すように、第１実施例の積分容量Ｃ1 の代
わりに、Ｃa の容量値をもつ基準容量７ａと、Ｃb の容
量値をもつ調整容量７ｂ及び調整ＭＯＳスイッチ１０
ｂ、Ｃc の容量値をもつ調整容量７ｃ及び調整ＭＯＳス
イッチ１０ｃとの並列接続回路を設置している。ここ
で、調整容量と調整ＭＯＳスイッチとの直列接続部は、
任意の数を並列に接続することができる。この実施例で
は、各容量値の関係は、Ｃa ＜Ｃb ＜Ｃc ・・・に設定
されており、ゲート電位Ｒ1 ，Ｒ2 ・・・を変えること
により各調整ＭＯＳスイッチ１０ａ，１０ｂ・・・を断
続し、積分容量の合成容量値を基準容量Ｃa 以上の複数
の値に変更することができる。したがって、フォトダイ
オード１に照射される光強度に応じてコンパレータ回路
４の出力信号Ｓの反転時間が適度に大きく（或いは、適
度に小さく）なるように設定することが可能であるか
ら、光強度に対する分解能の低下に基づく測定精度の低
下を防止することができる。
して本発明による第２実施例を説明する。この実施例で
は、図４に示すように、第１実施例の積分容量Ｃ1 の代
わりに、Ｃa の容量値をもつ基準容量７ａと、Ｃb の容
量値をもつ調整容量７ｂ及び調整ＭＯＳスイッチ１０
ｂ、Ｃc の容量値をもつ調整容量７ｃ及び調整ＭＯＳス
イッチ１０ｃとの並列接続回路を設置している。ここ
で、調整容量と調整ＭＯＳスイッチとの直列接続部は、
任意の数を並列に接続することができる。この実施例で
は、各容量値の関係は、Ｃa ＜Ｃb ＜Ｃc ・・・に設定
されており、ゲート電位Ｒ1 ，Ｒ2 ・・・を変えること
により各調整ＭＯＳスイッチ１０ａ，１０ｂ・・・を断
続し、積分容量の合成容量値を基準容量Ｃa 以上の複数
の値に変更することができる。したがって、フォトダイ
オード１に照射される光強度に応じてコンパレータ回路
４の出力信号Ｓの反転時間が適度に大きく（或いは、適
度に小さく）なるように設定することが可能であるか
ら、光強度に対する分解能の低下に基づく測定精度の低
下を防止することができる。
【００３４】この各調整ＭＯＳスイッチ１０ａ，１０ｂ
・・・の制御回路の一例を図５に示す。この制御回路
は、図４に示すコンパレータ４の出力信号Ｓを入力して
その反転時間に応じた信号を各調整ＭＯＳスイッチのゲ
ート電位Ｒ1 ，Ｒ2 ・・・としてフィードバック制御す
るものであり、図４のフォトセンサ回路を複数設置した
オートフォーカス用センサアレイ中の何れかのフォトダ
イオード１に高輝度被写体から所定強度以上の光が照射
されて、図４の出力Ｓの反転時間が所定時間以下に短縮
された場合には、調整ＭＯＳスイッチのゲート電位
Ｒ1 ，Ｒ2 ・・・を制御して合成容量値を変更した上
で、再び計測を開始するようになっている。 この制御
回路では、カウンタ回路２０が基準クロック信号φをカ
ウントし、このカウント値を示すバイナリコードＱ1 ，
Ｑ2 ，・・・，Ｑn3，Ｑn2，Ｑn1を出力する。また、こ
のバイナリコードＱ1 ，Ｑ2 ，・・・，Ｑn3，Ｑn2，Ｑ
n1をセット入力とし、システムリセット信号ＲS をリセ
ット入力とする複数のＲＳフリップフロップが設置され
ており、図中にはＱn1を入力するＲＳフリップフロップ
２２１、Ｑn2を入力するＲＳフリップフロップ２２２及
びＱn3を入力するＲＳフリップフロップ２２３を示す。
システムリセット信号ＲS は測定開始時のみ所定時間Ｈ
レベルとなり、以後はＬレベルを保つ。各ＲＳフリップ
フロップ２２１，２２２，２２３の反転出力は、同様に
システムリセット信号ＲS の入力されたＤフリップフロ
ップ２４１，２４２，２４３・・・にそれぞれ入力され
る。
・・・の制御回路の一例を図５に示す。この制御回路
は、図４に示すコンパレータ４の出力信号Ｓを入力して
その反転時間に応じた信号を各調整ＭＯＳスイッチのゲ
ート電位Ｒ1 ，Ｒ2 ・・・としてフィードバック制御す
るものであり、図４のフォトセンサ回路を複数設置した
オートフォーカス用センサアレイ中の何れかのフォトダ
イオード１に高輝度被写体から所定強度以上の光が照射
されて、図４の出力Ｓの反転時間が所定時間以下に短縮
された場合には、調整ＭＯＳスイッチのゲート電位
Ｒ1 ，Ｒ2 ・・・を制御して合成容量値を変更した上
で、再び計測を開始するようになっている。 この制御
回路では、カウンタ回路２０が基準クロック信号φをカ
ウントし、このカウント値を示すバイナリコードＱ1 ，
Ｑ2 ，・・・，Ｑn3，Ｑn2，Ｑn1を出力する。また、こ
のバイナリコードＱ1 ，Ｑ2 ，・・・，Ｑn3，Ｑn2，Ｑ
n1をセット入力とし、システムリセット信号ＲS をリセ
ット入力とする複数のＲＳフリップフロップが設置され
ており、図中にはＱn1を入力するＲＳフリップフロップ
２２１、Ｑn2を入力するＲＳフリップフロップ２２２及
びＱn3を入力するＲＳフリップフロップ２２３を示す。
システムリセット信号ＲS は測定開始時のみ所定時間Ｈ
レベルとなり、以後はＬレベルを保つ。各ＲＳフリップ
フロップ２２１，２２２，２２３の反転出力は、同様に
システムリセット信号ＲS の入力されたＤフリップフロ
ップ２４１，２４２，２４３・・・にそれぞれ入力され
る。
【００３５】一方、センサアレイの複数のコンパレータ
回路４から得られる出力信号Ｓ1 ，Ｓ2 ，・・・Ｓk は
ＯＲ回路３０に入力されており、このＯＲ回路３０の出
力は、システムリセット信号ＲS の入力されたＲＳフリ
ップフロップ２６の反転出力及びＲＳフリップフロップ
２２１の反転出力とともに、ＡＮＤ回路３２に入力され
る。このＡＮＤ回路３２の出力は、この出力の立ち上が
り時に所定時間Ｈレベルの信号を出力するワンショット
回路３４に導入され、このワンショット回路３４の出力
はＤフリップフロップ２４１，２４２，２４３・・・の
クロック入力及びＲＳフリップフロップ２６のセット入
力となるとともに、ＯＲ回路２８に入力されている。
回路４から得られる出力信号Ｓ1 ，Ｓ2 ，・・・Ｓk は
ＯＲ回路３０に入力されており、このＯＲ回路３０の出
力は、システムリセット信号ＲS の入力されたＲＳフリ
ップフロップ２６の反転出力及びＲＳフリップフロップ
２２１の反転出力とともに、ＡＮＤ回路３２に入力され
る。このＡＮＤ回路３２の出力は、この出力の立ち上が
り時に所定時間Ｈレベルの信号を出力するワンショット
回路３４に導入され、このワンショット回路３４の出力
はＤフリップフロップ２４１，２４２，２４３・・・の
クロック入力及びＲＳフリップフロップ２６のセット入
力となるとともに、ＯＲ回路２８に入力されている。
【００３６】この回路は、先ず、システムリセット信号
ＲS の初期パルスの入来によって、カウンタ回路２０、
ＲＳフリップフロップ２２１，２２２，２２３・・・、
Ｄフリップフロップ２４１，２４２，２４３・・・、及
びＲＳフリップフロップ２６がそれぞれリセット状態に
され、同時にシステムリセット信号ＲS の入力されてい
るＯＲ回路２８からもパルスが制御信号Ｒ0 として出力
されて、第１リセットトランジスタ６を所定時間閉成
し、図４に示す各回路を初期化する。ここで、Ｄフリッ
プフロップ２４１，２４２，２４３・・・の出力する制
御信号Ｒ1 ，Ｒ2 ，Ｒ3 ・・・はリセットされているの
でそれぞれＬレベルに維持されており、調整ＭＯＳスイ
ッチ１０ｂ，１０ｃが開成されて基準容量７ａのみが積
分容量として動作する。
ＲS の初期パルスの入来によって、カウンタ回路２０、
ＲＳフリップフロップ２２１，２２２，２２３・・・、
Ｄフリップフロップ２４１，２４２，２４３・・・、及
びＲＳフリップフロップ２６がそれぞれリセット状態に
され、同時にシステムリセット信号ＲS の入力されてい
るＯＲ回路２８からもパルスが制御信号Ｒ0 として出力
されて、第１リセットトランジスタ６を所定時間閉成
し、図４に示す各回路を初期化する。ここで、Ｄフリッ
プフロップ２４１，２４２，２４３・・・の出力する制
御信号Ｒ1 ，Ｒ2 ，Ｒ3 ・・・はリセットされているの
でそれぞれＬレベルに維持されており、調整ＭＯＳスイ
ッチ１０ｂ，１０ｃが開成されて基準容量７ａのみが積
分容量として動作する。
【００３７】こうしてフォトダイオード１の光電流の積
分動作が開始し、第１実施例と同様に光強度に応じた所
定時間経過後にコンパレータ回路４からの出力信号
Ｓ1 ，Ｓ2 ，・・・Ｓk が反転する。この場合、フォト
センサアレイの出力信号のうちＳi （ｉは１〜ｋのうち
の一つ）が最初に反転したとすると、この時点でＯＲ回
路３０の出力が反転してＡＮＤ回路３２に導入される。
このＡＮＤ回路３２には、ＯＲ回路３０の出力信号の他
に、ＲＳフリップフロップ２６の反転出力と、シフトレ
ジスタのＲＳフリップフロップ２２１の反転出力とが導
入されており、初期状態ではこれら双方ともＨレベルに
設定されているので、上記ＯＲ回路３０の出力信号の反
転によってＡＮＤ回路３２の出力信号はＬレベルからＨ
レベルへと立ち上がり、これに従って次段のワンショッ
ト回路３４が一定幅のパルス信号を出力する。これがＤ
フリップフロップ２４１，２４２，２４３・・・に入力
されて、この入力時におけるＲＳフリップフロップ２２
１，２２２，２２３・・・の反転出力が読み込まれ、そ
の値を制御信号Ｒ1 ，Ｒ2 ，Ｒ3 として出力する。加え
て、そのワンショット回路３４の出力信号は、ＯＲ回路
２８からもパルスを制御信号Ｒ0 として出力させ、光電
流の積分回路を初期化させる。
分動作が開始し、第１実施例と同様に光強度に応じた所
定時間経過後にコンパレータ回路４からの出力信号
Ｓ1 ，Ｓ2 ，・・・Ｓk が反転する。この場合、フォト
センサアレイの出力信号のうちＳi （ｉは１〜ｋのうち
の一つ）が最初に反転したとすると、この時点でＯＲ回
路３０の出力が反転してＡＮＤ回路３２に導入される。
このＡＮＤ回路３２には、ＯＲ回路３０の出力信号の他
に、ＲＳフリップフロップ２６の反転出力と、シフトレ
ジスタのＲＳフリップフロップ２２１の反転出力とが導
入されており、初期状態ではこれら双方ともＨレベルに
設定されているので、上記ＯＲ回路３０の出力信号の反
転によってＡＮＤ回路３２の出力信号はＬレベルからＨ
レベルへと立ち上がり、これに従って次段のワンショッ
ト回路３４が一定幅のパルス信号を出力する。これがＤ
フリップフロップ２４１，２４２，２４３・・・に入力
されて、この入力時におけるＲＳフリップフロップ２２
１，２２２，２２３・・・の反転出力が読み込まれ、そ
の値を制御信号Ｒ1 ，Ｒ2 ，Ｒ3 として出力する。加え
て、そのワンショット回路３４の出力信号は、ＯＲ回路
２８からもパルスを制御信号Ｒ0 として出力させ、光電
流の積分回路を初期化させる。
【００３８】ここで、最初に反転した出力信号Ｓi の反
転時間が遅く、その時には既にカウンタ回路のＱn1まで
がＨレベルとなっている場合には、ＲＳフリップフロッ
プ２２１の反転出力はＬレベルとなっており、この信号
がＡＮＤ回路３２にも導入されていることから、出力信
号Ｓi の反転が生じてもＡＮＤ回路３２の出力信号は反
転しないので、制御信号Ｒ1 ，Ｒ2 ，Ｒ3 及び制御信号
Ｒ0 の変化は起こらず、積分回路は初期化されずにフォ
トセンサ回路としての動作はそのまま終了することとな
る。
転時間が遅く、その時には既にカウンタ回路のＱn1まで
がＨレベルとなっている場合には、ＲＳフリップフロッ
プ２２１の反転出力はＬレベルとなっており、この信号
がＡＮＤ回路３２にも導入されていることから、出力信
号Ｓi の反転が生じてもＡＮＤ回路３２の出力信号は反
転しないので、制御信号Ｒ1 ，Ｒ2 ，Ｒ3 及び制御信号
Ｒ0 の変化は起こらず、積分回路は初期化されずにフォ
トセンサ回路としての動作はそのまま終了することとな
る。
【００３９】上記ワンショット回路３４の出力信号は、
ＲＳフリップフロップ２６のセット入力にも導入されて
いることから、ＲＳフリップフロップ２６の反転出力を
Ｌレベルに切り換えるので、以後、再びシステムリセッ
ト信号ＲS がＨレベルにならない限り、Ｓi 以外の他の
出力信号が反転してもＯＲ回路３０の出力に基づくＡＮ
Ｄ回路３２の出力信号の立ち上がりは発生せず、ワンシ
ョット回路３４は起動しない。即ち、システムリセット
信号ＲSの入力以後で最初に反転する出力信号のみに基
づいてフィードバック制御が行われる。
ＲＳフリップフロップ２６のセット入力にも導入されて
いることから、ＲＳフリップフロップ２６の反転出力を
Ｌレベルに切り換えるので、以後、再びシステムリセッ
ト信号ＲS がＨレベルにならない限り、Ｓi 以外の他の
出力信号が反転してもＯＲ回路３０の出力に基づくＡＮ
Ｄ回路３２の出力信号の立ち上がりは発生せず、ワンシ
ョット回路３４は起動しない。即ち、システムリセット
信号ＲSの入力以後で最初に反転する出力信号のみに基
づいてフィードバック制御が行われる。
【００４０】出力信号Ｓi の反転信号がカウンタ回路の
出力Ｑn1までＨレベルとなる以前に入力されて制御信号
Ｒ0 が測定を再開させる場合には、制御信号Ｒ1 ，
Ｒ2 ，Ｒ3 ，・・・のうち、出力信号Ｓi の反転時間に
応じた数の制御信号がＨレベルとなって各調整ＭＯＳス
イッチ１０ａ，１０ｂ・・・のゲートに送出される。例
えば、出力信号Ｓi の反転時間が早い場合には、カウン
タ回路２０におけるバイナリコードの値は小さいので、
その時点でラッチされた制御信号Ｒ1 ，Ｒ2 ，Ｒ3 ，・
・・は、例えば、Ｌ，Ｈ，Ｈ，Ｈ，・・・となって、制
御信号Ｒ1 がゲート入力される調整ＭＯＳスイッチ１０
ｂ以外はすべて導通し、調整容量７ｂ以外の調整容量７
ｃ，・・・が基準容量７ａに加算され、それらの合成容
量値を増加させる。したがって、再度の測定ではこの積
分容量値の増加に起因して出力信号Ｓi の反転時間が延
長される。これに対して、出力信号Ｓi の反転時間がよ
り大きい場合には、ラッチ時点が遅くなるので、制御信
号Ｒ1 ，Ｒ2 ，Ｒ3 ，・・・は、例えば、Ｌ，Ｌ，Ｌ，
Ｈ，・・・となる。したがって、制御ＭＯＳスイッチ１
０ｂ，１０ｃ，１０ｄまでが遮断状態となるから、再度
の測定は上記の場合よりも積分容量値の増加量が少な
く、これに応じてその反転時間の延長も僅かとなる。
出力Ｑn1までＨレベルとなる以前に入力されて制御信号
Ｒ0 が測定を再開させる場合には、制御信号Ｒ1 ，
Ｒ2 ，Ｒ3 ，・・・のうち、出力信号Ｓi の反転時間に
応じた数の制御信号がＨレベルとなって各調整ＭＯＳス
イッチ１０ａ，１０ｂ・・・のゲートに送出される。例
えば、出力信号Ｓi の反転時間が早い場合には、カウン
タ回路２０におけるバイナリコードの値は小さいので、
その時点でラッチされた制御信号Ｒ1 ，Ｒ2 ，Ｒ3 ，・
・・は、例えば、Ｌ，Ｈ，Ｈ，Ｈ，・・・となって、制
御信号Ｒ1 がゲート入力される調整ＭＯＳスイッチ１０
ｂ以外はすべて導通し、調整容量７ｂ以外の調整容量７
ｃ，・・・が基準容量７ａに加算され、それらの合成容
量値を増加させる。したがって、再度の測定ではこの積
分容量値の増加に起因して出力信号Ｓi の反転時間が延
長される。これに対して、出力信号Ｓi の反転時間がよ
り大きい場合には、ラッチ時点が遅くなるので、制御信
号Ｒ1 ，Ｒ2 ，Ｒ3 ，・・・は、例えば、Ｌ，Ｌ，Ｌ，
Ｈ，・・・となる。したがって、制御ＭＯＳスイッチ１
０ｂ，１０ｃ，１０ｄまでが遮断状態となるから、再度
の測定は上記の場合よりも積分容量値の増加量が少な
く、これに応じてその反転時間の延長も僅かとなる。
【００４１】このようにして、図５に示す制御回路を設
置することによって、通常の光強度に対しては基準容量
７ａのみで光電流の積分動作が行われ、一方、出力信号
Ｓi の反転時間が短く測定上の分解能の不足を来す程に
光強度が大きい場合には、再度フォトセンサ回路がリセ
ットされ、その光強度に応じた合成容量値を以て光電流
の積分動作が繰り返される。
置することによって、通常の光強度に対しては基準容量
７ａのみで光電流の積分動作が行われ、一方、出力信号
Ｓi の反転時間が短く測定上の分解能の不足を来す程に
光強度が大きい場合には、再度フォトセンサ回路がリセ
ットされ、その光強度に応じた合成容量値を以て光電流
の積分動作が繰り返される。
【００４２】これらの場合において、光電流の積分動作
に基づいて得られるセンサアレイの出力信号Ｓ1 ，
Ｓ2 ，・・・Ｓk は、図５に示したＯＲ回路３０に入力
されると同時に、図６に示すように、それぞれラッチ回
路４２1 ，４２2 ，・・・，４２k にストローブ信号と
しても入力されている。一方、そのＯＲ回路３０の出力
及びクロック信号φs を入力とするＡＮＤ回路４４の出
力信号がカウンタ４３のクロック入力となっており、こ
のカウンタ４３のカウント値がそれぞれラッチ回路４２
1 ，４２2 ，・・・，４２k に入力されている。ここ
で、最初に出力信号Ｓi が反転すると、ＯＲ回路３０の
出力も反転するので、以後、ＡＮＤ回路４４からクロッ
ク信号φs が出力される。このクロック信号φs を制御
信号Ｒ0 によってリセット状態にあったカウンタ４３が
計測し、ラッチ回路４２1 ，４２2 ，・・・，４２k に
送出する。出力信号Ｓi が入力されているラッチ回路４
２i は、リセット状態のカウンタ４３の出力をラッチす
るので、出力信号Ｔi はゼロとなる一方、他のラッチ回
路４２1 ，４２2 ，・・・，４２k は入力する出力信号
Ｓ1 ，Ｓ2 ，・・・，Ｓk の反転時にそれぞれカウンタ
４３の出力をラッチすることとなり、この結果、最初に
反転した出力信号Ｓi を基準としてその他の出力信号Ｓ
1 ，Ｓ2 ，・・・，Ｓk の反転時間が量子化されること
になる。因みにＡＮＤ回路４４を介することなく、カウ
ント回路４３を制御信号Ｒ0 の入来時点から動作させる
ことも可能であるが、本実施例は、最初の反転時間を基
準として量子化することによって、センサアレイとして
の光強度に対するダイナミックレンジの拡大を図ってい
る。なお、このセンサアレイをオートフォーカス用の光
検出部として用いる場合には、上記各出力信号Ｓ1 ，Ｓ
2 ，・・・，Ｓk の量子化された反転時間を計測するこ
とによって、センサアレイ上に形成された被写体の２つ
の像間の位置ずれを測定することができ、この位置ずれ
から被写体まで距離が算出される。
に基づいて得られるセンサアレイの出力信号Ｓ1 ，
Ｓ2 ，・・・Ｓk は、図５に示したＯＲ回路３０に入力
されると同時に、図６に示すように、それぞれラッチ回
路４２1 ，４２2 ，・・・，４２k にストローブ信号と
しても入力されている。一方、そのＯＲ回路３０の出力
及びクロック信号φs を入力とするＡＮＤ回路４４の出
力信号がカウンタ４３のクロック入力となっており、こ
のカウンタ４３のカウント値がそれぞれラッチ回路４２
1 ，４２2 ，・・・，４２k に入力されている。ここ
で、最初に出力信号Ｓi が反転すると、ＯＲ回路３０の
出力も反転するので、以後、ＡＮＤ回路４４からクロッ
ク信号φs が出力される。このクロック信号φs を制御
信号Ｒ0 によってリセット状態にあったカウンタ４３が
計測し、ラッチ回路４２1 ，４２2 ，・・・，４２k に
送出する。出力信号Ｓi が入力されているラッチ回路４
２i は、リセット状態のカウンタ４３の出力をラッチす
るので、出力信号Ｔi はゼロとなる一方、他のラッチ回
路４２1 ，４２2 ，・・・，４２k は入力する出力信号
Ｓ1 ，Ｓ2 ，・・・，Ｓk の反転時にそれぞれカウンタ
４３の出力をラッチすることとなり、この結果、最初に
反転した出力信号Ｓi を基準としてその他の出力信号Ｓ
1 ，Ｓ2 ，・・・，Ｓk の反転時間が量子化されること
になる。因みにＡＮＤ回路４４を介することなく、カウ
ント回路４３を制御信号Ｒ0 の入来時点から動作させる
ことも可能であるが、本実施例は、最初の反転時間を基
準として量子化することによって、センサアレイとして
の光強度に対するダイナミックレンジの拡大を図ってい
る。なお、このセンサアレイをオートフォーカス用の光
検出部として用いる場合には、上記各出力信号Ｓ1 ，Ｓ
2 ，・・・，Ｓk の量子化された反転時間を計測するこ
とによって、センサアレイ上に形成された被写体の２つ
の像間の位置ずれを測定することができ、この位置ずれ
から被写体まで距離が算出される。
【００４３】このように、本実施例では、センサアレイ
の出力信号のうち最短の反転時間に基づいて光強度の判
別を行い、通常の光強度に対しては基準容量７ａを以て
センサアレイ中の各光電流の積分を行い、光強度が大き
い場合には積分容量値をその光強度に応じて増大させて
再度測定をするようにしたので、常に所定時間以上の反
転時間で光検出を行うことができることから、広範囲の
光強度に対して自動的に検出精度を維持することがで
き、単独のフォトセンサ回路としてもセンサアレイ全体
としても、その光強度に対するダイナミックレンジを拡
大することができる。
の出力信号のうち最短の反転時間に基づいて光強度の判
別を行い、通常の光強度に対しては基準容量７ａを以て
センサアレイ中の各光電流の積分を行い、光強度が大き
い場合には積分容量値をその光強度に応じて増大させて
再度測定をするようにしたので、常に所定時間以上の反
転時間で光検出を行うことができることから、広範囲の
光強度に対して自動的に検出精度を維持することがで
き、単独のフォトセンサ回路としてもセンサアレイ全体
としても、その光強度に対するダイナミックレンジを拡
大することができる。
【００４４】なお、上記の基準容量７ａ及び各調整容量
の容量値や調整容量の数は、光検出の最適化を図るため
に種々の値に設定することができる。また、第５図に示
す基準クロック周波数も光検出の精度を確保するための
容量値に適応したものを選定することができる。
の容量値や調整容量の数は、光検出の最適化を図るため
に種々の値に設定することができる。また、第５図に示
す基準クロック周波数も光検出の精度を確保するための
容量値に適応したものを選定することができる。
【００４５】（第３実施例）次に、本発明に係る第３実
施例を図７から図９までを参照して説明する。この実施
例では、図７に示すように、第１実施例の図１に示すフ
ォトセンサ回路と同様にフォトダイオード１、差動増幅
回路５、積分容量７、第１リセットトランジスタ６及び
コンパレータ回路４が接続されており、更に、差動増幅
回路５の入出力間にダイオード９が接続されている。こ
こで、第１実施例とは異なり、差動増幅回路５の非反転
入力にフォトダイオード１の逆極電位を入力しているの
は、差動増幅回路５の増幅率Ａの初期の不安定性に基づ
く出力電位の発散を回避するためである。
施例を図７から図９までを参照して説明する。この実施
例では、図７に示すように、第１実施例の図１に示すフ
ォトセンサ回路と同様にフォトダイオード１、差動増幅
回路５、積分容量７、第１リセットトランジスタ６及び
コンパレータ回路４が接続されており、更に、差動増幅
回路５の入出力間にダイオード９が接続されている。こ
こで、第１実施例とは異なり、差動増幅回路５の非反転
入力にフォトダイオード１の逆極電位を入力しているの
は、差動増幅回路５の増幅率Ａの初期の不安定性に基づ
く出力電位の発散を回避するためである。
【００４６】このフォトセンサ回路の動作を図８に基づ
いて説明する。リセットトランジスタ６への入力信号Ｓ
1 をＨレベルからＬレベルへと切換えると、理想的に
は、差動増幅回路５の入力電位Ｖ1 が一定に維持された
まま、出力電位Ｖ2 は光強度に応じて低下していくが、
実際には、リセットトランジスタ６のゲート−ドレイン
間容量及びゲート−ソース間容量を介して、入力信号Ｓ
1 の電位変化が入力電位Ｖ1 及び出力電位Ｖ2 に変動を
与える。出力電位Ｖ2 の変動は差動増幅回路５の出力イ
ンピーダンスが小さければ殆ど問題が生じない筈である
が、これに対し、差動増幅回路５の入力インピーダンス
は通常大きいことから、入力電位Ｖ1 はその影響を受け
て低下する。この入力電位Ｖ1 の低下は、結局、出力電
位Ｖ2 の変動をもたらし、入力電位Ｖ1 が基準電位Ｖ0
とのイマジナリーショートを回復するまで、出力電位Ｖ
2 も安定しない。この状態が図８に示されており、入力
電位Ｖ1 及び出力電位Ｖ2 における点線は、図７のダイ
オード９が接続されていない場合の初期変動を示すもの
である。安定時間ｔi0は、通常、１乃至２μｓ程度であ
るが、スイッチングノイズが起因となっているため、し
かも差動増幅器５の増幅率Ａやその他の特性が回路毎に
異なるため、測定毎、及び回路毎にばらつきがある。ダ
イオード７を接続したことによって、出力電位Ｖ2 が上
昇すると差動増幅器５の出力側から入力側に向けて電流
が流れるので、出力電位Ｖ2 の電位上昇はダイオードの
順方向電圧降下ＶF （０．６Ｖ程度）に制限される。こ
のクランプ作用に基づいて、出力電位Ｖ2 の実質的な初
期電位のずれはＶF に抑制されるとともに、出力電流の
還流によって、差動増幅器５の安定時間が図中のｔi に
短縮される。初期電位のずれの抑制は、コンパレータ回
路４の反転時間の精度を向上させ、光強度測定の高精度
化をもたらす。また、安定時間の短縮は、光強度測定の
精度を向上させることは勿論のこと、例えば、図１に示
す第１実施例と同様にコンパレータ回路４の前段に伝達
容量８及び第２リセットトランジスタ９を挿入した場合
には、第１リセットトランジスタ６の入力信号Ｓ1 と第
２リセットトランジスタ９の入力信号Ｓ2 との切換え時
刻の間隔を短縮することが可能であり、光強度が極端に
大きい場合にコンパレータ回路４の反転時間が差動増幅
器５の安定時間より小さくなることによって、上記切換
え時刻の間隔を確保することが不可能となり測定そのも
のができなくなるといった問題も発生しない。更に、出
力電位Ｖ2 の初期電位のずれが一定電圧ＶF に制限され
ることは、上述のスイッチングノイズのばらつき及び回
路特性のばらつきに基づく差動増幅回路５の安定時間の
ばらつきをも抑制する効果をもたらし、特に、フォトセ
ンサアレーとして多数のフォトセンサ回路で同時に光強
度測定を行う場合には測定の均一性を高めるのに有効で
あり、光強度分布の精度向上を達成できるとともに、フ
ォトセンサアレー製造時における歩留りの向上を図るこ
とができる。差動増幅回路５の積分動作開始時における
初期状態は、その特性が不安定であり、回路系に発振を
誘起するおそれもあるが、本実施例では、差動増幅回路
５の入出力間にダイオード９を接続しているので、発振
状態を防止することができる。
いて説明する。リセットトランジスタ６への入力信号Ｓ
1 をＨレベルからＬレベルへと切換えると、理想的に
は、差動増幅回路５の入力電位Ｖ1 が一定に維持された
まま、出力電位Ｖ2 は光強度に応じて低下していくが、
実際には、リセットトランジスタ６のゲート−ドレイン
間容量及びゲート−ソース間容量を介して、入力信号Ｓ
1 の電位変化が入力電位Ｖ1 及び出力電位Ｖ2 に変動を
与える。出力電位Ｖ2 の変動は差動増幅回路５の出力イ
ンピーダンスが小さければ殆ど問題が生じない筈である
が、これに対し、差動増幅回路５の入力インピーダンス
は通常大きいことから、入力電位Ｖ1 はその影響を受け
て低下する。この入力電位Ｖ1 の低下は、結局、出力電
位Ｖ2 の変動をもたらし、入力電位Ｖ1 が基準電位Ｖ0
とのイマジナリーショートを回復するまで、出力電位Ｖ
2 も安定しない。この状態が図８に示されており、入力
電位Ｖ1 及び出力電位Ｖ2 における点線は、図７のダイ
オード９が接続されていない場合の初期変動を示すもの
である。安定時間ｔi0は、通常、１乃至２μｓ程度であ
るが、スイッチングノイズが起因となっているため、し
かも差動増幅器５の増幅率Ａやその他の特性が回路毎に
異なるため、測定毎、及び回路毎にばらつきがある。ダ
イオード７を接続したことによって、出力電位Ｖ2 が上
昇すると差動増幅器５の出力側から入力側に向けて電流
が流れるので、出力電位Ｖ2 の電位上昇はダイオードの
順方向電圧降下ＶF （０．６Ｖ程度）に制限される。こ
のクランプ作用に基づいて、出力電位Ｖ2 の実質的な初
期電位のずれはＶF に抑制されるとともに、出力電流の
還流によって、差動増幅器５の安定時間が図中のｔi に
短縮される。初期電位のずれの抑制は、コンパレータ回
路４の反転時間の精度を向上させ、光強度測定の高精度
化をもたらす。また、安定時間の短縮は、光強度測定の
精度を向上させることは勿論のこと、例えば、図１に示
す第１実施例と同様にコンパレータ回路４の前段に伝達
容量８及び第２リセットトランジスタ９を挿入した場合
には、第１リセットトランジスタ６の入力信号Ｓ1 と第
２リセットトランジスタ９の入力信号Ｓ2 との切換え時
刻の間隔を短縮することが可能であり、光強度が極端に
大きい場合にコンパレータ回路４の反転時間が差動増幅
器５の安定時間より小さくなることによって、上記切換
え時刻の間隔を確保することが不可能となり測定そのも
のができなくなるといった問題も発生しない。更に、出
力電位Ｖ2 の初期電位のずれが一定電圧ＶF に制限され
ることは、上述のスイッチングノイズのばらつき及び回
路特性のばらつきに基づく差動増幅回路５の安定時間の
ばらつきをも抑制する効果をもたらし、特に、フォトセ
ンサアレーとして多数のフォトセンサ回路で同時に光強
度測定を行う場合には測定の均一性を高めるのに有効で
あり、光強度分布の精度向上を達成できるとともに、フ
ォトセンサアレー製造時における歩留りの向上を図るこ
とができる。差動増幅回路５の積分動作開始時における
初期状態は、その特性が不安定であり、回路系に発振を
誘起するおそれもあるが、本実施例では、差動増幅回路
５の入出力間にダイオード９を接続しているので、発振
状態を防止することができる。
【００４７】図９に示すように、この第３実施例のフォ
トセンサ回路を半導体基板４０上に形成する場合、第１
リセットトランジスタ６と積分容量７とをｐ型の島領域
４１の表面側に形成する。島領域４１の表面上にゲート
絶縁膜４４と容量絶縁膜４５とを同時に形成し、ゲート
絶縁膜４４上にはゲート電極４６、容量絶縁膜４５上に
は容量電極４７をＣＶＤ法によるポリシリコンの堆積工
程で形成する。この後、ゲート電極４６をマスクとして
セルフアラインにより、ｎ+型のソース領域４２とドレ
イン領域４３を拡散形成する。そして、ドレイン領域４
３上には容量電極４７と導電接続されたドレイン電極４
８をＡｌで形成し、一方、ソース電極４２と島領域４１
の双方に導電接続したソース電極４９をＡｌで形成す
る。
トセンサ回路を半導体基板４０上に形成する場合、第１
リセットトランジスタ６と積分容量７とをｐ型の島領域
４１の表面側に形成する。島領域４１の表面上にゲート
絶縁膜４４と容量絶縁膜４５とを同時に形成し、ゲート
絶縁膜４４上にはゲート電極４６、容量絶縁膜４５上に
は容量電極４７をＣＶＤ法によるポリシリコンの堆積工
程で形成する。この後、ゲート電極４６をマスクとして
セルフアラインにより、ｎ+型のソース領域４２とドレ
イン領域４３を拡散形成する。そして、ドレイン領域４
３上には容量電極４７と導電接続されたドレイン電極４
８をＡｌで形成し、一方、ソース電極４２と島領域４１
の双方に導電接続したソース電極４９をＡｌで形成す
る。
【００４８】このようにしてｎチャネルＭＯＳＦＥＴた
る第１リセットトランジスタ６と、積分容量７とが並列
接続された半導体素子が形成されるが、ここで、ドレイ
ン電極４８とソース電極４９との間には、図中に点線で
示す寄生ダイオードＤが内蔵されるので、これを図７の
ダイオード９として用いることができる。したがって、
この半導体素子によって、小面積、低コストで、上記第
３実施例のフォトセンサ回路を形成することができる。
る第１リセットトランジスタ６と、積分容量７とが並列
接続された半導体素子が形成されるが、ここで、ドレイ
ン電極４８とソース電極４９との間には、図中に点線で
示す寄生ダイオードＤが内蔵されるので、これを図７の
ダイオード９として用いることができる。したがって、
この半導体素子によって、小面積、低コストで、上記第
３実施例のフォトセンサ回路を形成することができる。
【００４９】
【発明の効果】以上説明したように、本発明は、電位変
動限定手段を設けてあるので、第１の電位設定手段の初
期化動作に伴い不可避的に生じるノイズによる電流電圧
変換手段の出力電位の変動量を制限でき、電流電圧変換
手段の動作安定化時間を短縮できるので、光強度計測の
誤差やオフセットを低減でき、計測精度の向上を図るこ
とができ、更に測定毎や光電流発生手段毎の感度ばらつ
きを低減することができる。
動限定手段を設けてあるので、第１の電位設定手段の初
期化動作に伴い不可避的に生じるノイズによる電流電圧
変換手段の出力電位の変動量を制限でき、電流電圧変換
手段の動作安定化時間を短縮できるので、光強度計測の
誤差やオフセットを低減でき、計測精度の向上を図るこ
とができ、更に測定毎や光電流発生手段毎の感度ばらつ
きを低減することができる。
【００５０】
【００５１】
【００５２】
【００５３】
【００５４】
【図１】本発明によるフォトセンサ回路の第１実施例を
示す回路図である。
示す回路図である。
【図２】第１実施例の回路動作を示すタイミングチャー
ト図である。
ト図である。
【図３】第１実施例における差動増幅回路の回路図であ
る。
る。
【図４】本発明によるフォトセンサ回路の第２実施例を
示す回路図である。
示す回路図である。
【図５】複数の第２実施例からなるセンサアレイの制御
回路を示す回路図である。
回路を示す回路図である。
【図６】センサアレイの各出力信号の反転時間を量子化
する回路を示す回路図である。
する回路を示す回路図である。
【図７】本発明によるフォトセンサ回路の第３実施例を
示す回路図である。
示す回路図である。
【図８】第３実施例の回路動作を示すタイミングチャー
ト図である。
ト図である。
【図９】第１リセットトランジスタと積分容量とを並列
形成した半導体素子の構造を示す縦断面図である。
形成した半導体素子の構造を示す縦断面図である。
【図１０】従来のフォトセンサ回路を示す回路図であ
る。
る。
【図１１】従来のフォトセンサ回路の動作を示すタイミ
ングチャート図である。
ングチャート図である。
１ フォトダイオード ４ コンパレータ回路 ５ 差動増幅回路 ６ 第１リセットトランジスタ ７ 積分容量 ７ａ 基準容量 ７ｂ，７ｃ，・・・ 調整容量 ８ 伝達容量 ９ 第２リセットトランジスタ。 １０ｂ，１０ｃ，・・・ 調整ＭＯＳスイッチ ２０ カウンタ回路 ２２１，２２２，２２３ ＲＳフリップフロップ ２４１，２４２，２４３ Ｄフリップフロップ ２８，３０ ＯＲ回路 ３２ ＡＮＤ回路 ３４ ワンショット回路。 ４０ 半導体基板 ４１ 島領域 ４２ ソース領域 ４３ ドレイン領域 ４４ ゲート絶縁膜 ４５ 容量絶縁膜 ４６ ゲート電極 ４７ 容量電極 ４８ ドレイン電極 ４９ ソース電極
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 平２−231537（ＪＰ，Ａ) 特開 昭63−205527（ＪＰ，Ａ) 特開 昭58−10728（ＪＰ，Ａ) 特開 昭54−156582（ＪＰ，Ａ) 特開 昭63−263903（ＪＰ，Ａ) 米国特許4902886（ＵＳ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) G01J 1/00 - 1/46 H01L 31/00 - 31/18 H04B 9/00 - 9/06 H03F 3/00 - 3/72
Claims (6)
- 【請求項１】 光電流発生手段と、該光電流発生手段の
出力電流を積分して電位に変換する電流電圧変換手段
と、該電流電圧変換手段の出力電位の変動量を検知する
電位変動検知手段と、前記電流電圧変換手段の出力電位
を初期化する第１の電位設定手段とを有し、該出力電位
の変動速度から前記光電流発生手段に照射された光強度
を検出するフォトセンサ回路において、前記第１の電位設定手段の初期化動作に伴う前記電流電
圧変換手段の出力電位の初期変動を制限する電位変動限
定手段を備えて成る ことを特徴とするフォトセンサ回
路。 - 【請求項２】 請求項１又は請求項２において、前記電
流電圧変換手段の出力と前記電位変動検知手段の入力と
の間に挿入された伝達容量と、前記電位変動検知手段の
入力電位を初期化すべき第２の電位設定手段とを備えて
成ることを特徴とするフォトセンサ回路。 - 【請求項３】 請求項１又は請求項２において、前記電
流電圧変換手段は、前記光電流発生手段の出力を入力と
して所定の基準電位に対して動作する差動増幅回路と、
該差動増幅回路の入出力間に並列に接続された積分容量
とから構成されており、前記第１の電位設定手段は、前
記差動増幅回路の入出力間を断続するスイッチング手段
であることを特徴とするフォトセンサ回路。 - 【請求項４】 請求項１乃至請求項３の何れか一項にお
いて、前記電位変動限定手段は、前記電流電圧変換手段
の入出力間において当該電流電圧変換手段の電流積分動
作の電流電圧変換時に逆バイアス状態となる方向に接続
されたダイオードで構成されることを特徴とするフォト
センサ回路。 - 【請求項５】 請求項４において、前記スイッチング手
段は、第１導電型の半導体領域の表面側に第２導電型の
第１領域及び第２領域が形成され、該第１領域と第２領
域間の前記半導体領域の表面側をチャネル領域とするト
ランジスタ素子で形成され、前記積分容量は、該半導体
領域とその表面側に絶縁層を介して形成された電極層か
ら構成され、前記ダイオードは、該半導体領域と該第１
領域との間の接合部に形成される寄生容量で構成される
ことを特徴とするフォトセンサ回路。 - 【請求項６】 請求項３又は請求項４において、前記積
分容量は、少なくとも１の基準容量及び断続可能に設置
された１又は複数の調整容量の各容量が相互に並列接続
された回路で構成され、前記電流電圧変換手段の出力電
位の変動速度に基づいて再計測するか否かを判別し、再
計測する場合には該変動速度に対応して前記調整容量を
断続すべき制御手段を備えていることを特徴とするフォ
トセンサ回路。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP04815791A JP3146502B2 (ja) | 1990-08-30 | 1991-03-13 | フォトセンサ回路 |
| US07/750,638 US5198660A (en) | 1990-08-30 | 1991-08-27 | Optical sensing circuit including an integral capacity |
| US07/889,712 US5233180A (en) | 1990-08-30 | 1992-05-28 | Light sensor having an integration circuit |
Applications Claiming Priority (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23028990 | 1990-08-30 | ||
| JP40017590 | 1990-12-03 | ||
| JP2-400175 | 1990-12-03 | ||
| JP2-230289 | 1990-12-03 | ||
| JP04815791A JP3146502B2 (ja) | 1990-08-30 | 1991-03-13 | フォトセンサ回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04357423A JPH04357423A (ja) | 1992-12-10 |
| JP3146502B2 true JP3146502B2 (ja) | 2001-03-19 |
Family
ID=27293205
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP04815791A Expired - Fee Related JP3146502B2 (ja) | 1990-08-30 | 1991-03-13 | フォトセンサ回路 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US5198660A (ja) |
| JP (1) | JP3146502B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103281056A (zh) * | 2012-01-19 | 2013-09-04 | 独立行政法人产业技术总合研究所 | 感测电路及其运行方法和光电转换阵列 |
Families Citing this family (32)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2884205B2 (ja) * | 1992-01-29 | 1999-04-19 | オリンパス光学工業株式会社 | 固体撮像装置 |
| JP3146716B2 (ja) * | 1993-02-10 | 2001-03-19 | 富士電機株式会社 | 光電変換回路 |
| JPH0767152B2 (ja) * | 1993-03-25 | 1995-07-19 | 日本電気株式会社 | イメージセンサとその駆動方法 |
| JP2953297B2 (ja) * | 1994-03-30 | 1999-09-27 | 日本電気株式会社 | 受光素子およびその駆動方法 |
| US5773815A (en) * | 1994-04-29 | 1998-06-30 | International Business Machines Corporation | Integrate-and-dump receiver for fiber optic transmission |
| JPH08304179A (ja) * | 1995-05-11 | 1996-11-22 | Mitsubishi Heavy Ind Ltd | 分光測色装置 |
| US5602511A (en) * | 1995-06-07 | 1997-02-11 | Santa Barbara Research Center | Capacitive transimpedance amplifier having dynamic compression |
| US5769384A (en) * | 1996-01-25 | 1998-06-23 | Hewlett-Packard Company | Low differential light level photoreceptors |
| US5847594A (en) * | 1996-04-26 | 1998-12-08 | Hamamatsu Photonics K.K. | Solid-state image sensing device |
| JP3296286B2 (ja) | 1998-04-24 | 2002-06-24 | 富士電機株式会社 | 光センサ回路 |
| US6885326B2 (en) * | 1999-02-04 | 2005-04-26 | Med-El Elektromedizinische Geraeta Gmbh | Accumulator for adaptive Σ-Δ modulation |
| DE19930513A1 (de) * | 1999-07-05 | 2001-01-11 | Thomson Brandt Gmbh | Gerät zum Abtasten optischer Aufzeichnungsträger |
| JP2002162664A (ja) * | 2000-11-29 | 2002-06-07 | Seiko Precision Inc | 測光装置及び測光方法 |
| US6633028B2 (en) * | 2001-08-17 | 2003-10-14 | Agilent Technologies, Inc. | Anti-blooming circuit for CMOS image sensors |
| JP4499442B2 (ja) * | 2004-02-10 | 2010-07-07 | 浜松ホトニクス株式会社 | 積分回路および光検出装置 |
| JP4744828B2 (ja) | 2004-08-26 | 2011-08-10 | 浜松ホトニクス株式会社 | 光検出装置 |
| EP1863091A3 (en) * | 2006-05-30 | 2012-11-21 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and electronic device using the same |
| US7791012B2 (en) * | 2006-09-29 | 2010-09-07 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device comprising photoelectric conversion element and high-potential and low-potential electrodes |
| JP5501583B2 (ja) * | 2008-08-08 | 2014-05-21 | 株式会社半導体エネルギー研究所 | 光電変換装置、及び当該光電変換装置を具備する電子機器 |
| FR2950480B1 (fr) * | 2009-09-22 | 2011-11-25 | Soc Fr Detecteurs Infrarouges Sofradir | Circuit de detection avec circuit d'anti-eblouissement ameliore |
| US8338773B2 (en) * | 2010-09-06 | 2012-12-25 | King Abdulaziz City for Science and Technology. | High-speed analog photon counter and method |
| US8653435B2 (en) * | 2010-09-06 | 2014-02-18 | King Abdulaziz City Science And Technology | Time-delay integration imaging method and apparatus using a high-speed in-pixel analog photon counter |
| US9052497B2 (en) | 2011-03-10 | 2015-06-09 | King Abdulaziz City For Science And Technology | Computing imaging data using intensity correlation interferometry |
| US9099214B2 (en) | 2011-04-19 | 2015-08-04 | King Abdulaziz City For Science And Technology | Controlling microparticles through a light field having controllable intensity and periodicity of maxima thereof |
| US20160014366A1 (en) * | 2014-07-08 | 2016-01-14 | Raytheon Company | Extended dynamic range charge transimpedance amplifier input cell for light sensor |
| US10084976B2 (en) * | 2016-11-02 | 2018-09-25 | Raytheon Company | Flux rate unit cell focal plane array |
| CN108880542B (zh) | 2017-05-08 | 2021-01-08 | 京东方科技集团股份有限公司 | 模数转换电路、模数转换方法和像素驱动补偿电路 |
| CN107314813B (zh) * | 2017-08-14 | 2018-12-21 | 京东方科技集团股份有限公司 | 光强检测单元、光强检测方法和显示装置 |
| CN107704827B (zh) * | 2017-09-30 | 2024-03-12 | 苏州迈瑞微电子有限公司 | 一种光电传感器和具有其的光电传感器阵列 |
| WO2020059102A1 (ja) | 2018-09-21 | 2020-03-26 | 大塚電子株式会社 | 信号処理回路、測定装置、および信号処理方法 |
| KR20220162705A (ko) * | 2020-04-02 | 2022-12-08 | 프로페시 | 비전 센서용 픽셀 회로 및 방법 |
| CN117097335B (zh) * | 2023-10-18 | 2024-01-26 | 南京天易合芯电子有限公司 | 一种高灵敏度接近光检测传感器 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4165471A (en) * | 1977-07-25 | 1979-08-21 | Eastman Kodak Company | Optical sensor apparatus |
| US4459475A (en) * | 1982-03-29 | 1984-07-10 | Bell & Howell Company | Automatic calibration for D.C. transducers |
| US4743856A (en) * | 1983-09-26 | 1988-05-10 | Simulaser Corporation | Digital optical receiver circuit |
| JPS634225A (ja) * | 1986-06-24 | 1988-01-09 | Asahi Optical Co Ltd | 電子シャッターカメラの測光アンプ |
-
1991
- 1991-03-13 JP JP04815791A patent/JP3146502B2/ja not_active Expired - Fee Related
- 1991-08-27 US US07/750,638 patent/US5198660A/en not_active Expired - Lifetime
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103281056A (zh) * | 2012-01-19 | 2013-09-04 | 独立行政法人产业技术总合研究所 | 感测电路及其运行方法和光电转换阵列 |
| CN103281056B (zh) * | 2012-01-19 | 2016-06-01 | 独立行政法人产业技术总合研究所 | 感测电路及其运行方法和光电转换阵列 |
| US9571770B2 (en) | 2012-01-19 | 2017-02-14 | National Institute Of Advanced Industrial Science And Technology | Sense circuit and method of operation thereof and photoelectric conversion array connected to inverting input of sense circuit |
Also Published As
| Publication number | Publication date |
|---|---|
| US5198660A (en) | 1993-03-30 |
| JPH04357423A (ja) | 1992-12-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3146502B2 (ja) | フォトセンサ回路 | |
| JP3576715B2 (ja) | 光センサ回路 | |
| EP1240485B1 (en) | Photodetector and method for detecting radiation | |
| US20230236067A1 (en) | Readout circuits and methods | |
| EP0773437B1 (en) | Temperature sensing device and applications thereof | |
| JPH11264761A (ja) | 光センサ回路およびこれを用いたイメージセンサ | |
| JP4344875B2 (ja) | 複数のピクセルセンサの組を有する画像センサ | |
| JP2000162041A (ja) | 光検出装置 | |
| US20080303507A1 (en) | Current Measurement Circuit and Method | |
| CN107425847B (zh) | 一种基于脉冲上升沿触发的电荷转移型模拟计数读出电路 | |
| US4023048A (en) | Self-scanning photo-sensitive circuits | |
| KR20180085349A (ko) | 이미지 센서 | |
| US4700085A (en) | Circuit for detecting signal charges transferred in a charge transfer device | |
| US6356065B1 (en) | Current-voltage converter with changeable threshold based on peak inputted current | |
| JPH05244411A (ja) | 光センサアレイの信号変換装置 | |
| JPH06189199A (ja) | 固体撮像装置 | |
| US7485839B2 (en) | Image sensor with image signal shaping circuit | |
| EP0642219B1 (en) | Amplifier | |
| EP1081858A2 (en) | Current-voltage converter | |
| US5068526A (en) | Photoelectric conversion device with voltage source means | |
| JPH0147051B2 (ja) | ||
| JPH09163247A (ja) | 昇圧回路、これを搭載した固体撮像装置並びにこれを用いたバーコードリーダ及びカメラ | |
| US20030197797A1 (en) | Photosensitive cell reading method and device | |
| JPH0792482B2 (ja) | 半導体センサ | |
| JP3610636B2 (ja) | 温度検出装置、これを搭載した電荷転送装置およびカメラ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080112 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090112 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090112 Year of fee payment: 8 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090112 Year of fee payment: 8 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |