JP3145739B2 - スイッチング電源 - Google Patents
スイッチング電源Info
- Publication number
- JP3145739B2 JP3145739B2 JP23178891A JP23178891A JP3145739B2 JP 3145739 B2 JP3145739 B2 JP 3145739B2 JP 23178891 A JP23178891 A JP 23178891A JP 23178891 A JP23178891 A JP 23178891A JP 3145739 B2 JP3145739 B2 JP 3145739B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- current
- power supply
- load
- detection
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Dc-Dc Converters (AREA)
Description
【0001】
【産業上の利用分野】本発明はスイッチング電源に関す
るものである。
るものである。
【0002】モーター等の平均電流に対してピーク電流
の供給能力を比較的に要求する負荷の接続時に最適な過
負荷保護を実現する。
の供給能力を比較的に要求する負荷の接続時に最適な過
負荷保護を実現する。
【0003】
【従来の技術】従来より、各種の電子機器の電源装置と
してスイッチング方式の電源が用いられている。特に直
流電源としては、スイッチング方式は小型、軽量、高効
率であると言う利点から広く採用されている。
してスイッチング方式の電源が用いられている。特に直
流電源としては、スイッチング方式は小型、軽量、高効
率であると言う利点から広く採用されている。
【0004】図5は、出力安定化回路を有する従来のス
イッチング方式の直流電源の構成を示している。
イッチング方式の直流電源の構成を示している。
【0005】図5において、符号1,2で示すものは入
力電源端子であり、入力電源端子1は入力コンデンサC
1ならびにトランスフォーマーT1の1次巻線N1に接
続されている。1次巻線N1の一方は、スイッチングト
ランジスタQ1のコレクタに接続されている。T1の2
次巻線N2は、整流用のダイオードQ3を介して平滑用
のコンデンサC2に導かれている。このフィルタ回路に
よる平滑出力は出力端子4,5を介して所定の負荷に供
給される。
力電源端子であり、入力電源端子1は入力コンデンサC
1ならびにトランスフォーマーT1の1次巻線N1に接
続されている。1次巻線N1の一方は、スイッチングト
ランジスタQ1のコレクタに接続されている。T1の2
次巻線N2は、整流用のダイオードQ3を介して平滑用
のコンデンサC2に導かれている。このフィルタ回路に
よる平滑出力は出力端子4,5を介して所定の負荷に供
給される。
【0006】負荷に対する出力電圧を検出するため端子
4,5に接続される不図示の負荷に並列に電圧検出回路
6が接続されている。検出値は、フォトカプラQ4を介
してPWM回路3からなる制御回路に帰還される。
4,5に接続される不図示の負荷に並列に電圧検出回路
6が接続されている。検出値は、フォトカプラQ4を介
してPWM回路3からなる制御回路に帰還される。
【0007】フォトカプラQ4は、フィードバックされ
た検出電圧をPWM回路3に出力し、PWM回路3は検
出値に応じてスイッチングトランジスタQ1のベースに
与える駆動パルスのスイッチングデューティ比あるいは
周波数などを制御する。
た検出電圧をPWM回路3に出力し、PWM回路3は検
出値に応じてスイッチングトランジスタQ1のベースに
与える駆動パルスのスイッチングデューティ比あるいは
周波数などを制御する。
【0008】PWM回路3の出力でスイッチングトラン
ジスタQ1が駆動される。保護機能として、電流検出抵
抗R1によりスイッチングトランジスタQ1のスイッチ
ング電流に比例した電圧を検出電圧として得る。R2,
R3は分圧回路であって、R1で検出した検出電圧を適
当な値に分圧する。R4,R5は、検出基準値のしきい
値電圧設定用の抵抗である。Q2は、比較回路のコンパ
レータであって、検出電圧としきい値電圧を比較する。
ジスタQ1が駆動される。保護機能として、電流検出抵
抗R1によりスイッチングトランジスタQ1のスイッチ
ング電流に比例した電圧を検出電圧として得る。R2,
R3は分圧回路であって、R1で検出した検出電圧を適
当な値に分圧する。R4,R5は、検出基準値のしきい
値電圧設定用の抵抗である。Q2は、比較回路のコンパ
レータであって、検出電圧としきい値電圧を比較する。
【0009】次に、図5の回路における過電流保護の動
作を説明する。
作を説明する。
【0010】入力電源端子1および2に電源を接続する
と、トランスフォーマーT1の1次巻線N1に対する電
圧印加がスイッチングトランジスタQ1により断続され
る。スイッチングトランジスタQ1の断続により発生し
た交流出力はトランスフォーマーT1により絶縁ならび
に変圧される。絶縁された交流出力は、ダイオードQ3
により整流される。整流出力は平滑コンデンサC2によ
って平滑された後、出力端子6,7から負荷に供給され
る。
と、トランスフォーマーT1の1次巻線N1に対する電
圧印加がスイッチングトランジスタQ1により断続され
る。スイッチングトランジスタQ1の断続により発生し
た交流出力はトランスフォーマーT1により絶縁ならび
に変圧される。絶縁された交流出力は、ダイオードQ3
により整流される。整流出力は平滑コンデンサC2によ
って平滑された後、出力端子6,7から負荷に供給され
る。
【0011】負荷が重くなり、スイッチングトランジス
タQ1の電流が大きくなると検出抵抗R1に発生する電
圧も大きくなり、しきい値を越えるとコンパレータQ2
はPWM回路3に信号を出力する。PWM回路3はコン
パレータQ2からの信号によってパルス出力を停止す
る。この動作は、パルス毎におこなわれる。
タQ1の電流が大きくなると検出抵抗R1に発生する電
圧も大きくなり、しきい値を越えるとコンパレータQ2
はPWM回路3に信号を出力する。PWM回路3はコン
パレータQ2からの信号によってパルス出力を停止す
る。この動作は、パルス毎におこなわれる。
【0012】
【発明が解決しようとする課題】しかしながらこのよう
な従来例においては、例えば、モーター負荷のようにピ
ーク電流の値に対して平均電流の少ない電源に対して
は、ピーク電流の値に合わせて検出値を設定するため、
負荷の異常時など過負荷状態が連続した場合に最大電流
で連続動作となり異常過熱するという問題があった。ま
た、異常過熱を防ぐためには、放熱板の熱容量を大きく
したり、過熱保護回路を付加したりする必要があり、そ
のため、電源のサイズが大きくなったり、コストアップ
となる等の問題があった。
な従来例においては、例えば、モーター負荷のようにピ
ーク電流の値に対して平均電流の少ない電源に対して
は、ピーク電流の値に合わせて検出値を設定するため、
負荷の異常時など過負荷状態が連続した場合に最大電流
で連続動作となり異常過熱するという問題があった。ま
た、異常過熱を防ぐためには、放熱板の熱容量を大きく
したり、過熱保護回路を付加したりする必要があり、そ
のため、電源のサイズが大きくなったり、コストアップ
となる等の問題があった。
【0013】そこで本発明の目的は以上のような問題を
解消したスイッチング電源を提供することにある。
解消したスイッチング電源を提供することにある。
【0014】
【課題を解決するための手段】上記目的を達成するため
本発明は、電源入力をスイッチング素子で断続し発生す
る交流を直流に変換して負荷に供給するスイッチング電
源において、前記スイッチング素子のピーク電流を検出
する検出手段と、前記検出手段からの検出信号に基づい
て前記スイッチング素子の動作を制限する保護手段と、
負荷電流検出回路を有し、当該負荷電流検出回路によっ
て得られた負荷電流の平均的な値に基づいて前記検出手
段の入力値にオフセットを与えるオフセット手段とを具
えたことを特徴とする。
本発明は、電源入力をスイッチング素子で断続し発生す
る交流を直流に変換して負荷に供給するスイッチング電
源において、前記スイッチング素子のピーク電流を検出
する検出手段と、前記検出手段からの検出信号に基づい
て前記スイッチング素子の動作を制限する保護手段と、
負荷電流検出回路を有し、当該負荷電流検出回路によっ
て得られた負荷電流の平均的な値に基づいて前記検出手
段の入力値にオフセットを与えるオフセット手段とを具
えたことを特徴とする。
【0015】
【作用】本発明によれば、ピーク出力に対しては、あら
かじめ設定したピーク出力のレベルまでは保護手段は動
作しないが、過負荷状態が連続した場合は、オフセット
手段が負荷電流の平均的な値に基づいて検出信号にオフ
セットを与えて保護手段の動作レベルを下げてスイッチ
ング素子の動作を制限する。
かじめ設定したピーク出力のレベルまでは保護手段は動
作しないが、過負荷状態が連続した場合は、オフセット
手段が負荷電流の平均的な値に基づいて検出信号にオフ
セットを与えて保護手段の動作レベルを下げてスイッチ
ング素子の動作を制限する。
【0016】
【実施例】[実施例1]以下、図面に基づいて本発明の
実施例について詳細に説明する。ただし、以下では前述
した従来例と同様の部分には同一符号を付し、その詳細
な説明は省略する。
実施例について詳細に説明する。ただし、以下では前述
した従来例と同様の部分には同一符号を付し、その詳細
な説明は省略する。
【0017】図1において、図5と異なっている部分
は、負荷と直列に設けた電流検出抵抗R6、検出回路7
ならびにホトカプラQ5が付加された点である。
は、負荷と直列に設けた電流検出抵抗R6、検出回路7
ならびにホトカプラQ5が付加された点である。
【0018】検出回路7は、オペアアンプ、トランジス
タ等で構成され、電流検出抵抗R6に発生する出力電流
に比例した電圧を検出する。検出回路7の出力は、ホト
カプラQ5を介して抵抗R2,R3により構成されるオ
フセット回路8に入力される。
タ等で構成され、電流検出抵抗R6に発生する出力電流
に比例した電圧を検出する。検出回路7の出力は、ホト
カプラQ5を介して抵抗R2,R3により構成されるオ
フセット回路8に入力される。
【0019】検出回路7からの出力を受けるとオフセッ
ト回路8は、R1により検出されたピーク値出力に、任
意のオフセットを加えて比較回路Q2に出力する。
ト回路8は、R1により検出されたピーク値出力に、任
意のオフセットを加えて比較回路Q2に出力する。
【0020】したがって、電流検出回路7からの入力が
ない場合は、比較回路Q2の入力は、図2(A)に示す
ようにしきい値に対して低いレベルにある。
ない場合は、比較回路Q2の入力は、図2(A)に示す
ようにしきい値に対して低いレベルにある。
【0021】電流検出回路7からの入力があると比較回
路Q2の入力は、オフセットされる。そして、図2
(B)に示すように比較回路Q2の入力がしきい値に達
すると、PWM回路3に信号を出力して、出力パルス幅
を制限する。
路Q2の入力は、オフセットされる。そして、図2
(B)に示すように比較回路Q2の入力がしきい値に達
すると、PWM回路3に信号を出力して、出力パルス幅
を制限する。
【0022】本実施例においては、ホトカプラQ5のト
ランジスタ部を可変抵抗素子として使用している。な
お、本例はフライバック型を例にあげたが、フォワード
型、プッシュプル型のスイッチング電源にも適用でき
る。また、スイッチング素子は、トランジスタを用いた
が、FET,GTO等の他の素子も使用できる。平均値
の検出手段として、負荷電流の検出回路(7)を用いた
が、温度検出回路等、他の手段を用いてもよい。
ランジスタ部を可変抵抗素子として使用している。な
お、本例はフライバック型を例にあげたが、フォワード
型、プッシュプル型のスイッチング電源にも適用でき
る。また、スイッチング素子は、トランジスタを用いた
が、FET,GTO等の他の素子も使用できる。平均値
の検出手段として、負荷電流の検出回路(7)を用いた
が、温度検出回路等、他の手段を用いてもよい。
【0023】[実施例2]図3に本発明の第2の実施例
を示す。
を示す。
【0024】実施例1の回路においては、パルス電流検
出に抵抗を用いていたが、本実施例では、カレントトラ
ンスT2を用いる。その他は、実施例1と同一である。
出に抵抗を用いていたが、本実施例では、カレントトラ
ンスT2を用いる。その他は、実施例1と同一である。
【0025】パルス電流はカレントトランスT2で変流
され、終端抵抗R7で電圧に変換され、ダイオードQ6
で整流して検出電圧を得る。この検出電圧がR2および
R3からなるオフセット回路に供給される。
され、終端抵抗R7で電圧に変換され、ダイオードQ6
で整流して検出電圧を得る。この検出電圧がR2および
R3からなるオフセット回路に供給される。
【0026】以降の動作は、実施例1と同一である。
【0027】[実施例3]図4に本発明を用いた第3の
実施例を示す。
実施例を示す。
【0028】本実施例は、実施例1の回路の検出回路7
とホトカプラQ5の間に遅延回路9を付加したものであ
る。
とホトカプラQ5の間に遅延回路9を付加したものであ
る。
【0029】遅延回路9は、検出回路7の出力の遅延時
間を任意に定めることができ、突入電流の継続時間の長
い負荷などの場合に、負荷に応じて最適の検出遅延時間
を設定する。
間を任意に定めることができ、突入電流の継続時間の長
い負荷などの場合に、負荷に応じて最適の検出遅延時間
を設定する。
【0030】以降の動作は、実施例1と同一である。
【0031】
【発明の効果】以上説明したように本発明によれば過負
荷状態が連続した場合でも安全に出力制限することがで
き、従来、ピーク電流の連続で熱設計しなければならな
かった、放熱板、トランス、スイッチング素子等を平均
値で熱設計することが可能となり、小型化、低価格化が
実現できる。
荷状態が連続した場合でも安全に出力制限することがで
き、従来、ピーク電流の連続で熱設計しなければならな
かった、放熱板、トランス、スイッチング素子等を平均
値で熱設計することが可能となり、小型化、低価格化が
実現できる。
【図1】本発明の第1の実施例を示す回路図である。
【図2】本発明における動作波形を示す図である。
【図3】本発明の第2の実施例を示す回路図である。
【図4】本発明の第3の実施例を示す回路図である。
【図5】従来例を示す回路図である。
1,2 入力電源端子 3 PWM回路 4,5 出力端子 6 電圧検出回路 7 電流検出回路 8 遅延回路 T1 トランス T2 カレントトランス Q1 スイッチングトランジスタ Q2 コンパレータ Q3 ダイオード Q4 ホトカプラ Q5 ホトカプラ C1,C2,C3 コンデンサ R1,R2,R3,R4,R5,R6,R7 抵抗器
Claims (1)
- 【請求項1】 電源入力をスイッチング素子で断続し発
生する交流を直流に変換して負荷に供給するスイッチン
グ電源において、 前記スイッチング素子のピーク電流を検出する検出手段
と、 前記検出手段からの検出信号に基づいて前記スイッチン
グ素子の動作を制限する保護手段と、 負荷電流検出回路を有し、当該負荷電流検出回路によっ
て得られた負荷電流の平均的な値に基づいて前記検出手
段の入力値にオフセットを与えるオフセット手段とを具
えたことを特徴とするスイッチング電源。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP23178891A JP3145739B2 (ja) | 1991-09-11 | 1991-09-11 | スイッチング電源 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP23178891A JP3145739B2 (ja) | 1991-09-11 | 1991-09-11 | スイッチング電源 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH0576173A JPH0576173A (ja) | 1993-03-26 |
JP3145739B2 true JP3145739B2 (ja) | 2001-03-12 |
Family
ID=16929036
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP23178891A Expired - Fee Related JP3145739B2 (ja) | 1991-09-11 | 1991-09-11 | スイッチング電源 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3145739B2 (ja) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001286137A (ja) * | 2000-03-31 | 2001-10-12 | Densei Lambda Kk | 電源装置 |
JP4468011B2 (ja) | 2004-02-25 | 2010-05-26 | キヤノン株式会社 | スイッチング電源及び画像形成装置 |
JP5112258B2 (ja) * | 2008-10-31 | 2013-01-09 | シャープ株式会社 | スイッチング制御回路及びこれを用いたスイッチング電源装置 |
-
1991
- 1991-09-11 JP JP23178891A patent/JP3145739B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JPH0576173A (ja) | 1993-03-26 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5297014A (en) | Switching DC power supply apparatus | |
US7120036B2 (en) | Switching-mode power supply having a synchronous rectifier | |
EP0483852B1 (en) | Power source circuit | |
US6618274B2 (en) | Synchronous rectifier controller to eliminate reverse current flow in a DC/DC converter output | |
US6069807A (en) | Compensation circuit method of operations thereof and converter employing the same | |
US4293902A (en) | Transformerless fast current limiter with symetry correction for a switched-mode power supply | |
US6023178A (en) | Pulse width control IC circuit and switching power supply unit | |
JP3102914B2 (ja) | スイッチング式直流電源装置 | |
US4020408A (en) | Pulse width modulated DC-to-DC power converter using a single ended transformer | |
WO2020242440A1 (en) | Switching delay for communication | |
US5995381A (en) | Pulse width modulation controlled switching regulator | |
JP3145739B2 (ja) | スイッチング電源 | |
JP3145442B2 (ja) | スイッチング式直流電源装置 | |
JP3014774B2 (ja) | スイッチング直流電源装置 | |
JP2885610B2 (ja) | スイッチングモード整流回路 | |
JP2002153048A (ja) | 昇圧チョッパ回路 | |
EP1490959B1 (en) | A power converter | |
JP3475415B2 (ja) | Dc−dcコンバータ | |
JP4251259B2 (ja) | スイッチング電源装置 | |
JP2919182B2 (ja) | スイッチングレギュレータ制御回路 | |
JP2001145338A (ja) | スイッチング電源装置 | |
RU2180464C2 (ru) | Источник питания с защитой от перегрузок | |
JP3391201B2 (ja) | Dc−dcコンバータ | |
JPH0727834Y2 (ja) | コンバータ装置 | |
KR100215631B1 (ko) | 스위칭 모드 전원 공급장치(smps)에서의 스위칭턴-온시 초기손실 방지회로 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
LAPS | Cancellation because of no payment of annual fees |