JP3142327B2 - 固体撮像装置及びその製造方法 - Google Patents
固体撮像装置及びその製造方法Info
- Publication number
- JP3142327B2 JP3142327B2 JP03278542A JP27854291A JP3142327B2 JP 3142327 B2 JP3142327 B2 JP 3142327B2 JP 03278542 A JP03278542 A JP 03278542A JP 27854291 A JP27854291 A JP 27854291A JP 3142327 B2 JP3142327 B2 JP 3142327B2
- Authority
- JP
- Japan
- Prior art keywords
- light
- insulating film
- transfer
- electrode
- film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000003384 imaging method Methods 0.000 title claims description 30
- 238000004519 manufacturing process Methods 0.000 title claims description 17
- 239000000758 substrate Substances 0.000 claims description 74
- 239000010410 layer Substances 0.000 claims description 31
- 238000006243 chemical reaction Methods 0.000 claims description 29
- 238000000034 method Methods 0.000 claims description 15
- 239000012535 impurity Substances 0.000 claims description 14
- 238000009792 diffusion process Methods 0.000 claims description 13
- 239000004065 semiconductor Substances 0.000 claims description 8
- 239000011229 interlayer Substances 0.000 claims description 5
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 22
- 229910052710 silicon Inorganic materials 0.000 description 22
- 239000010703 silicon Substances 0.000 description 22
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 18
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 17
- 229910052814 silicon oxide Inorganic materials 0.000 description 17
- 229910052751 metal Inorganic materials 0.000 description 15
- 239000002184 metal Substances 0.000 description 15
- 229910052581 Si3N4 Inorganic materials 0.000 description 12
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 12
- 238000005468 ion implantation Methods 0.000 description 10
- 229910052782 aluminium Inorganic materials 0.000 description 6
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 6
- 230000001681 protective effect Effects 0.000 description 6
- 229910021332 silicide Inorganic materials 0.000 description 6
- 206010047571 Visual impairment Diseases 0.000 description 5
- YXTPWUNVHCYOSP-UHFFFAOYSA-N bis($l^{2}-silanylidene)molybdenum Chemical compound [Si]=[Mo]=[Si] YXTPWUNVHCYOSP-UHFFFAOYSA-N 0.000 description 5
- 230000015556 catabolic process Effects 0.000 description 5
- 230000000694 effects Effects 0.000 description 5
- 238000005530 etching Methods 0.000 description 5
- 230000004048 modification Effects 0.000 description 5
- 238000012986 modification Methods 0.000 description 5
- 229910021344 molybdenum silicide Inorganic materials 0.000 description 5
- 238000000151 deposition Methods 0.000 description 4
- 239000000463 material Substances 0.000 description 4
- 230000008569 process Effects 0.000 description 4
- 230000035945 sensitivity Effects 0.000 description 4
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 4
- 238000002834 transmittance Methods 0.000 description 4
- 230000007547 defect Effects 0.000 description 3
- 230000002542 deteriorative effect Effects 0.000 description 3
- 150000002500 ions Chemical class 0.000 description 3
- 238000002955 isolation Methods 0.000 description 3
- 238000001020 plasma etching Methods 0.000 description 3
- 230000008901 benefit Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 239000011159 matrix material Substances 0.000 description 2
- 238000002844 melting Methods 0.000 description 2
- 230000008018 melting Effects 0.000 description 2
- 150000002739 metals Chemical class 0.000 description 2
- 230000035515 penetration Effects 0.000 description 2
- 229910052721 tungsten Inorganic materials 0.000 description 2
- WQJQOUPTWCFRMM-UHFFFAOYSA-N tungsten disilicide Chemical compound [Si]#[W]#[Si] WQJQOUPTWCFRMM-UHFFFAOYSA-N 0.000 description 2
- 229910021342 tungsten silicide Inorganic materials 0.000 description 2
- DDFHBQSCUXNBSA-UHFFFAOYSA-N 5-(5-carboxythiophen-2-yl)thiophene-2-carboxylic acid Chemical compound S1C(C(=O)O)=CC=C1C1=CC=C(C(O)=O)S1 DDFHBQSCUXNBSA-UHFFFAOYSA-N 0.000 description 1
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- 241000519995 Stachys sylvatica Species 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 239000007772 electrode material Substances 0.000 description 1
- 230000005484 gravity Effects 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 229910052750 molybdenum Inorganic materials 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 230000001590 oxidative effect Effects 0.000 description 1
- 238000004904 shortening Methods 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/1025—Channel region of field-effect devices
- H01L29/1062—Channel region of field-effect devices of charge coupled devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/148—Charge coupled imagers
- H01L27/14831—Area CCD imagers
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Electromagnetism (AREA)
- Solid State Image Pick-Up Elements (AREA)
- Transforming Light Signals Into Electric Signals (AREA)
Description
【０００１】
【発明の属する技術分野】本発明は、電荷転送素子（Ｃ
ＣＤ）を用いた固体撮像装置に係わり、特に遮光層の改
良をはかった固体撮像装置及びその製造方法に関する。
ＣＤ）を用いた固体撮像装置に係わり、特に遮光層の改
良をはかった固体撮像装置及びその製造方法に関する。
【０００２】
【従来の技術】近年、ＣＣＤ撮像装置の多画素化が進
み、素子特性は飛躍的に向上し、各種用途に幅広く展開
しつつある。２次元ＣＣＤ撮像装置は通常、光電変換し
て信号電荷を蓄積するフォトダイオード・アレイと、こ
のフォトダイオード・アレイの信号電荷を読出し転送す
る垂直ＣＣＤ及び水平ＣＣＤにより構成される。
み、素子特性は飛躍的に向上し、各種用途に幅広く展開
しつつある。２次元ＣＣＤ撮像装置は通常、光電変換し
て信号電荷を蓄積するフォトダイオード・アレイと、こ
のフォトダイオード・アレイの信号電荷を読出し転送す
る垂直ＣＣＤ及び水平ＣＣＤにより構成される。
【０００３】従来のＣＣＤ撮像装置の断面構造を、図３
０に示す。図中８０はｐ型のＳｉ基板、８１はｎ型のフ
ォトダイオード、８２はｎ型の垂直ＣＣＤチャネル、８
４，８５は転送電極、８６，８７は遮光層、８８，８９
は絶縁膜である。
０に示す。図中８０はｐ型のＳｉ基板、８１はｎ型のフ
ォトダイオード、８２はｎ型の垂直ＣＣＤチャネル、８
４，８５は転送電極、８６，８７は遮光層、８８，８９
は絶縁膜である。
【０００４】ＣＣＤ撮像装置の多画素化及び微細化のた
めに、フォトダイオード８１は信号電荷を読出すゲート
（転送電極８５）に対しセルフアラインで形成されてい
る。しかし、フォトダイオード８１を形成する際のイオ
ン注入によりイオンがゲートを突き抜けポテンシャルポ
ケットを形成する場合があるため、読出し電位が変わっ
たり、残像が発生すると言う問題がしばしば生じてい
た。
めに、フォトダイオード８１は信号電荷を読出すゲート
（転送電極８５）に対しセルフアラインで形成されてい
る。しかし、フォトダイオード８１を形成する際のイオ
ン注入によりイオンがゲートを突き抜けポテンシャルポ
ケットを形成する場合があるため、読出し電位が変わっ
たり、残像が発生すると言う問題がしばしば生じてい
た。
【０００５】また、ＣＣＤ撮像装置を用いたビデオカメ
ラにおいては、カメラを電子シャッタ動作させる際のス
ミアによる画質劣化や、スミアによる画像データの入力
エラー等の問題も生じている。スミアの原因は、入射光
により発生した電荷の一部がＣＣＤチャネル８２に漏れ
込むこと、さらに読出しゲートを透過した光が直接ＣＣ
Ｄチャネル８２を感光し、ＣＣＤチャネル８２内に雑音
電荷を発生させことである。
ラにおいては、カメラを電子シャッタ動作させる際のス
ミアによる画質劣化や、スミアによる画像データの入力
エラー等の問題も生じている。スミアの原因は、入射光
により発生した電荷の一部がＣＣＤチャネル８２に漏れ
込むこと、さらに読出しゲートを透過した光が直接ＣＣ
Ｄチャネル８２を感光し、ＣＣＤチャネル８２内に雑音
電荷を発生させことである。
【０００６】これに対し、チャネルの周囲をｐ+ 層で囲
み、電荷がＣＣＤチャネル８２に漏れ込まないようにし
た２重構造を取ったり、アルミニウムやモリブデンシリ
サイド等の遮光膜８６，８７を設け、ＣＣＤチャネル８
２内に光が漏れ込まないようにしている。
み、電荷がＣＣＤチャネル８２に漏れ込まないようにし
た２重構造を取ったり、アルミニウムやモリブデンシリ
サイド等の遮光膜８６，８７を設け、ＣＣＤチャネル８
２内に光が漏れ込まないようにしている。
【０００７】しかし、この方法では遮光膜８６とＳｉ基
板８０との間から光が漏れ込み、ＣＣＤチャネル８２内
に雑音電荷を発生させたり、Ｓｉ基板８０の表面で反射
された光の一部が遮光膜８６の裏面で再び反射されて遮
光膜８６の下へと漏れ込み、ＣＣＤチャネル８２内に雑
音電荷を発生させるという問題がある。
板８０との間から光が漏れ込み、ＣＣＤチャネル８２内
に雑音電荷を発生させたり、Ｓｉ基板８０の表面で反射
された光の一部が遮光膜８６の裏面で再び反射されて遮
光膜８６の下へと漏れ込み、ＣＣＤチャネル８２内に雑
音電荷を発生させるという問題がある。
【０００８】また、この問題を解決するためにＳｉ基板
８０と遮光膜８６との間の絶縁膜８８を薄くして光がＣ
ＣＤチャネル８２内に漏れ込まないようにすると、読出
しゲート（転送電極８５）と遮光膜８６との間の耐圧を
劣化させるという問題があった。
８０と遮光膜８６との間の絶縁膜８８を薄くして光がＣ
ＣＤチャネル８２内に漏れ込まないようにすると、読出
しゲート（転送電極８５）と遮光膜８６との間の耐圧を
劣化させるという問題があった。
【０００９】なお、スミアの発生要因となる光の漏れこ
みの様子を、図３１を参照して説明しておく。図中９０
はＳｉ基板、９１はｐ型ウェル、９２はフォトダイオー
ドを形成するｎ型領域、９３はフォトダイオード部の基
板界面で発生する暗電流を抑制するためのｐ型領域、９
４はｎ型垂直ＣＣＤチャネル、９５はゲート絶縁膜、９
６は転送電極、９７は絶縁膜、９８は遮光電極、９９は
絶縁膜である。
みの様子を、図３１を参照して説明しておく。図中９０
はＳｉ基板、９１はｐ型ウェル、９２はフォトダイオー
ドを形成するｎ型領域、９３はフォトダイオード部の基
板界面で発生する暗電流を抑制するためのｐ型領域、９
４はｎ型垂直ＣＣＤチャネル、９５はゲート絶縁膜、９
６は転送電極、９７は絶縁膜、９８は遮光電極、９９は
絶縁膜である。
【００１０】このような構成において、Ｓｉ基板表面と
遮光電極裏面とにより光が多重反射し、この多重反射し
た光がＣＣＤチャネル９４に漏れ込んでくることによっ
てスミアは生じるのである。このような原因によって生
じるスミアは、現在の遮光電極構造では防止することが
極めて困難である。
遮光電極裏面とにより光が多重反射し、この多重反射し
た光がＣＣＤチャネル９４に漏れ込んでくることによっ
てスミアは生じるのである。このような原因によって生
じるスミアは、現在の遮光電極構造では防止することが
極めて困難である。
【００１１】
【発明が解決しようとする課題】このように、従来のＣ
ＣＤ撮像装置にあっては、フォトダイオードを形成する
際のイオン注入により読出しゲート下にポテンシャルポ
ケットが形成され、読出し電位が変わったり、残像が発
生するという問題があった。
ＣＤ撮像装置にあっては、フォトダイオードを形成する
際のイオン注入により読出しゲート下にポテンシャルポ
ケットが形成され、読出し電位が変わったり、残像が発
生するという問題があった。
【００１２】また、遮光膜とＳｉ基板の間から光が漏れ
込み垂直ＣＣＤチャネル内に雑音電荷を発生させたり、
Ｓｉ基板表面で反射された光の一部が遮光膜裏面で再び
反射されて遮光膜の下へと漏れ込み、垂直ＣＣＤチャネ
ル内に雑音電荷を発生させるという問題があった。
込み垂直ＣＣＤチャネル内に雑音電荷を発生させたり、
Ｓｉ基板表面で反射された光の一部が遮光膜裏面で再び
反射されて遮光膜の下へと漏れ込み、垂直ＣＣＤチャネ
ル内に雑音電荷を発生させるという問題があった。
【００１３】本発明は、上記事情を考慮してなされたも
ので、その目的とするところは、垂直ＣＣＤチャネル内
への光の漏れこみをなくして、スミアを十分に抑制する
ことのできる固体撮像装置を提供することにある。
ので、その目的とするところは、垂直ＣＣＤチャネル内
への光の漏れこみをなくして、スミアを十分に抑制する
ことのできる固体撮像装置を提供することにある。
【００１４】また、本発明の他の目的は、フォトダイオ
ードを形成する際のイオン注入によるゲート電極の突き
抜けをなくし、且つ読出しゲートと遮光膜との間の耐圧
を劣化させることなく、垂直ＣＣＤチャネルへの光の漏
れ込みによるスミアを十分低減することのできる固体撮
像装置及びその製造方法を提供することにある。
ードを形成する際のイオン注入によるゲート電極の突き
抜けをなくし、且つ読出しゲートと遮光膜との間の耐圧
を劣化させることなく、垂直ＣＣＤチャネルへの光の漏
れ込みによるスミアを十分低減することのできる固体撮
像装置及びその製造方法を提供することにある。
【００１５】
【課題を解決するための手段】本発明の骨子は、遮光電
極構造の改良により、スミアの低減及びイオン注入によ
る読出しゲートの付き抜けの防止をはかることにある。
極構造の改良により、スミアの低減及びイオン注入によ
る読出しゲートの付き抜けの防止をはかることにある。
【００１６】即ち、本発明（請求項１）は、半導体基板
上に設けられた複数個の光電変換部と、これらの光電変
換部の間に設けられた複数列の信号電荷転送部と、これ
らの信号電荷転送部をそれぞれ覆う遮光電極とを備えた
固体撮像装置において、遮光電極の一部が光電変換部の
基板表面のｐ型不純物拡散領域に接触してなり、前記遮
光電極に印加される電位をこのｐ型不純物拡散領域の電
位よりも高く設定してなることを特徴としている。
上に設けられた複数個の光電変換部と、これらの光電変
換部の間に設けられた複数列の信号電荷転送部と、これ
らの信号電荷転送部をそれぞれ覆う遮光電極とを備えた
固体撮像装置において、遮光電極の一部が光電変換部の
基板表面のｐ型不純物拡散領域に接触してなり、前記遮
光電極に印加される電位をこのｐ型不純物拡散領域の電
位よりも高く設定してなることを特徴としている。
【００１７】また、本発明（請求項２）は、ＣＣＤ型の
固体撮像装置において、第１導電型の半導体基板上に２
次元状に配置された第２導電型の光電変換領域と、これ
らの光電変換領域の間に縦列状に配置された第２導電型
の信号電荷転送領域と、これらの転送領域上にそれぞれ
形成された信号電荷転送電極と、転送領域を覆うように
転送電極上に形成された膜厚の厚い第１の絶縁膜と、第
１の絶縁膜及び転送電極の側壁部を覆うように形成され
た膜厚の薄い第２の絶縁膜と、第２の絶縁膜を覆うよう
に形成された遮光層と、これらの遮光層及び光電変換領
域上に形成された第３の絶縁膜とを具備してなり、前記
第１の絶縁膜は、前記転送電極のうちの信号電荷読出し
ゲートを兼ねる信号電荷転送電極上のみに形成されてい
ることを特徴としている。
固体撮像装置において、第１導電型の半導体基板上に２
次元状に配置された第２導電型の光電変換領域と、これ
らの光電変換領域の間に縦列状に配置された第２導電型
の信号電荷転送領域と、これらの転送領域上にそれぞれ
形成された信号電荷転送電極と、転送領域を覆うように
転送電極上に形成された膜厚の厚い第１の絶縁膜と、第
１の絶縁膜及び転送電極の側壁部を覆うように形成され
た膜厚の薄い第２の絶縁膜と、第２の絶縁膜を覆うよう
に形成された遮光層と、これらの遮光層及び光電変換領
域上に形成された第３の絶縁膜とを具備してなり、前記
第１の絶縁膜は、前記転送電極のうちの信号電荷読出し
ゲートを兼ねる信号電荷転送電極上のみに形成されてい
ることを特徴としている。
【００１８】また、本発明（請求項３）は、ＣＣＤ型の
固体撮像装置の製造方法において、第１導電型の半導体
基板の表面に第２導電型の信号電荷転送領域を縦列状に
形成したのち、転送領域上にそれぞれ信号電荷転送電極
を形成し、次いで転送領域を覆うように転送電極上に膜
厚の厚い第１の絶縁膜を形成し、次いで少なくとも第１
の絶縁膜をマスクとして基板表面に不純物をイオン注入
し、該基板表面に第２導電型の光電変換領域を２次元状
に形成し、次いで第１の絶縁膜及び転送電極の側壁部を
覆うように膜厚の薄い第２の絶縁膜を形成し、次いで第
２の絶縁膜上に遮光層を形成し、しかるのち第１の遮光
層及び光電変換領域上に第３の絶縁膜を形成することを
特徴としている。
固体撮像装置の製造方法において、第１導電型の半導体
基板の表面に第２導電型の信号電荷転送領域を縦列状に
形成したのち、転送領域上にそれぞれ信号電荷転送電極
を形成し、次いで転送領域を覆うように転送電極上に膜
厚の厚い第１の絶縁膜を形成し、次いで少なくとも第１
の絶縁膜をマスクとして基板表面に不純物をイオン注入
し、該基板表面に第２導電型の光電変換領域を２次元状
に形成し、次いで第１の絶縁膜及び転送電極の側壁部を
覆うように膜厚の薄い第２の絶縁膜を形成し、次いで第
２の絶縁膜上に遮光層を形成し、しかるのち第１の遮光
層及び光電変換領域上に第３の絶縁膜を形成することを
特徴としている。
【００１９】また、本発明（請求項４）は、ＣＣＤ型の
固体撮像装置の製造方法において、第１導電型の半導体
基板の表面に第２導電型の信号電荷転送領域を縦列状に
形成したのち、転送領域上にそれぞれ信号電荷転送電極
を形成すると共に、この転送電極上に層間絶縁膜を介し
て第１の遮光膜を該転送電極とセルフアラインで形成
し、次いで基板の表面に不純物をイオン注入して該基板
表面に第２導電型の光電変換領域を２次元状に形成し、
次いで転送電極及び第１の遮光膜の側部に側壁絶縁膜を
セルフアラインで形成し、しかるのち第１の遮光膜及び
側壁絶縁膜を覆い一部が前記基板の表面と接触するよう
に第２の遮光膜を形成するようにした方法である。
固体撮像装置の製造方法において、第１導電型の半導体
基板の表面に第２導電型の信号電荷転送領域を縦列状に
形成したのち、転送領域上にそれぞれ信号電荷転送電極
を形成すると共に、この転送電極上に層間絶縁膜を介し
て第１の遮光膜を該転送電極とセルフアラインで形成
し、次いで基板の表面に不純物をイオン注入して該基板
表面に第２導電型の光電変換領域を２次元状に形成し、
次いで転送電極及び第１の遮光膜の側部に側壁絶縁膜を
セルフアラインで形成し、しかるのち第１の遮光膜及び
側壁絶縁膜を覆い一部が前記基板の表面と接触するよう
に第２の遮光膜を形成するようにした方法である。
【００２０】
【作用】本発明（請求項１）によれば、信号電荷転送部
の上部に設けられた遮光電極の一部が、不純物拡散領域
（例えばｐ型領域）であるシリコン基板表面の一部に接
触している。このため、光がシリコン基板表面と遮光電
極裏面とにより多重反射することはない。従って、垂直
ＣＣＤチャネル内に光が漏れ込むことはなく、スミアを
十分に抑制することができる。さらに、遮光電極に与え
る電位をｐ型不純物拡散領域の電位より高くしているの
で、遮光電極からシリコン基板に電子が注入されること
はなく、再生画面上で画像欠陥が生じることもない。
の上部に設けられた遮光電極の一部が、不純物拡散領域
（例えばｐ型領域）であるシリコン基板表面の一部に接
触している。このため、光がシリコン基板表面と遮光電
極裏面とにより多重反射することはない。従って、垂直
ＣＣＤチャネル内に光が漏れ込むことはなく、スミアを
十分に抑制することができる。さらに、遮光電極に与え
る電位をｐ型不純物拡散領域の電位より高くしているの
で、遮光電極からシリコン基板に電子が注入されること
はなく、再生画面上で画像欠陥が生じることもない。
【００２１】また、本発明（請求項２，３）によれば、
フォトダイオードを形成する際のイオン注入による読出
しゲートの突き抜けがなくなるため、読出し電位が変わ
ったり残像が発生するという問題をなくすことが可能と
なる。さらに、ゲート電極と遮光層との間の耐圧を劣化
させることなく、遮光層とシリコン基板との間から垂直
ＣＣＤチャネル内への光の漏れ込みを十分低減できるた
め、スミアの抑制も可能となる。
フォトダイオードを形成する際のイオン注入による読出
しゲートの突き抜けがなくなるため、読出し電位が変わ
ったり残像が発生するという問題をなくすことが可能と
なる。さらに、ゲート電極と遮光層との間の耐圧を劣化
させることなく、遮光層とシリコン基板との間から垂直
ＣＣＤチャネル内への光の漏れ込みを十分低減できるた
め、スミアの抑制も可能となる。
【００２２】また、本発明（請求項４）によれば、第２
の遮光膜の基板表面と接触する位置が転送電極と第１の
遮光膜の側部にセルフアラインで形成した絶縁膜により
決めることができる。このため、従来のように遮光膜と
基板表面とが接触する位置を転送電極に対して余裕を持
つ位置に形成する必要がない。従って、遮光膜の端部の
位置を従来よりも転送電極側に設けることができ、感光
部の開口面積を大きくすることができる。また、転送電
極上では遮光膜が２層となり、さらに第１の遮光膜は十
分厚くすることができるので、遮光膜を透過して転送チ
ャネルに漏れ込む光をより確実に抑制することが可能と
なる。
の遮光膜の基板表面と接触する位置が転送電極と第１の
遮光膜の側部にセルフアラインで形成した絶縁膜により
決めることができる。このため、従来のように遮光膜と
基板表面とが接触する位置を転送電極に対して余裕を持
つ位置に形成する必要がない。従って、遮光膜の端部の
位置を従来よりも転送電極側に設けることができ、感光
部の開口面積を大きくすることができる。また、転送電
極上では遮光膜が２層となり、さらに第１の遮光膜は十
分厚くすることができるので、遮光膜を透過して転送チ
ャネルに漏れ込む光をより確実に抑制することが可能と
なる。
【００２３】
【実施例】以下、本発明の実施例を図面を参照して説明
する。
する。
【００２４】図１は本発明の第１の実施例に係わる固体
撮像装置の一画素構成を示す平面図で、図２は図１の矢
視Ａ−Ａ′断面図である。図において、１０はｎ型のシ
リコン基板であり、この基板１０上にはｐ型のウェル１
１が設けられている。ｐウェル１１内にはフォトダイオ
ード（光電変換部）を形成するｎ型領域１２が設けら
れ、フォトダイオード部の基板表面には暗電流の発生を
抑制するためにｐ型領域１３が形成されている。ここ
で、図ではフォトダイオード部は２つしか示さないが、
実際にはマトリックス状に多数個設けられている。
撮像装置の一画素構成を示す平面図で、図２は図１の矢
視Ａ−Ａ′断面図である。図において、１０はｎ型のシ
リコン基板であり、この基板１０上にはｐ型のウェル１
１が設けられている。ｐウェル１１内にはフォトダイオ
ード（光電変換部）を形成するｎ型領域１２が設けら
れ、フォトダイオード部の基板表面には暗電流の発生を
抑制するためにｐ型領域１３が形成されている。ここ
で、図ではフォトダイオード部は２つしか示さないが、
実際にはマトリックス状に多数個設けられている。
【００２５】ｐウェル１１の表面部には、ｎ型の垂直Ｃ
ＣＤチャネル（信号電荷転送部）１４が縦列方向に設け
られている。ＣＣＤチャネル１４上にはゲート酸化膜１
５を介して転送電極１６が設けられている。転送電極１
６の上部及び側部には、絶縁膜１７を介して金属材料か
らなる遮光電極１８が設けられている。遮光電極１８の
一部は、フォトダイオード部の基板表面のｐ型領域１３
の一部に接触している。そして、基板上の全面には絶縁
保護膜１９が設けられている。
ＣＤチャネル（信号電荷転送部）１４が縦列方向に設け
られている。ＣＣＤチャネル１４上にはゲート酸化膜１
５を介して転送電極１６が設けられている。転送電極１
６の上部及び側部には、絶縁膜１７を介して金属材料か
らなる遮光電極１８が設けられている。遮光電極１８の
一部は、フォトダイオード部の基板表面のｐ型領域１３
の一部に接触している。そして、基板上の全面には絶縁
保護膜１９が設けられている。
【００２６】ここで、遮光電極１８をｐ型領域１３と接
触させるのは、遮光電極１８とフォトダイオード部のｎ
型領域１２とを電気的に分離するためである。また、遮
光電極１８には、フォトダイオード部の基板表面のｐ型
領域１３の電位（通常は基準電位が印加されている）よ
りも高い電位が与えられている。
触させるのは、遮光電極１８とフォトダイオード部のｎ
型領域１２とを電気的に分離するためである。また、遮
光電極１８には、フォトダイオード部の基板表面のｐ型
領域１３の電位（通常は基準電位が印加されている）よ
りも高い電位が与えられている。
【００２７】次に、上記実施例装置の製造方法につい
て、図３を参照して説明する。
て、図３を参照して説明する。
【００２８】まず、図３（ａ）に示すように、ｎ型シリ
コン基板１０の表面にボロン（Ｂ）をイオン注入し、そ
の後熱拡散することにより、ｐ型のウェル１１を形成す
る。続いて、図３（ｂ）に示すように、熱酸化によりゲ
ート酸化膜１５を形成したのち、図示しないレジストを
マスクにｎ型不純物のイオン注入を行い、信号電荷転送
部の埋込みチャネル（垂直ＣＣＤチャネル）１４を形成
する。
コン基板１０の表面にボロン（Ｂ）をイオン注入し、そ
の後熱拡散することにより、ｐ型のウェル１１を形成す
る。続いて、図３（ｂ）に示すように、熱酸化によりゲ
ート酸化膜１５を形成したのち、図示しないレジストを
マスクにｎ型不純物のイオン注入を行い、信号電荷転送
部の埋込みチャネル（垂直ＣＣＤチャネル）１４を形成
する。
【００２９】次いで、図３（ｃ）に示すように、転送電
極１６となる多結晶シリコン膜を堆積した後、これを電
極パターンに選択エッチングする。続いて、図３（ｄ）
に示すように、転送電極１６の表面を熱酸化して酸化膜
１７を形成した後、図示しないレジストをマスクにイオ
ン注入を行い、光電変換部となるｎ型領域１２を形成す
る。また、同様にしてｐ型領域１３を形成する。
極１６となる多結晶シリコン膜を堆積した後、これを電
極パターンに選択エッチングする。続いて、図３（ｄ）
に示すように、転送電極１６の表面を熱酸化して酸化膜
１７を形成した後、図示しないレジストをマスクにイオ
ン注入を行い、光電変換部となるｎ型領域１２を形成す
る。また、同様にしてｐ型領域１３を形成する。
【００３０】次いで、図４（ａ）に示すように、レジス
ト２１をマスクに、フォトダイオード部の基板表面に設
けられたｐ型領域１３上のシリコン酸化膜１５を選択エ
ッチングし、フォトダイオード部を露出させる。続い
て、図４（ｂ）に示すように、レジスト２１を除去した
のち、全面にアルミニウム又はタングステン等の高融点
金属、又は高融点金属のシリサイド等の遮光電極１８を
堆積する。
ト２１をマスクに、フォトダイオード部の基板表面に設
けられたｐ型領域１３上のシリコン酸化膜１５を選択エ
ッチングし、フォトダイオード部を露出させる。続い
て、図４（ｂ）に示すように、レジスト２１を除去した
のち、全面にアルミニウム又はタングステン等の高融点
金属、又は高融点金属のシリサイド等の遮光電極１８を
堆積する。
【００３１】次いで、図４（ｃ）に示すように、信号電
荷転送部を覆うように遮光電極１８上にレジスト２２を
形成し、このレジスト２２をマスクに遮光電極１８を選
択エッチングする。その後、図４（ｄ）に示すように、
全面に保護膜となる絶縁膜１９を堆積することにより、
前記図２に示す構造が得られることになる。
荷転送部を覆うように遮光電極１８上にレジスト２２を
形成し、このレジスト２２をマスクに遮光電極１８を選
択エッチングする。その後、図４（ｄ）に示すように、
全面に保護膜となる絶縁膜１９を堆積することにより、
前記図２に示す構造が得られることになる。
【００３２】このようにして作成された固体撮像装置に
おいては、遮光電極１８と基板表面のｐ型領域１３とが
直接接触することになり、従来のように光が基板表面と
遮光電極裏面とにより多重反射されることはない。この
ため、垂直ＣＣＤチャネル１４内に光が漏れ込むことは
なく、スミアを十分に抑制することができる。また、遮
光電極１８にｐ型領域１３の電位よりも高い電位を与え
ているので、遮光電極１８からフォトダイオード部に電
子が注入されることはなく、再生画面上で白キズ等の欠
陥が生じるのを未然に防止できる。
おいては、遮光電極１８と基板表面のｐ型領域１３とが
直接接触することになり、従来のように光が基板表面と
遮光電極裏面とにより多重反射されることはない。この
ため、垂直ＣＣＤチャネル１４内に光が漏れ込むことは
なく、スミアを十分に抑制することができる。また、遮
光電極１８にｐ型領域１３の電位よりも高い電位を与え
ているので、遮光電極１８からフォトダイオード部に電
子が注入されることはなく、再生画面上で白キズ等の欠
陥が生じるのを未然に防止できる。
【００３３】また、本実施例では、遮光電極１８を基板
表面のｐ型領域１３の一部に接触させていることから、
遮光電極１８をフォトダイオード部の内側に延長する必
要がなく、画素の微細化に有効である利点もある。この
効果について、図５を参照して説明する。
表面のｐ型領域１３の一部に接触させていることから、
遮光電極１８をフォトダイオード部の内側に延長する必
要がなく、画素の微細化に有効である利点もある。この
効果について、図５を参照して説明する。
【００３４】図５（ａ）に示すように、スミアを十分に
抑制するためには、転送電極１６の端部から遮光電極１
８をＰＤ側に１．２μｍほど延ばす必要がある。信号電
荷転送部の大きさにもよるが、例えば７μｍで１画素を
構成するとした場合、フォトダイオード部の開口幅は
１．５μｍ程度となる。なお、このときのスミアは−８
０ｄＢであった。
抑制するためには、転送電極１６の端部から遮光電極１
８をＰＤ側に１．２μｍほど延ばす必要がある。信号電
荷転送部の大きさにもよるが、例えば７μｍで１画素を
構成するとした場合、フォトダイオード部の開口幅は
１．５μｍ程度となる。なお、このときのスミアは−８
０ｄＢであった。
【００３５】画素を微細化して、例えば５μｍで１画素
を構成する場合、従来と同じ方法では、図５（ｂ）に示
すように、遮光電極１８の延長部が大きな比重を占める
ことになり、フォトダイオード部の開口幅は極めて小さ
くなる。信号電荷転送部も小さくなるので一該には言え
ないが、一般にこの場合のフォトダイオード部の開口幅
は０．６μｍ程度と極めて小さいものとなる。なお、こ
のときのスミアは−８０ｄＢより劣化する。
を構成する場合、従来と同じ方法では、図５（ｂ）に示
すように、遮光電極１８の延長部が大きな比重を占める
ことになり、フォトダイオード部の開口幅は極めて小さ
くなる。信号電荷転送部も小さくなるので一該には言え
ないが、一般にこの場合のフォトダイオード部の開口幅
は０．６μｍ程度と極めて小さいものとなる。なお、こ
のときのスミアは−８０ｄＢより劣化する。
【００３６】これに対し、本実施例のように遮光電極１
８を基板表面のｐ型領域１３に接触させる場合、フォト
ダイオード部における遮光電極１８の延長部が不用とな
り、図５（ｃ）に示すように、フォトダイオード部の開
口幅は１．２μｍ程度と、図５（ｂ）に比して約２倍に
大きくなる。そしてこの場合のスミアは、−１００ｄＢ
より向上する。
８を基板表面のｐ型領域１３に接触させる場合、フォト
ダイオード部における遮光電極１８の延長部が不用とな
り、図５（ｃ）に示すように、フォトダイオード部の開
口幅は１．２μｍ程度と、図５（ｂ）に比して約２倍に
大きくなる。そしてこの場合のスミアは、−１００ｄＢ
より向上する。
【００３７】つまり、本実施例のように遮光電極１８を
基板表面のｐ型領域１３に接触させる構成としたことに
より、画素を微細化した場合のフォトダイオードの開口
面積を拡大することができ、受光感度の大幅な向上と共
にスミアの低減をはかることが可能となる。
基板表面のｐ型領域１３に接触させる構成としたことに
より、画素を微細化した場合のフォトダイオードの開口
面積を拡大することができ、受光感度の大幅な向上と共
にスミアの低減をはかることが可能となる。
【００３８】第１の実施例は、フォトダイオード部の基
板表面に設けられたｐ型領域の上部のシリコン酸化膜の
みをエッチングした場合についての一例であるが、次の
例のようにシリコン基板表面のｐ型領域の一部もエッチ
ングするとさらに効果が大きくなる。
板表面に設けられたｐ型領域の上部のシリコン酸化膜の
みをエッチングした場合についての一例であるが、次の
例のようにシリコン基板表面のｐ型領域の一部もエッチ
ングするとさらに効果が大きくなる。
【００３９】図６は第１の実施例の変形例の要部構成を
示す平面図、図７は図６の矢視Ｂ−Ｂ′断面図である。
なお、図１及び図２と同一部分には同一符号を付して、
その詳しい説明は省略する。遮光電極１８の一部をシリ
コン基板表面のｐ型領域１３の一部に接触させることは
第１の実施例と同じであるが、本変形例では、シリコン
基板表面のｐ型領域上部のシリコン酸化膜と共にシリコ
ン基板表面のｐ型領域１３の一部も同時にエッチングし
ている。
示す平面図、図７は図６の矢視Ｂ−Ｂ′断面図である。
なお、図１及び図２と同一部分には同一符号を付して、
その詳しい説明は省略する。遮光電極１８の一部をシリ
コン基板表面のｐ型領域１３の一部に接触させることは
第１の実施例と同じであるが、本変形例では、シリコン
基板表面のｐ型領域上部のシリコン酸化膜と共にシリコ
ン基板表面のｐ型領域１３の一部も同時にエッチングし
ている。
【００４０】図８は、本変形例の製造工程を示す断面図
である。転送電極１６及び光電変換部を設けるところま
では、第１の実施例と同様である。次いで、本変形例で
は、図８（ａ）に示すように、シリコン基板表面のｐ型
領域１３上部のシリコン酸化膜１５をエッチングする際
に、同時にｐ型領域１３の途中までエッチングを行う。
その後、図８（ｂ）に示すように遮光電極材料を堆積
し、これを選択エッチングして遮光電極１８を形成し、
さらに図８（ｃ）に示すように絶縁保護膜１９を堆積す
ることで図７に示すような構造を得ている。
である。転送電極１６及び光電変換部を設けるところま
では、第１の実施例と同様である。次いで、本変形例で
は、図８（ａ）に示すように、シリコン基板表面のｐ型
領域１３上部のシリコン酸化膜１５をエッチングする際
に、同時にｐ型領域１３の途中までエッチングを行う。
その後、図８（ｂ）に示すように遮光電極材料を堆積
し、これを選択エッチングして遮光電極１８を形成し、
さらに図８（ｃ）に示すように絶縁保護膜１９を堆積す
ることで図７に示すような構造を得ている。
【００４１】このような構成であれば、遮光電極１８の
基板側端部が第１の実施例よりも深い位置に設けられる
ことになる。このため、素子に対して斜めに入射してく
る光が、垂直ＣＣＤチャネル１４内に入り難くなるた
め、第１の実施例以上にスミアを抑制することができ
る。
基板側端部が第１の実施例よりも深い位置に設けられる
ことになる。このため、素子に対して斜めに入射してく
る光が、垂直ＣＣＤチャネル１４内に入り難くなるた
め、第１の実施例以上にスミアを抑制することができ
る。
【００４２】図９は本発明の第２の実施例に係わる固体
撮像装置の一画素構成を示す平面図で、図１０は図９の
矢視Ｘ−Ｘ′断面図である。この実施例の特徴とする点
は、信号電荷転送電極上に厚い絶縁膜を、信号電荷転送
電極の側壁部に薄い絶縁膜を形成したことにある。
撮像装置の一画素構成を示す平面図で、図１０は図９の
矢視Ｘ−Ｘ′断面図である。この実施例の特徴とする点
は、信号電荷転送電極上に厚い絶縁膜を、信号電荷転送
電極の側壁部に薄い絶縁膜を形成したことにある。
【００４３】このような構造を得るためには、まずｐ型
シリコン基板３０の表面領域に、ｎ型の不純物領域から
なる垂直ＣＣＤチャネル（信号電荷転送領域）３２及び
ｐ型の素子分離領域３３を形成する。次いで、ＣＣＤチ
ャネル３２上にゲート絶縁膜４１を介して第１の転送電
極３４を積層し、後に形成する第２の転送電極３５と重
なる部分をエッチング除去する。
シリコン基板３０の表面領域に、ｎ型の不純物領域から
なる垂直ＣＣＤチャネル（信号電荷転送領域）３２及び
ｐ型の素子分離領域３３を形成する。次いで、ＣＣＤチ
ャネル３２上にゲート絶縁膜４１を介して第１の転送電
極３４を積層し、後に形成する第２の転送電極３５と重
なる部分をエッチング除去する。
【００４４】次いで、転送電極３４の上に絶縁膜４２を
介して例えば多結晶シリコンからなる読出しゲートを兼
ねる第２の転送電極３５を積層し、この転送電極３５の
転送電極３４と重なる部分をエッチング除去する。続い
て、転送電極３４，３５上に膜厚の厚い絶縁膜（第１の
絶縁膜）４３を、例えば０．３〜０．６μｍの厚さに堆
積する。その後、所望のマスクにより絶縁膜４３及び転
送電極３４，３５を同時に選択エッチングする。
介して例えば多結晶シリコンからなる読出しゲートを兼
ねる第２の転送電極３５を積層し、この転送電極３５の
転送電極３４と重なる部分をエッチング除去する。続い
て、転送電極３４，３５上に膜厚の厚い絶縁膜（第１の
絶縁膜）４３を、例えば０．３〜０．６μｍの厚さに堆
積する。その後、所望のマスクにより絶縁膜４３及び転
送電極３４，３５を同時に選択エッチングする。
【００４５】次いで、厚い絶縁膜４３及び図示しないレ
ジスト等をマスクとして用い、基板３０の表面に不純物
をイオン注入してｎ型のフォトダイオード（光電変換領
域）３１を形成する。続いて、絶縁膜４３上及び転送電
極３４，３５の側壁部に膜厚の薄い絶縁膜（第２の絶縁
膜）４４を、例えば０．０５〜０．３μｍの厚さに堆積
させる。さらに、絶縁膜４４上に例えばモリブデンシリ
サイドなどの第１の遮光膜３６を形成する。その後、全
面に絶縁膜（第３の絶縁膜）４５を堆積して表面を平坦
化し、この絶縁膜４５上に例えばアルミニウム等の第２
の遮光膜３７を選択的に形成する。
ジスト等をマスクとして用い、基板３０の表面に不純物
をイオン注入してｎ型のフォトダイオード（光電変換領
域）３１を形成する。続いて、絶縁膜４３上及び転送電
極３４，３５の側壁部に膜厚の薄い絶縁膜（第２の絶縁
膜）４４を、例えば０．０５〜０．３μｍの厚さに堆積
させる。さらに、絶縁膜４４上に例えばモリブデンシリ
サイドなどの第１の遮光膜３６を形成する。その後、全
面に絶縁膜（第３の絶縁膜）４５を堆積して表面を平坦
化し、この絶縁膜４５上に例えばアルミニウム等の第２
の遮光膜３７を選択的に形成する。
【００４６】このように本実施例においては、読出しゲ
ートを兼ねる第２の転送電極３５上に膜厚の厚い絶縁膜
４３を形成した後に、フォトダイオード３１となるイオ
ン注入を行っているので、イオンが転送電極３５を通り
抜け転送電極３５下のシリコン基板３０へ注入するとい
うことがなくなる。このため、読出しゲート下にポテン
シャルポケットが形成されることがなくなり、読出し電
位が変わったり残像が発生するという問題をなくすこと
が可能となる。
ートを兼ねる第２の転送電極３５上に膜厚の厚い絶縁膜
４３を形成した後に、フォトダイオード３１となるイオ
ン注入を行っているので、イオンが転送電極３５を通り
抜け転送電極３５下のシリコン基板３０へ注入するとい
うことがなくなる。このため、読出しゲート下にポテン
シャルポケットが形成されることがなくなり、読出し電
位が変わったり残像が発生するという問題をなくすこと
が可能となる。
【００４７】また、この厚い絶縁膜４３により遮光膜３
６と転送電極３４，３５との間の耐圧は向上し、しかも
薄い絶縁膜４４の形成により遮光膜３６はフォトダイオ
ード３１の表面近くまで十分落とし込まれる。このた
め、遮光膜３６とシリコン基板３０との間から垂直ＣＣ
Ｄチャネル３２への光の漏れ込みがなくなり、スミアを
十分低減することができる。さらに、転送電極３４，３
５と遮光膜３６との間は薄い絶縁膜４４で分離されてい
るため、光電変換領域を広く取ることができる利点もあ
る。
６と転送電極３４，３５との間の耐圧は向上し、しかも
薄い絶縁膜４４の形成により遮光膜３６はフォトダイオ
ード３１の表面近くまで十分落とし込まれる。このた
め、遮光膜３６とシリコン基板３０との間から垂直ＣＣ
Ｄチャネル３２への光の漏れ込みがなくなり、スミアを
十分低減することができる。さらに、転送電極３４，３
５と遮光膜３６との間は薄い絶縁膜４４で分離されてい
るため、光電変換領域を広く取ることができる利点もあ
る。
【００４８】次に、本発明の他の実施例及び参考例を説
明する。図１１は参考例、図１２及び図１３は本発明の
第２の実施例の改良であり、図１０と同符号のものは同
一機能を有するものである。
明する。図１１は参考例、図１２及び図１３は本発明の
第２の実施例の改良であり、図１０と同符号のものは同
一機能を有するものである。
【００４９】図１１に示す第１の参考例の特徴とすると
ころは、図１０に示した構造に対して、薄い絶縁膜４４
の代わりに側壁絶縁膜４４′を設けたことにある。即
ち、転送電極３４，３５及び厚い絶縁膜４３の側壁に、
絶縁膜４４′をＲＩＥなどのエッチバック技術によりセ
ルフアラインで形成したことにある。具体的には、厚い
絶縁膜４３上及び転送電極３４，３５の側壁部に絶縁膜
４４′を堆積した後、全面をエッチバックして側壁部の
みに絶縁膜４４′を残す。この参考例にあっても、第２
の実施例と同様の効果があると共に、絶縁膜４４′を転
送電極３４，３５に対しセルフアラインで形成できるた
め、光電変換領域を広くすることが可能となる。
ころは、図１０に示した構造に対して、薄い絶縁膜４４
の代わりに側壁絶縁膜４４′を設けたことにある。即
ち、転送電極３４，３５及び厚い絶縁膜４３の側壁に、
絶縁膜４４′をＲＩＥなどのエッチバック技術によりセ
ルフアラインで形成したことにある。具体的には、厚い
絶縁膜４３上及び転送電極３４，３５の側壁部に絶縁膜
４４′を堆積した後、全面をエッチバックして側壁部の
みに絶縁膜４４′を残す。この参考例にあっても、第２
の実施例と同様の効果があると共に、絶縁膜４４′を転
送電極３４，３５に対しセルフアラインで形成できるた
め、光電変換領域を広くすることが可能となる。
【００５０】図１２に示す第３の実施例の特徴とすると
ころは、読出しゲートを兼ねる転送電極３５のみに厚い
絶縁膜４３を積層させることにある。ここでは、第２の
転送電極３５を読出しゲートに使っているが、第１の転
送電極３４を使って読出しゲートを形成し、この電極３
４の上に厚い絶縁膜４３を形成してもよい。
ころは、読出しゲートを兼ねる転送電極３５のみに厚い
絶縁膜４３を積層させることにある。ここでは、第２の
転送電極３５を読出しゲートに使っているが、第１の転
送電極３４を使って読出しゲートを形成し、この電極３
４の上に厚い絶縁膜４３を形成してもよい。
【００５１】図１３に示す第４の実施例の特徴とすると
ころは、２層電極３４，３５の代わりに単層電極３４，
３４′を持つ構造にしたことにある。図１２及び図１３
に示す実施例にあっても、第２の実施例と同様の効果が
ある。
ころは、２層電極３４，３５の代わりに単層電極３４，
３４′を持つ構造にしたことにある。図１２及び図１３
に示す実施例にあっても、第２の実施例と同様の効果が
ある。
【００５２】なお、第２の実施例以降では、第１の遮光
膜３６及び第２の遮光膜３７にモリブデンシリサイド及
びアルミニウムを使用しているが、これらの遮光膜にモ
リブデンシリサイド・タングステンシリサイド・アルミ
ニウムなどの各種シリサイド及び各種金属を使用するこ
とも可能である。また、転送電極３４，３５として、多
結晶シリコン膜の代わりに、モリブデンシリサイド・タ
ングステンシリサイドなどの各種シリサイド及び各種金
属を使用することも可能である。
膜３６及び第２の遮光膜３７にモリブデンシリサイド及
びアルミニウムを使用しているが、これらの遮光膜にモ
リブデンシリサイド・タングステンシリサイド・アルミ
ニウムなどの各種シリサイド及び各種金属を使用するこ
とも可能である。また、転送電極３４，３５として、多
結晶シリコン膜の代わりに、モリブデンシリサイド・タ
ングステンシリサイドなどの各種シリサイド及び各種金
属を使用することも可能である。
【００５３】次に、本発明の第２の参考例について説明
する。本参考例の特徴とする点は、転送電極と遮光膜と
の間に、窒化シリコン膜を設けたことにある。
する。本参考例の特徴とする点は、転送電極と遮光膜と
の間に、窒化シリコン膜を設けたことにある。
【００５４】図１４は、同参考例の概略構成を示す断面
図である。ｎ型のシリコン基板５０上にイオン注入若し
くは拡散によってｐ型のウェル５１が形成され、このｐ
ウェル５１の表面に受光部となるｎ型領域５２，ｐ型領
域５３及びｎ型の垂直ＣＣＤチャネル５４が形成されて
いる。この基板上には酸化シリコン膜５５ａ，窒化シリ
コン膜５５ｂ及び酸化シリコン膜５５ｃの３層の絶縁膜
５５を介して転送電極５６ａ，５６ｂが形成されてい
る。転送電極５６ａ，５６ｂ上には酸化シリコン膜５
７，窒化シリコン膜５８及び酸化シリコン膜５９の３層
の絶縁膜が形成されている。そして、受光部上が開口さ
れ、この開口の側面及び基板の最上部を覆うように遮光
膜６０が形成されている。
図である。ｎ型のシリコン基板５０上にイオン注入若し
くは拡散によってｐ型のウェル５１が形成され、このｐ
ウェル５１の表面に受光部となるｎ型領域５２，ｐ型領
域５３及びｎ型の垂直ＣＣＤチャネル５４が形成されて
いる。この基板上には酸化シリコン膜５５ａ，窒化シリ
コン膜５５ｂ及び酸化シリコン膜５５ｃの３層の絶縁膜
５５を介して転送電極５６ａ，５６ｂが形成されてい
る。転送電極５６ａ，５６ｂ上には酸化シリコン膜５
７，窒化シリコン膜５８及び酸化シリコン膜５９の３層
の絶縁膜が形成されている。そして、受光部上が開口さ
れ、この開口の側面及び基板の最上部を覆うように遮光
膜６０が形成されている。
【００５５】上記参考例の製造工程について説明する。
図１５は平面図、図１６及び図１７は図１５の矢視Ｃ−
Ｃ′断面に相当する工程断面図である。
図１５は平面図、図１６及び図１７は図１５の矢視Ｃ−
Ｃ′断面に相当する工程断面図である。
【００５６】まず、図１６（ａ）に示すように、ＣＣＤ
チャネル５４が形成されたｐウェル５１上に、酸化シリ
コン膜５５ａ，窒化シリコン膜５５ｂ及び酸化シリコン
膜５５ｃの３層の絶縁膜５５を形成する。次いで、絶縁
膜５５上に気相成長法により多結晶シリコン膜からなる
２層の転送電極５６ａ，５６ｂを形成する。多結晶シリ
コン膜の膜厚は２００〜６００ｎｍとする。次いで、多
結晶シリコン膜を酸化して酸化シリコン膜５７を形成
し、さらにその上に気相成長法により厚さ５０〜３００
ｎｍの窒化シリコン膜５８を堆積する。
チャネル５４が形成されたｐウェル５１上に、酸化シリ
コン膜５５ａ，窒化シリコン膜５５ｂ及び酸化シリコン
膜５５ｃの３層の絶縁膜５５を形成する。次いで、絶縁
膜５５上に気相成長法により多結晶シリコン膜からなる
２層の転送電極５６ａ，５６ｂを形成する。多結晶シリ
コン膜の膜厚は２００〜６００ｎｍとする。次いで、多
結晶シリコン膜を酸化して酸化シリコン膜５７を形成
し、さらにその上に気相成長法により厚さ５０〜３００
ｎｍの窒化シリコン膜５８を堆積する。
【００５７】次いで、図１６（ｂ）に示すように、窒化
シリコン膜５８上に所望パターンのレジスト６１を形成
し、このレジスト６１をマスクとして反応性イオンエッ
チングにより、窒化シリコン膜５８及び酸化シリコン膜
５７を選択的にエッチングする。
シリコン膜５８上に所望パターンのレジスト６１を形成
し、このレジスト６１をマスクとして反応性イオンエッ
チングにより、窒化シリコン膜５８及び酸化シリコン膜
５７を選択的にエッチングする。
【００５８】次いで、図１６（ｃ）に示すように、レジ
スト６１を除去した後、窒化シリコン膜５８をマスク
に、多結晶シリコンと窒化シリコンとの選択比を例えば
１５〜２０程度に保って、多結晶シリコン膜を反応性イ
オンエッチングで除去する。
スト６１を除去した後、窒化シリコン膜５８をマスク
に、多結晶シリコンと窒化シリコンとの選択比を例えば
１５〜２０程度に保って、多結晶シリコン膜を反応性イ
オンエッチングで除去する。
【００５９】次いで、図１７（ａ）に示すように、転送
電極５６ａ，５６ｂ間の絶縁膜を弗化アンモニウム等で
除去する。次いで、図１７（ｂ）に示すように、再び多
結晶シリコンと窒化シリコンとの選択比を先と同様に保
って、残りの多結晶シリコン膜を除去し、さらに露出し
た酸化シリコン膜５５ｃを除去する。これにより、酸化
シリコン膜５５ａをエッチングすることなく、受光部の
上部に開口部を形成する。
電極５６ａ，５６ｂ間の絶縁膜を弗化アンモニウム等で
除去する。次いで、図１７（ｂ）に示すように、再び多
結晶シリコンと窒化シリコンとの選択比を先と同様に保
って、残りの多結晶シリコン膜を除去し、さらに露出し
た酸化シリコン膜５５ｃを除去する。これにより、酸化
シリコン膜５５ａをエッチングすることなく、受光部の
上部に開口部を形成する。
【００６０】次いで、図１７（ｃ）に示すように、多結
晶シリコン膜の端部を酸化した後、開口部に自己整合で
フォトダイオードのｎ型領域５２をイオン注入で形成
し、さらに表面シールド層のｐ型領域５３を同じくイオ
ン注入等で形成する。この後、遮光膜６０を例えばアル
ミニウムで形成し、所定の部分をエッチングすることに
より、図１４に示す構造の固体撮像装置が得られる。
晶シリコン膜の端部を酸化した後、開口部に自己整合で
フォトダイオードのｎ型領域５２をイオン注入で形成
し、さらに表面シールド層のｐ型領域５３を同じくイオ
ン注入等で形成する。この後、遮光膜６０を例えばアル
ミニウムで形成し、所定の部分をエッチングすることに
より、図１４に示す構造の固体撮像装置が得られる。
【００６１】図１４に示す参考例によれば、転送電極５
６ａ，５６ｂと遮光膜６０との間に窒化シリコン膜５８
を設けることにより、絶縁破壊を招くことなく、転送電
極５６ａ，５６ｂと遮光膜６０との間の絶縁膜（５７，
５８，５９）を薄膜化することができ、遮光膜６０の段
切れを防止することができる。しかも、基板と遮光膜６
０との距離を短くして多重反射によるスミアを低減させ
ることができる。従って、製造歩留りの向上と共に良好
な再生画像を得ることができる。また、窒化シリコン膜
５８をマスクとして受光部を１回のエッチングで開口で
きるため、受光部の開口率を向上させることができ、高
感度の固体撮像装置を実現することが可能となる。
６ａ，５６ｂと遮光膜６０との間に窒化シリコン膜５８
を設けることにより、絶縁破壊を招くことなく、転送電
極５６ａ，５６ｂと遮光膜６０との間の絶縁膜（５７，
５８，５９）を薄膜化することができ、遮光膜６０の段
切れを防止することができる。しかも、基板と遮光膜６
０との距離を短くして多重反射によるスミアを低減させ
ることができる。従って、製造歩留りの向上と共に良好
な再生画像を得ることができる。また、窒化シリコン膜
５８をマスクとして受光部を１回のエッチングで開口で
きるため、受光部の開口率を向上させることができ、高
感度の固体撮像装置を実現することが可能となる。
【００６２】図１８は、本発明の第３の参考例に係わる
固体撮像装置の基本構成を示す平面図である。図示しな
いシリコン基板上に、感光部101 がマトリクス状に設け
られている。これら感光部101 には、それぞれ信号電荷
読出し部102 が設けられており、感光部101 に蓄積され
た信号電荷は、それぞれ感光部間に設けられた垂直ＣＣ
Ｄレジスタ103 に読出される。垂直ＣＣＤレジスタ103
の転送電極は、後述するように金属又は金属シリサイド
等の光透過率の低い材料からなり、垂直転送チャネル上
に該チャネルに平行に且つ一体で形成されている。
固体撮像装置の基本構成を示す平面図である。図示しな
いシリコン基板上に、感光部101 がマトリクス状に設け
られている。これら感光部101 には、それぞれ信号電荷
読出し部102 が設けられており、感光部101 に蓄積され
た信号電荷は、それぞれ感光部間に設けられた垂直ＣＣ
Ｄレジスタ103 に読出される。垂直ＣＣＤレジスタ103
の転送電極は、後述するように金属又は金属シリサイド
等の光透過率の低い材料からなり、垂直転送チャネル上
に該チャネルに平行に且つ一体で形成されている。
【００６３】垂直ＣＣＤレジスタ103 に読出された信号
電荷は順次転送され、インターレース走査を行うための
信号電荷加算部104 に送られる。信号電荷加算部104 で
は、隣接する感光部に蓄積されていた信号電荷が加算さ
れ、且つ１フィールド毎に加算する画素が変えられる。
これにより、インターレース走査が行われる。信号電荷
加算部104 で加算された信号電荷は、水平ＣＣＤレジス
タ105 に並列的に送られる。そして、水平ＣＣＤレジス
タ105 により転送された信号電荷は出力部106に送ら
れ、出力信号として取り出される。
電荷は順次転送され、インターレース走査を行うための
信号電荷加算部104 に送られる。信号電荷加算部104 で
は、隣接する感光部に蓄積されていた信号電荷が加算さ
れ、且つ１フィールド毎に加算する画素が変えられる。
これにより、インターレース走査が行われる。信号電荷
加算部104 で加算された信号電荷は、水平ＣＣＤレジス
タ105 に並列的に送られる。そして、水平ＣＣＤレジス
タ105 により転送された信号電荷は出力部106に送ら
れ、出力信号として取り出される。
【００６４】図１９は第３の参考例の単位画素当りの平
面図、図２０は図１９の矢視Ａ−Ａ′断面図、図２１は
図１９の矢視Ｂ−Ｂ′断面図を示している。図中121 は
垂直ＣＣＤレジスタの転送電極であり、この転送電極12
1 は金属又は金属シリサイド等の光透過率の低い材料か
らなり、垂直転送チャネル上に該チャネルと平行、且つ
一体で形成されている。122 はｎ型のシリコン基板、12
3 はｐ型のウェル領域、124 は転送チャネルを埋め込み
チャネルとするためのｎ型拡散層領域、125 はフォト・
ダイオードを形成するｎ型領域、126 はフォト・ダイオ
ード表面で発生する暗電流を抑制するためのｐ型領域で
ある。127 は転送チャネルの一部の表面に設けられたｐ
型領域であり、素子分離のために画素間に設けられたｐ
型領域を兼ねている。このｐ型領域127 及びフォト・ダ
イオード表面のｐ型領域126 には基準電位が印加され
る。また、128(128-1,128-2,128-3)は転送チャネルの電
位に段差付けを行うために設けられたｎ型領域、129 は
ゲート絶縁膜である。
面図、図２０は図１９の矢視Ａ−Ａ′断面図、図２１は
図１９の矢視Ｂ−Ｂ′断面図を示している。図中121 は
垂直ＣＣＤレジスタの転送電極であり、この転送電極12
1 は金属又は金属シリサイド等の光透過率の低い材料か
らなり、垂直転送チャネル上に該チャネルと平行、且つ
一体で形成されている。122 はｎ型のシリコン基板、12
3 はｐ型のウェル領域、124 は転送チャネルを埋め込み
チャネルとするためのｎ型拡散層領域、125 はフォト・
ダイオードを形成するｎ型領域、126 はフォト・ダイオ
ード表面で発生する暗電流を抑制するためのｐ型領域で
ある。127 は転送チャネルの一部の表面に設けられたｐ
型領域であり、素子分離のために画素間に設けられたｐ
型領域を兼ねている。このｐ型領域127 及びフォト・ダ
イオード表面のｐ型領域126 には基準電位が印加され
る。また、128(128-1,128-2,128-3)は転送チャネルの電
位に段差付けを行うために設けられたｎ型領域、129 は
ゲート絶縁膜である。
【００６５】このような構成であれば、転送電極121 は
光透過率の低い材料からなり、しかも垂直転送チャネル
平行に且つ一体で形成されているため、垂直転送チャネ
ルに直接光が漏れ込むことはない。このため、垂直転送
電極121 は遮光膜を兼ねさせることができる。従って、
特に遮光膜を設ける必要はなく、従来のように転送電極
を覆い、且つ漏れ込み光を防ぐために遮光膜をフォトダ
イオード側に落とし込む必要がない。
光透過率の低い材料からなり、しかも垂直転送チャネル
平行に且つ一体で形成されているため、垂直転送チャネ
ルに直接光が漏れ込むことはない。このため、垂直転送
電極121 は遮光膜を兼ねさせることができる。従って、
特に遮光膜を設ける必要はなく、従来のように転送電極
を覆い、且つ漏れ込み光を防ぐために遮光膜をフォトダ
イオード側に落とし込む必要がない。
【００６６】また、転送電極121 はゲート絶縁膜129 上
に形成されるため、従来のように遮光膜と転送電極との
間の層間絶縁膜が不要となり、遮光膜を兼ねた転送電極
下の絶縁膜を従来の場合に比べて大幅に薄くすることが
できる。このため、漏れ込み光を防ぐために遮光膜を兼
ねた転送電極を感光部側に大きく張り出させる必要がな
く、従来の場合より開口面積を大きくすることができ
る。従って従来の場合に比べ、感度を維持し且つスミア
を抑制することが可能であり、画素の微細化が容易とな
る。
に形成されるため、従来のように遮光膜と転送電極との
間の層間絶縁膜が不要となり、遮光膜を兼ねた転送電極
下の絶縁膜を従来の場合に比べて大幅に薄くすることが
できる。このため、漏れ込み光を防ぐために遮光膜を兼
ねた転送電極を感光部側に大きく張り出させる必要がな
く、従来の場合より開口面積を大きくすることができ
る。従って従来の場合に比べ、感度を維持し且つスミア
を抑制することが可能であり、画素の微細化が容易とな
る。
【００６７】図２２は、インターレース走査を行うため
に設けられた信号電荷加算部104 の断面図を示してい
る。信号電荷加算部104 は垂直ＣＣＤレジスタ103 と水
平ＣＣＤレジスタ105 との接合部にある。図２２におい
て、121aは垂直転送電極121 の終端部、133 は水平転送
電極である。信号電荷加算部104 は、信号電荷加算のた
めの電極131 及び信号電荷を蓄積するために設けられた
ｎ型拡散層132 から形成される。そして、信号電荷加算
のための電極131 にはクロックパルスΦA が印加され
る。
に設けられた信号電荷加算部104 の断面図を示してい
る。信号電荷加算部104 は垂直ＣＣＤレジスタ103 と水
平ＣＣＤレジスタ105 との接合部にある。図２２におい
て、121aは垂直転送電極121 の終端部、133 は水平転送
電極である。信号電荷加算部104 は、信号電荷加算のた
めの電極131 及び信号電荷を蓄積するために設けられた
ｎ型拡散層132 から形成される。そして、信号電荷加算
のための電極131 にはクロックパルスΦA が印加され
る。
【００６８】次に、インターレース走査のための信号電
荷加算の方法、及び信号電荷転送の様子を図２３、図２
４を用いて説明する。
荷加算の方法、及び信号電荷転送の様子を図２３、図２
４を用いて説明する。
【００６９】図２３（ａ）には垂直転送電極121 に印加
されるクロックパルスΦV を示し、図２３（ｂ）（ｃ）
にはクロックパルスΦV と共に、信号電荷加算のための
電極131 に印加されるクロックパルスΦA 、水平ＣＣＤ
の転送電極131 に印加されるクロックパルスΦH1，ΦH2
のタイミング・チャートを示した。この例では、水平Ｃ
ＣＤは互いに逆層の２相のクロックパルスΦH1、ΦH2で
駆動される場合について示している。なお、図２３
（ｂ）は奇数フィールド、図２３（ｃ）は偶数フィール
ドの場合を示している。
されるクロックパルスΦV を示し、図２３（ｂ）（ｃ）
にはクロックパルスΦV と共に、信号電荷加算のための
電極131 に印加されるクロックパルスΦA 、水平ＣＣＤ
の転送電極131 に印加されるクロックパルスΦH1，ΦH2
のタイミング・チャートを示した。この例では、水平Ｃ
ＣＤは互いに逆層の２相のクロックパルスΦH1、ΦH2で
駆動される場合について示している。なお、図２３
（ｂ）は奇数フィールド、図２３（ｃ）は偶数フィール
ドの場合を示している。
【００７０】インターレース走査のための信号電荷加算
は、次のようにして行う。奇数フィールドでは、ｔ＝ｔ
2 で各画素から信号電荷を読出した後、図２３（ｂ）に
示すように、垂直転送電極121 に２回のクロックパルス
を送り、隣接する２画素に対応する２つの電荷パケット
を信号電荷加算のための電極下に転送し、信号電荷の加
算を行う。その後は、奇数フィールドの各水平ブランキ
ング期間に、図２３（ｂ）に示したのと同様のパルス
を、垂直転送電極と信号電荷加算のための電極に印加
し、信号電荷の転送及び信号電荷の加算を行う。
は、次のようにして行う。奇数フィールドでは、ｔ＝ｔ
2 で各画素から信号電荷を読出した後、図２３（ｂ）に
示すように、垂直転送電極121 に２回のクロックパルス
を送り、隣接する２画素に対応する２つの電荷パケット
を信号電荷加算のための電極下に転送し、信号電荷の加
算を行う。その後は、奇数フィールドの各水平ブランキ
ング期間に、図２３（ｂ）に示したのと同様のパルス
を、垂直転送電極と信号電荷加算のための電極に印加
し、信号電荷の転送及び信号電荷の加算を行う。
【００７１】偶数フィールドでは、ｔ＝ｔ2 で各画素か
ら信号電荷を読み出した後、図２３（ｃ）に示すよう
に、垂直転送電極に３回クロックパルスを送り、３画素
対応する３つの電荷パケットを信号電荷加算のための電
極下に転送し、それを水平ＣＣＤに転送する。その後の
水平ブランキング期間では、奇数フィールドと同様に隣
接する２画素に対応する２つの電荷パケットの加算を行
い、水平ＣＣＤへと信号電荷を転送する。
ら信号電荷を読み出した後、図２３（ｃ）に示すよう
に、垂直転送電極に３回クロックパルスを送り、３画素
対応する３つの電荷パケットを信号電荷加算のための電
極下に転送し、それを水平ＣＣＤに転送する。その後の
水平ブランキング期間では、奇数フィールドと同様に隣
接する２画素に対応する２つの電荷パケットの加算を行
い、水平ＣＣＤへと信号電荷を転送する。
【００７２】このようにすることで、奇数フィールドと
偶数フィールドで、加算を行う画素を変えることができ
るため、インターレース走査が可能となる。また、本参
考例では信号電荷の加算を電極131 で行ったが、このよ
うな電極を設けずとも、信号電荷加算の手段として、垂
直ＣＣＤから水平ＣＣＤへ信号電荷を転送する際に水平
ＣＣＤで信号電荷を加算することもできる。
偶数フィールドで、加算を行う画素を変えることができ
るため、インターレース走査が可能となる。また、本参
考例では信号電荷の加算を電極131 で行ったが、このよ
うな電極を設けずとも、信号電荷加算の手段として、垂
直ＣＣＤから水平ＣＣＤへ信号電荷を転送する際に水平
ＣＣＤで信号電荷を加算することもできる。
【００７３】図２４には、図２３（ｂ）に示したタイミ
ングチャートのｔ１〜ｔ９での、信号電荷が転送される
様子、及び図２３（ａ）での信号電荷が加算される様子
を示した。転送チャネルの一部の表面に設けられたｐ型
領域127 は基準電位に固定されるため、転送電極121 に
印加するクロックパルスΦV によりｎ型領域128 の電位
ポテンシャルのみがｔ１〜ｔ９のように変わり、単相の
パルスでの電荷転送が可能となる。さらに、電極131 に
印加されるクロックパルスΦA により、ｎ型拡散層132
で２画素の加算が行われる。そして、１フィールド毎に
加算する画素を変えることにより、インターレース走査
が行われるようになっている。
ングチャートのｔ１〜ｔ９での、信号電荷が転送される
様子、及び図２３（ａ）での信号電荷が加算される様子
を示した。転送チャネルの一部の表面に設けられたｐ型
領域127 は基準電位に固定されるため、転送電極121 に
印加するクロックパルスΦV によりｎ型領域128 の電位
ポテンシャルのみがｔ１〜ｔ９のように変わり、単相の
パルスでの電荷転送が可能となる。さらに、電極131 に
印加されるクロックパルスΦA により、ｎ型拡散層132
で２画素の加算が行われる。そして、１フィールド毎に
加算する画素を変えることにより、インターレース走査
が行われるようになっている。
【００７４】なお、この参考例での信号電荷の転送原理
は、Virtual Phase CCD Technologyとして知られいる
（IEDM Tech.Digest 1979,p611）。本参考例では上記の
原理による電荷伝送の場合を示したが、必ずしもこの方
式に限るものではない。例えば垂直転送電極を抵抗体で
形成し、この転送電極に転送方向に沿って複数の端子を
設け、これらの端子に所定の電圧を印加することにより
拡散層内に電位ポテンシャルを形成して信号電荷を転送
する、いわゆる抵抗性ゲート構造にしてもよい。要する
に、一電極での電荷転送が可能な方法であればよい。
は、Virtual Phase CCD Technologyとして知られいる
（IEDM Tech.Digest 1979,p611）。本参考例では上記の
原理による電荷伝送の場合を示したが、必ずしもこの方
式に限るものではない。例えば垂直転送電極を抵抗体で
形成し、この転送電極に転送方向に沿って複数の端子を
設け、これらの端子に所定の電圧を印加することにより
拡散層内に電位ポテンシャルを形成して信号電荷を転送
する、いわゆる抵抗性ゲート構造にしてもよい。要する
に、一電極での電荷転送が可能な方法であればよい。
【００７５】このように本参考例によれば、垂直ＣＣＤ
レジスタの転送電極121 が金属等の光透過率の十分低い
材料からなり、且つ垂直ＣＣＤ転送チャネル上に、それ
と平行に一定で形成されているため、垂直ＣＣＤレジス
タの転送電極121 が遮光膜を兼ねることができる。この
ため、特に遮光膜を設ける必要はない。また、遮光膜を
兼ねた転送電極下の絶縁膜の厚さは従来の場合と比べて
十分に薄くすることができるため、遮光膜を兼ねた転送
電極をフォトダイオード側に張り出させる必要がなく、
感光部の開口面積を大きくすることができる。このた
め、画素サイズを微細化した場合に素子の感度を維持し
たまま、スミアを十分に抑制することができる。
レジスタの転送電極121 が金属等の光透過率の十分低い
材料からなり、且つ垂直ＣＣＤ転送チャネル上に、それ
と平行に一定で形成されているため、垂直ＣＣＤレジス
タの転送電極121 が遮光膜を兼ねることができる。この
ため、特に遮光膜を設ける必要はない。また、遮光膜を
兼ねた転送電極下の絶縁膜の厚さは従来の場合と比べて
十分に薄くすることができるため、遮光膜を兼ねた転送
電極をフォトダイオード側に張り出させる必要がなく、
感光部の開口面積を大きくすることができる。このた
め、画素サイズを微細化した場合に素子の感度を維持し
たまま、スミアを十分に抑制することができる。
【００７６】図２５は本発明の第５の実施例に係わる固
体撮像装置の要部構成を示す平面図で、図２６は図２５
の矢視Ａ−Ａ′断面図である。ｎ型Ｓｉ基板201 の上に
ｐ型ウェル領域202 が形成され、このウェル領域202 の
表面に垂直転送チャネル203とフォトダイオード形成の
ためのｎ型層204 及びｐ型層205 が形成されている。転
送チャネル203 上には転送電極206 が形成され、転送電
極206 上には絶縁膜を介して第１の遮光膜207 が形成さ
れている。転送電極206 及び第１の遮光膜207の側面に
は後述する側壁絶縁膜が形成されている。第１の遮光膜
207 及び側壁絶縁膜を覆うように第２の遮光膜208 が形
成されている。そして、これらの上に保護用の絶縁膜20
9 が形成されている。
体撮像装置の要部構成を示す平面図で、図２６は図２５
の矢視Ａ−Ａ′断面図である。ｎ型Ｓｉ基板201 の上に
ｐ型ウェル領域202 が形成され、このウェル領域202 の
表面に垂直転送チャネル203とフォトダイオード形成の
ためのｎ型層204 及びｐ型層205 が形成されている。転
送チャネル203 上には転送電極206 が形成され、転送電
極206 上には絶縁膜を介して第１の遮光膜207 が形成さ
れている。転送電極206 及び第１の遮光膜207の側面に
は後述する側壁絶縁膜が形成されている。第１の遮光膜
207 及び側壁絶縁膜を覆うように第２の遮光膜208 が形
成されている。そして、これらの上に保護用の絶縁膜20
9 が形成されている。
【００７７】次に、上記実施例の製造方法を図２７乃至
図２９の工程断面図を参照して説明する。なお、図２７
は転送方向断面、図２８及び図２９は転送方向と直交す
る方向の断面を示している。
図２９の工程断面図を参照して説明する。なお、図２７
は転送方向断面、図２８及び図２９は転送方向と直交す
る方向の断面を示している。
【００７８】まず、図２７（ａ）に示すように、ｎ型シ
リコン基板201 上にｐ型ウェル領域202 を形成し、ウェ
ル領域202 の表面に、ｎ型拡散領域からなる垂直ＣＣＤ
の埋め込み転送チャネル203 を形成する。続いて、シリ
コン基板を酸化しゲート絶縁膜210 を形成し、その上に
転送電極206 となる第１層目の多結晶シリコン206aを堆
積する。
リコン基板201 上にｐ型ウェル領域202 を形成し、ウェ
ル領域202 の表面に、ｎ型拡散領域からなる垂直ＣＣＤ
の埋め込み転送チャネル203 を形成する。続いて、シリ
コン基板を酸化しゲート絶縁膜210 を形成し、その上に
転送電極206 となる第１層目の多結晶シリコン206aを堆
積する。
【００７９】次いで、図２７（ｂ）に示すように、レジ
スト等をマスクとし多結晶シリコン膜206aを選択的にエ
ッチングする。次いで、図２７（ｃ）に示すように、多
結晶シリコン膜206aを熱酸化して絶縁膜211 を形成した
後、第２層目の多結晶シリコン膜206bを堆積する。次い
で、図２７（ｄ）に示すように、レジスト等をマスクと
し多結晶シリコン膜206bを選択的にエッチングする。次
いで、図２７（ｅ）に示すように、多結晶シリコン膜20
6bの熱酸化を行い絶縁膜212 を形成する。
スト等をマスクとし多結晶シリコン膜206aを選択的にエ
ッチングする。次いで、図２７（ｃ）に示すように、多
結晶シリコン膜206aを熱酸化して絶縁膜211 を形成した
後、第２層目の多結晶シリコン膜206bを堆積する。次い
で、図２７（ｄ）に示すように、レジスト等をマスクと
し多結晶シリコン膜206bを選択的にエッチングする。次
いで、図２７（ｅ）に示すように、多結晶シリコン膜20
6bの熱酸化を行い絶縁膜212 を形成する。
【００８０】ここまでの状態を転送方向と直交する方向
に切った断面が、図２８（ａ）である。次いで、図２８
（ｂ）に示すように、絶縁膜212 上にＭｏ，Ｗ等の高融
点金属膜213 又はそれら高融点金属のシリサイド膜を堆
積する。この金属膜213 は第１層目の遮光膜207 とな
る。
に切った断面が、図２８（ａ）である。次いで、図２８
（ｂ）に示すように、絶縁膜212 上にＭｏ，Ｗ等の高融
点金属膜213 又はそれら高融点金属のシリサイド膜を堆
積する。この金属膜213 は第１層目の遮光膜207 とな
る。
【００８１】次いで、図２８（ｃ）に示すように、レジ
スト214 をマスクとして金属膜213，層間絶縁膜 212,21
1，多結晶シリコン膜206a，206b及びゲート絶縁膜210
のエッチングを行う。なお、図には示さないが、この際
に感光部にはフォトダイオードを形成するためｎ型領域
204 を、基板表面にはｐ型領域205 を形成する。その
後、図２８（ｄ）に示すように、シリコン酸化膜215 の
堆積を行う。
スト214 をマスクとして金属膜213，層間絶縁膜 212,21
1，多結晶シリコン膜206a，206b及びゲート絶縁膜210
のエッチングを行う。なお、図には示さないが、この際
に感光部にはフォトダイオードを形成するためｎ型領域
204 を、基板表面にはｐ型領域205 を形成する。その
後、図２８（ｄ）に示すように、シリコン酸化膜215 の
堆積を行う。
【００８２】次いで、図２９（ａ）に示すように、異方
性エッチングを行い、感光部基板上のシリコン酸化膜が
なくなるまでエッチングを行う。このとき、金属膜213
，層間絶縁膜211,212 ，多結晶シリコン膜206a，206b
の側壁部には堆積したシリコン酸化膜215 が残存する。
つまり、側壁絶縁膜をセルフアラインで形成することが
できる。
性エッチングを行い、感光部基板上のシリコン酸化膜が
なくなるまでエッチングを行う。このとき、金属膜213
，層間絶縁膜211,212 ，多結晶シリコン膜206a，206b
の側壁部には堆積したシリコン酸化膜215 が残存する。
つまり、側壁絶縁膜をセルフアラインで形成することが
できる。
【００８３】次いで、図２９（ｂ）に示すように、Ａｌ
等の金属膜を堆積し、これをレジストをマスクとして選
択的にエッチングし、第２層目の遮光膜208 を形成す
る。次いで、図２９（ｃ）に示すように、保護用の絶縁
膜209 を堆積することにより、図２６に示した構造が得
られることになる。
等の金属膜を堆積し、これをレジストをマスクとして選
択的にエッチングし、第２層目の遮光膜208 を形成す
る。次いで、図２９（ｃ）に示すように、保護用の絶縁
膜209 を堆積することにより、図２６に示した構造が得
られることになる。
【００８４】かくして本実施例によれば、遮光膜と基板
とが接触する位置を、自己整合的に決めることができ
る。このため、感光部の開口面積を従来の場合より大き
くすることができる。また、本実施例では、転送電極上
に設けられた第１層目の遮光膜の厚さを十分に厚くする
ことができ、遮光膜を透過して転送チャネルに漏れ込む
光を抑制することができる。
とが接触する位置を、自己整合的に決めることができ
る。このため、感光部の開口面積を従来の場合より大き
くすることができる。また、本実施例では、転送電極上
に設けられた第１層目の遮光膜の厚さを十分に厚くする
ことができ、遮光膜を透過して転送チャネルに漏れ込む
光を抑制することができる。
【００８５】
【発明の効果】以上詳述したように本発明（請求項１）
によれば、遮光電極の一部を光電変換部の基板表面の不
純物領域（ｐ型領域）に接触させているので、垂直ＣＣ
Ｄチャネル内への光の漏れこみをなくして、スミアを十
分に抑制することができる。さらに、遮光電極に与える
電位をｐ型不純物拡散領域の電位よりも高くしているの
で、遮光電極からシリコン基板に電子が注入されること
はなく、再生画面上で画像欠陥が生じることもない。ま
た、本発明（請求項２，３）によれば、フォトダイオー
ドを形成する際のイオン注入によるゲート電極の突き抜
けがなくなるため、読出し電位が変わったり残像が発生
するという問題をなくすことが可能となる。さらに、ゲ
ート電極と遮光膜間の耐圧を劣化させることなく遮光膜
とシリコン基板間から垂直ＣＣＤへの光の漏れ込みを十
分低減できるため、スミアの低減が可能となる。
によれば、遮光電極の一部を光電変換部の基板表面の不
純物領域（ｐ型領域）に接触させているので、垂直ＣＣ
Ｄチャネル内への光の漏れこみをなくして、スミアを十
分に抑制することができる。さらに、遮光電極に与える
電位をｐ型不純物拡散領域の電位よりも高くしているの
で、遮光電極からシリコン基板に電子が注入されること
はなく、再生画面上で画像欠陥が生じることもない。ま
た、本発明（請求項２，３）によれば、フォトダイオー
ドを形成する際のイオン注入によるゲート電極の突き抜
けがなくなるため、読出し電位が変わったり残像が発生
するという問題をなくすことが可能となる。さらに、ゲ
ート電極と遮光膜間の耐圧を劣化させることなく遮光膜
とシリコン基板間から垂直ＣＣＤへの光の漏れ込みを十
分低減できるため、スミアの低減が可能となる。
【００８６】また、本発明（請求項４）によれば、遮光
膜と感光部基板界面が接触する位置を転送電極に対して
セルフアラインで形成できるので、従来に比べて、より
感光部の開口面積を大きくすることが可能となる。
膜と感光部基板界面が接触する位置を転送電極に対して
セルフアラインで形成できるので、従来に比べて、より
感光部の開口面積を大きくすることが可能となる。
【図１】本発明の第１の実施例に係わる固体撮像装置の
一画素構成を示す平面図。
一画素構成を示す平面図。
【図２】図１の矢視Ａ−Ａ′断面図。
【図３】第１の実施例の製造工程を示す断面図。
【図４】第１の実施例の製造工程を示す断面図。
【図５】第１の実施例の効果を説明するための模式図。
【図６】第１の実施例の変形例に係わる固体撮像装置の
一画素構成を示す平面図。
一画素構成を示す平面図。
【図７】図６の矢視Ｂ−Ｂ′断面図。
【図８】図６の変形例の製造工程を示す断面図。
【図９】本発明の第２の実施例に係わる固体撮像装置の
一画素構成を示す平面図。
一画素構成を示す平面図。
【図１０】図９の矢視Ｘ−Ｘ′断面図。
【図１１】本発明の第１の参考例に係わる固体撮像装置
の一画素構成を示す断面図。
の一画素構成を示す断面図。
【図１２】本発明の第３の実施例に係わる固体撮像装置
の一画素構成を示す断面図。
の一画素構成を示す断面図。
【図１３】本発明の第４の実施例に係わる固体撮像装置
の一画素構成を示す断面図。
の一画素構成を示す断面図。
【図１４】本発明の第２の参考例に係わる固体撮像装置
の一画素構成を示す断面図。
の一画素構成を示す断面図。
【図１５】第２の参考例の概略構成を示す平面図。
【図１６】図１４の矢視Ｃ−Ｃ断面に相当する工程断面
図。
図。
【図１７】図１４の矢視Ｃ−Ｃ断面に相当する工程断面
図。
図。
【図１８】本発明の第３の参考例に係わる固体撮像装置
の基本構成を示す平面図、
の基本構成を示す平面図、
【図１９】第３の参考例の単位画素当たりの平面図、
【図２０】図１９の矢視Ａ−Ａ′断面図、
【図２１】図１９の矢視Ｂ−Ｂ′断面図、
【図２２】第３の参考例における信号電荷加算部の構成
を示す断面図、
を示す断面図、
【図２３】第３の参考例の動作を説明するためのタイミ
ングチャート、
ングチャート、
【図２４】第３の参考例の動作を説明するためのタイミ
ングチャート、
ングチャート、
【図２５】本発明の第５の実施例に係わる固体撮像装置
の要部構成を示す平面図、
の要部構成を示す平面図、
【図２６】図２５の矢視Ａ−Ａ′断面図、
【図２７】第５の実施例の製造工程を示すもので転送方
向の断面図、
向の断面図、
【図２８】第５の実施例の製造工程を示すもので転送方
向と直交する方向の断面図、
向と直交する方向の断面図、
【図２９】第５の実施例の製造工程を示すもので転送方
向と直交する方向の断面図、
向と直交する方向の断面図、
【図３０】従来のＣＣＤ撮像装置の断面構造を示す図。
【図３１】従来の問題点を説明するための素子構造断面
図。
図。
１０…ｎ型シリコン基板、１１…ｐ型ウェル、１２…ｎ
型領域（光電変換領域）、１３…ｐ型領域、１４…垂直
ＣＣＤチャネル（信号電荷転送部）、１５…ゲート酸化
膜、１６…転送電極、１８…遮光電極、１９…絶縁保護
膜、２１，２２…レジスト、３０…ｐ型シリコン基板、
３１…フォトダイオード（光電変換領域）、３２…垂直
ＣＣＤチャネル（信号電荷転送領域）、３３…素子分離
領域、３４，３５…転送電極、３６…第１の遮光膜、３
７…第２の遮光層、４３…第１の絶縁膜、４４…第２の
絶縁膜、４５…第３の絶縁膜。
型領域（光電変換領域）、１３…ｐ型領域、１４…垂直
ＣＣＤチャネル（信号電荷転送部）、１５…ゲート酸化
膜、１６…転送電極、１８…遮光電極、１９…絶縁保護
膜、２１，２２…レジスト、３０…ｐ型シリコン基板、
３１…フォトダイオード（光電変換領域）、３２…垂直
ＣＣＤチャネル（信号電荷転送領域）、３３…素子分離
領域、３４，３５…転送電極、３６…第１の遮光膜、３
７…第２の遮光層、４３…第１の絶縁膜、４４…第２の
絶縁膜、４５…第３の絶縁膜。
フロントページの続き (72)発明者 佐々木 道夫 神奈川県川崎市幸区小向東芝町１番地 株式会社東芝総合研究所内 (56)参考文献 特開 昭63−142859（ＪＰ，Ａ) 特開 昭63−50057（ＪＰ，Ａ) 特開 昭58−50874（ＪＰ，Ａ) 特開 昭58−157264（ＪＰ，Ａ) 実開 平４−65460（ＪＰ，Ｕ) (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 27/14 H01L 27/148 H04N 5/335
Claims (4)
- 【請求項１】半導体基板上に設けられた複数個の光電変
換部と、これらの光電変換部の間に設けられた複数列の
信号電荷転送部と、これらの信号電荷転送部をそれぞれ
覆う遮光電極とを備えた固体撮像装置において、 前記遮光電極の一部が前記光電変換部の基板表面のｐ型
不純物拡散領域に接触してなり、前記遮光電極に印加さ
れる電位をこのｐ型不純物拡散領域の電位よりも高く設
定してなることを特徴とする固体撮像装置。 - 【請求項２】第１導電型の半導体基板上に２次元状に配
置された第２導電型の光電変換領域と、これらの光電変
換領域の間に縦列状に配置された第２導電型の信号電荷
転送領域と、これらの転送領域上にそれぞれ形成された
信号電荷転送電極と、前記転送領域を覆うように前記転
送電極上に形成された膜厚の厚い第１の絶縁膜と、第１
の絶縁膜及び前記転送電極の側壁部を覆うように形成さ
れた膜厚の薄い第２の絶縁膜と、第２の絶縁膜を覆うよ
うに形成された遮光層と、これらの遮光層及び前記光電
変換領域上に形成された第３の絶縁膜とを具備してな
り、前記第１の絶縁膜は、前記転送電極のうちの信号電
荷読出しゲートを兼ねる信号電荷転送電極上のみに形成
されていることを特徴とする固体撮像装置。 - 【請求項３】第１導電型の半導体基板の表面に第２導電
型の信号電荷転送領域を縦列状に形成する工程と、前記
転送領域上にそれぞれ信号電荷転送電極を形成する工程
と、前記転送領域を覆うように前記転送電極上にそれぞ
れ膜厚の厚い第１の絶縁膜を形成する工程と、少なくと
も第１の絶縁膜をマスクとして前記基板の表面に不純物
をイオン注入し、該基板表面に第２導電型の光電変換領
域を２次元状に形成する工程と、第１の絶縁膜及び前記
転送電極の側壁部を覆うように膜厚の薄い第２の絶縁膜
を形成する工程と、第２の絶縁膜上に遮光層を形成する
工程と、前記遮光層及び光電変換領域上に第３の絶縁膜
を形成する工程とを含むことを特徴とする固体撮像装置
の製造方法。 - 【請求項４】第１導電型の半導体基板の表面に第２導電
型の信号電荷転送領域を縦列状に形成する工程と、前記
転送領域上にそれぞれ信号電荷転送電極を形成すると共
に、この転送電極上に層間絶縁膜を介して第１の遮光膜
を該転送電極とセルフアラインで形成する工程と、前記
基板の表面に不純物をイオン注入し、該基板表面に第２
導電型の光電変換領域を２次元状に形成する工程と、前
記転送電極及び第１の遮光膜の側部に側壁絶縁膜をセル
フアラインで形成する工程と、前記第１の遮光膜及び側
壁絶縁膜を覆い一部が前記基板の表面と接触するように
第２の遮光膜を形成する工程とを含むことを特徴とする
固体撮像装置の製造方法。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP03278542A JP3142327B2 (ja) | 1991-02-05 | 1991-09-30 | 固体撮像装置及びその製造方法 |
| US08/043,632 US5463232A (en) | 1991-02-05 | 1993-04-08 | Solid-state imaging device with internal smear eliminator |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1448991 | 1991-02-05 | ||
| JP3-14489 | 1991-02-05 | ||
| JP03278542A JP3142327B2 (ja) | 1991-02-05 | 1991-09-30 | 固体撮像装置及びその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04363064A JPH04363064A (ja) | 1992-12-15 |
| JP3142327B2 true JP3142327B2 (ja) | 2001-03-07 |
Family
ID=33542728
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP03278542A Expired - Fee Related JP3142327B2 (ja) | 1991-02-05 | 1991-09-30 | 固体撮像装置及びその製造方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US5463232A (ja) |
| JP (1) | JP3142327B2 (ja) |
Families Citing this family (22)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5736756A (en) * | 1994-09-29 | 1998-04-07 | Sony Corporation | Solid-state image sensing device with lght shielding film |
| JPH08125166A (ja) * | 1994-10-19 | 1996-05-17 | Toshiba Corp | 固体撮像装置およびその製造方法 |
| JP2897825B2 (ja) * | 1996-12-20 | 1999-05-31 | 日本電気株式会社 | 固体撮像装置 |
| GB9702991D0 (en) * | 1997-02-13 | 1997-04-02 | Philips Electronics Nv | Array of photosensitive pixels |
| US7336468B2 (en) | 1997-04-08 | 2008-02-26 | X2Y Attenuators, Llc | Arrangement for energy conditioning |
| US7321485B2 (en) | 1997-04-08 | 2008-01-22 | X2Y Attenuators, Llc | Arrangement for energy conditioning |
| US9054094B2 (en) | 1997-04-08 | 2015-06-09 | X2Y Attenuators, Llc | Energy conditioning circuit arrangement for integrated circuit |
| US7301748B2 (en) | 1997-04-08 | 2007-11-27 | Anthony Anthony A | Universal energy conditioning interposer with circuit architecture |
| KR100263467B1 (ko) * | 1997-12-30 | 2000-08-01 | 김영환 | 고체촬상소자 및 그의 제조방법 |
| KR100263474B1 (ko) | 1998-01-16 | 2000-08-01 | 김영환 | 고체 촬상 소자 및 그의 제조 방법 |
| US6160282A (en) * | 1998-04-21 | 2000-12-12 | Foveon, Inc. | CMOS image sensor employing silicide exclusion mask to reduce leakage and improve performance |
| EP2287917B1 (en) * | 1999-02-25 | 2016-05-25 | Canon Kabushiki Kaisha | Light-receiving element and photoelectric conversion device |
| JP3541155B2 (ja) * | 2000-02-17 | 2004-07-07 | シャープ株式会社 | 固体撮像装置およびその製造方法 |
| JP3782297B2 (ja) | 2000-03-28 | 2006-06-07 | 株式会社東芝 | 固体撮像装置及びその製造方法 |
| JP4419264B2 (ja) * | 2000-03-31 | 2010-02-24 | ソニー株式会社 | 固体撮像装置 |
| US7307301B2 (en) * | 2002-12-17 | 2007-12-11 | General Electric Company | Imaging array |
| JP2007515794A (ja) | 2003-12-22 | 2007-06-14 | エックストゥーワイ アテニュエイターズ，エルエルシー | 内部で遮蔽されたエネルギー調節器 |
| WO2006093831A2 (en) | 2005-03-01 | 2006-09-08 | X2Y Attenuators, Llc | Energy conditioner with tied through electrodes |
| JP2008535207A (ja) | 2005-03-01 | 2008-08-28 | エックストゥーワイ アテニュエイターズ，エルエルシー | 共平面導体を有する調整器 |
| US8026777B2 (en) | 2006-03-07 | 2011-09-27 | X2Y Attenuators, Llc | Energy conditioner structures |
| JP5207777B2 (ja) * | 2008-03-06 | 2013-06-12 | パナソニック株式会社 | 固体撮像装置及びその製造方法 |
| JP2013084713A (ja) * | 2011-10-07 | 2013-05-09 | Sony Corp | 固体撮像素子および製造方法、並びに撮像ユニット |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5917581B2 (ja) * | 1978-01-13 | 1984-04-21 | 株式会社東芝 | 固体撮像装置 |
| US4696021A (en) * | 1982-06-03 | 1987-09-22 | Nippon Kogaku K.K. | Solid-state area imaging device having interline transfer CCD means |
| JPS5919480A (ja) * | 1982-07-26 | 1984-01-31 | Olympus Optical Co Ltd | 固体撮像装置 |
| US4814848A (en) * | 1986-06-12 | 1989-03-21 | Hitachi, Ltd. | Solid-state imaging device |
| JPH0828496B2 (ja) * | 1987-03-31 | 1996-03-21 | 株式会社東芝 | 固体撮像装置 |
| JPH0666452B2 (ja) * | 1987-09-04 | 1994-08-24 | 株式会社東芝 | 固体撮像装置の製造方法 |
| JPH0360159A (ja) * | 1989-07-28 | 1991-03-15 | Nec Corp | 固体撮像素子 |
-
1991
- 1991-09-30 JP JP03278542A patent/JP3142327B2/ja not_active Expired - Fee Related
-
1993
- 1993-04-08 US US08/043,632 patent/US5463232A/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH04363064A (ja) | 1992-12-15 |
| US5463232A (en) | 1995-10-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3142327B2 (ja) | 固体撮像装置及びその製造方法 | |
| US7476560B2 (en) | Photoelectric conversion device, and process for its fabrication | |
| EP1895591B1 (en) | Manufacturing method of photoelectric conversion device | |
| JP2004095966A (ja) | 固体撮像装置及び画像読み出し方法 | |
| US20110031573A1 (en) | Solid-state imaging device, imaging apparatus, and manufacturing method of solid-state imaging device | |
| JP2845216B2 (ja) | 固体撮像装置およびその製造方法 | |
| KR100265268B1 (ko) | 고체촬상소자 | |
| JP3317248B2 (ja) | 固体撮像装置 | |
| JP3394308B2 (ja) | 固体撮像装置 | |
| KR100228037B1 (ko) | 고체촬상소자 및 그 제조방법 | |
| KR20060051313A (ko) | 고체 촬상 장치, 그 제조 방법 및 카메라 | |
| US7135362B2 (en) | Isolation layer for CMOS image sensor and fabrication method thereof | |
| US7564494B2 (en) | Solid-state imaging device and its driving method for preventing damage in dynamic range | |
| JP3218665B2 (ja) | 電荷転送装置の製造方法 | |
| US6222586B1 (en) | Solid-state imaging device having partially covered conversion region, and method for producing and method for driving the same | |
| JP2006344914A (ja) | 固体撮像装置およびその製造方法、並びにカメラ | |
| JPH06275809A (ja) | 固体撮像素子 | |
| JP2723854B2 (ja) | 固体撮像装置及びその製造方法 | |
| JP2877382B2 (ja) | 固体撮像装置 | |
| JP3298259B2 (ja) | 電荷転送素子 | |
| JP2003347537A (ja) | 固体撮像素子 | |
| JPH01161757A (ja) | 固体撮像素子 | |
| JPH05145056A (ja) | 固体撮像素子 | |
| JPS60173978A (ja) | 固体撮像装置 | |
| JPS62216262A (ja) | 固体撮像装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071222 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081222 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091222 Year of fee payment: 9 |
|
| LAPS | Cancellation because of no payment of annual fees |