JP3142206B2 - 張り合わせ半導体基板の製造方法 - Google Patents

張り合わせ半導体基板の製造方法

Info

Publication number
JP3142206B2
JP3142206B2 JP06136476A JP13647694A JP3142206B2 JP 3142206 B2 JP3142206 B2 JP 3142206B2 JP 06136476 A JP06136476 A JP 06136476A JP 13647694 A JP13647694 A JP 13647694A JP 3142206 B2 JP3142206 B2 JP 3142206B2
Authority
JP
Japan
Prior art keywords
bonding
semiconductor substrate
manufacturing
bonded
carbon concentration
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP06136476A
Other languages
English (en)
Other versions
JPH07320994A (ja
Inventor
恵一 田中
均 原田
浩之 大井
誠 菅原
千鶴子 岡田
悦郎 森田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Materials Corp
Original Assignee
Mitsubishi Materials Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Family has litigation
First worldwide family litigation filed litigation Critical https://patents.darts-ip.com/?family=15176026&utm_source=***_patent&utm_medium=platform_link&utm_campaign=public_patent_search&patent=JP3142206(B2) "Global patent litigation dataset” by Darts-ip is licensed under a Creative Commons Attribution 4.0 International License.
Application filed by Mitsubishi Materials Corp filed Critical Mitsubishi Materials Corp
Priority to JP06136476A priority Critical patent/JP3142206B2/ja
Publication of JPH07320994A publication Critical patent/JPH07320994A/ja
Application granted granted Critical
Publication of JP3142206B2 publication Critical patent/JP3142206B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Cleaning Or Drying Semiconductors (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は例えば２枚のシリコンウ
ェーハを直接張り合わせて一体化する張り合わせ半導体
基板の製造方法、特にその張り合わせ雰囲気中の炭素濃
度に関する。
【０００２】
【従来の技術】従来より、シリコンウェーハ同士を直接
張り合わせて接合する技術は、例えば特開昭６１−１４
５８３９号公報、特開昭６２−７１２１５号公報等に列
挙されている。このウェーハの張り合わせ接合技術は、
基本的には以下の工程により構成されている。室温で
２枚のウェーハを張り合わせる。８００℃以上の温度
領域でこれをアニールし、結合強度を高める。、の
各工程では張り合わせ界面は一様に結合され、ボイド等
の非結合部分がないこと、また、後工程で剥離しない程
度に結合強度が高いことが要求される。
【０００３】そして、張り合わせ技術としては、従来よ
り、例えば特開平２−４６７２２号公報、特開平２−２
４８０３２号公報、特開平３−１９６６１０号公報、特
開平４−４７４０号公報等に示す装置および方法が提案
されているが、いずれの技術についても未だ実用上の難
点が存在している。すなわち、いずれの張り合わせ方法
を採用したとしても、張り合わせ作業において、張り合
わせ不良のウェーハがかなりの率で発生することとな
る。
【０００４】例えばこれらの張り合わせは、初めにウェ
ーハを洗浄し、乾燥させた後、室温大気中でその鏡面同
士を張り合わせる。この張り合わせ作業はクリーンルー
ムで行われるが、シリコンウェーハの洗浄後に長い時間
がかかるとボイド発生率が高くなっていた。
【０００５】
【発明が解決しようとする課題】そこで、その原因を究
明したところ、洗浄後シリコンウェーハ表面の炭素濃度
が時間の経過とともに増大することが判明した。すなわ
ち、張り合わせ雰囲気での炭素濃度が高いとボイド発生
率が高くなり、熱処理後のデバイス工程等で剥がれ等が
発生し易くなるという課題を生じていた。
【０００６】そこで、本発明は、剥がれ等の不具合の発
生をなくした張り合わせ半導体基板の製造方法を提供す
ることを、その目的としている。
【０００７】
【課題を解決するための手段】請求項１に記載した発明
は、２枚の半導体基板の主面同士を重ね合わせて１枚の
張り合わせ半導体基板を製造する張り合わせ半導体基板
の製造方法において、上記張り合わせを炭素濃度が１０
０ｐｐｔ以下の雰囲気にて行う張り合わせ半導体基板の
製造方法である。
【０００８】請求項２に記載した発明は、上記２枚の半
導体基板は、その主面を洗浄した後、炭素濃度が１００
ｐｐｔ以下の雰囲気に保持し、その後、上記雰囲気で張
り合わせる請求項１に記載の張り合わせ半導体基板の製
造方法である。
【０００９】
【作用】本発明に係る製造方法によれば、張り合わせ雰
囲気を制御しているため、特に張り合わせ時の主面の炭
素濃度を管理しているため、張り合わせ熱処理後にあっ
ても接合強度が高く、剥がれが生じることがない張り合
わせ半導体基板を得ることができる。この場合、張り合
わせに使用する半導体基板としては、シリコンウェーハ
の主面を鏡面研磨したもの同士であってもよく、また
は、一方の重ね合わせ面に酸化膜（ＳｉＯ2膜）、ＣＶ
Ｄ膜、エピタキシャル膜等を被着したものであってもよ
い。また、洗浄後のウェーハ主面を炭素濃度が一定値以
下の雰囲気に保持しておけばよいため、張り合わせ用の
ウェーハを良好な状態で保管、管理することができる。
例えばクリーンルーム内の炭素濃度を管理して保管した
り、炭素濃度を管理したウェーハケース（ポリカーボネ
イト製ケース等）内に保管する。
【００１０】
【実施例】以下、本発明の実施例を図面に基づいて説明
する。図１は一実施例に係る張り合わせ半導体基板を製
造する際に用いる半導体基板の張り合わせ欠陥検査装置
を示すブロック図である。図２は一実施例に係る張り合
わせ半導体基板の熱処理後のボイド発生率と、その炭素
濃度との関係を説明するためのグラフである。
【００１１】図１において示すように、この装置では、
接着治具１１はクリーンブース１６内に配設されてい
る。クリーンブース１６の内部はその炭素濃度が１００
ｐｐｔ以下にコントロール可能になっている（炭素濃度
はＸＰＳで１００ｐｐｔ以下である）。例えばフィルタ
等により雰囲気が制御されている。接着治具１１の直上
には所定間隔だけ離れてＩＲカメラ１２がセットしてあ
る。また、接着治具１１に対して斜め上方から所定角度
をなして赤外線ＩＲを照射可能に赤外光源（半導体レー
ザ等）１３が配設されている。照射された赤外線ＩＲ
は、接着治具１１で反射し、ＩＲカメラ１２に入射する
構成である。ＩＲカメラ１２の出力信号は画像処理装置
１４に送られ、さらに、モニタ１５に表示される。すな
わち、接着治具１１での２枚のウェーハＡ，Ｂの張り合
わせ時の重ね合わせ面の状態は、光源１３から照射した
赤外線ＩＲがこのウェーハＡ，Ｂを透過し、または反射
した赤外線ＩＲをＩＲカメラ１２で撮影することにより
記録される。この重ね合わせ面の状態は、所定の信号処
理（光電変換、フィルタリング等）により画像としてモ
ニタ１５に表示される。したがって、作業者はモニタ１
５を目視してボイド等を容易に発見、認識することがで
きる。
【００１２】本実施例における張り合わせウェーハの製
造工程を説明する。まず、鏡面研磨したシリコンウェー
ハＡおよび同じく鏡面研磨したこれに張り合わせられる
シリコンウェーハＢを準備する。これらのウェーハはい
ずれも所定の条件（８０℃のＳＣ１洗浄液で２０分）で
洗浄を行い、炭素濃度が一定量以下の雰囲気中に保管す
る。そして、これらのウェーハを上記接着治具１１を使
用して一定の条件の下に張り合わせる。この張り合わせ
雰囲気（クリーンブース１６内部）での炭素濃度は１０
０ｐｐｔ以下である。このとき、一方のウェーハを略半
球状に湾曲させてその湾曲面の中心から周縁に向かって
所定の速度で張り合わせるものとする。また、このと
き、赤外線を照射し重ね合わせ面の状態を撮影してい
る。図２は炭素濃度とボイド発生率との関係を示すグラ
フである。これは、活性炭カラムを用いて大気成分を吸
引し、有機物をカラムに吸着させてＣの分析を行ったも
のである。
【００１３】そして、張り合わせ不良が生じた場合は、
モニタ１５で確認した後、再生用のウェーハとして処理
する。張り合わせが正常である場合は、張り合わせ後の
ウェーハには例えば１１００℃，２時間，酸素雰囲気で
の熱処理（アニール）が施され、さらに、超音波探傷法
によるボイド等の欠陥検査を行う。良品は次工程で研磨
等が施され、デバイス工程に供される。
【００１４】
【発明の効果】本発明によれば、張り合わせでの良品率
を高めることができる。
【図面の簡単な説明】
【図１】本発明の一実施例に係る製法に使用する張り合
わせ欠陥検査装置を示すブロック図である。
【図２】本発明の一実施例に係る張り合わせ半導体基板
の製造方法を説明するための雰囲気中のＣ濃度とボイド
発生率との関係を示すグラフである。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 大井 浩之 東京都千代田区岩本町３丁目８番16号 三菱マテリアルシリコン株式会社内 (72)発明者 菅原 誠 東京都千代田区岩本町３丁目８番16号 三菱マテリアルシリコン株式会社内 (72)発明者 岡田 千鶴子 東京都千代田区岩本町３丁目８番16号 三菱マテリアルシリコン株式会社内 (72)発明者 森田 悦郎 東京都千代田区岩本町３丁目８番16号 三菱マテリアルシリコン株式会社内 (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 21/02

Claims (2)

    (57)【特許請求の範囲】
  1. 【請求項１】 ２枚の半導体基板の主面同士を重ね合わ
    せて１枚の張り合わせ半導体基板を製造する張り合わせ
    半導体基板の製造方法において、 上記張り合わせを炭素濃度が１００ｐｐｔ以下の雰囲気
    にて行うことを特徴とする張り合わせ半導体基板の製造
    方法。
  2. 【請求項２】 上記２枚の半導体基板は、その主面を洗
    浄した後、炭素濃度が１００ｐｐｔ以下の雰囲気に保持
    し、その後、上記雰囲気で張り合わせる請求項１に記載
    の張り合わせ半導体基板の製造方法。
JP06136476A 1994-05-26 1994-05-26 張り合わせ半導体基板の製造方法 Expired - Fee Related JP3142206B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP06136476A JP3142206B2 (ja) 1994-05-26 1994-05-26 張り合わせ半導体基板の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP06136476A JP3142206B2 (ja) 1994-05-26 1994-05-26 張り合わせ半導体基板の製造方法

Publications (2)

Publication Number Publication Date
JPH07320994A JPH07320994A (ja) 1995-12-08
JP3142206B2 true JP3142206B2 (ja) 2001-03-07

Family

ID=15176026

Family Applications (1)

Application Number Title Priority Date Filing Date
JP06136476A Expired - Fee Related JP3142206B2 (ja) 1994-05-26 1994-05-26 張り合わせ半導体基板の製造方法

Country Status (1)

Country Link
JP (1) JP3142206B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1775762A2 (en) 2005-08-25 2007-04-18 Sumco Corporation Laminated substrate manufacturing method and laminated substrate manufactured by the method

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2839147B1 (fr) * 2002-04-30 2004-07-09 Soitec Silicon On Insulator Dispositif et procede de controle automatique de l'etat de surface de plaque par mesure de vitesse de collage
US7508034B2 (en) 2002-09-25 2009-03-24 Sharp Kabushiki Kaisha Single-crystal silicon substrate, SOI substrate, semiconductor device, display device, and manufacturing method of semiconductor device

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1775762A2 (en) 2005-08-25 2007-04-18 Sumco Corporation Laminated substrate manufacturing method and laminated substrate manufactured by the method

Also Published As

Publication number Publication date
JPH07320994A (ja) 1995-12-08

Similar Documents

Publication Publication Date Title
US5932048A (en) Method of fabricating direct-bonded semiconductor wafers
KR100741541B1 (ko) 접합웨이퍼의 제조방법 및 접합웨이퍼
JPH0719739B2 (ja) 接合ウェーハの製造方法
JPH09148280A (ja) Ｕｖ過敏テープを用いてウェーハの裏面を研磨する半導体素子の製造方法
JP2012042431A (ja) 貼り合せウェーハの検査方法
JP3142206B2 (ja) 張り合わせ半導体基板の製造方法
JPH0691147B2 (ja) 接合ウエーハ検査方法
JP3166466B2 (ja) 張り合わせ半導体基板の製造方法および半導体基板の張り合わせ欠陥検査装置
JP2796661B2 (ja) 張り合わせ半導体基板の製造方法
JP3921823B2 (ja) Ｓｏｉウェーハの製造方法およびｓｏｉウェーハ
JP3570530B2 (ja) Ｓｏｉウェーハの製造方法
JP2008235776A (ja) 貼り合わせウェーハの製造方法
JPH0346314A (ja) 半導体基板の接合時又は研磨時前の処理方法
JP3927925B2 (ja) 半導体接合ウエハ
JP2796666B2 (ja) Ｃｏｐを低減した張り合わせ半導体基板およびその製造方法
JP3353366B2 (ja) ダイボンディング方法
JP2602003B2 (ja) シリコン結晶体の接合方法
JPH02191353A (ja) 半導体基板の検査方法
JP2739943B2 (ja) 接合型半導体基板の検査方法および装置
JPH0590116A (ja) 半導体素子形成用基板の製造方法
JPS62122142A (ja) 半導体基板の検査方法
JPH08115861A (ja) 張り合わせ半導体基板およびその製造方法
JPS62122141A (ja) 半導体基板の検査方法
JP2000286174A (ja) 張り合わせ基板およびその製造方法
JP2000315634A (ja) 張り合わせ用シリコンウェーハおよび張り合わせ基板の製造方法

Legal Events

Date Code Title Description
A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 19991116

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20001114

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20071222

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20081222

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091222

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091222

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101222

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101222

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111222

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111222

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121222

Year of fee payment: 12

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121222

Year of fee payment: 12

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131222

Year of fee payment: 13

LAPS Cancellation because of no payment of annual fees