JP3141938B2 - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JP3141938B2
JP3141938B2 JP10231817A JP23181798A JP3141938B2 JP 3141938 B2 JP3141938 B2 JP 3141938B2 JP 10231817 A JP10231817 A JP 10231817A JP 23181798 A JP23181798 A JP 23181798A JP 3141938 B2 JP3141938 B2 JP 3141938B2
Authority
JP
Japan
Prior art keywords
oxide film
film
buried oxide
grinding
stopper
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP10231817A
Other languages
English (en)
Other versions
JP2000068366A (ja
Inventor
郁 三ヶ木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP10231817A priority Critical patent/JP3141938B2/ja
Publication of JP2000068366A publication Critical patent/JP2000068366A/ja
Application granted granted Critical
Publication of JP3141938B2 publication Critical patent/JP3141938B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Element Separation (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Formation Of Insulating Films (AREA)

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は半導体装置の製造方
法に関し、特に半導体装置の溝埋め込み型素子分離領域
の形成方法に関する。
【0002】
【従来の技術】半導体装置の溝埋め込み型素子分離領域
の形成においては、素子間を分離するパターンの大き
さ、形状、密度などに依存しないで、ウエハ全面におい
て高い平坦性を有する素子分離領域を形成することが重
要である。
【0003】このため、酸化膜の平坦化性が高い化学的
機械研磨法(CMP:Chemical Mechan
ical Polishing)を用いて素子分離領域
を平坦化する手法が採用されている。
【0004】しかしながら、この手法では、素子間を分
離するパターンの大きさ、形状、密度などにより埋め込
み酸化膜の研磨速度に差が生じるパターン依存性が発生
する。その結果、チップ内やウエハ面内において素子分
離パターンに凹凸が生じ、素子間でのリーク電流の増大
や耐圧低下という電気特性の劣化が起こることになり、
素子分離領域形成技術としては十分とは言えない。
【0005】そこで例えば、Proceeding o
f 1996 CMP−MIC Conferenc
e、pp249−255.(1996)には、パターン
依存性の発生しやすい研磨法において、全体の埋め込み
酸化膜の研磨速度を均一化して凹凸の発生を抑制するこ
とを目的とした、ダミーパターンを用いる手法が開示さ
れている。
【0006】この従来技術を,以下に図面を参照しなが
ら説明する。図3は、この従来技術を製造工程順に示し
た縦断面図である。
【0007】まず、図3(a)に示すように、シリコン
基板101上に厚さ70〜100Åの酸化膜102、お
よび厚さ1500〜2000Åの窒化膜より構成される
ストッパ膜103を順次形成する。
【0008】続いて図3(b)のように、PRやドライ
エッチング等の既知の手法により、後に素子分離パター
ンとなる領域のストッパ膜103および酸化膜102を
選択的に除去し、さらに露出したシリコン基板101を
エッチングして、所定の深さの素子分離溝105を開口
する。ストッパ膜103および酸化膜102の残る領域
は後に素子形成領域となるが、これには半導体装置の動
作には関係しないダミー拡散層109が含まれている。
【0009】続いて、図3(c)のように、素子分離溝
105の側壁部を熱酸化して側壁酸化膜106を形成
し、さらに素子分離溝105を含むシリコン基板101
全面にCVD法により埋め込み酸化膜107を堆積し
て、素子分離溝105を埋め込む。
【0010】そして図3(d)のように、化学的機械研
磨法(CMP)により埋め込み酸化膜107をストッパ
膜103が露出するまで研磨・除去し、さらにストッパ
膜103および酸化膜102を除去して、シリコン基板
の所定の領域に素子形成領域108を露出させるもので
ある。
【0011】このCMPでは、研磨するパターンの大き
さ、形状、密度などにより埋め込み酸化膜の研磨速度に
差が生じるパターン依存性が発生する。これは、研磨パ
ッドの弾性変形やスラリー中の研磨粒子の流動性などに
起因すると言われている。
【0012】しかしながら、これらの依存性を緩和でき
るように、あらかじめダミー拡散層をパターン内部に配
置することにより、埋め込み酸化膜107を研磨する際
のパターン依存性を緩和することができるので、最終的
に素子分離パターンに生じる凹凸の低減には一応の効果
を奏している。しかしながら、それも充分と言うわけで
はなく、パターンによってはディッシングやエロージョ
ンに代表されるような凹部110が埋め込み酸化膜に生
じてしまうと言う欠点がある。
【0013】
【発明が解決しようとする課題】このパターン内部に事
前にダミー拡散層を配置する従来技術の手法は、プロセ
ス技術に対してはプロセスマージンの拡大など、プラス
の因子として働く。一方、逆に回路レイアウトやマスク
設計と言った設計技術分野に対してはマイナスの因子と
して働くと言う問題をもたらしている。というのも、設
計ルールの微細化および回路の大容量化と、チップ面積
低減とを同時に満足しようとした場合、事前に配置する
ダミー拡散層の大きさや形状、配置場所に対する制約が
大きくなるために、回路レイアウトが複雑かつ困難とな
り、またマスク設計に必要な工数も増大するからであ
る。
【0014】しかも半導体装置の種類によって、CMP
に対して効果的なダミー拡散層の大きさ、形状および配
置場所が大きく異なるため、設計技術に対する負荷がさ
らに大きくなることとなる。
【0015】そのため、半導体装置の微細化にともな
い、ダミー拡散層の配置は、その適用が困難となって行
くという問題を発生する。
【0016】そこで、本発明の主な目的は、素子分離パ
ターンの大きさ、形状、配置状態(密度)などに依存し
ない、高い平坦化性を有する埋め込み酸化膜の研削・研
磨法を提供することにある。
【0017】
【課題を解決するための手段】本発明による半導体装置
の製造方法は、“研磨のパタ−ン依存性を緩和するよう
なダミ−拡散層をあらかじめパタ−ン内部に配置してお
く”という従来法の構成に対して、“(1)半導体基板
上に酸化膜およびストッパ膜を順次形成する工程と、
(2)ストッパ膜上の、後に素子形成領域となる所定の
領域に、素子領域マスクを形成する工程と、(3)該酸
化膜および該ストッパ膜の所定の領域に該半導体基板の
所定の深さまで達する素子分離溝を開口する工程と、
(4)該素子分離溝の側壁部を酸化する工程と、(5)
該素子分離溝を埋め込み酸化膜により埋設する工程と、
(6)セリウム酸化物の焼結体より構成される砥石と、
セリウム酸化物を主成分とするスラリ−を用いて行なわ
れる機械的研削により該埋め込み酸化膜が平坦化される
まで研削・除去する工程と、(7)続いて化学的機械研
磨により該ストッパ膜が露出するまで該埋め込み酸化膜
を研磨・除去する工程と、(8)該ストッパ膜および該
酸化膜を除去して、該半導体基板の所定領域の表面部を
露出させる工程とを、この順序に有すること”を特徴と
している。
【0018】すなわち、本発明においては、パターン依
存性の生じやすい化学的機械研磨を行う前に、埋め込み
酸化膜を、パターン依存性が出にくく、平坦化性が高い
機械的研削法によりあらかじめ除去して平坦にする工程
を設けている。この機械的研削工程は、埋め込み酸化膜
をあらかじめ平坦化しておくことにより、パターンのな
い酸化膜を研磨するのと同じ状態にして、研磨のパター
ン依存性を生じさせないという役目を果たしている。
【0019】従って、どのような大きさ、形状、配置状
態(密度)を有する素子分離パターンにおいても、凹凸
のない平坦化特性が得られるという、本発明の優れた作
用が達成されるのである。
【0020】
【発明の実施の形態】本発明方法の実施に際して、スト
ッパ膜は窒化膜あるいは多結晶シリコン膜のいずれかに
より構成されていることが好ましい。
【0021】また、機械的研削は、好ましくは砥石を用
いて行われる。
【0022】また、機械的研削は、好ましくはセリウム
酸化物の焼結体より構成される砥石と、セリウム酸化物
を主成分とするスラリーを用いて行われる。
【0023】また、機械的研削により埋め込み酸化膜を
除去する工程においては、埋め込み酸化膜の研削量が堆
積した埋め込み酸化膜の膜厚よりも500Åから300
0Å少ないことが好ましい。
【0024】本発明の上記および他の目的、特徴および
利点を明確にすべく、添付した図面を参照しながら、本
発明の実施の形態を以下の実施例により更に詳述する
が、本発明はこれらの実施例に依って限定されるもので
はない。
【0025】
【実施例】[実施例1]図1を参照すると、この図面には
本発明の一実施例としての製造工程を、製造工程順に示
した縦断面図が示されている。
【0026】まず図1(a)に示すように、シリコン基
板101上に厚さ100Åの酸化膜102を熱酸化法に
より形成し、さらにその上層に厚さ1500Åの窒化膜
より構成されるストッパ膜103をCVD法により形成
した。そしてPR法によりストッパ膜103上の、後に
素子形成領域となる所定の領域に、素子領域マスク10
4を形成した。続いてドライエッチング法により、露出
しているストッパ膜103および酸化膜102を選択的
に除去し、さらに露出したシリコン基板101をエッチ
ングして、深さが3000〜5000Åの素子分離溝1
05を開口した。ストッパ膜103および酸化膜102
が残る、素子領域マスク104で覆われている領域は、
後に素子形成領域となるが、これにはダミーの拡散層な
どは含まれていない。
【0027】続いて、図1(b)のように、素子領域マ
スク104を除去後、素子分離溝105の側壁部を熱酸
化法により100から200Åの厚みで酸化することに
より側面酸化膜106を形成し、さらにCVD法により
素子分離溝105を含むシリコン基板101全面に埋め
込み酸化膜107を5000〜7000Åの厚み堆積し
て、素子分離溝105を埋め込んだ。すると埋め込み酸
化膜107には下地のパターンを反映した凹凸が生じ
る。
【0028】そして図1(c)のように、機械的研削法
により埋め込み酸化膜107を4000〜6000Åの
厚さ分だけ研削・除去して、埋め込み酸化膜107上を
平坦化した。この機械的研削法にはシリコンウエハの裏
面研削と同様の装置および手法を用いる。この手法は物
理的な要素により研削が行われるが、研削砥石の弾性変
形量が、化学的機械研磨法(CMP)に用いる研磨パッ
ドと比較して極めて少ないことから、パターン依存性が
少なく、高い平坦性を得やすい。しかし研削砥石は機械
的強度も高いため、研削条件によってはスクラッチなど
が発生しやすいので、これについての注意を要する。
【0029】そしてさらに図1(d)に示すように、化
学的機械研磨法(CMP法)により、平坦化された埋め
込み酸化膜107の残り1000Åを研磨し、ストッパ
膜103を露出させた。そしてストッパ膜103を加熱
したリン酸で、その下層の酸化膜102を弗酸により、
それぞれ除去して、シリコン基板101上の所定の領域
に素子形成領域108を露出させた。
【0030】このCMPでは、下地の埋め込み酸化膜1
07が平坦化されているために、研磨のパターン依存性
を生じにくく、また研磨量も少ないため、従来のCMP
の問題点であったパターン依存性に起因する凹凸の発生
を克服することができる。また、もし仮に研削工程で埋
め込み酸化膜107にスクラッチなどの欠陥が発生して
しまった場合でも、このCMP工程および後工程のウエ
ットエッチング処理により、スクラッチを除去すること
ができる。
【0031】[実施例2]上記の実施例において、ストッ
パ膜を多結晶シリコン、埋め込み酸化膜の研削工程をス
ラリーを用いる手法で構成することができる。そのため
の構成を、本発明の第2の実施例として、図2に示す。
この図面には本発明の第2の実施例としての製造工程の
施形態を、製造工程順に示した縦断面図が示されてい
る。。 まず図2(a)に示すように、シリコン基板1
01上に厚さ100Åの酸化膜102を熱酸化法により
形成し、さらにその上層に厚さ1500Åの多結晶シリ
コン膜より構成されるストッパ膜103をCVD法によ
り形成した。そしてPR法によりストッパ膜103上
の、後に素子形成領域となる所定の領域に、素子領域マ
スク104を形成した。続いてドライエッチング法によ
り、露出しているストッパ膜103および酸化膜102
を選択的に除去し、さらに露出したシリコン基板101
をエッチングして、深さが3000〜5000Åの素子
分離溝105を開口した。ストッパ膜103および酸化
膜102が残る、素子領域マスク104で覆われている
領域は、後に素子形成領域となるが、これには第1の実
施例の場合と同様にダミーの拡散層は含まれていない。
【0032】続いて、図2(b)のように、素子領域マ
スク除去後、素子分離溝105の側壁部を熱酸化法によ
り100から200Åの厚みで酸化して側面酸化膜10
6を形成し、さらにCVD法により素子分離溝105を
含むシリコン基板101全面に埋め込み酸化膜107を
5000〜7000Åの厚み堆積して、素子分離溝10
5を埋め込んだ。すると埋め込み酸化膜107には下地
のパターンを反映した凹凸が生じる。
【0033】そして図2(c)のように、機械的研削法
により埋め込み酸化膜107を4000〜6000Åの
厚さ分だけ研削・除去して、埋め込み酸化膜107上を
平坦化した。この機械的研削法は、セリウム酸化物(C
eO)の焼結体より構成される円状の砥石と、CeOを
主成分とするスラリーを用いて行われるもので、シリコ
ン基板101がセットされた自転式の研削ステージを水
平方向に移動しながら、100〜500rpmで回転し
ている円状の砥石に接触させ、この接触部分にCeOを
主成分とするスラリーを供給するものである。この手法
は物理的な要素により研削が行われ、また円状焼結体砥
石の研削中における弾性変形量も、化学的機械研磨法
(CMP法)に用いる研磨パッドと比較して極めて少な
いことから、パターン依存性が極めて少なく、高い平坦
性を得やすい。しかもスクラッチなどの欠陥も発生しに
くいと言う利点を有する。しかし、この手法では、スト
ッパ膜に対しては、研削の選択比(埋め込み酸化膜とス
トッパ膜の研削速度比)があまり高くないため、ストッ
パ膜による研削量の制御が難しいので、これについての
注意を要する。
【0034】さらに図2(d)に示すように、化学的機
械研磨法(CMP法)により、平坦化された埋め込み酸
化膜107の残り1000Åを研磨し、ストッパ膜10
3を露出させた。そしてストッパ膜103および、その
下層の酸化膜102をウエットエッチング法により、そ
れぞれ除去して、シリコン基板101上の所定の領域に
素子形成領域108を露出させた。
【0035】このCMPでは、下地の埋め込み酸化膜1
07が平坦であるために研磨のパターン依存性を生じに
くく、またその研磨量も少ないため、従来のCMPの問
題点であったパターン依存性に起因する凹凸の発生を防
止することができる。また、下層のストッパ膜に対する
研磨の選択比も高いため、研磨量の制御も容易である、
という効果が得られることとなり、本発明の目的が達成
される。
【0036】
【発明の効果】以上説明したように、本発明によれば、
酸化膜除去にパターン依存性が極めて少なく、その平坦
化性は極めて高いが、除去量の制御性のあまり高くない
機械的研削法と、酸化膜除去量の制御性は高いが除去特
性にパターンが依存する化学的機械研磨法を、埋め込み
酸化膜の除去段階によって適切に使い分けるという基本
構成に基づき、ダミーの拡散層を使用せずに、パターン
依存性がなく高い平坦性を有する素子分離パターンを、
高い制御性のもとで形成できることを実現した、半導体
装置の溝埋め込み型素子分離領域の製造方法が提供され
る。 なお、本発明は上記各実施例に限定されず、本発
明の技術思想の範囲内において、各実施例は適宜変更さ
れ得ることは明らかである。
【図面の簡単な説明】
【図1】本発明の第1の実施例における製造工程を示す
縦断面図で、(a)から(d)へと、その順序を示す。
【図2】本発明の第2の実施例における製造工程を示す
縦断面図で、(a)から(d)へと、その順序を示す。
【図3】従来の発明の製造工程を示す縦断面図で、
(a)から(d)へと、その順序を示す。
【符号の説明】
101 シリコン基板 102 酸化膜 103 ストッパ膜 104 素子領域マスク 105 素子分離溝 106 側壁酸化膜 107 埋め込み酸化膜 108 素子形成領域 109 ダミー拡散層 110 凹部
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.7,DB名) H01L 21/76 H01L 21/304 622 H01L 21/316

Claims (3)

    (57)【特許請求の範囲】
  1. 【請求項1】 半導体装置の製造方法であって、 (1)半導体基板上に酸化膜およびストッパ膜を順次形
    成する工程と、 (2)ストッパ膜上の、後に素子形成領域となる所定の
    領域に、素子領域マスクを形成する工程と、 (3)該酸化膜および該ストッパ膜の所定の領域に該半
    導体基板の所定の深さまで達する素子分離溝を開口する
    工程と、 (4)該素子分離溝の側壁部を酸化する工程と、 (5)該素子分離溝を埋め込み酸化膜により埋設する工
    程と、 (6)セリウム酸化物の焼結体より構成される砥石と、
    セリウム酸化物を主成分とするスラリ−を用いて行なわ
    れる機械的研削により該埋め込み酸化膜が平坦化される
    まで研削・除去する工程と、 (7)続いて化学的機械研磨により該ストッパ膜が露出
    するまで該埋め込み酸化膜を研磨・除去する工程と、 (8)該ストッパ膜および該酸化膜を除去して、該半導
    体基板の所定領域の表面部を露出させる工程とを、 この順序に有することを特徴とする半導体装置の製造方
    法。
  2. 【請求項2】 前記ストッパ膜が、窒化膜あるいは多結
    晶シリコン膜のいずれかより構成されることを特徴とす
    る請求項1に記載の半導体装置の製造方法。
  3. 【請求項3】 前記機械的研削により前記埋め込み酸化
    膜を除去する工程において、前記埋め込み酸化膜の研削
    量が堆積した埋め込み酸化膜の膜厚よりも500Åから
    3000Å少ないことを特徴とする請求項1に記載の半
    導体装置の製造方法。
JP10231817A 1998-08-18 1998-08-18 半導体装置の製造方法 Expired - Fee Related JP3141938B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP10231817A JP3141938B2 (ja) 1998-08-18 1998-08-18 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP10231817A JP3141938B2 (ja) 1998-08-18 1998-08-18 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2000068366A JP2000068366A (ja) 2000-03-03
JP3141938B2 true JP3141938B2 (ja) 2001-03-07

Family

ID=16929493

Family Applications (1)

Application Number Title Priority Date Filing Date
JP10231817A Expired - Fee Related JP3141938B2 (ja) 1998-08-18 1998-08-18 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JP3141938B2 (ja)

Also Published As

Publication number Publication date
JP2000068366A (ja) 2000-03-03

Similar Documents

Publication Publication Date Title
US5492858A (en) Shallow trench isolation process for high aspect ratio trenches
US5943590A (en) Method for improving the planarity of shallow trench isolation
JPH04250650A (ja) 完全に凹設した分離絶縁体を有する集積回路の平坦化
JPH08288380A (ja) フィールドアイソレーションを備えた半導体装置および該装置の形成方法
JPH1079423A (ja) 半導体デバイスの製造方法
US6353253B2 (en) Semiconductor isolation region bounded by a trench and covered with an oxide to improve planarization
KR20010060349A (ko) 반도체 장치 및 그 제조 방법
US20070264827A1 (en) Method for achieving uniform chemical mechanical polishing in integrated circuit manufacturing
JP2001015460A (ja) 半導体装置の製造方法
JPH09162292A (ja) 半導体装置の製造方法
US6537914B1 (en) Integrated circuit device isolation methods using high selectivity chemical-mechanical polishing
US6136713A (en) Method for forming a shallow trench isolation structure
JP3163719B2 (ja) ポリッシュ工程を備えた半導体装置の製造方法
US6245642B1 (en) Process for planarizing buried oxide films in trenches by applying sequential diverse CMP treatments
WO2000002235A1 (en) Method of planarizing integrated circuits
JP3302142B2 (ja) 半導体装置の製造方法
JP3161425B2 (ja) Stiの形成方法
US6352928B2 (en) Method of forming trench isolation
US6103581A (en) Method for producing shallow trench isolation structure
JP3141938B2 (ja) 半導体装置の製造方法
US6190999B1 (en) Method for fabricating a shallow trench isolation structure
US6087262A (en) Method for manufacturing shallow trench isolation structure
CN110783339B (zh) 闪存器件及其制作方法
KR100390838B1 (ko) 반도체 소자의 랜딩 플러그 콘택 형성방법
CN110797341B (zh) 闪存器件及其制作方法

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees