JP3137004B2 - 半導体素子のキャパシタ構造の作製方法 - Google Patents
半導体素子のキャパシタ構造の作製方法Info
- Publication number
- JP3137004B2 JP3137004B2 JP08255542A JP25554296A JP3137004B2 JP 3137004 B2 JP3137004 B2 JP 3137004B2 JP 08255542 A JP08255542 A JP 08255542A JP 25554296 A JP25554296 A JP 25554296A JP 3137004 B2 JP3137004 B2 JP 3137004B2
- Authority
- JP
- Japan
- Prior art keywords
- thin film
- bismuth
- ferroelectric thin
- layer
- electrode layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Formation Of Insulating Films (AREA)
- Semiconductor Memories (AREA)
- Non-Volatile Memory (AREA)
- Inorganic Compounds Of Heavy Metals (AREA)
- Chemical Vapour Deposition (AREA)
- Semiconductor Integrated Circuits (AREA)
Description
【０００１】
【発明の属する技術分野】本発明は、酸化ビスマスの生
成方法、酸化物膜の形成方法、及び半導体素子のキャパ
シタ構造の作製方法に関する。
成方法、酸化物膜の形成方法、及び半導体素子のキャパ
シタ構造の作製方法に関する。
【０００２】
【従来の技術】近年、成膜技術の進歩に伴い強誘電体薄
膜を用いた不揮発性メモリセルの応用研究が盛んに進め
られている。この不揮発性メモリセルは、強誘電体薄膜
の高速分極反転とその残留分極を利用する高速書き換え
が可能な不揮発性メモリセルである。現在研究されてい
る強誘電体薄膜不揮発性メモリセルは、強誘電体キャパ
シタの蓄積電荷量の変化を検出する方式と、強誘電体の
自発分極による抵抗変化を検出する方式の２つに分類す
ることができる。本発明の半導体素子は前者に属する。
膜を用いた不揮発性メモリセルの応用研究が盛んに進め
られている。この不揮発性メモリセルは、強誘電体薄膜
の高速分極反転とその残留分極を利用する高速書き換え
が可能な不揮発性メモリセルである。現在研究されてい
る強誘電体薄膜不揮発性メモリセルは、強誘電体キャパ
シタの蓄積電荷量の変化を検出する方式と、強誘電体の
自発分極による抵抗変化を検出する方式の２つに分類す
ることができる。本発明の半導体素子は前者に属する。
【０００３】強誘電体キャパシタの蓄積電荷量の変化を
検出する方式の不揮発性メモリセルとして、例えば、強
誘電体キャパシタに選択トランジスタを付加した１キャ
パシタ＋１トランジスタ構造を有する不揮発性メモリセ
ルを挙げることができる。強誘電体キャパシタは、例え
ば、下部電極と上部電極、及びそれらの間に挟まれた強
誘電体薄膜から構成されている。このタイプの不揮発性
メモリセルにおけるデータの書き込みや読み出しは、図
１４に示す強誘電体のＰ−Ｅヒステリシスループを応用
して行われる。強誘電体薄膜に外部電界を加えた後、外
部電界を除いたとき、強誘電体薄膜は自発分極を示す。
そして、強誘電体薄膜の残留分極は、プラス方向の外部
電界が印加されたとき＋Ｐr、マイナス方向の外部電界
が印加されたとき−Ｐrとなる。ここで、残留分極が＋
Ｐrの状態（図１４の「Ｄ」参照）の場合を”０”と
し、残留分極が−Ｐrの状態（図１４の「Ａ」参照）の
場合を”１”とする。
検出する方式の不揮発性メモリセルとして、例えば、強
誘電体キャパシタに選択トランジスタを付加した１キャ
パシタ＋１トランジスタ構造を有する不揮発性メモリセ
ルを挙げることができる。強誘電体キャパシタは、例え
ば、下部電極と上部電極、及びそれらの間に挟まれた強
誘電体薄膜から構成されている。このタイプの不揮発性
メモリセルにおけるデータの書き込みや読み出しは、図
１４に示す強誘電体のＰ−Ｅヒステリシスループを応用
して行われる。強誘電体薄膜に外部電界を加えた後、外
部電界を除いたとき、強誘電体薄膜は自発分極を示す。
そして、強誘電体薄膜の残留分極は、プラス方向の外部
電界が印加されたとき＋Ｐr、マイナス方向の外部電界
が印加されたとき−Ｐrとなる。ここで、残留分極が＋
Ｐrの状態（図１４の「Ｄ」参照）の場合を”０”と
し、残留分極が−Ｐrの状態（図１４の「Ａ」参照）の
場合を”１”とする。
【０００４】”１”あるいは”０”の状態を判別するた
めに、強誘電体薄膜に例えばプラス方向の外部電界を印
加する。これによって、強誘電体薄膜の分極は図１４の
「Ｃ」の状態となる。このとき、データが”０”であれ
ば、強誘電体薄膜の分極状態は、「Ｄ」から「Ｃ」の状
態に変化する。一方、データが”１”であれば、強誘電
体薄膜の分極状態は、「Ａ」から「Ｂ」を経由して
「Ｃ」の状態に変化する。データが”０”の場合には、
強誘電体薄膜の分極反転は生じない。一方、データが”
１”の場合には、強誘電体薄膜に分極反転が生じる。そ
の結果、強誘電体キャパシタの蓄積電荷量に差が生じ
る。選択されたメモリセルの選択トランジスタをオンに
することで、この蓄積電荷を信号電流として検出する。
データの読み出し後、外部電界を０にすると、データ
が”０”のときでも”１”のときでも、強誘電体薄膜の
分極状態は図１４の「Ｄ」の状態となってしまう。それ
故、データが”１”の場合、マイナス方向の外部電界を
印加して、「Ｄ」、［Ｅ」という経路で「Ａ」の状態と
し、データ”１”を書き込む。
めに、強誘電体薄膜に例えばプラス方向の外部電界を印
加する。これによって、強誘電体薄膜の分極は図１４の
「Ｃ」の状態となる。このとき、データが”０”であれ
ば、強誘電体薄膜の分極状態は、「Ｄ」から「Ｃ」の状
態に変化する。一方、データが”１”であれば、強誘電
体薄膜の分極状態は、「Ａ」から「Ｂ」を経由して
「Ｃ」の状態に変化する。データが”０”の場合には、
強誘電体薄膜の分極反転は生じない。一方、データが”
１”の場合には、強誘電体薄膜に分極反転が生じる。そ
の結果、強誘電体キャパシタの蓄積電荷量に差が生じ
る。選択されたメモリセルの選択トランジスタをオンに
することで、この蓄積電荷を信号電流として検出する。
データの読み出し後、外部電界を０にすると、データ
が”０”のときでも”１”のときでも、強誘電体薄膜の
分極状態は図１４の「Ｄ」の状態となってしまう。それ
故、データが”１”の場合、マイナス方向の外部電界を
印加して、「Ｄ」、［Ｅ」という経路で「Ａ」の状態と
し、データ”１”を書き込む。
【０００５】Ｂｉ系層状構造ペロブスカイト型の強誘電
体材料から成る強誘電体薄膜（以下、ビスマス層状強誘
電体薄膜と呼ぶ場合もある）は、従来のＰＺＴ系の強誘
電体薄膜の最大の欠点であったファティーグ現象（デー
タの書き換えの繰り返しによる残留分極の低下）が見ら
れないことから、上記の不揮発性メモリ用の強誘電体薄
膜として注目を集めている。ビスマス層状強誘電体薄膜
をかかる不揮発性メモリへ応用する場合、その薄膜形成
技術の開発が不可欠である。現状では、ＭＯＤ（Metal
Organic Decomposition）法等のスピンコート法に基づ
き、良好な強誘電特性を示す強誘電体薄膜が得られると
されている。しかしながら、高集積度のメモリに適用す
るためには、段差被覆性、膜質、均一性、パーティクル
発生の抑制や処理速度に優れたＭＯＣＶＤ法の開発が強
く求められている。
体材料から成る強誘電体薄膜（以下、ビスマス層状強誘
電体薄膜と呼ぶ場合もある）は、従来のＰＺＴ系の強誘
電体薄膜の最大の欠点であったファティーグ現象（デー
タの書き換えの繰り返しによる残留分極の低下）が見ら
れないことから、上記の不揮発性メモリ用の強誘電体薄
膜として注目を集めている。ビスマス層状強誘電体薄膜
をかかる不揮発性メモリへ応用する場合、その薄膜形成
技術の開発が不可欠である。現状では、ＭＯＤ（Metal
Organic Decomposition）法等のスピンコート法に基づ
き、良好な強誘電特性を示す強誘電体薄膜が得られると
されている。しかしながら、高集積度のメモリに適用す
るためには、段差被覆性、膜質、均一性、パーティクル
発生の抑制や処理速度に優れたＭＯＣＶＤ法の開発が強
く求められている。
【０００６】ＭＯＣＶＤ用ソース原料としては、 （１）低温で十分な蒸気圧を有すること （２）分解温度が高く、気化・搬送の過程で分解しない
こと （３）長時間に亙って安定した蒸気圧を保つこと （４）堆積温度において析出速度が原料供給律速であ
り、気相中での均一核生成反応が起こらないこと 等の特性が求められる。その他、常に飽和蒸気圧の状態
で原料ガスが供給されるためには、固体よりも液体や気
体であることが望ましく、また、気相中でのソース原料
間での反応がないことも、要求される条件である。しか
しながら、ビスマス層状強誘電体薄膜を成膜するための
市販のＭＯＣＶＤ用ソース原料は、これら諸条件を満足
するものが殆ど無く、現状では、ＭＯＣＶＤ装置を工夫
することで対処している。
こと （３）長時間に亙って安定した蒸気圧を保つこと （４）堆積温度において析出速度が原料供給律速であ
り、気相中での均一核生成反応が起こらないこと 等の特性が求められる。その他、常に飽和蒸気圧の状態
で原料ガスが供給されるためには、固体よりも液体や気
体であることが望ましく、また、気相中でのソース原料
間での反応がないことも、要求される条件である。しか
しながら、ビスマス層状強誘電体薄膜を成膜するための
市販のＭＯＣＶＤ用ソース原料は、これら諸条件を満足
するものが殆ど無く、現状では、ＭＯＣＶＤ装置を工夫
することで対処している。
【０００７】ビスマス層状強誘電体薄膜の主構成元素で
あるビスマスのＭＯＣＶＤ用ソース原料としては、現
在、以下のトリフェニルビスマス及びその類似化合物が
市販されているにすぎない。
あるビスマスのＭＯＣＶＤ用ソース原料としては、現
在、以下のトリフェニルビスマス及びその類似化合物が
市販されているにすぎない。
【０００８】
【化１】
【０００９】
【発明が解決しようとする課題】トリフェニルビスマス
は、高温にすると分解を伴って気化する。それ故、安定
した蒸気量を保つための温度制御が難しい。例えば、文
献，"Ferroelectric bismuth titanate films by hot w
all metalorganic chemical vapor deposition",J. Si,
et al., J. Appl. Phys. 73(11), 1 June 1993, pp791
0-7913 によれば、トリフェニルビスマスの十分な蒸気
圧を得るためには、原料容器の温度を１６５〜１７０゜
Ｃに保持する必要があるとされている。このように原料
容器を高温に保持した場合、以下のような弊害が生じ
る。 （Ａ）長時間高温に曝されることで原料容器内のトリフ
ェニルビスマスが徐々に分解するため、安定したガス供
給を持続することが困難となる。 （Ｂ）効率的なガス供給を行い、加えてＭＯＣＶＤ反応
室への搬送の過程で配管内での再凝集を防ぐために、原
料容器や配管等のＭＯＣＶＤ装置各部を１５０〜２００
゜Ｃに加熱する必要がある。然るに、そのための温度制
御や温度管理は困難である。
は、高温にすると分解を伴って気化する。それ故、安定
した蒸気量を保つための温度制御が難しい。例えば、文
献，"Ferroelectric bismuth titanate films by hot w
all metalorganic chemical vapor deposition",J. Si,
et al., J. Appl. Phys. 73(11), 1 June 1993, pp791
0-7913 によれば、トリフェニルビスマスの十分な蒸気
圧を得るためには、原料容器の温度を１６５〜１７０゜
Ｃに保持する必要があるとされている。このように原料
容器を高温に保持した場合、以下のような弊害が生じ
る。 （Ａ）長時間高温に曝されることで原料容器内のトリフ
ェニルビスマスが徐々に分解するため、安定したガス供
給を持続することが困難となる。 （Ｂ）効率的なガス供給を行い、加えてＭＯＣＶＤ反応
室への搬送の過程で配管内での再凝集を防ぐために、原
料容器や配管等のＭＯＣＶＤ装置各部を１５０〜２００
゜Ｃに加熱する必要がある。然るに、そのための温度制
御や温度管理は困難である。
【００１０】また、トリフェニルビスマスは、比較的安
定な物質であるが、その反面、反応性が低いために、Ｍ
ＯＣＶＤ法による強誘電体薄膜の成膜時、その成分濃度
を増加させることが困難である。更には、トリフェニル
ビスマス及びその類似化合物は、分子内に金属−酸素結
合を持たないため、酸化物膜の形成には決して有利では
ない。基体表面に酸化物膜である強誘電体薄膜を成膜す
る場合、基体表面での反応過程は、トリフェニルビスマ
スの分解反応に加えて、酸素との反応過程が必要とな
る。従って、これらのソース原料を用いる場合、外部か
ら酸化源を加える必要がある。トリフェニルビスマスを
用いた酸化ビスマスの生成は、以下の過程を経る。 −Ｂｉ−Ｃ6Ｈ5 → −Ｂｉ− ＋ Ｃ6Ｈ5− −Ｂｉ− ＋ Ｏ → −Ｂｉ−Ｏ−
定な物質であるが、その反面、反応性が低いために、Ｍ
ＯＣＶＤ法による強誘電体薄膜の成膜時、その成分濃度
を増加させることが困難である。更には、トリフェニル
ビスマス及びその類似化合物は、分子内に金属−酸素結
合を持たないため、酸化物膜の形成には決して有利では
ない。基体表面に酸化物膜である強誘電体薄膜を成膜す
る場合、基体表面での反応過程は、トリフェニルビスマ
スの分解反応に加えて、酸素との反応過程が必要とな
る。従って、これらのソース原料を用いる場合、外部か
ら酸化源を加える必要がある。トリフェニルビスマスを
用いた酸化ビスマスの生成は、以下の過程を経る。 −Ｂｉ−Ｃ6Ｈ5 → −Ｂｉ− ＋ Ｃ6Ｈ5− −Ｂｉ− ＋ Ｏ → −Ｂｉ−Ｏ−
【００１１】即ち、トリフェニルビスマスを用いて酸化
ビスマスを生成させる場合、２段階の反応を経る。その
ため、酸化ビスマスの生成あるいはビスマスを構成元素
として含む酸化物膜の形成は、基体温度やＭＯＣＶＤ反
応室内の反応圧力の影響を強く受け易い。
ビスマスを生成させる場合、２段階の反応を経る。その
ため、酸化ビスマスの生成あるいはビスマスを構成元素
として含む酸化物膜の形成は、基体温度やＭＯＣＶＤ反
応室内の反応圧力の影響を強く受け易い。
【００１２】従って、本発明の目的は、低温で十分な蒸
気圧を有し、分解温度が高く、気化・搬送の過程で分解
し難く、長時間に亙って安定した蒸気圧を保つことがで
き、堆積温度において析出速度が原料供給律速であり、
気相中での均一核生成反応が起こらない材料を用い、し
かも、基体温度やＣＶＤ法における反応圧力の影響を強
く受け難い、酸化ビスマスの生成方法、酸化物膜の形成
方法、及び半導体素子のキャパシタ構造の作製方法を提
供することにある。
気圧を有し、分解温度が高く、気化・搬送の過程で分解
し難く、長時間に亙って安定した蒸気圧を保つことがで
き、堆積温度において析出速度が原料供給律速であり、
気相中での均一核生成反応が起こらない材料を用い、し
かも、基体温度やＣＶＤ法における反応圧力の影響を強
く受け難い、酸化ビスマスの生成方法、酸化物膜の形成
方法、及び半導体素子のキャパシタ構造の作製方法を提
供することにある。
【００１３】
【課題を解決するための手段】上記の目的を達成するた
めの本発明の酸化ビスマスの生成方法は、ビスマス−酸
素結合を有するビスマス有機金属化合物を原料として、
ＣＶＤ法にて酸化ビスマスを生成させることを特徴とす
る。
めの本発明の酸化ビスマスの生成方法は、ビスマス−酸
素結合を有するビスマス有機金属化合物を原料として、
ＣＶＤ法にて酸化ビスマスを生成させることを特徴とす
る。
【００１４】あるいは又、上記の目的を達成するための
本発明の酸化物膜の形成方法は、ビスマス−酸素結合を
有するビスマス有機金属化合物を原料として、ＣＶＤ法
にてビスマスを構成元素として含む酸化物膜を形成する
ことを特徴とする。ビスマス−酸素結合を有するビスマ
ス有機金属化合物の構造式を以下に示す。尚、下式でＸ
1、Ｘ2、Ｘ3はアルキル基又はフェニル基を表す。
本発明の酸化物膜の形成方法は、ビスマス−酸素結合を
有するビスマス有機金属化合物を原料として、ＣＶＤ法
にてビスマスを構成元素として含む酸化物膜を形成する
ことを特徴とする。ビスマス−酸素結合を有するビスマ
ス有機金属化合物の構造式を以下に示す。尚、下式でＸ
1、Ｘ2、Ｘ3はアルキル基又はフェニル基を表す。
【００１５】
【化２】
【化３】
【化４】
【００１６】尚、酸素と結合した置換基「Ａ」を、比較
的、炭素数の多いアルキル基（例えば、炭素数が３〜
６）とすることで、分子間の重合を防ぐと共に、揮発性
を向上させることが好ましい。あるいは又、酸素と結合
した置換基「Ａ」を、酸素、窒素、あるいはハロゲン元
素（Ｆ、Ｃｌ、Ｉ）を含む構造とすることで、熱安定性
を向上させたり、気化特性を向上させることが可能であ
る。酸素と結合した置換基「Ａ」がアルキル基の場合、
ビスマス−酸素結合を有するビスマス有機金属化合物
は、一般にビスマスアルコキシド化合物と呼ばれる。置
換基「Ａ」としては、Ｃ（ＣＨ3）3、ＣＨ2Ｃ（ＣＨ3）
3、ＣＨ（ＣＨ3）2、（ＣＨ2）2Ｃ（ＣＨ3）3、Ｃ（Ｃ
Ｆ3）3、ＣＨ2Ｃ（ＣＦ3）3、ＣＯＣＨ3、ＣＯＣ（ＣＨ
3）3、ＣＯＣＨ2Ｃ（ＣＨ3）3、ＣＯ（Ｃ6Ｈ5）、ＣＯ
ＮＨ2等を例示することができる。
的、炭素数の多いアルキル基（例えば、炭素数が３〜
６）とすることで、分子間の重合を防ぐと共に、揮発性
を向上させることが好ましい。あるいは又、酸素と結合
した置換基「Ａ」を、酸素、窒素、あるいはハロゲン元
素（Ｆ、Ｃｌ、Ｉ）を含む構造とすることで、熱安定性
を向上させたり、気化特性を向上させることが可能であ
る。酸素と結合した置換基「Ａ」がアルキル基の場合、
ビスマス−酸素結合を有するビスマス有機金属化合物
は、一般にビスマスアルコキシド化合物と呼ばれる。置
換基「Ａ」としては、Ｃ（ＣＨ3）3、ＣＨ2Ｃ（ＣＨ3）
3、ＣＨ（ＣＨ3）2、（ＣＨ2）2Ｃ（ＣＨ3）3、Ｃ（Ｃ
Ｆ3）3、ＣＨ2Ｃ（ＣＦ3）3、ＣＯＣＨ3、ＣＯＣ（ＣＨ
3）3、ＣＯＣＨ2Ｃ（ＣＨ3）3、ＣＯ（Ｃ6Ｈ5）、ＣＯ
ＮＨ2等を例示することができる。
【００１７】あるいは又、上記の目的を達成するための
本発明の半導体素子のキャパシタ構造の作製方法は、
（イ）基体上に下部電極層を形成する工程と、（ロ）該
下部電極層上に、ビスマス−酸素結合を有するビスマス
有機金属化合物を原料として、ＣＶＤ法にてビスマスを
構成元素として含む強誘電体薄膜を形成する工程と、
（ハ）該強誘電体薄膜上に上部電極層を形成する工程、
から成ることを特徴とする。
本発明の半導体素子のキャパシタ構造の作製方法は、
（イ）基体上に下部電極層を形成する工程と、（ロ）該
下部電極層上に、ビスマス−酸素結合を有するビスマス
有機金属化合物を原料として、ＣＶＤ法にてビスマスを
構成元素として含む強誘電体薄膜を形成する工程と、
（ハ）該強誘電体薄膜上に上部電極層を形成する工程、
から成ることを特徴とする。
【００１８】本発明の強誘電体薄膜の形成方法あるいは
半導体素子のキャパシタ構造の作製方法においては、酸
化物膜若しくは強誘電体薄膜は、Ｂｉ系層状構造ペロブ
スカイト型の強誘電体材料から構成することができる。
具体的には、酸化物膜若しくは強誘電体薄膜は、Ｂｉ2
ＳｒＴａ2Ｏ9、Ｂｉ2ＳｒＮｂ2Ｏ9、Ｂｉ2ＢａＴａ
2Ｏ9、Ｂｉ4ＳｒＴｉ4Ｏ15、Ｂｉ4Ｔｉ3Ｏ12、Ｂｉ2Ｓ
ｒＴａXＮｂ2-XＯ9、Ｂｉ2ＰｂＴａ2Ｏ9等を例示するこ
とができるが、中でも、酸化物膜若しくは強誘電体薄膜
は、Ｙ１系材料（Ｂｉ2（Ｓｒ，Ｂａ，Ｃａ）（Ｔａ，
Ｎｂ）2Ｏ9）から成ることが好ましく、更には、Ｙ１系
材料はＢｉ2ＳｒＴａ2Ｏ9から成ることが好ましい。
半導体素子のキャパシタ構造の作製方法においては、酸
化物膜若しくは強誘電体薄膜は、Ｂｉ系層状構造ペロブ
スカイト型の強誘電体材料から構成することができる。
具体的には、酸化物膜若しくは強誘電体薄膜は、Ｂｉ2
ＳｒＴａ2Ｏ9、Ｂｉ2ＳｒＮｂ2Ｏ9、Ｂｉ2ＢａＴａ
2Ｏ9、Ｂｉ4ＳｒＴｉ4Ｏ15、Ｂｉ4Ｔｉ3Ｏ12、Ｂｉ2Ｓ
ｒＴａXＮｂ2-XＯ9、Ｂｉ2ＰｂＴａ2Ｏ9等を例示するこ
とができるが、中でも、酸化物膜若しくは強誘電体薄膜
は、Ｙ１系材料（Ｂｉ2（Ｓｒ，Ｂａ，Ｃａ）（Ｔａ，
Ｎｂ）2Ｏ9）から成ることが好ましく、更には、Ｙ１系
材料はＢｉ2ＳｒＴａ2Ｏ9から成ることが好ましい。
【００１９】本発明においては、ＣＶＤ用ソース原料と
して、ビスマス−酸素結合を有するビスマス有機金属化
合物（Ｂｉ（ＯＡ）3）を用いるので、酸化物、酸化物
膜若しくは強誘電体薄膜（以下、総称して酸化物等と呼
ぶ場合もある）を容易に生成あるいは形成することがで
きる。これは、ビスマス−酸素結合を有するビスマス有
機金属化合物中の酸素原子が酸化物のネットワークに取
り込まれ易いためであり、外部から酸化源を加えなくと
も酸化物等の生成あるいは形成が可能となる。 −Ｂｉ−Ｏ−Ａ− → −Ｂｉ−Ｏ− ＋ Ａ
して、ビスマス−酸素結合を有するビスマス有機金属化
合物（Ｂｉ（ＯＡ）3）を用いるので、酸化物、酸化物
膜若しくは強誘電体薄膜（以下、総称して酸化物等と呼
ぶ場合もある）を容易に生成あるいは形成することがで
きる。これは、ビスマス−酸素結合を有するビスマス有
機金属化合物中の酸素原子が酸化物のネットワークに取
り込まれ易いためであり、外部から酸化源を加えなくと
も酸化物等の生成あるいは形成が可能となる。 −Ｂｉ−Ｏ−Ａ− → −Ｂｉ−Ｏ− ＋ Ａ
【００２０】従って、有機金属化合物からの酸化物等の
生成あるいは形成は、１段階の反応で完了する。酸化物
等を生成あるいは形成する場合、トリフェニルビスマス
と比較して、明らかにビスマス−酸素結合を有するビス
マス有機金属化合物の方がＣＶＤ用ソース原料として有
利である。このようなビスマス−酸素結合を有するビス
マス有機金属化合物を用いることにより、所望の組成を
有する酸化物膜あるいは強誘電体薄膜を得るためのＣＶ
Ｄ条件（温度や圧力等）の許容範囲を広げることが可能
となる。更には、その反応性の高いことに基づき、より
低温で酸化物等を生成あるいは形成することができる。
生成あるいは形成は、１段階の反応で完了する。酸化物
等を生成あるいは形成する場合、トリフェニルビスマス
と比較して、明らかにビスマス−酸素結合を有するビス
マス有機金属化合物の方がＣＶＤ用ソース原料として有
利である。このようなビスマス−酸素結合を有するビス
マス有機金属化合物を用いることにより、所望の組成を
有する酸化物膜あるいは強誘電体薄膜を得るためのＣＶ
Ｄ条件（温度や圧力等）の許容範囲を広げることが可能
となる。更には、その反応性の高いことに基づき、より
低温で酸化物等を生成あるいは形成することができる。
【００２１】
【発明の実施の形態】以下、図面を参照して、発明の実
施の形態（以下、単に実施の形態と略す）に基づき本発
明を説明する。
施の形態（以下、単に実施の形態と略す）に基づき本発
明を説明する。
【００２２】（実施の形態１）実施の形態１は、ビスマ
ス−酸素結合を有するビスマス有機金属化合物として、
トリブトキシビスマス［Ｂｉ（ＯＣ（ＣＨ3）3）3］を
用いて酸化ビスマス薄膜をＣＶＤ法（より具体的にはＭ
ＯＣＶＤ法）にて成膜する方法に関する。ＭＯＣＶＤ装
置は、図１に概念図を示すように、ステンレススチール
製の原料容器１０，１２、ＭＯＣＶＤ反応室２０、原料
容器１０，１２とＭＯＣＶＤ反応室２０を結ぶステンレ
ススチール製の配管１４，１５から構成されている。原
料容器１０，１２は、恒温槽１１，１３内に収納され、
原料容器１０，１２内のソース原料を所望の温度に保持
できる構造となっている。配管１４，１５にはヒーター
等の加熱手段（図示せず）が配設され、配管内を流れる
原料ガスを所望の温度に保持し得る。ＭＯＣＶＤ反応室
２０内に導入された原料ガスは、ガス吹き付けノズル２
１を介して、基体ステージ２２上に載置された基体３０
に吹き付けられる。これによって、基体３０の表面には
薄膜が成膜する。尚、基体ステージ２２にはヒーター
（図示せず）が組み込まれており、基体３０を所望の温
度に加熱可能である。ＭＯＣＶＤ反応室２０内は、真空
ポンプ２３によって排気される。
ス−酸素結合を有するビスマス有機金属化合物として、
トリブトキシビスマス［Ｂｉ（ＯＣ（ＣＨ3）3）3］を
用いて酸化ビスマス薄膜をＣＶＤ法（より具体的にはＭ
ＯＣＶＤ法）にて成膜する方法に関する。ＭＯＣＶＤ装
置は、図１に概念図を示すように、ステンレススチール
製の原料容器１０，１２、ＭＯＣＶＤ反応室２０、原料
容器１０，１２とＭＯＣＶＤ反応室２０を結ぶステンレ
ススチール製の配管１４，１５から構成されている。原
料容器１０，１２は、恒温槽１１，１３内に収納され、
原料容器１０，１２内のソース原料を所望の温度に保持
できる構造となっている。配管１４，１５にはヒーター
等の加熱手段（図示せず）が配設され、配管内を流れる
原料ガスを所望の温度に保持し得る。ＭＯＣＶＤ反応室
２０内に導入された原料ガスは、ガス吹き付けノズル２
１を介して、基体ステージ２２上に載置された基体３０
に吹き付けられる。これによって、基体３０の表面には
薄膜が成膜する。尚、基体ステージ２２にはヒーター
（図示せず）が組み込まれており、基体３０を所望の温
度に加熱可能である。ＭＯＣＶＤ反応室２０内は、真空
ポンプ２３によって排気される。
【００２３】ＭＯＣＶＤ法の実施に際しては、ステンレ
ススチール製の原料容器１０に充填されたトリブトキシ
ビスマスを８０〜１１０゜Ｃに加熱する。この原料容器
１０に流量５０〜１００ｃｃのアルゴンガスを導入し、
加熱減圧下でトリブトキシビスマスを昇華させる。この
とき、１１０゜Ｃを超えて加熱すると、昇華と共に微量
のトリブトキシビスマスの分解を生じるので、トリブト
キシビスマスの加熱温度は１１０゜Ｃを超えないように
する。そして、約１１０゜Ｃに保持した配管１４に昇華
したトリブトキシビスマスを導入して、ＭＯＣＶＤ反応
室２０に送る。尚、従来のトリフェニルビスマスを用い
た場合には、原料容器の温度を１６５〜１７０゜Ｃと
し、配管の温度を１８０〜２００゜Ｃに保持する必要が
ある。
ススチール製の原料容器１０に充填されたトリブトキシ
ビスマスを８０〜１１０゜Ｃに加熱する。この原料容器
１０に流量５０〜１００ｃｃのアルゴンガスを導入し、
加熱減圧下でトリブトキシビスマスを昇華させる。この
とき、１１０゜Ｃを超えて加熱すると、昇華と共に微量
のトリブトキシビスマスの分解を生じるので、トリブト
キシビスマスの加熱温度は１１０゜Ｃを超えないように
する。そして、約１１０゜Ｃに保持した配管１４に昇華
したトリブトキシビスマスを導入して、ＭＯＣＶＤ反応
室２０に送る。尚、従来のトリフェニルビスマスを用い
た場合には、原料容器の温度を１６５〜１７０゜Ｃと
し、配管の温度を１８０〜２００゜Ｃに保持する必要が
ある。
【００２４】そして、基体ステージ２２上に載置され、
４００〜８００゜Ｃ、好ましくは４５０〜６５０゜Ｃに
保たれた基体３０上に、酸素ガス及び希釈用のアルゴン
ガスと共に、トリブトキシビスマスを含有するガスを導
入すると、基体３０上に酸化ビスマスが成長する。シリ
コン半導体基板、ＳｉＯ2、白金（Ｐｔ）等の基体３０
上に酸化ビスマスを成長させることができる。一方、従
来の材料であるトリフェニルビスマスを使用した場合に
は、白金から成る基体上に酸化ビスマスを成膜すること
はできるが、シリコン半導体基板やＳｉＯ2上に酸化ビ
スマスを成膜することはできない。この点に関しても、
トリブトキシビスマスをソース原料として用いることは
大きな利点である。尚、トリブトキシビスマス及びトリ
フェニルビスマスの物性の比較を、下記の表１に示す。
４００〜８００゜Ｃ、好ましくは４５０〜６５０゜Ｃに
保たれた基体３０上に、酸素ガス及び希釈用のアルゴン
ガスと共に、トリブトキシビスマスを含有するガスを導
入すると、基体３０上に酸化ビスマスが成長する。シリ
コン半導体基板、ＳｉＯ2、白金（Ｐｔ）等の基体３０
上に酸化ビスマスを成長させることができる。一方、従
来の材料であるトリフェニルビスマスを使用した場合に
は、白金から成る基体上に酸化ビスマスを成膜すること
はできるが、シリコン半導体基板やＳｉＯ2上に酸化ビ
スマスを成膜することはできない。この点に関しても、
トリブトキシビスマスをソース原料として用いることは
大きな利点である。尚、トリブトキシビスマス及びトリ
フェニルビスマスの物性の比較を、下記の表１に示す。
【００２５】
【表１】 トリブトキシビスマス トリフェニルビスマス 融点 １１０゜Ｃ ７８゜Ｃ 気化温度 ８０〜１１０゜Ｃ １５０〜１６０゜Ｃ 気化方法 昇華 蒸発（バブリング） 蒸気圧 １３Ｐａ（１００゜Ｃ） １３Ｐａ（８０゜Ｃ）
【００２６】（実施の形態２）実施の形態２は、本発明
の酸化物膜の形成方法に関する。より具体的には、ビス
マス−酸素結合を有するビスマス有機金属化合物とし
て、トリブトキシビスマスを用いた、ＭＯＣＶＤ法によ
るＹ１系材料（Ｂｉ2ＳｒＴａ2Ｏ9）から成る強誘電体
薄膜である酸化物膜の形成方法を説明する。
の酸化物膜の形成方法に関する。より具体的には、ビス
マス−酸素結合を有するビスマス有機金属化合物とし
て、トリブトキシビスマスを用いた、ＭＯＣＶＤ法によ
るＹ１系材料（Ｂｉ2ＳｒＴａ2Ｏ9）から成る強誘電体
薄膜である酸化物膜の形成方法を説明する。
【００２７】実施の形態１と同様に、ステンレススチー
ル製の原料容器１０に充填されたトリブトキシビスマス
を８０〜１１０゜Ｃに加熱する。この原料容器１０に流
量５０〜１００ｃｃのアルゴンガスを導入し、加熱減圧
下でトリブトキシビスマスを昇華させる。そして、約１
１０゜Ｃに保持した配管１４に昇華したトリブトキシビ
スマスを導入して、ＭＯＣＶＤ反応室２０に送る。一
方、別の原料容器１２に充填されたタンタルペンタエト
キシド［Ｔａ（ＯＣ2Ｈ5）5］を１２０゜Ｃに加熱し、
流量５０〜１００ｃｃのアルゴンガスでバブリングす
る。気化したタンタルペンタエトキシドを１３０゜Ｃに
加熱したステンレススチール製の配管１５に導入し、Ｍ
ＯＣＶＤ反応室２０に搬送する。更に、別の原料容器
（図示せず）に充填されたストロンチウムジピバロイル
メタンテトラエチレンペンタミン（Ｃ38Ｈ84Ｏ4Ｎ10Ｓ
ｒ）を１５０゜Ｃに加熱し、流量５０〜１００ｃｃのア
ルゴンガスでバブリングする。気化したストロンチウム
ＤＰＭテトラエチレンペンタミンを１６０゜Ｃに加熱し
たステンレススチール製の配管（図示せず）に導入し、
ＭＯＣＶＤ反応室２０に搬送する。４００〜８００゜
Ｃ、好ましくは４５０〜７００゜Ｃに保たれた白金（Ｐ
ｔ）から成る基体３０上に、酸素及び希釈用のアルゴン
ガスと共に、上記３種のソース原料、即ち、トリブトキ
シビスマス、タンタルペンタエトキシド及びストロンチ
ウムＤＰＭテトラエチレンペンタミンを同時に基体３０
の表面に導入すると、Ｂｉ、Ｓｒ及びＴａから成る酸化
物膜が基体３０の表面に形成される。所望の組成（Ｂｉ
／Ｓｒ／Ｔａ＝２／１／２）を得るためには、原料容器
に導入するアルゴンガスの流量や原料容器の加熱温度を
調整し、各ソース原料のＭＯＣＶＤ反応室２０への供給
量を制御すればよい。これによって、Ｂｉ2ＳｒＴａ2Ｏ
9から成る強誘電体薄膜である酸化物膜を成膜すること
ができる。
ル製の原料容器１０に充填されたトリブトキシビスマス
を８０〜１１０゜Ｃに加熱する。この原料容器１０に流
量５０〜１００ｃｃのアルゴンガスを導入し、加熱減圧
下でトリブトキシビスマスを昇華させる。そして、約１
１０゜Ｃに保持した配管１４に昇華したトリブトキシビ
スマスを導入して、ＭＯＣＶＤ反応室２０に送る。一
方、別の原料容器１２に充填されたタンタルペンタエト
キシド［Ｔａ（ＯＣ2Ｈ5）5］を１２０゜Ｃに加熱し、
流量５０〜１００ｃｃのアルゴンガスでバブリングす
る。気化したタンタルペンタエトキシドを１３０゜Ｃに
加熱したステンレススチール製の配管１５に導入し、Ｍ
ＯＣＶＤ反応室２０に搬送する。更に、別の原料容器
（図示せず）に充填されたストロンチウムジピバロイル
メタンテトラエチレンペンタミン（Ｃ38Ｈ84Ｏ4Ｎ10Ｓ
ｒ）を１５０゜Ｃに加熱し、流量５０〜１００ｃｃのア
ルゴンガスでバブリングする。気化したストロンチウム
ＤＰＭテトラエチレンペンタミンを１６０゜Ｃに加熱し
たステンレススチール製の配管（図示せず）に導入し、
ＭＯＣＶＤ反応室２０に搬送する。４００〜８００゜
Ｃ、好ましくは４５０〜７００゜Ｃに保たれた白金（Ｐ
ｔ）から成る基体３０上に、酸素及び希釈用のアルゴン
ガスと共に、上記３種のソース原料、即ち、トリブトキ
シビスマス、タンタルペンタエトキシド及びストロンチ
ウムＤＰＭテトラエチレンペンタミンを同時に基体３０
の表面に導入すると、Ｂｉ、Ｓｒ及びＴａから成る酸化
物膜が基体３０の表面に形成される。所望の組成（Ｂｉ
／Ｓｒ／Ｔａ＝２／１／２）を得るためには、原料容器
に導入するアルゴンガスの流量や原料容器の加熱温度を
調整し、各ソース原料のＭＯＣＶＤ反応室２０への供給
量を制御すればよい。これによって、Ｂｉ2ＳｒＴａ2Ｏ
9から成る強誘電体薄膜である酸化物膜を成膜すること
ができる。
【００２８】前述したＭＯＣＶＤ法はステンレススチー
ル製の原料容器に充填したソース原料にキャリアガスを
導入してソース原料を気化させる一般的なＭＯＣＶＤ法
であるが、その他、ソース原料を液体に溶解し、液相で
ソース原料の搬送と混合を行い、気化室にてフラッシュ
気化させるフラッシュＭＯＣＶＤ法を採用することもで
きる（Kirlin による米国特許第５，２０４，３１４号
参照）。以下、このフラッシュＭＯＣＶＤ法による成膜
方法の概要を説明する。
ル製の原料容器に充填したソース原料にキャリアガスを
導入してソース原料を気化させる一般的なＭＯＣＶＤ法
であるが、その他、ソース原料を液体に溶解し、液相で
ソース原料の搬送と混合を行い、気化室にてフラッシュ
気化させるフラッシュＭＯＣＶＤ法を採用することもで
きる（Kirlin による米国特許第５，２０４，３１４号
参照）。以下、このフラッシュＭＯＣＶＤ法による成膜
方法の概要を説明する。
【００２９】この場合、基板として、例えばシリコン半
導体基板の上に、チタン（Ｔｉ）及び白金（Ｐｔ）を順
次スパッタ法にて成膜した基板を用いる。そして、ソー
ス原料として、トリブトキシビスマス、ペンタエトキシ
タンタル及びストロンチウムジピバロイルメタンテトラ
エチレンペンタミンを用い、これらのソース原料のそれ
ぞれをテトラヒドロフラン（ＴＨＦ）等の有機溶媒に溶
解し、液体状態で独立に搬送する。そして、これらの３
種類のソース原料溶液を、ミキシングマニフォールドに
より決められた比率にて混合し、アルゴンキャリアガス
と共に気化室に導入する。気化室内を０．１〜１０Torr
（１．３×１０Ｐａ〜１．３×１０3Ｐａ）に減圧し、
導入された混合溶液を、気化室内に配設された多孔質金
属板上で拡散させると共に気化させる。リアクター内
で、白金（Ｐｔ）が成膜された基板を４００〜８００゜
Ｃ、好ましくは４５０〜７００゜Ｃに保ち、気化したソ
ース原料をキャリアガス及び酸素ガスと共にリアクター
内に導入する。その結果、白金上に、Ｂｉ、Ｓｒ、Ｔａ
から成る酸化物膜を成膜することができる。所望の組成
（Ｂｉ／Ｓｒ／Ｔａ＝２／１／２）を得るためには、酸
素ガスの流量、リアクター内の圧力、ミキシングマニフ
ォールドにおけるソース原料溶液の混合比等を調節すれ
ばよい。これによって、Ｂｉ2ＳｒＴａ2Ｏ9から成る強
誘電体薄膜である酸化物膜を成膜することができる。
導体基板の上に、チタン（Ｔｉ）及び白金（Ｐｔ）を順
次スパッタ法にて成膜した基板を用いる。そして、ソー
ス原料として、トリブトキシビスマス、ペンタエトキシ
タンタル及びストロンチウムジピバロイルメタンテトラ
エチレンペンタミンを用い、これらのソース原料のそれ
ぞれをテトラヒドロフラン（ＴＨＦ）等の有機溶媒に溶
解し、液体状態で独立に搬送する。そして、これらの３
種類のソース原料溶液を、ミキシングマニフォールドに
より決められた比率にて混合し、アルゴンキャリアガス
と共に気化室に導入する。気化室内を０．１〜１０Torr
（１．３×１０Ｐａ〜１．３×１０3Ｐａ）に減圧し、
導入された混合溶液を、気化室内に配設された多孔質金
属板上で拡散させると共に気化させる。リアクター内
で、白金（Ｐｔ）が成膜された基板を４００〜８００゜
Ｃ、好ましくは４５０〜７００゜Ｃに保ち、気化したソ
ース原料をキャリアガス及び酸素ガスと共にリアクター
内に導入する。その結果、白金上に、Ｂｉ、Ｓｒ、Ｔａ
から成る酸化物膜を成膜することができる。所望の組成
（Ｂｉ／Ｓｒ／Ｔａ＝２／１／２）を得るためには、酸
素ガスの流量、リアクター内の圧力、ミキシングマニフ
ォールドにおけるソース原料溶液の混合比等を調節すれ
ばよい。これによって、Ｂｉ2ＳｒＴａ2Ｏ9から成る強
誘電体薄膜である酸化物膜を成膜することができる。
【００３０】トリブトキシビスマス及びトリフェニルビ
スマスを用いて成膜したＹ１系材料（Ｂｉ2ＳｒＴａ2Ｏ
9）から成る酸化物膜の成膜特性を、図２の（Ａ）及び
（Ｂ）に示す。具体的には、図２の（Ａ）には、酸化物
膜中のＳｒ濃度を１としたときのＢｉ濃度の基体温度依
存性を示す。また、図２の（Ｂ）には、酸化物膜中のＳ
ｒ濃度を１としたときのＢｉ濃度のＭＯＣＶＤ反応室内
の圧力依存性を示す。尚、実線は、トリブトキシビスマ
スの場合を示す。
スマスを用いて成膜したＹ１系材料（Ｂｉ2ＳｒＴａ2Ｏ
9）から成る酸化物膜の成膜特性を、図２の（Ａ）及び
（Ｂ）に示す。具体的には、図２の（Ａ）には、酸化物
膜中のＳｒ濃度を１としたときのＢｉ濃度の基体温度依
存性を示す。また、図２の（Ｂ）には、酸化物膜中のＳ
ｒ濃度を１としたときのＢｉ濃度のＭＯＣＶＤ反応室内
の圧力依存性を示す。尚、実線は、トリブトキシビスマ
スの場合を示す。
【００３１】トリフェニルビスマスを用いた場合、基体
温度及びＭＯＣＶＤ反応室内の圧力の影響を大きく受け
ている。一方、図２の（Ａ）及び（Ｂ）から明らかなよ
うに、トリブトキシビスマスを用いた場合、基体温度及
びＭＯＣＶＤ反応室内の圧力の影響は小さい。従って、
所望のＢｉを構成元素として含む酸化物膜を成膜する場
合、トリフェニルビスマスを用いた場合よりもトリブト
キシビスマスを用いる方が、ＣＶＤ法における基体温度
や反応圧力等の変動許容範囲を大きくすることができ、
酸化物膜の組成制御が容易となる。従って、トリブトキ
シビスマスをソース原料として用いれば、再現性良く酸
化物膜を形成することができる。
温度及びＭＯＣＶＤ反応室内の圧力の影響を大きく受け
ている。一方、図２の（Ａ）及び（Ｂ）から明らかなよ
うに、トリブトキシビスマスを用いた場合、基体温度及
びＭＯＣＶＤ反応室内の圧力の影響は小さい。従って、
所望のＢｉを構成元素として含む酸化物膜を成膜する場
合、トリフェニルビスマスを用いた場合よりもトリブト
キシビスマスを用いる方が、ＣＶＤ法における基体温度
や反応圧力等の変動許容範囲を大きくすることができ、
酸化物膜の組成制御が容易となる。従って、トリブトキ
シビスマスをソース原料として用いれば、再現性良く酸
化物膜を形成することができる。
【００３２】（実施の形態３）実施の形態３は、ビスマ
ス−酸素結合を有するビスマス有機金属化合物を原料と
して、ＣＶＤ法にてビスマスを構成元素として含む強誘
電体薄膜を形成する工程を含む、本発明の半導体素子の
キャパシタ構造の作製方法に関する。強誘電体薄膜は、
Ｙ１系材料であるＢｉ2ＳｒＴａ2Ｏ9から成り、半導体
素子は前述の不揮発性メモリセル（所謂ＦＥＲＡＭ）か
ら成る。
ス−酸素結合を有するビスマス有機金属化合物を原料と
して、ＣＶＤ法にてビスマスを構成元素として含む強誘
電体薄膜を形成する工程を含む、本発明の半導体素子の
キャパシタ構造の作製方法に関する。強誘電体薄膜は、
Ｙ１系材料であるＢｉ2ＳｒＴａ2Ｏ9から成り、半導体
素子は前述の不揮発性メモリセル（所謂ＦＥＲＡＭ）か
ら成る。
【００３３】実施の形態３の半導体素子のキャパシタ構
造の作製方法に基づき作製された半導体素子の模式的な
一部断面図を図３の（Ａ）に示す。また、半導体素子の
等価回路を図３の（Ｂ）に示す。この半導体素子は、下
部電極層５２、ビスマス層状強誘電体薄膜から成る強誘
電体薄膜５３及び上部電極層５４が積層されたキャパシ
タ構造を有する。強誘電体薄膜５３は、Ｂｉ2ＳｒＴａ2
Ｏ9から成るビスマスを構成元素とした酸化物膜から構
成されている。
造の作製方法に基づき作製された半導体素子の模式的な
一部断面図を図３の（Ａ）に示す。また、半導体素子の
等価回路を図３の（Ｂ）に示す。この半導体素子は、下
部電極層５２、ビスマス層状強誘電体薄膜から成る強誘
電体薄膜５３及び上部電極層５４が積層されたキャパシ
タ構造を有する。強誘電体薄膜５３は、Ｂｉ2ＳｒＴａ2
Ｏ9から成るビスマスを構成元素とした酸化物膜から構
成されている。
【００３４】より具体的には、この半導体素子は、シリ
コン半導体基板４０に形成されたソース・ドレイン領域
４４及びチャネル領域４５と、このチャネル領域４５の
上方に形成されたゲート電極４３と、ＬＯＣＯＳ構造を
有する素子分離領域４１と、ゲート電極４３の下に形成
されたゲート酸化膜４２から成る。これらのソース・ド
レイン領域４４、チャネル領域４５及びゲート電極４３
によって、所謂選択トランジスタが構成されている。
尚、ゲート電極４３はワード線を兼ねており、例えば、
ポリシリコン、あるいはポリサイドや金属シリサイドか
ら構成されている。そして、ソース・ドレイン領域４４
及びゲート電極４３は、絶縁層５０によって被覆されて
いる。絶縁層５０は、例えば、ＢＰＳＧから成る。
コン半導体基板４０に形成されたソース・ドレイン領域
４４及びチャネル領域４５と、このチャネル領域４５の
上方に形成されたゲート電極４３と、ＬＯＣＯＳ構造を
有する素子分離領域４１と、ゲート電極４３の下に形成
されたゲート酸化膜４２から成る。これらのソース・ド
レイン領域４４、チャネル領域４５及びゲート電極４３
によって、所謂選択トランジスタが構成されている。
尚、ゲート電極４３はワード線を兼ねており、例えば、
ポリシリコン、あるいはポリサイドや金属シリサイドか
ら構成されている。そして、ソース・ドレイン領域４４
及びゲート電極４３は、絶縁層５０によって被覆されて
いる。絶縁層５０は、例えば、ＢＰＳＧから成る。
【００３５】この半導体素子のキャパシタ構造において
は、Ｐｔ（白金）から成る下部電極層５２が、ＢＰＳＧ
から成る絶縁層５０上に形成されている。また、ビスマ
ス層状強誘電体薄膜であるＢｉ2ＳｒＴａ2Ｏ9から成る
強誘電体薄膜５３が、下部電極層５２上に形成されてい
る。更に、Ｐｔから成る上部電極層５４が、強誘電体薄
膜５３上に形成されている。
は、Ｐｔ（白金）から成る下部電極層５２が、ＢＰＳＧ
から成る絶縁層５０上に形成されている。また、ビスマ
ス層状強誘電体薄膜であるＢｉ2ＳｒＴａ2Ｏ9から成る
強誘電体薄膜５３が、下部電極層５２上に形成されてい
る。更に、Ｐｔから成る上部電極層５４が、強誘電体薄
膜５３上に形成されている。
【００３６】絶縁層５０、下部電極層５２及び上部電極
層５４の上には例えばＢＰＳＧから成る上層絶縁層６０
が形成されている。そして、一方のソース・ドレイン領
域４４（例えばソース領域）の上方の絶縁層５０及び上
層絶縁層６０にはコンタクトプラグ６５が形成されてお
り、このコンタクトプラグ６５は、その底部において一
方のソース・ドレイン領域４４と電気的に接続されてい
る。下部電極層５２の上方の上層絶縁層６０にも、コン
タクトプラグ６６が形成されている。そして、下部電極
層５２は、コンタクトプラグ６６、第１の配線層６８及
びコンタクトプラグ６５を介して、一方のソース・ドレ
イン領域４４に電気的に接続されている。また、上部電
極層５４の上方に形成されたコンタクトプラグ６７を介
して、上部電極層５４は第２の配線層６９と電気的に接
続されている。第２の配線層６９はプレート線に相当す
る。
層５４の上には例えばＢＰＳＧから成る上層絶縁層６０
が形成されている。そして、一方のソース・ドレイン領
域４４（例えばソース領域）の上方の絶縁層５０及び上
層絶縁層６０にはコンタクトプラグ６５が形成されてお
り、このコンタクトプラグ６５は、その底部において一
方のソース・ドレイン領域４４と電気的に接続されてい
る。下部電極層５２の上方の上層絶縁層６０にも、コン
タクトプラグ６６が形成されている。そして、下部電極
層５２は、コンタクトプラグ６６、第１の配線層６８及
びコンタクトプラグ６５を介して、一方のソース・ドレ
イン領域４４に電気的に接続されている。また、上部電
極層５４の上方に形成されたコンタクトプラグ６７を介
して、上部電極層５４は第２の配線層６９と電気的に接
続されている。第２の配線層６９はプレート線に相当す
る。
【００３７】他方のソース・ドレイン領域４４（例えば
ドレイン領域）は、ビットコンタクト部（図示せず）を
介してビット線（図示せず）に電気的に接続されてい
る。
ドレイン領域）は、ビットコンタクト部（図示せず）を
介してビット線（図示せず）に電気的に接続されてい
る。
【００３８】実施の形態３における半導体素子の製造方
法を、半導体基板等の模式的な一部断面図である図４〜
図６を参照して、以下、説明する。
法を、半導体基板等の模式的な一部断面図である図４〜
図６を参照して、以下、説明する。
【００３９】［工程−３００］先ず、シリコン半導体基
板４０に、公知の方法に基づきＬＯＣＯＳ構造を有する
素子分離領域４１を形成する。次に、半導体基板４０の
表面を酸化してゲート酸化膜４２を形成する。そして、
ポリシリコン層を例えばＣＶＤ法にて全面に堆積させた
後、フォトリソグラフィ技術及びエッチング技術によっ
てポリシリコン層をパターニングし、ポリシリコンから
成るゲート電極４３を形成する。尚、このゲート電極４
３はワード線を兼ねている。次に、不純物イオンのイオ
ン注入及び注入された不純物の活性化処理を行い、ソー
ス・ドレイン領域４４及びチャネル領域４５を形成す
る。
板４０に、公知の方法に基づきＬＯＣＯＳ構造を有する
素子分離領域４１を形成する。次に、半導体基板４０の
表面を酸化してゲート酸化膜４２を形成する。そして、
ポリシリコン層を例えばＣＶＤ法にて全面に堆積させた
後、フォトリソグラフィ技術及びエッチング技術によっ
てポリシリコン層をパターニングし、ポリシリコンから
成るゲート電極４３を形成する。尚、このゲート電極４
３はワード線を兼ねている。次に、不純物イオンのイオ
ン注入及び注入された不純物の活性化処理を行い、ソー
ス・ドレイン領域４４及びチャネル領域４５を形成す
る。
【００４０】［工程−３１０］次に、半導体基板４０上
に、例えばＢＰＳＧから成る絶縁層５０（基体に相当す
る）をＣＶＤ法にて形成する。こうして、図４の（Ａ）
に示す構造を得ることができる。尚、ＢＰＳＧから成る
絶縁層５０の成膜後、窒素ガス雰囲気中で例えば９００
゜Ｃ×２０分間、絶縁層５０をリフローさせることが好
ましい。更には、必要に応じて、例えば化学的機械的研
磨法（ＣＭＰ法）にて絶縁層５０の頂面を化学的及び機
械的に研磨して絶縁層５０を平坦化したり、エッチバッ
ク法にて絶縁層５０を平坦化することが望ましい。絶縁
層５０の成膜条件を以下に例示する。 使用ガス：ＳｉＨ4／ＰＨ3／Ｂ2Ｈ6 成膜温度：４００゜Ｃ 反応圧力：常圧
に、例えばＢＰＳＧから成る絶縁層５０（基体に相当す
る）をＣＶＤ法にて形成する。こうして、図４の（Ａ）
に示す構造を得ることができる。尚、ＢＰＳＧから成る
絶縁層５０の成膜後、窒素ガス雰囲気中で例えば９００
゜Ｃ×２０分間、絶縁層５０をリフローさせることが好
ましい。更には、必要に応じて、例えば化学的機械的研
磨法（ＣＭＰ法）にて絶縁層５０の頂面を化学的及び機
械的に研磨して絶縁層５０を平坦化したり、エッチバッ
ク法にて絶縁層５０を平坦化することが望ましい。絶縁
層５０の成膜条件を以下に例示する。 使用ガス：ＳｉＨ4／ＰＨ3／Ｂ2Ｈ6 成膜温度：４００゜Ｃ 反応圧力：常圧
【００４１】［工程−３２０］次に、基体に相当する絶
縁層５０上に、下部電極層５２を形成する。即ち、絶縁
層５０の上にＲＦマグネトロンスパッタ法にてＰｔから
成る下部電極層５２を堆積させる。下部電極層５２の厚
さを０．１〜０．２μｍとした（図４の（Ｂ）参照）。
その後、例えばイオンミリング技術を用いて下部電極層
５２を所望の形状にパターニングする。ＲＦマグネトロ
ンスパッタ条件を以下に例示する。 アノード電圧：２．６ｋＶ 入力電力 ：１．１〜１．６Ｗ／ｃｍ2 プロセスガス：Ａｒ／Ｏ2＝９０／１０ 圧力 ：０．７Ｐａ 成膜温度 ：６００〜７５０゜Ｃ 堆積速度 ：５〜１０ｍｍ／分
縁層５０上に、下部電極層５２を形成する。即ち、絶縁
層５０の上にＲＦマグネトロンスパッタ法にてＰｔから
成る下部電極層５２を堆積させる。下部電極層５２の厚
さを０．１〜０．２μｍとした（図４の（Ｂ）参照）。
その後、例えばイオンミリング技術を用いて下部電極層
５２を所望の形状にパターニングする。ＲＦマグネトロ
ンスパッタ条件を以下に例示する。 アノード電圧：２．６ｋＶ 入力電力 ：１．１〜１．６Ｗ／ｃｍ2 プロセスガス：Ａｒ／Ｏ2＝９０／１０ 圧力 ：０．７Ｐａ 成膜温度 ：６００〜７５０゜Ｃ 堆積速度 ：５〜１０ｍｍ／分
【００４２】［工程−３３０］その後、下部電極層５２
上に、ビスマス−酸素結合を有するビスマス有機金属化
合物を原料として、ＣＶＤ法にてビスマスを構成元素と
して含む強誘電体薄膜５３を形成する。具体的には、実
施の形態２にて説明した強誘電体薄膜の形成方法と同様
の条件で、トリブトキシビスマスを原料ガスとして用い
たＭＯＣＶＤ法で、下部電極層５２の上に、ビスマス層
状強誘電体薄膜であるＢｉ2ＳｒＴａ2Ｏ9から成る強誘
電体薄膜５３を成膜する（図４の（Ｃ）参照）。尚、後
述する実施の形態４の［工程−４２０］と同様の方法
で、チタン酸ビスマスから成る強誘電体薄膜５３を成膜
してもよい。
上に、ビスマス−酸素結合を有するビスマス有機金属化
合物を原料として、ＣＶＤ法にてビスマスを構成元素と
して含む強誘電体薄膜５３を形成する。具体的には、実
施の形態２にて説明した強誘電体薄膜の形成方法と同様
の条件で、トリブトキシビスマスを原料ガスとして用い
たＭＯＣＶＤ法で、下部電極層５２の上に、ビスマス層
状強誘電体薄膜であるＢｉ2ＳｒＴａ2Ｏ9から成る強誘
電体薄膜５３を成膜する（図４の（Ｃ）参照）。尚、後
述する実施の形態４の［工程−４２０］と同様の方法
で、チタン酸ビスマスから成る強誘電体薄膜５３を成膜
してもよい。
【００４３】［工程−３４０］その後、強誘電体薄膜５
３上に上部電極層５４を形成する。上部電極層５４はＰ
ｔから成り、［工程−３２０］と同様の方法で成膜する
ことができる。
３上に上部電極層５４を形成する。上部電極層５４はＰ
ｔから成り、［工程−３２０］と同様の方法で成膜する
ことができる。
【００４４】［工程−３５０］次に、例えばイオンミリ
ング技術を用いてＰｔから成る上部電極層５４を所望の
形状にパターニングし、更に、ＲＩＥ法で強誘電体薄膜
５３をパターニングする。こうして、図５の（Ａ）に示
すキャパシタ構造を得ることができる。
ング技術を用いてＰｔから成る上部電極層５４を所望の
形状にパターニングし、更に、ＲＩＥ法で強誘電体薄膜
５３をパターニングする。こうして、図５の（Ａ）に示
すキャパシタ構造を得ることができる。
【００４５】［工程−３６０］次に、絶縁層５０、下部
電極層５２及び上部電極層５４の上に、例えばＢＰＳＧ
から成る上層絶縁層６０を形成する。尚、上層絶縁層６
０の形成後、上層絶縁層６０を平坦化処理することが望
ましい。そして、一方のソース・ドレイン領域４４の上
方の絶縁層５０及び上層絶縁層６０に、フォトリソグラ
フィ技術及びエッチング技術を用いて、開口部６１を形
成する。また、下部電極層５２の上方並びに上部電極層
５４の上方の上層絶縁層６０にも開口部６２，６３を形
成する（図５の（Ｂ）参照）。
電極層５２及び上部電極層５４の上に、例えばＢＰＳＧ
から成る上層絶縁層６０を形成する。尚、上層絶縁層６
０の形成後、上層絶縁層６０を平坦化処理することが望
ましい。そして、一方のソース・ドレイン領域４４の上
方の絶縁層５０及び上層絶縁層６０に、フォトリソグラ
フィ技術及びエッチング技術を用いて、開口部６１を形
成する。また、下部電極層５２の上方並びに上部電極層
５４の上方の上層絶縁層６０にも開口部６２，６３を形
成する（図５の（Ｂ）参照）。
【００４６】［工程−３７０］そして、各開口部６１，
６２，６３内を含む上層絶縁層６０上に、例えば、Ｔｉ
層及びＴｉＮ層をスパッタ法にて成膜した後、ＴｉＮ層
上にアルミニウム系合金（例えばＡｌ−１％Ｓｉ）から
成る配線材料層６４を所謂高温アルミニウムスパッタ法
にて形成する（図６参照）。Ｔｉ層、ＴｉＮ層及びアル
ミニウム系合金から成る配線材料層の成膜条件を以下に
例示する。尚、Ｔｉ層及びＴｉＮ層を形成する理由は、
オーミックな低コンタクト抵抗を得ること、アルミニウ
ム系合金から成る配線材料層による半導体基板４０の損
傷発生の防止、アルミニウム系合金の濡れ性改善のため
である。 Ｔｉ層（厚さ：２０ｎｍ） プロセスガス：Ａｒ＝３５sccm 圧力 ：０．５２Ｐａ ＲＦパワー ：２ｋＷ 基板の加熱 ：無し ＴｉＮ層（厚さ：１００ｎｍ） プロセスガス：Ｎ2／Ａｒ＝１００／３５sccm 圧力 ：１．０Ｐａ ＲＦパワー ：６ｋＷ 基板の加熱 ：無し アルミニウム系合金から成る配線材料層 プロセスガス：Ａｒ＝１００sccm 圧力 ：０．２６Ｐａ ＲＦパワー ：１５ｋＷ 基板加熱温度：４７５゜Ｃ
６２，６３内を含む上層絶縁層６０上に、例えば、Ｔｉ
層及びＴｉＮ層をスパッタ法にて成膜した後、ＴｉＮ層
上にアルミニウム系合金（例えばＡｌ−１％Ｓｉ）から
成る配線材料層６４を所謂高温アルミニウムスパッタ法
にて形成する（図６参照）。Ｔｉ層、ＴｉＮ層及びアル
ミニウム系合金から成る配線材料層の成膜条件を以下に
例示する。尚、Ｔｉ層及びＴｉＮ層を形成する理由は、
オーミックな低コンタクト抵抗を得ること、アルミニウ
ム系合金から成る配線材料層による半導体基板４０の損
傷発生の防止、アルミニウム系合金の濡れ性改善のため
である。 Ｔｉ層（厚さ：２０ｎｍ） プロセスガス：Ａｒ＝３５sccm 圧力 ：０．５２Ｐａ ＲＦパワー ：２ｋＷ 基板の加熱 ：無し ＴｉＮ層（厚さ：１００ｎｍ） プロセスガス：Ｎ2／Ａｒ＝１００／３５sccm 圧力 ：１．０Ｐａ ＲＦパワー ：６ｋＷ 基板の加熱 ：無し アルミニウム系合金から成る配線材料層 プロセスガス：Ａｒ＝１００sccm 圧力 ：０．２６Ｐａ ＲＦパワー ：１５ｋＷ 基板加熱温度：４７５゜Ｃ
【００４７】こうして、開口部６１，６２，６３には、
アルミニウム系合金が埋め込まれ、コンタクトプラグ６
５，６６，６７が形成される（図６参照）。尚、図３及
び図６においては、ＴｉＮ層及びＴｉ層の図示は省略し
た。その後、上層絶縁層６０の上の配線材料層６４、Ｔ
ｉＮ層、Ｔｉ層をパターニングして、第１の配線層６
８、第２の配線層６９を形成する（図３の（Ａ）参
照）。
アルミニウム系合金が埋め込まれ、コンタクトプラグ６
５，６６，６７が形成される（図６参照）。尚、図３及
び図６においては、ＴｉＮ層及びＴｉ層の図示は省略し
た。その後、上層絶縁層６０の上の配線材料層６４、Ｔ
ｉＮ層、Ｔｉ層をパターニングして、第１の配線層６
８、第２の配線層６９を形成する（図３の（Ａ）参
照）。
【００４８】アルミニウム系合金から成る配線材料層の
成膜を所謂高温アルミニウムスパッタ法にて行ったが、
このような成膜方法に限定されるものではなく、所謂高
温リフロー法や高圧リフロー法にて行うこともできる。
高温リフロー法においては、以下に例示する条件でアル
ミニウム系合金から成る配線材料層を上層絶縁層６０上
に堆積させる。 プロセスガス ： Ａｒ＝１００sccm ＤＣパワー ： ２０ｋＷ スパッタ圧力 ： ０．４Ｐａ 基板加熱温度 ： １５０゜Ｃ
成膜を所謂高温アルミニウムスパッタ法にて行ったが、
このような成膜方法に限定されるものではなく、所謂高
温リフロー法や高圧リフロー法にて行うこともできる。
高温リフロー法においては、以下に例示する条件でアル
ミニウム系合金から成る配線材料層を上層絶縁層６０上
に堆積させる。 プロセスガス ： Ａｒ＝１００sccm ＤＣパワー ： ２０ｋＷ スパッタ圧力 ： ０．４Ｐａ 基板加熱温度 ： １５０゜Ｃ
【００４９】その後、半導体基板４０を約５００゜Ｃに
加熱する。これによって、上層絶縁層６０上に堆積した
アルミニウム系合金から成る配線材料層は流動状態とな
り、開口部６１，６２，６３の内に流入し、開口部６
１，６２，６３はアルミニウム系合金で確実に埋め込ま
れ、コンタクトプラグ６５，６６，６７が形成される。
一方、上層絶縁層６０の上にはアルミニウム系合金から
成る配線材料層が残される。加熱条件を、例えば以下の
とおりとすることができる。 加熱方式 ： 基板裏面ガス加熱 加熱温度 ： ５００゜Ｃ 加熱時間 ： ２分 プロセスガス ： Ａｒ＝１００sccm プロセスガス圧力： １．１×１０3Ｐａ
加熱する。これによって、上層絶縁層６０上に堆積した
アルミニウム系合金から成る配線材料層は流動状態とな
り、開口部６１，６２，６３の内に流入し、開口部６
１，６２，６３はアルミニウム系合金で確実に埋め込ま
れ、コンタクトプラグ６５，６６，６７が形成される。
一方、上層絶縁層６０の上にはアルミニウム系合金から
成る配線材料層が残される。加熱条件を、例えば以下の
とおりとすることができる。 加熱方式 ： 基板裏面ガス加熱 加熱温度 ： ５００゜Ｃ 加熱時間 ： ２分 プロセスガス ： Ａｒ＝１００sccm プロセスガス圧力： １．１×１０3Ｐａ
【００５０】ここで、基板裏面ガス加熱方式とは、半導
体基板４０の裏面に配置したヒーターブロックを所定の
温度（加熱温度）に加熱し、ヒーターブロックと半導体
基板４０の裏面の間にプロセスガスを導入することによ
って半導体基板４０を加熱する方式である。加熱方式と
しては、この方式以外にもランプ加熱方式等を用いるこ
とができる。
体基板４０の裏面に配置したヒーターブロックを所定の
温度（加熱温度）に加熱し、ヒーターブロックと半導体
基板４０の裏面の間にプロセスガスを導入することによ
って半導体基板４０を加熱する方式である。加熱方式と
しては、この方式以外にもランプ加熱方式等を用いるこ
とができる。
【００５１】高温リフロー法の代わりに高圧リフロー法
を採用することもできる。この場合、以下に例示する条
件にてリフロー処理を行う。 基板加熱温度：４００゜Ｃ 加熱時間 ：２分 加熱雰囲気 ：アルゴンガス 雰囲気の圧力：１０6Ｐａ以上
を採用することもできる。この場合、以下に例示する条
件にてリフロー処理を行う。 基板加熱温度：４００゜Ｃ 加熱時間 ：２分 加熱雰囲気 ：アルゴンガス 雰囲気の圧力：１０6Ｐａ以上
【００５２】実施の形態３においては、下部電極層をＰ
ｔから構成する代わりに、例えば、ペロブスカイト構造
を有するＬａ−Ｓｒ−Ｃｏ−Ｏ（ＬＳＣＯ）単独、ある
いは下からＬＳＣＯ／Ｐｔの２層から構成することもで
きる。この場合のパルスレーザアブレーション法による
ＬＳＣＯの成膜条件を以下に例示する。 ターゲット：ＬＳＣＯ 使用レーザ：ＫｒＦエキシマレーザ（波長２４８ｎｍ、
パルス幅２５ｎ秒、３Ｈｚ） 出力エネルギー：４００ｍＪ（１．１Ｊ／ｃｍ2） 成膜温度 ：５５０〜６００゜Ｃ 酸素分圧 ：４０〜１２０Ｐａ
ｔから構成する代わりに、例えば、ペロブスカイト構造
を有するＬａ−Ｓｒ−Ｃｏ−Ｏ（ＬＳＣＯ）単独、ある
いは下からＬＳＣＯ／Ｐｔの２層から構成することもで
きる。この場合のパルスレーザアブレーション法による
ＬＳＣＯの成膜条件を以下に例示する。 ターゲット：ＬＳＣＯ 使用レーザ：ＫｒＦエキシマレーザ（波長２４８ｎｍ、
パルス幅２５ｎ秒、３Ｈｚ） 出力エネルギー：４００ｍＪ（１．１Ｊ／ｃｍ2） 成膜温度 ：５５０〜６００゜Ｃ 酸素分圧 ：４０〜１２０Ｐａ
【００５３】（実施の形態４）実施の形態４は、本発明
の酸化物膜の形成方法、及び半導体素子のキャパシタ構
造の作製方法に関する。
の酸化物膜の形成方法、及び半導体素子のキャパシタ構
造の作製方法に関する。
【００５４】強誘電体キャパシタの蓄積電荷量の変化を
検出する方式の不揮発性メモリセルにおいては、強誘電
体薄膜の残留分極±Ｐrを如何に高くし、且つ残留分極
±Ｐrを高い状態に維持するかが極めて重要な技術的課
題である。強誘電体薄膜の残留分極±Ｐrを高くするこ
とによって、”０”又は”１”のデータのどちらのデー
タを半導体メモリセルが保持しているかをより容易に且
つ確実に検出することが可能になる。そのためには、下
部電極層上に強誘電体薄膜をエピタキシャル成長させる
必要がある。
検出する方式の不揮発性メモリセルにおいては、強誘電
体薄膜の残留分極±Ｐrを如何に高くし、且つ残留分極
±Ｐrを高い状態に維持するかが極めて重要な技術的課
題である。強誘電体薄膜の残留分極±Ｐrを高くするこ
とによって、”０”又は”１”のデータのどちらのデー
タを半導体メモリセルが保持しているかをより容易に且
つ確実に検出することが可能になる。そのためには、下
部電極層上に強誘電体薄膜をエピタキシャル成長させる
必要がある。
【００５５】下部電極層５２をＰｔ（１００）から構成
した場合、Ｐｔ（１００）の格子面間隔は、例えば、Ｂ
ｉ2ＳｒＴａ2Ｏ9、Ｂｉ4ＳｒＴｉ4Ｏ15、Ｂｉ2ＳｒＴｉ
2Ｏ9等の格子面間隔と整合している。従って、Ｐｔ（１
００）上にはこれらの強誘電体材料をエピタキシャル成
長させることができ、Ｐｔ（１００）上に成膜されたこ
れらの強誘電体薄膜の残留分極±Ｐrを高くすることが
可能である。しかしながら、Ｐｔ（１００）を、ＰＢＳ
Ｇ等のアモルファス材料から成る絶縁層５０上に形成す
ることはできない。それ故、これらの強誘電体薄膜の残
留分極±Ｐrを高くすることができないという問題があ
る。
した場合、Ｐｔ（１００）の格子面間隔は、例えば、Ｂ
ｉ2ＳｒＴａ2Ｏ9、Ｂｉ4ＳｒＴｉ4Ｏ15、Ｂｉ2ＳｒＴｉ
2Ｏ9等の格子面間隔と整合している。従って、Ｐｔ（１
００）上にはこれらの強誘電体材料をエピタキシャル成
長させることができ、Ｐｔ（１００）上に成膜されたこ
れらの強誘電体薄膜の残留分極±Ｐrを高くすることが
可能である。しかしながら、Ｐｔ（１００）を、ＰＢＳ
Ｇ等のアモルファス材料から成る絶縁層５０上に形成す
ることはできない。それ故、これらの強誘電体薄膜の残
留分極±Ｐrを高くすることができないという問題があ
る。
【００５６】例えば、文献 "Ferroelectric La-Sr-Co-O
/Pb-Zr-Ti-O/La-Sr-Co-O heterostructure on silicon
via template growth", R. Ramesh, et al., Appl. Phy
s. Lett. 63 (26), 27 December 1993, pp. 3592-3594
（以下、文献２と呼ぶ）、文献 "Template Approaches
to Growth of Oriented Oxide Heterostructures onSiO
2/Si", Journal Of Electronic Materials, Vol. 23, N
o. 1, 1994, pp. 19-23 （以下、文献３と呼ぶ）には、
シリコン基板の上若しくはシリコン基板上に形成された
ＳｉＯ2の上に、イットリウム（Ｙ）を添加した安定化
ジルコニア（以下、ＹＳＺと略す）、ｃ軸に配向したペ
ロブスカイト構造を有するチタン酸ビスマス（ＢＴＯ）
から成るテンプレート層、ペロブスカイト構造を有する
Ｌａ−Ｓｒ−Ｃｏ−Ｏ（ＬＳＣＯ）から成る下部電極
層、ＰＬＺＴから成る強誘電体薄膜、ＬＳＣＯから成る
上部電極層から構成された強誘電体キャパシタが開示さ
れている。ＢＴＯから成るテンプレート層を設けない場
合、即ち、ＹＳＺ若しくはＳｉＯ2上に直接ＬＳＣＯ／
ＰＬＺＴ／ＬＳＣＯを形成した場合、ＬＳＣＯ／ＰＬＺ
Ｔ／ＬＳＣＯは［１１０］方位を有し、この状態ではＰ
ＬＺＴは低い残留分極しか示さない。然るに、ＢＴＯか
ら成るテンプレート層を形成した場合、ＬＳＣＯ／ＰＬ
ＺＴ／ＬＳＣＯは［００１］方位を有し、この状態では
ＰＬＺＴは高い残留分極を示す。
/Pb-Zr-Ti-O/La-Sr-Co-O heterostructure on silicon
via template growth", R. Ramesh, et al., Appl. Phy
s. Lett. 63 (26), 27 December 1993, pp. 3592-3594
（以下、文献２と呼ぶ）、文献 "Template Approaches
to Growth of Oriented Oxide Heterostructures onSiO
2/Si", Journal Of Electronic Materials, Vol. 23, N
o. 1, 1994, pp. 19-23 （以下、文献３と呼ぶ）には、
シリコン基板の上若しくはシリコン基板上に形成された
ＳｉＯ2の上に、イットリウム（Ｙ）を添加した安定化
ジルコニア（以下、ＹＳＺと略す）、ｃ軸に配向したペ
ロブスカイト構造を有するチタン酸ビスマス（ＢＴＯ）
から成るテンプレート層、ペロブスカイト構造を有する
Ｌａ−Ｓｒ−Ｃｏ−Ｏ（ＬＳＣＯ）から成る下部電極
層、ＰＬＺＴから成る強誘電体薄膜、ＬＳＣＯから成る
上部電極層から構成された強誘電体キャパシタが開示さ
れている。ＢＴＯから成るテンプレート層を設けない場
合、即ち、ＹＳＺ若しくはＳｉＯ2上に直接ＬＳＣＯ／
ＰＬＺＴ／ＬＳＣＯを形成した場合、ＬＳＣＯ／ＰＬＺ
Ｔ／ＬＳＣＯは［１１０］方位を有し、この状態ではＰ
ＬＺＴは低い残留分極しか示さない。然るに、ＢＴＯか
ら成るテンプレート層を形成した場合、ＬＳＣＯ／ＰＬ
ＺＴ／ＬＳＣＯは［００１］方位を有し、この状態では
ＰＬＺＴは高い残留分極を示す。
【００５７】これらの文献２及び文献３に示された下部
電極を構成する材料であるＬＳＣＯの室温における比抵
抗率は９０〜２００μΩｃｍと高い値であり、出来る限
り比抵抗率の低い材料、例えばＰｔ｛１００｝から下部
電極を構成することが好ましい。ＢＴＯの格子定数は、
ａ＝５．４１オングストローム、ｂ＝５．４３オングス
トローム、ｃ＝３２．８２オングストロームである。ま
た、白金Ｐｔは面心立方構造を有し、格子定数は、ａ＝
ｂ＝ｃ＝３．９２オングストロームである。即ち、ＢＴ
Ｏの（１１０）格子面間隔は、Ｐｔ｛１００｝の格子面
間隔とほぼ等しい。従って、ｃ軸に配向したＢＴＯから
成るテンプレート層（以下、バッファ層と呼ぶ）上にＰ
ｔから成る下部電極層を形成すれば、下部電極層はＰｔ
｛１００｝から構成され得る。
電極を構成する材料であるＬＳＣＯの室温における比抵
抗率は９０〜２００μΩｃｍと高い値であり、出来る限
り比抵抗率の低い材料、例えばＰｔ｛１００｝から下部
電極を構成することが好ましい。ＢＴＯの格子定数は、
ａ＝５．４１オングストローム、ｂ＝５．４３オングス
トローム、ｃ＝３２．８２オングストロームである。ま
た、白金Ｐｔは面心立方構造を有し、格子定数は、ａ＝
ｂ＝ｃ＝３．９２オングストロームである。即ち、ＢＴ
Ｏの（１１０）格子面間隔は、Ｐｔ｛１００｝の格子面
間隔とほぼ等しい。従って、ｃ軸に配向したＢＴＯから
成るテンプレート層（以下、バッファ層と呼ぶ）上にＰ
ｔから成る下部電極層を形成すれば、下部電極層はＰｔ
｛１００｝から構成され得る。
【００５８】Ｂｉ系層状構造ペロブスカイト型の強誘電
体材料のａ軸及びｂ軸の格子定数（単位：オングストロ
ーム）並びに（１１０）格子面間隔（単位：オングスト
ローム）を以下に例示するが、これらの値は、Ｐｔ｛１
００｝の格子面間隔とほぼ一致している。
体材料のａ軸及びｂ軸の格子定数（単位：オングストロ
ーム）並びに（１１０）格子面間隔（単位：オングスト
ローム）を以下に例示するが、これらの値は、Ｐｔ｛１
００｝の格子面間隔とほぼ一致している。
【００５９】
【表２】 強誘電体材料名 格子定数 格子面間隔 Ｂｉ2ＳｒＴａ2Ｏ9 ５．５１２ ３．８９８ Ｂｉ2ＳｒＮｂ2Ｏ9 ５．５００ ３．８８９ Ｂｉ2ＢａＴａ2Ｏ9 ５．５５６ ３．９２９ Ｂｉ4ＳｒＴｉ4Ｏ15 ５．４２０ ３．８３３
【００６０】一般に、Ｐｔ｛１００｝から成る下部電極
層の格子面間隔と、強誘電体薄膜を構成する材料の格子
面間隔の差が３％以内ならば、下部電極層上に強誘電体
薄膜をエピタキシャル成長させることができる。従っ
て、Ｐｔ｛１００｝から成る下部電極層上に、Ｂｉ系層
状構造ペロブスカイト型の強誘電体材料から成る強誘電
体薄膜をエピタキシャル成長させることができる。その
結果、下部電極層上に形成された強誘電体薄膜には高い
残留分極±Ｐrを付与することができ、優れた性能を有
する半導体素子を作製することが可能になる。
層の格子面間隔と、強誘電体薄膜を構成する材料の格子
面間隔の差が３％以内ならば、下部電極層上に強誘電体
薄膜をエピタキシャル成長させることができる。従っ
て、Ｐｔ｛１００｝から成る下部電極層上に、Ｂｉ系層
状構造ペロブスカイト型の強誘電体材料から成る強誘電
体薄膜をエピタキシャル成長させることができる。その
結果、下部電極層上に形成された強誘電体薄膜には高い
残留分極±Ｐrを付与することができ、優れた性能を有
する半導体素子を作製することが可能になる。
【００６１】また、白金の比抵抗率は１５〜２０μΩｃ
ｍであり、ＬＳＣＯより低抵抗であるため、半導体素子
においては好ましい材料である。
ｍであり、ＬＳＣＯより低抵抗であるため、半導体素子
においては好ましい材料である。
【００６２】実施の形態３にて説明した半導体素子にお
いては、基体に相当する絶縁層５０の上にＰｔから成る
下部電極層５２を形成した。これに対して、実施の形態
４においては、半導体素子は、下部電極層５２、Ｂｉ系
層状構造ペロブスカイト型の強誘電体薄膜５３及び上部
電極層５４が積層されたキャパシタ構造、及び下部電極
層５２の下に形成されたＢｉ系層状構造ペロブスカイト
型のバッファ層５１（基体に相当する）を有し、このバ
ッファ層５１はビスマスを構成元素とした酸化物膜から
構成されている。実施の形態４の半導体素子のキャパシ
タ構造の形成方法に基づき作製された半導体素子の模式
的な一部断面図を図８の（Ｂ）に示す。
いては、基体に相当する絶縁層５０の上にＰｔから成る
下部電極層５２を形成した。これに対して、実施の形態
４においては、半導体素子は、下部電極層５２、Ｂｉ系
層状構造ペロブスカイト型の強誘電体薄膜５３及び上部
電極層５４が積層されたキャパシタ構造、及び下部電極
層５２の下に形成されたＢｉ系層状構造ペロブスカイト
型のバッファ層５１（基体に相当する）を有し、このバ
ッファ層５１はビスマスを構成元素とした酸化物膜から
構成されている。実施の形態４の半導体素子のキャパシ
タ構造の形成方法に基づき作製された半導体素子の模式
的な一部断面図を図８の（Ｂ）に示す。
【００６３】実施の形態４の半導体素子のキャパシタ構
造においては、より具体的には、基体に層とするバッフ
ァ層５１が、ＢＰＳＧから成る絶縁層５０上に形成され
ている。バッファ層５１は、ｃ軸に配向したＢｉ系層状
構造ペロブスカイト型のＢｉ4Ｔｉ3Ｏ12（ＢＴＯ）から
成る酸化物膜から構成されている。更に、Ｐｔ｛１０
０｝から成る下部電極層５２が、バッファ層５１上に形
成されている。また、エピタキシャル成長にて下部電極
層５２上に形成された強誘電体薄膜５３は、実施の形態
４においても、Ｂｉ2ＳｒＴａ2Ｏ9から成る。更に、Ｐ
ｔ｛１００｝から成る上部電極層５４が、強誘電体薄膜
５３上に形成されている。これらの点を除き、実施の形
態４の半導体素子の構造は、実施の形態３の半導体素子
の構造と実質的に同一である。実施の形態４の半導体素
子のキャパシタ構造の形成方法を含む半導体素子の製造
方法を、半導体基板等の模式的な一部断面図である図７
及び図８を参照して、以下、説明する。
造においては、より具体的には、基体に層とするバッフ
ァ層５１が、ＢＰＳＧから成る絶縁層５０上に形成され
ている。バッファ層５１は、ｃ軸に配向したＢｉ系層状
構造ペロブスカイト型のＢｉ4Ｔｉ3Ｏ12（ＢＴＯ）から
成る酸化物膜から構成されている。更に、Ｐｔ｛１０
０｝から成る下部電極層５２が、バッファ層５１上に形
成されている。また、エピタキシャル成長にて下部電極
層５２上に形成された強誘電体薄膜５３は、実施の形態
４においても、Ｂｉ2ＳｒＴａ2Ｏ9から成る。更に、Ｐ
ｔ｛１００｝から成る上部電極層５４が、強誘電体薄膜
５３上に形成されている。これらの点を除き、実施の形
態４の半導体素子の構造は、実施の形態３の半導体素子
の構造と実質的に同一である。実施の形態４の半導体素
子のキャパシタ構造の形成方法を含む半導体素子の製造
方法を、半導体基板等の模式的な一部断面図である図７
及び図８を参照して、以下、説明する。
【００６４】［工程−４００］先ず、実施の形態３の
［工程−３００］と同様に、シリコン半導体基板から成
る半導体基板４０に、公知の方法に基づき素子分離領域
４１、ゲート酸化膜４２、ゲート電極４３、ソース・ド
レイン領域４４及びチャネル領域４５を形成する。
［工程−３００］と同様に、シリコン半導体基板から成
る半導体基板４０に、公知の方法に基づき素子分離領域
４１、ゲート酸化膜４２、ゲート電極４３、ソース・ド
レイン領域４４及びチャネル領域４５を形成する。
【００６５】［工程−４１０］次に、実施の形態３の
［工程−３１０］と同様に、半導体基板４０上にアモル
ファス材料から成る絶縁層５０を形成する。即ち、例え
ばアモルファス材料であるＢＰＳＧから成る絶縁層５０
を例えばＣＶＤ法にて全面に堆積させる。こうして、図
７の（Ａ）に示す構造を得ることができる。
［工程−３１０］と同様に、半導体基板４０上にアモル
ファス材料から成る絶縁層５０を形成する。即ち、例え
ばアモルファス材料であるＢＰＳＧから成る絶縁層５０
を例えばＣＶＤ法にて全面に堆積させる。こうして、図
７の（Ａ）に示す構造を得ることができる。
【００６６】［工程−４２０］次に、絶縁層５０上に、
ビスマス−酸素結合を有するビスマス有機金属化合物を
原料として、ＣＶＤ法にて、ビスマスを構成元素として
含む酸化物膜であるバッファ層５１（基体に相当する）
を形成する。具体的には、以下に説明する酸化物膜の形
成方法で、チタン酸ビスマスＢｉ4Ｔｉ3Ｏ12から成り高
配向性を有する（即ち、ｃ軸に配向した）バッファ層５
１を絶縁層５０上に成膜する（図７の（Ｂ）参照）。バ
ッファ層５１の厚さを０．０１〜０．０２μｍとした。
ビスマス−酸素結合を有するビスマス有機金属化合物を
原料として、ＣＶＤ法にて、ビスマスを構成元素として
含む酸化物膜であるバッファ層５１（基体に相当する）
を形成する。具体的には、以下に説明する酸化物膜の形
成方法で、チタン酸ビスマスＢｉ4Ｔｉ3Ｏ12から成り高
配向性を有する（即ち、ｃ軸に配向した）バッファ層５
１を絶縁層５０上に成膜する（図７の（Ｂ）参照）。バ
ッファ層５１の厚さを０．０１〜０．０２μｍとした。
【００６７】図１に示すように、バッファ層５１の成膜
に際しては、トリブトキシビスマスを原料容器１０に充
填し、原料容器１０内のトリブトキシビスマスを８０〜
１１０゜Ｃに加熱する。流量５０〜１００ｃｃのアルゴ
ンガスを原料容器１０内に導入し、加熱減圧下でトリブ
トキシビスマスを昇華させる。そして、約１１０゜Ｃに
保持した配管１４を介して、気化したトリブトキシビス
マスをＭＯＣＶＤ反応室２０に送る。
に際しては、トリブトキシビスマスを原料容器１０に充
填し、原料容器１０内のトリブトキシビスマスを８０〜
１１０゜Ｃに加熱する。流量５０〜１００ｃｃのアルゴ
ンガスを原料容器１０内に導入し、加熱減圧下でトリブ
トキシビスマスを昇華させる。そして、約１１０゜Ｃに
保持した配管１４を介して、気化したトリブトキシビス
マスをＭＯＣＶＤ反応室２０に送る。
【００６８】一方、テトライソプロポキシチタンを原料
容器１２に充填し、原料容器１２内のテトライソプロポ
キシチタンを約４０゜Ｃに加熱する。流量５０ｃｃのア
ルゴンガスを原料容器１２内に導入し、加熱減圧下で液
体となっているテトライソプロポキシチタンをバブリン
グする。そして、約８０゜Ｃに保持した配管１５に気化
したテトライソプロポキシチタンを導入して、配管１４
を経由してＭＯＣＶＤ反応室２０に送る。
容器１２に充填し、原料容器１２内のテトライソプロポ
キシチタンを約４０゜Ｃに加熱する。流量５０ｃｃのア
ルゴンガスを原料容器１２内に導入し、加熱減圧下で液
体となっているテトライソプロポキシチタンをバブリン
グする。そして、約８０゜Ｃに保持した配管１５に気化
したテトライソプロポキシチタンを導入して、配管１４
を経由してＭＯＣＶＤ反応室２０に送る。
【００６９】ＭＯＣＶＤ反応室２０内の基体ステージ上
に載置された基体３０を４００〜８００゜Ｃに加熱し、
ＭＯＣＶＤ反応室２０内に、ガス状のトリブトキシビス
マス、ガス状のテトライソプロポキシチタンガス、酸素
ガス及び希釈用アルゴンガスを導入すると、基体３０上
に、チタン酸ビスマス（Ｂｉ4Ｔｉ3Ｏ12）から成る酸化
物膜が形成される。即ち、チタン酸ビスマス（Ｂｉ4Ｔ
ｉ3Ｏ12）から成り高配向性を有する（即ち、ｃ軸に配
向した）バッファ層５１（基体に相当する）を、絶縁層
５０上に成膜することができる。
に載置された基体３０を４００〜８００゜Ｃに加熱し、
ＭＯＣＶＤ反応室２０内に、ガス状のトリブトキシビス
マス、ガス状のテトライソプロポキシチタンガス、酸素
ガス及び希釈用アルゴンガスを導入すると、基体３０上
に、チタン酸ビスマス（Ｂｉ4Ｔｉ3Ｏ12）から成る酸化
物膜が形成される。即ち、チタン酸ビスマス（Ｂｉ4Ｔ
ｉ3Ｏ12）から成り高配向性を有する（即ち、ｃ軸に配
向した）バッファ層５１（基体に相当する）を、絶縁層
５０上に成膜することができる。
【００７０】尚、バッファ層５１を、実施の形態２と同
様の方法で成膜したＢｉ2ＳｒＴａ2Ｏ9から構成するこ
ともできる。
様の方法で成膜したＢｉ2ＳｒＴａ2Ｏ9から構成するこ
ともできる。
【００７１】［工程−４３０］その後、バッファ層５１
上に下部電極層５２を形成する。即ち、バッファ層５１
の上にＲＦマグネトロンスパッタ法にてＰｔから成り高
配向性を有する下部電極層５２を堆積させる。下部電極
層５２の厚さを０．１〜０．２μｍとした。ＲＦマグネ
トロンスパッタ条件は、実施の形態３の［工程−３２
０］と同様とすることができる。尚、Ｐｔから成る下部
電極層５２は｛１００｝面を有する。言い換えれば、下
部電極層５２を構成する白金Ｐｔの｛１００｝面は、バ
ッファ層５１の表面に対して平行に形成されている。
上に下部電極層５２を形成する。即ち、バッファ層５１
の上にＲＦマグネトロンスパッタ法にてＰｔから成り高
配向性を有する下部電極層５２を堆積させる。下部電極
層５２の厚さを０．１〜０．２μｍとした。ＲＦマグネ
トロンスパッタ条件は、実施の形態３の［工程−３２
０］と同様とすることができる。尚、Ｐｔから成る下部
電極層５２は｛１００｝面を有する。言い換えれば、下
部電極層５２を構成する白金Ｐｔの｛１００｝面は、バ
ッファ層５１の表面に対して平行に形成されている。
【００７２】その後、例えばイオンミリング技術を用い
て下部電極層５２を所望の形状にパターニングし、更
に、例えばＲＩＥ法にてＢＴＯから成る酸化物膜である
バッファ層５１を所望の形状にパターニングする（図７
の（Ｃ）参照）。
て下部電極層５２を所望の形状にパターニングし、更
に、例えばＲＩＥ法にてＢＴＯから成る酸化物膜である
バッファ層５１を所望の形状にパターニングする（図７
の（Ｃ）参照）。
【００７３】尚、Ｐｔ｛１００｝から成る下部電極層を
パルスレーザ堆積法によって成膜することも可能であ
る。パルスレーザ堆積法によるＰｔ｛１００｝の成膜条
件を、以下に例示する。 パルスレーザ堆積法による成膜条件 ターゲット：Ｐｔ 使用レーザ：ＫｒＦエキシマレーザ（波長２４８ｎｍ、
パルス幅２５ｎ秒、５Ｈｚ、１．１Ｊ／ｃｍ2） 成膜温度 ：５００〜６００゜Ｃ
パルスレーザ堆積法によって成膜することも可能であ
る。パルスレーザ堆積法によるＰｔ｛１００｝の成膜条
件を、以下に例示する。 パルスレーザ堆積法による成膜条件 ターゲット：Ｐｔ 使用レーザ：ＫｒＦエキシマレーザ（波長２４８ｎｍ、
パルス幅２５ｎ秒、５Ｈｚ、１．１Ｊ／ｃｍ2） 成膜温度 ：５００〜６００゜Ｃ
【００７４】［工程−４４０］次いで、下部電極層５２
上に、実施の形態２と同様の方法で、Ｂｉ2ＳｒＴａ2Ｏ
9から成る強誘電体薄膜５３をエピタキシャル成長させ
る。尚、下部電極層５２の表面に対するエピタキシャル
成長したＢｉ2ＳｒＴａ2Ｏ9から成る強誘電体薄膜５３
の方位は［１１０］である。
上に、実施の形態２と同様の方法で、Ｂｉ2ＳｒＴａ2Ｏ
9から成る強誘電体薄膜５３をエピタキシャル成長させ
る。尚、下部電極層５２の表面に対するエピタキシャル
成長したＢｉ2ＳｒＴａ2Ｏ9から成る強誘電体薄膜５３
の方位は［１１０］である。
【００７５】尚、［工程−４２０］と同様に、トリブト
キシビスマスを原料ガスとして用いたＭＯＣＶＤ法で、
下部電極層５２の上に、Ｂｉ系層状構造ペロブスカイト
型のＢｉ4Ｔｉ3Ｏ12（ＢＴＯ）から成る強誘電体薄膜を
成膜することもできる。
キシビスマスを原料ガスとして用いたＭＯＣＶＤ法で、
下部電極層５２の上に、Ｂｉ系層状構造ペロブスカイト
型のＢｉ4Ｔｉ3Ｏ12（ＢＴＯ）から成る強誘電体薄膜を
成膜することもできる。
【００７６】更には、ＰＺＴから成る強誘電体薄膜を、
下部電極層５２上で、マグネトロンスパッタ法にてエピ
タキシャル成長させることもできる。成膜条件を以下に
例示する。ＰＺＴから成る強誘電体薄膜は（１００）面
を有する。言い換えれば、下部電極層５２の表面に対す
るエピタキシャル成長したＰＺＴから成る強誘電体薄膜
の方位は［１００］である。尚、ターゲットをＰＬＺＴ
に交換すれば、ＰＬＺＴから成る強誘電体薄膜を下部電
極層５２上でエピタキシャル成長させることができる。 ターゲット ：ＰＺＴ プロセスガス ：Ａｒ／Ｏ2＝９０体積％／１０体積％ 圧力 ：４Ｐａ パワー ：５０Ｗ 成膜温度 ：５００゜Ｃ 強誘電体薄膜の厚さ ：０．１〜０．３μｍ
下部電極層５２上で、マグネトロンスパッタ法にてエピ
タキシャル成長させることもできる。成膜条件を以下に
例示する。ＰＺＴから成る強誘電体薄膜は（１００）面
を有する。言い換えれば、下部電極層５２の表面に対す
るエピタキシャル成長したＰＺＴから成る強誘電体薄膜
の方位は［１００］である。尚、ターゲットをＰＬＺＴ
に交換すれば、ＰＬＺＴから成る強誘電体薄膜を下部電
極層５２上でエピタキシャル成長させることができる。 ターゲット ：ＰＺＴ プロセスガス ：Ａｒ／Ｏ2＝９０体積％／１０体積％ 圧力 ：４Ｐａ パワー ：５０Ｗ 成膜温度 ：５００゜Ｃ 強誘電体薄膜の厚さ ：０．１〜０．３μｍ
【００７７】あるいは又、ＰＺＴあるいはＰＬＺＴから
成る強誘電体薄膜をパルスレーザアブレーション法にて
形成することもできる。この場合の成膜条件を以下に例
示する。 ターゲット：ＰＺＴ又はＰＬＺＴ 使用レーザ：ＫｒＦエキシマレーザ（波長２４８ｎｍ、
パルス幅２５ｎ秒、３Ｈｚ） 出力エネルギー：４００ｍＪ（１．１Ｊ／ｃｍ2） 成膜温度 ：５５０〜６００゜Ｃ 酸素分圧 ：４０〜１２０Ｐａ
成る強誘電体薄膜をパルスレーザアブレーション法にて
形成することもできる。この場合の成膜条件を以下に例
示する。 ターゲット：ＰＺＴ又はＰＬＺＴ 使用レーザ：ＫｒＦエキシマレーザ（波長２４８ｎｍ、
パルス幅２５ｎ秒、３Ｈｚ） 出力エネルギー：４００ｍＪ（１．１Ｊ／ｃｍ2） 成膜温度 ：５５０〜６００゜Ｃ 酸素分圧 ：４０〜１２０Ｐａ
【００７８】あるいは又、強誘電体薄膜をＢｉ2ＳｒＴ
ａ2Ｏ9から構成し、パルスレーザアブレーション法にて
形成することもできる。Ｂｉ2ＳｒＴａ2Ｏ9から成る強
誘電体薄膜の成膜条件を以下に例示する。尚、Ｂｉ2Ｓ
ｒＴａ2Ｏ9の成膜後、８００゜Ｃ×１時間、酸素雰囲気
中でポストベーキングを行うことが望ましい。 ターゲット：Ｂｉ2ＳｒＴａ2Ｏ9 使用レーザ：ＫｒＦエキシマレーザ（波長２４８ｎｍ、
パルス幅２５ｎ秒、５Ｈｚ） 成膜温度 ：５００゜Ｃ 酸素分圧 ：３Ｐａ
ａ2Ｏ9から構成し、パルスレーザアブレーション法にて
形成することもできる。Ｂｉ2ＳｒＴａ2Ｏ9から成る強
誘電体薄膜の成膜条件を以下に例示する。尚、Ｂｉ2Ｓ
ｒＴａ2Ｏ9の成膜後、８００゜Ｃ×１時間、酸素雰囲気
中でポストベーキングを行うことが望ましい。 ターゲット：Ｂｉ2ＳｒＴａ2Ｏ9 使用レーザ：ＫｒＦエキシマレーザ（波長２４８ｎｍ、
パルス幅２５ｎ秒、５Ｈｚ） 成膜温度 ：５００゜Ｃ 酸素分圧 ：３Ｐａ
【００７９】［工程−４５０］その後、強誘電体薄膜５
３上に上部電極層５４を形成する。上部電極層５４はＰ
ｔ｛１００｝から成り、実施の形態３の［工程−３２
０］と同様の方法で成膜することができる。
３上に上部電極層５４を形成する。上部電極層５４はＰ
ｔ｛１００｝から成り、実施の形態３の［工程−３２
０］と同様の方法で成膜することができる。
【００８０】［工程−４６０］次に、例えばイオンミリ
ング技術を用いてＰｔから成る上部電極層５４を所望の
形状にパターニングし、更にＲＩＥ法で強誘電体薄膜５
３をパターニングする。こうして、図８の（Ａ）に示す
構造の半導体素子のキャパシタ構造を得ることができ
る。
ング技術を用いてＰｔから成る上部電極層５４を所望の
形状にパターニングし、更にＲＩＥ法で強誘電体薄膜５
３をパターニングする。こうして、図８の（Ａ）に示す
構造の半導体素子のキャパシタ構造を得ることができ
る。
【００８１】［工程−４７０］その後、実施の形態３の
［工程−３６０］及び［工程−３７０］と同様の工程を
経て、図８の（Ｂ）に示した構造を有する半導体素子を
作製することができる。
［工程−３６０］及び［工程−３７０］と同様の工程を
経て、図８の（Ｂ）に示した構造を有する半導体素子を
作製することができる。
【００８２】尚、実施の形態４において、バッファ層５
１と絶縁層５０の間に、例えば、酸化イットリウムＹ2
Ｏ3を添加した酸化ジルコニウムＺｒＯ2である安定化ジ
ルコニア（ＹＳＺ）を形成してもよい。かかる下地層
は、例えば、以下に成膜条件を例示するＭＯＣＶＤ法又
はパルスレーザ堆積法にて形成することができる。 ＭＯＣＶＤ法による成膜条件 ソース材料：Ｚｒ（Ｃ4Ｈ9Ｏ）4 Ｙ（Ｃ11Ｈ19Ｏ2）3 成膜温度 ：５５０〜６５０゜Ｃ 成膜圧力 ：２７〜４００Ｐａ 酸素濃度 ：５０％ パルスレーザ堆積法による成膜条件 ターゲット：ＺｒＯ2／Ｙ 使用レーザ：ＫｒＦエキシマレーザ（波長２４８ｎｍ、
パルス幅２５ｎ秒、５Ｈｚ、１．１Ｊ／ｃｍ2） 成膜温度 ：５００゜Ｃ 酸素分圧 ：３Ｐａ
１と絶縁層５０の間に、例えば、酸化イットリウムＹ2
Ｏ3を添加した酸化ジルコニウムＺｒＯ2である安定化ジ
ルコニア（ＹＳＺ）を形成してもよい。かかる下地層
は、例えば、以下に成膜条件を例示するＭＯＣＶＤ法又
はパルスレーザ堆積法にて形成することができる。 ＭＯＣＶＤ法による成膜条件 ソース材料：Ｚｒ（Ｃ4Ｈ9Ｏ）4 Ｙ（Ｃ11Ｈ19Ｏ2）3 成膜温度 ：５５０〜６５０゜Ｃ 成膜圧力 ：２７〜４００Ｐａ 酸素濃度 ：５０％ パルスレーザ堆積法による成膜条件 ターゲット：ＺｒＯ2／Ｙ 使用レーザ：ＫｒＦエキシマレーザ（波長２４８ｎｍ、
パルス幅２５ｎ秒、５Ｈｚ、１．１Ｊ／ｃｍ2） 成膜温度 ：５００゜Ｃ 酸素分圧 ：３Ｐａ
【００８３】（実施の形態５）実施の形態５は、ビスマ
ス−酸素結合を有するビスマス有機金属化合物を原料と
して、ＣＶＤ法にてビスマスを構成元素として含む酸化
物膜から成る超伝導体薄膜を基体上に成膜する酸化物膜
の形成方法に関する。酸化物膜は、Ｂｉ−Ｓｒ−Ｃａ−
Ｃｕ−Ｏ系である。
ス−酸素結合を有するビスマス有機金属化合物を原料と
して、ＣＶＤ法にてビスマスを構成元素として含む酸化
物膜から成る超伝導体薄膜を基体上に成膜する酸化物膜
の形成方法に関する。酸化物膜は、Ｂｉ−Ｓｒ−Ｃａ−
Ｃｕ−Ｏ系である。
【００８４】実施の形態５においては、実施の形態１に
て説明したＭＯＣＶＤ装置を用い、基体としてＳｉ（１
００）を使用する。ＭＯＣＶＤ法における原料ガスを以
下に示す。 Ｂｉ源：トリブトキシビスマス ［Ｂｉ（ＯＣ（ＣＨ3）3）3］ Ｓｒ源：Ｓｒ（Ｃ11Ｈ19Ｏ2）2 ［Ｓｒ（ｔｍｈｄ）2］ Ｃａ源：Ｃａ（Ｃ11Ｈ19Ｏ2）2 ［Ｃａ（ｔｍｈｄ）2］ Ｃｕ源：Ｃｕ（Ｃ5Ｈ7Ｏ2）2 ［Ｃｕ（ａｃａｃ）2］
て説明したＭＯＣＶＤ装置を用い、基体としてＳｉ（１
００）を使用する。ＭＯＣＶＤ法における原料ガスを以
下に示す。 Ｂｉ源：トリブトキシビスマス ［Ｂｉ（ＯＣ（ＣＨ3）3）3］ Ｓｒ源：Ｓｒ（Ｃ11Ｈ19Ｏ2）2 ［Ｓｒ（ｔｍｈｄ）2］ Ｃａ源：Ｃａ（Ｃ11Ｈ19Ｏ2）2 ［Ｃａ（ｔｍｈｄ）2］ Ｃｕ源：Ｃｕ（Ｃ5Ｈ7Ｏ2）2 ［Ｃｕ（ａｃａｃ）2］
【００８５】各原料を原料容器中で適切な温度に加熱
し、ＭＯＣＶＤ反応室２０内の基体ステージ２２上に載
置されそして適切な温度に加熱されたＳｉ（１００）か
ら成る基体３０上に、Ａｒキャリアガス、酸素ガス及び
上記の各原料ガスを導入することによって、基体３０上
にＢｉ−Ｓｒ−Ｃａ−Ｃｕ−Ｏ系の酸化膜から成る超伝
導体薄膜を成膜することができる。
し、ＭＯＣＶＤ反応室２０内の基体ステージ２２上に載
置されそして適切な温度に加熱されたＳｉ（１００）か
ら成る基体３０上に、Ａｒキャリアガス、酸素ガス及び
上記の各原料ガスを導入することによって、基体３０上
にＢｉ−Ｓｒ−Ｃａ−Ｃｕ−Ｏ系の酸化膜から成る超伝
導体薄膜を成膜することができる。
【００８６】以上、本発明を好ましい実施の形態に基づ
き説明したが、本発明はこれらの実施の形態に限定され
るものではない。
き説明したが、本発明はこれらの実施の形態に限定され
るものではない。
【００８７】Ｓｒ、Ｂａ及びＣａのソース原料として、
Ｓｒ（Ｃ11Ｈ19Ｏ2）2［ジス（テトラメチルヘプタンジ
オン）ストロンチウム］、Ｂａ（Ｃ11Ｈ19Ｏ2）2［ジス
（テトラメチルヘプタンジオン）バリウム］及びＣａ
（Ｃ11Ｈ19Ｏ2）2［ジス（テトラメチルヘプタンジオ
ン）カルシウム］を用い、Ｔａ及びＮｂのソース原料と
して、Ｔａ（ＯＣ2Ｈ5）5［ペンタエトキシタンタ
ル］、Ｎｂ（ＯＣ2Ｈ5）5［ペンタエトキシニオブ］を
用いれば、Ｂｉ2ＡＢ2Ｏ9（ここで、ＡはＳｒ、Ｂａ及
びＣａから成る群から選ばれた１種の元素であり、Ｂは
Ｔａ及びＮｂから成る群から選ばれた１種の元素であ
る）から成るＹ１系材料から構成された酸化物膜をＭＯ
ＣＶＤ法にて基体上に成膜することができる。尚、元素
Ａ／Ｂの組み合わせとして、Ｓｒ／Ｔａだけでなく、Ｓ
ｒ／Ｎｂ、Ｂａ／Ｔａ、Ｂａ／Ｎｂ、Ｃａ／Ｔａ、Ｃａ
／Ｎｂを挙げることができる。
Ｓｒ（Ｃ11Ｈ19Ｏ2）2［ジス（テトラメチルヘプタンジ
オン）ストロンチウム］、Ｂａ（Ｃ11Ｈ19Ｏ2）2［ジス
（テトラメチルヘプタンジオン）バリウム］及びＣａ
（Ｃ11Ｈ19Ｏ2）2［ジス（テトラメチルヘプタンジオ
ン）カルシウム］を用い、Ｔａ及びＮｂのソース原料と
して、Ｔａ（ＯＣ2Ｈ5）5［ペンタエトキシタンタ
ル］、Ｎｂ（ＯＣ2Ｈ5）5［ペンタエトキシニオブ］を
用いれば、Ｂｉ2ＡＢ2Ｏ9（ここで、ＡはＳｒ、Ｂａ及
びＣａから成る群から選ばれた１種の元素であり、Ｂは
Ｔａ及びＮｂから成る群から選ばれた１種の元素であ
る）から成るＹ１系材料から構成された酸化物膜をＭＯ
ＣＶＤ法にて基体上に成膜することができる。尚、元素
Ａ／Ｂの組み合わせとして、Ｓｒ／Ｔａだけでなく、Ｓ
ｒ／Ｎｂ、Ｂａ／Ｔａ、Ｂａ／Ｎｂ、Ｃａ／Ｔａ、Ｃａ
／Ｎｂを挙げることができる。
【００８８】本発明の半導体素子のキャパシタ構造の作
製方法において説明した半導体素子の構造は例示であ
り、適宜設計変更することが可能である。例えば、上部
電極層がプレート線を兼ねている構造とすることもでき
る。即ち、このような構造を有する半導体素子のキャパ
シタ構造においては、実施の形態３の［工程−３３０］
における強誘電体薄膜５３の形成の後、強誘電体薄膜５
３を所望の形状にパターニングする。次いで、全面に上
層絶縁層６０を形成した後、絶縁層５０及び上層絶縁層
６０に開口部６１を形成し、下部電極層５２の上方の上
層絶縁層６０に開口部６２を形成する。次いで、開口部
６１，６２内を含む上層絶縁層６０の上に、順にＴｉ
層、ＴｉＮ層、アルミニウム系合金から成る配線材料層
を形成する。その後、上層絶縁層６０の上の配線材料
層、ＴｉＮ層、Ｔｉ層をパターニングして、アルミニウ
ム系合金から成る配線材料層等から成る第１の配線層６
８を形成する（図９の（Ａ）参照）。その後、全面に例
えばＢＰＳＧから成る第２の絶縁層７０を形成する。そ
して強誘電体薄膜５３の上方の上層絶縁層６０及び第２
の絶縁層７０に開口部７１を形成し、次いで、実施の形
態３の［工程−３４０］と同様に、開口部７１内を含む
第２の絶縁層７０上にＰｔ膜を成膜する。その後、開口
部７１内にＰｔ膜を残し、第２の絶縁層７０の上のＰｔ
膜をパターニングする。これによって、強誘電体薄膜５
３の上にＰｔから成る上部電極層５４Ａが形成される。
しかも、この上部電極層５４Ａは開口部７１を介して第
２の絶縁層７０の上を延び、第２の配線層６９Ａを構成
し、プレート線としても機能する（図９の（Ｂ）参
照）。尚、上部電極層５４Ａ及び第２の配線層６９Ａを
アルミニウム系合金から構成することもできる。
製方法において説明した半導体素子の構造は例示であ
り、適宜設計変更することが可能である。例えば、上部
電極層がプレート線を兼ねている構造とすることもでき
る。即ち、このような構造を有する半導体素子のキャパ
シタ構造においては、実施の形態３の［工程−３３０］
における強誘電体薄膜５３の形成の後、強誘電体薄膜５
３を所望の形状にパターニングする。次いで、全面に上
層絶縁層６０を形成した後、絶縁層５０及び上層絶縁層
６０に開口部６１を形成し、下部電極層５２の上方の上
層絶縁層６０に開口部６２を形成する。次いで、開口部
６１，６２内を含む上層絶縁層６０の上に、順にＴｉ
層、ＴｉＮ層、アルミニウム系合金から成る配線材料層
を形成する。その後、上層絶縁層６０の上の配線材料
層、ＴｉＮ層、Ｔｉ層をパターニングして、アルミニウ
ム系合金から成る配線材料層等から成る第１の配線層６
８を形成する（図９の（Ａ）参照）。その後、全面に例
えばＢＰＳＧから成る第２の絶縁層７０を形成する。そ
して強誘電体薄膜５３の上方の上層絶縁層６０及び第２
の絶縁層７０に開口部７１を形成し、次いで、実施の形
態３の［工程−３４０］と同様に、開口部７１内を含む
第２の絶縁層７０上にＰｔ膜を成膜する。その後、開口
部７１内にＰｔ膜を残し、第２の絶縁層７０の上のＰｔ
膜をパターニングする。これによって、強誘電体薄膜５
３の上にＰｔから成る上部電極層５４Ａが形成される。
しかも、この上部電極層５４Ａは開口部７１を介して第
２の絶縁層７０の上を延び、第２の配線層６９Ａを構成
し、プレート線としても機能する（図９の（Ｂ）参
照）。尚、上部電極層５４Ａ及び第２の配線層６９Ａを
アルミニウム系合金から構成することもできる。
【００８９】ＬＯＣＯＳ構造を有する素子分離領域４１
の代わりに、素子分離領域はトレンチ構造を有していて
もよい。ゲート電極４３やビット線は、ポリシリコン層
から構成する代わりに、ポリサイドや金属シリサイドか
ら構成することもできる。絶縁層として、ＢＰＳＧの代
わりに、ＳｉＯ2、ＰＳＧ、ＢＳＧ、ＡｓＳＧ、ＰｂＳ
Ｇ、ＳｂＳＧ、ＳＯＧ、ＳｉＯＮ、ＳｉＮ、ＮＳＧ、Ｌ
ＴＯ等の公知の絶縁材料、あるいはこれらの絶縁材料を
積層したものを挙げることができる。絶縁層の平滑化
は、例えばレジストエッチバック法等にて行ってもよ
い。強誘電体薄膜は複数の強誘電体材料が積層された構
造を有していてもよい。
の代わりに、素子分離領域はトレンチ構造を有していて
もよい。ゲート電極４３やビット線は、ポリシリコン層
から構成する代わりに、ポリサイドや金属シリサイドか
ら構成することもできる。絶縁層として、ＢＰＳＧの代
わりに、ＳｉＯ2、ＰＳＧ、ＢＳＧ、ＡｓＳＧ、ＰｂＳ
Ｇ、ＳｂＳＧ、ＳＯＧ、ＳｉＯＮ、ＳｉＮ、ＮＳＧ、Ｌ
ＴＯ等の公知の絶縁材料、あるいはこれらの絶縁材料を
積層したものを挙げることができる。絶縁層の平滑化
は、例えばレジストエッチバック法等にて行ってもよ
い。強誘電体薄膜は複数の強誘電体材料が積層された構
造を有していてもよい。
【００９０】実施の形態３の［工程−３７０］や実施の
形態４の［工程−４７０］において、絶縁層５０及び上
層絶縁層６０に形成した開口部６１にアルミニウム系合
金を埋め込むことによって、コンタクトプラグ６５を形
成する代わりに、コンタクトプラグ６５Ａを所謂ブラン
ケットタングステンＣＶＤ法にて形成することもでき
る。そのためには、絶縁層５０及び上層絶縁層６０に開
口部６１を形成した後、実施の形態３の［工程−３７
０］と同様にＴｉ層及びＴｉＮ層をスパッタ法で成膜す
る。その後、ＴｉＮ層の上にタングステンから成る配線
材料層６４Ａを、以下に例示する条件のＣＶＤ法にて堆
積させる（図１０の（Ａ）参照）。 使用ガス：ＷＦ6／Ｈ2／Ａｒ＝４０／４００／２２５０sccm 圧力 ：１０．７ｋＰａ 成膜温度：４５０゜Ｃ
形態４の［工程−４７０］において、絶縁層５０及び上
層絶縁層６０に形成した開口部６１にアルミニウム系合
金を埋め込むことによって、コンタクトプラグ６５を形
成する代わりに、コンタクトプラグ６５Ａを所謂ブラン
ケットタングステンＣＶＤ法にて形成することもでき
る。そのためには、絶縁層５０及び上層絶縁層６０に開
口部６１を形成した後、実施の形態３の［工程−３７
０］と同様にＴｉ層及びＴｉＮ層をスパッタ法で成膜す
る。その後、ＴｉＮ層の上にタングステンから成る配線
材料層６４Ａを、以下に例示する条件のＣＶＤ法にて堆
積させる（図１０の（Ａ）参照）。 使用ガス：ＷＦ6／Ｈ2／Ａｒ＝４０／４００／２２５０sccm 圧力 ：１０．７ｋＰａ 成膜温度：４５０゜Ｃ
【００９１】その後、絶縁層５０上のタングステンから
成る配線材料層６４Ａ及びＴｉＮ層、Ｔｉ層をエッチン
グして除去する（図１０の（Ｂ）参照）。エッチングの
条件を、例えば以下のとおりとすることができる。 第１段階のエッチング：タングステン層のエッチング 使用ガス ：ＳＦ6／Ａｒ／Ｈｅ＝１１０／９０／５sccm 圧力 ：４６Ｐａ ＲＦパワー：２７５Ｗ 第２段階のエッチング：ＴｉＮ層／Ｔｉ層のエッチング 使用ガス ：Ａｒ／Ｃｌ2＝７５／５sccm 圧力 ：６．５Ｐａ ＲＦパワー：２５０Ｗ
成る配線材料層６４Ａ及びＴｉＮ層、Ｔｉ層をエッチン
グして除去する（図１０の（Ｂ）参照）。エッチングの
条件を、例えば以下のとおりとすることができる。 第１段階のエッチング：タングステン層のエッチング 使用ガス ：ＳＦ6／Ａｒ／Ｈｅ＝１１０／９０／５sccm 圧力 ：４６Ｐａ ＲＦパワー：２７５Ｗ 第２段階のエッチング：ＴｉＮ層／Ｔｉ層のエッチング 使用ガス ：Ａｒ／Ｃｌ2＝７５／５sccm 圧力 ：６．５Ｐａ ＲＦパワー：２５０Ｗ
【００９２】こうして、開口部６１にタングステンが埋
め込まれたコンタクトプラグ６５Ａが形成される。その
後、下部電極層５２の上方並びに上部電極層５４の上方
の上層絶縁層６０に開口部を形成し、次いで、実施の形
態３の［工程−３７０］と同様に、Ｔｉ層、ＴｉＮ層、
アルミニウム系合金から成る配線材料層をスパッタ法で
成膜した後、これらの各層をパターニングし、第１の配
線層６８及び第２の配線層６９を形成する（図１１参
照）。尚、不純物をドーピングしたポリシリコンを開口
部６１内に埋め込むことで、コンタクトプラグ６５Ａを
形成してもよい。
め込まれたコンタクトプラグ６５Ａが形成される。その
後、下部電極層５２の上方並びに上部電極層５４の上方
の上層絶縁層６０に開口部を形成し、次いで、実施の形
態３の［工程−３７０］と同様に、Ｔｉ層、ＴｉＮ層、
アルミニウム系合金から成る配線材料層をスパッタ法で
成膜した後、これらの各層をパターニングし、第１の配
線層６８及び第２の配線層６９を形成する（図１１参
照）。尚、不純物をドーピングしたポリシリコンを開口
部６１内に埋め込むことで、コンタクトプラグ６５Ａを
形成してもよい。
【００９３】あるいは又、絶縁層５０及び上層絶縁層６
０に開口部６１を形成し、下部電極層５２の上方の上層
絶縁層６０に開口部６２を形成する。次いで、開口部６
１，６２内を含む上層絶縁層６０の上に、順にＴｉ層、
ＴｉＮ層、タングステンから成る配線材料層６４Ａを形
成する。その後、上層絶縁層６０の上のタングステンか
ら成る配線材料層６４Ａ、ＴｉＮ層、Ｔｉ層をパターニ
ングして、配線材料層６４Ａ等から成る第１の配線層６
８Ａを形成し、併せて、コンタクトプラグ６５Ａ，６６
Ａを形成してもよい。その後、上部電極層５４の上方の
上層絶縁層６０に開口部６３を形成し、次いで、実施の
形態３の［工程−３６０］と同様に、Ｔｉ層、ＴｉＮ
層、アルミニウム系合金から成る配線材料層をスパッタ
法で成膜した後、第２の配線層６９を形成するためにこ
れらの各層をパターニングする。こうして、図１２に示
す構造を得ることができる。
０に開口部６１を形成し、下部電極層５２の上方の上層
絶縁層６０に開口部６２を形成する。次いで、開口部６
１，６２内を含む上層絶縁層６０の上に、順にＴｉ層、
ＴｉＮ層、タングステンから成る配線材料層６４Ａを形
成する。その後、上層絶縁層６０の上のタングステンか
ら成る配線材料層６４Ａ、ＴｉＮ層、Ｔｉ層をパターニ
ングして、配線材料層６４Ａ等から成る第１の配線層６
８Ａを形成し、併せて、コンタクトプラグ６５Ａ，６６
Ａを形成してもよい。その後、上部電極層５４の上方の
上層絶縁層６０に開口部６３を形成し、次いで、実施の
形態３の［工程−３６０］と同様に、Ｔｉ層、ＴｉＮ
層、アルミニウム系合金から成る配線材料層をスパッタ
法で成膜した後、第２の配線層６９を形成するためにこ
れらの各層をパターニングする。こうして、図１２に示
す構造を得ることができる。
【００９４】更には、絶縁層５０に、例えばブランケッ
トタングステンＣＶＤ法にてコンタクトプラグ６５Ａを
形成した後、実施の形態３の［工程−３２０］と同様の
方法で、絶縁層５０上にコンタクトプラグ６５Ａと接続
された下部電極層５２を形成してもよい。その後、実施
の形態３の［工程−３３０］、［工程−３４０］、［工
程−３５０］を実行する。次いで、絶縁層５０及び上部
電極層５４の上に、例えばＢＰＳＧから成る上層絶縁層
６０を形成する。そして、上部電極層５４の上方の上層
絶縁層６０に開口部を形成した後、実施の形態３の［工
程−３７０］と同様の方法で、開口部内にコンタクトプ
ラグ６７を形成し、上層絶縁層６０上に配線層６９Ｂを
形成する。こうして、図１３に示す構造を有する半導体
素子を得ることができる。
トタングステンＣＶＤ法にてコンタクトプラグ６５Ａを
形成した後、実施の形態３の［工程−３２０］と同様の
方法で、絶縁層５０上にコンタクトプラグ６５Ａと接続
された下部電極層５２を形成してもよい。その後、実施
の形態３の［工程−３３０］、［工程−３４０］、［工
程−３５０］を実行する。次いで、絶縁層５０及び上部
電極層５４の上に、例えばＢＰＳＧから成る上層絶縁層
６０を形成する。そして、上部電極層５４の上方の上層
絶縁層６０に開口部を形成した後、実施の形態３の［工
程−３７０］と同様の方法で、開口部内にコンタクトプ
ラグ６７を形成し、上層絶縁層６０上に配線層６９Ｂを
形成する。こうして、図１３に示す構造を有する半導体
素子を得ることができる。
【００９５】アルミニウム系合金として、例えば、純ア
ルミニウム、Ａｌ−Ｓｉ、Ａｌ−Ｃｕ、Ａｌ−Ｓｉ−Ｃ
ｕ、Ａｌ−Ｇｅ、Ａｌ−Ｓｉ−Ｇｅ等の種々のアルミニ
ウム合金から構成することができる。あるいは又、アル
ミニウム系合金の代わりに、ポリシリコン、チタン、チ
タン合金、銅、銅合金、タングステン、タングステン合
金を用いて第１あるいは第２の配線層を形成することも
できる。実施の形態においては、コンタクトプラグの下
地をＴｉ／ＴｉＮの２層構成としたが、場合によって
は、Ｔｉ、あるいはＴｉＮの１層構成とすることもでき
る。また、コンタクトプラグは、ＴｉＷ、ＴｉＮＷ、Ｗ
Ｓｉ2、ＭｏＳｉ2等から構成することもできる。
ルミニウム、Ａｌ−Ｓｉ、Ａｌ−Ｃｕ、Ａｌ−Ｓｉ−Ｃ
ｕ、Ａｌ−Ｇｅ、Ａｌ−Ｓｉ−Ｇｅ等の種々のアルミニ
ウム合金から構成することができる。あるいは又、アル
ミニウム系合金の代わりに、ポリシリコン、チタン、チ
タン合金、銅、銅合金、タングステン、タングステン合
金を用いて第１あるいは第２の配線層を形成することも
できる。実施の形態においては、コンタクトプラグの下
地をＴｉ／ＴｉＮの２層構成としたが、場合によって
は、Ｔｉ、あるいはＴｉＮの１層構成とすることもでき
る。また、コンタクトプラグは、ＴｉＷ、ＴｉＮＷ、Ｗ
Ｓｉ2、ＭｏＳｉ2等から構成することもできる。
【００９６】また、コンタクトプラグ及び第１の配線層
を介して一方のソース・ドレイン領域と電気的に接続さ
れた強誘電体薄膜の代わりに、一方のソース・ドレイン
領域と電気的に接続されたコンタクトプラグに対して電
気的に接続された配線を設け、かかる配線に電気的に接
続された別の接続孔（例えばビアホール）を形成し、そ
して、この接続孔に強誘電体薄膜が電気的に接続された
態様とすることもできる。あるいは又、素子分離領域の
上に下部電極層やバッファ層を形成することで、半導体
素子におけるキャパシタ構造を形成することもできる。
この場合には、素子分離領域あるいはバッファ層が基体
に相当する。
を介して一方のソース・ドレイン領域と電気的に接続さ
れた強誘電体薄膜の代わりに、一方のソース・ドレイン
領域と電気的に接続されたコンタクトプラグに対して電
気的に接続された配線を設け、かかる配線に電気的に接
続された別の接続孔（例えばビアホール）を形成し、そ
して、この接続孔に強誘電体薄膜が電気的に接続された
態様とすることもできる。あるいは又、素子分離領域の
上に下部電極層やバッファ層を形成することで、半導体
素子におけるキャパシタ構造を形成することもできる。
この場合には、素子分離領域あるいはバッファ層が基体
に相当する。
【００９７】ビット線は、例えば、以下の方法で形成す
ることができる。即ち、実施の形態３の［工程−３０
０］と［工程−３１０］の間において、下層絶縁層を形
成し、他方のソース・ドレイン領域４４の上方の下層絶
縁層に、フォトリソグラフィ技術及びエッチング技術を
用いて開口部を形成する。そして、開口部内を含む下層
絶縁層上に例えばＣＶＤ法でポリシリコン層を堆積させ
る。これによって、開口部内にポリシリコンが埋め込ま
れたビットコンタクト部が形成される。その後、下層絶
縁層上のポリシリコン層をパターニングする。こうし
て、ビットコンタクト部を介して他方のソース・ドレイ
ン領域４４に電気的に接続されたポリシリコンから成る
ビット線が形成される。その後、ビット線を含む下層絶
縁層の上に絶縁層５０を形成する。尚、ビット線の形成
手順は任意であり、例えば第２の配線層を形成した後に
ビット線を形成することも可能である。
ることができる。即ち、実施の形態３の［工程−３０
０］と［工程−３１０］の間において、下層絶縁層を形
成し、他方のソース・ドレイン領域４４の上方の下層絶
縁層に、フォトリソグラフィ技術及びエッチング技術を
用いて開口部を形成する。そして、開口部内を含む下層
絶縁層上に例えばＣＶＤ法でポリシリコン層を堆積させ
る。これによって、開口部内にポリシリコンが埋め込ま
れたビットコンタクト部が形成される。その後、下層絶
縁層上のポリシリコン層をパターニングする。こうし
て、ビットコンタクト部を介して他方のソース・ドレイ
ン領域４４に電気的に接続されたポリシリコンから成る
ビット線が形成される。その後、ビット線を含む下層絶
縁層の上に絶縁層５０を形成する。尚、ビット線の形成
手順は任意であり、例えば第２の配線層を形成した後に
ビット線を形成することも可能である。
【００９８】半導体素子としては、強誘電体薄膜を用い
た不揮発性メモリセル（所謂ＦＥＲＡＭ）のみならず、
ＤＲＡＭを構成することもできる。この場合には、強誘
電体薄膜の分極のみを利用する。即ち、外部電極による
最大（飽和）分極Ｐmaxと外部電極が０の場合の残留分
極Ｐrとの差（Ｐmax−Ｐr）が、電源電圧に対して一定
の比例関係を有する特性を利用する。強誘電体薄膜の分
極状態は、常に飽和分極（Ｐmax）と残留分極（Ｐr）の
間にあり、反転しない。データはリフレッシュによって
保持される。
た不揮発性メモリセル（所謂ＦＥＲＡＭ）のみならず、
ＤＲＡＭを構成することもできる。この場合には、強誘
電体薄膜の分極のみを利用する。即ち、外部電極による
最大（飽和）分極Ｐmaxと外部電極が０の場合の残留分
極Ｐrとの差（Ｐmax−Ｐr）が、電源電圧に対して一定
の比例関係を有する特性を利用する。強誘電体薄膜の分
極状態は、常に飽和分極（Ｐmax）と残留分極（Ｐr）の
間にあり、反転しない。データはリフレッシュによって
保持される。
【００９９】
【発明の効果】本発明においては、ＣＶＤ法におけるソ
ース原料にビスマス−酸素結合を有するビスマス有機金
属化合物を用いることによって、原料容器の加熱温度が
８０〜１１０゜Ｃと低くすることができ、長時間に亙る
加熱に対して分解による損失が少なく、しかも、広い温
度範囲（４００〜８００゜Ｃ）、広い圧力範囲（０．５
〜２０トル）での成膜が可能となる。また、必要とされ
る原料容器の加熱温度及び配管の加熱温度を低下させる
ことができ、ＣＶＤ装置全体の維持、管理が容易にな
る。これによって高品質の酸化物膜、強誘電体薄膜ある
いは半導体素子のキャパシタ構造を形成、作製すること
が可能になる。しかも、従来の材料であるトリフェニル
ビスマスを使用した場合と異なり、シリコン半導体基板
やＳｉＯ2上にも酸化ビスマスを成膜することが可能で
ある。
ース原料にビスマス−酸素結合を有するビスマス有機金
属化合物を用いることによって、原料容器の加熱温度が
８０〜１１０゜Ｃと低くすることができ、長時間に亙る
加熱に対して分解による損失が少なく、しかも、広い温
度範囲（４００〜８００゜Ｃ）、広い圧力範囲（０．５
〜２０トル）での成膜が可能となる。また、必要とされ
る原料容器の加熱温度及び配管の加熱温度を低下させる
ことができ、ＣＶＤ装置全体の維持、管理が容易にな
る。これによって高品質の酸化物膜、強誘電体薄膜ある
いは半導体素子のキャパシタ構造を形成、作製すること
が可能になる。しかも、従来の材料であるトリフェニル
ビスマスを使用した場合と異なり、シリコン半導体基板
やＳｉＯ2上にも酸化ビスマスを成膜することが可能で
ある。
【図１】本発明の方法の実施に適したＭＯＣＶＤ装置の
概念図である。
概念図である。
【図２】トリブトキシビスマス及びトリフェニルビスマ
スを用いて成膜したＹ１系材料（Ｂｉ2ＳｒＴａ2Ｏ9）
から成る酸化物膜の成膜特性を示すグラフである。
スを用いて成膜したＹ１系材料（Ｂｉ2ＳｒＴａ2Ｏ9）
から成る酸化物膜の成膜特性を示すグラフである。
【図３】実施の形態３の半導体素子のキャパシタ構造の
作製方法にて作製された半導体素子の模式的な一部断面
図、及び等価回路図である。
作製方法にて作製された半導体素子の模式的な一部断面
図、及び等価回路図である。
【図４】実施の形態３の半導体素子のキャパシタ構造の
作製方法を含む半導体素子の作製方法を説明するための
半導体基板等の模式的な一部断面図である。
作製方法を含む半導体素子の作製方法を説明するための
半導体基板等の模式的な一部断面図である。
【図５】図４に引き続き、実施の形態３の半導体素子の
キャパシタ構造の作製方法を含む半導体素子の作製方法
を説明するための半導体基板等の模式的な一部断面図で
ある。
キャパシタ構造の作製方法を含む半導体素子の作製方法
を説明するための半導体基板等の模式的な一部断面図で
ある。
【図６】図５に引き続き、実施の形態３の半導体素子の
キャパシタ構造の作製方法を含む半導体素子の作製方法
を説明するための半導体基板等の模式的な一部断面図で
ある。
キャパシタ構造の作製方法を含む半導体素子の作製方法
を説明するための半導体基板等の模式的な一部断面図で
ある。
【図７】実施の形態４の半導体素子のキャパシタ構造の
作製方法を含む半導体素子の作製方法を説明するための
半導体基板等の模式的な一部断面図である。
作製方法を含む半導体素子の作製方法を説明するための
半導体基板等の模式的な一部断面図である。
【図８】図７に引き続き、実施の形態４の半導体素子の
キャパシタ構造の作製方法を含む半導体素子の作製方法
を説明するための半導体基板等の模式的な一部断面図で
ある。
キャパシタ構造の作製方法を含む半導体素子の作製方法
を説明するための半導体基板等の模式的な一部断面図で
ある。
【図９】本発明のキャパシタ構造の作製方法を含む半導
体素子の作製方法を説明するための半導体基板等の模式
的な一部断面図である。
体素子の作製方法を説明するための半導体基板等の模式
的な一部断面図である。
【図１０】本発明のキャパシタ構造の作製方法を含む半
導体素子の作製方法を説明するための半導体基板等の模
式的な一部断面図である。
導体素子の作製方法を説明するための半導体基板等の模
式的な一部断面図である。
【図１１】図１０に引き続き、本発明のキャパシタ構造
の作製方法を含む半導体素子の作製方法を説明するため
の半導体基板等の模式的な一部断面図である。
の作製方法を含む半導体素子の作製方法を説明するため
の半導体基板等の模式的な一部断面図である。
【図１２】本発明のキャパシタ構造の作製方法を含む半
導体素子の作製方法を説明するための半導体基板等の模
式的な一部断面図である。
導体素子の作製方法を説明するための半導体基板等の模
式的な一部断面図である。
【図１３】本発明のキャパシタ構造の作製方法を含む半
導体素子の作製方法を説明するための半導体基板等の模
式的な一部断面図である。
導体素子の作製方法を説明するための半導体基板等の模
式的な一部断面図である。
【図１４】強誘電体のＰ−Ｅヒステリシスループ図であ
る。
る。
１０，１２・・・原料容器、１１，１３・・・恒温槽、
１４，１５・・・配管、２０・・・ＭＯＣＶＤ反応室、
２２・・・基体ステージ、３０・・・基体、４０・・・
半導体基板、４１・・・素子分離領域、４２・・・ゲー
ト酸化膜、４３・・・ゲート電極、４４・・・ソース・
ドレイン領域、４５・・・チャネル領域、５０・・・絶
縁層、５１・・・バッファ層、５２・・・下部電極層、
５３・・・強誘電体層、５４，５４Ａ・・・上部電極
層、６０・・・上層絶縁層、６１，６２，６３，７１・
・・開口部、６４，６４Ａ・・・配線材料層、６５，６
５Ａ，６６，６６Ａ，６７・・・コンタクトプラグ、６
８，６８Ａ・・・第１の配線層、６９，６９Ａ・・・第
２の配線層、７０・・・第２の絶縁層
１４，１５・・・配管、２０・・・ＭＯＣＶＤ反応室、
２２・・・基体ステージ、３０・・・基体、４０・・・
半導体基板、４１・・・素子分離領域、４２・・・ゲー
ト酸化膜、４３・・・ゲート電極、４４・・・ソース・
ドレイン領域、４５・・・チャネル領域、５０・・・絶
縁層、５１・・・バッファ層、５２・・・下部電極層、
５３・・・強誘電体層、５４，５４Ａ・・・上部電極
層、６０・・・上層絶縁層、６１，６２，６３，７１・
・・開口部、６４，６４Ａ・・・配線材料層、６５，６
５Ａ，６６，６６Ａ，６７・・・コンタクトプラグ、６
８，６８Ａ・・・第１の配線層、６９，６９Ａ・・・第
２の配線層、７０・・・第２の絶縁層
フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ Ｈ０１Ｌ 21/8247 Ｈ０１Ｌ 29/78 ３７１ 27/04 27/108 29/788 29/792 (72)発明者 網 隆明 東京都品川区北品川６丁目７番35号 ソ ニー株式会社内 (56)参考文献 米国特許5204314（ＵＳ，Ａ) 国際公開95／2897（ＷＯ，Ａ１) (58)調査した分野(Int.Cl.7，ＤＢ名) C23C 16/40 C01G 29/00 H01L 21/316 ＣＡ（ＳＴＮ)
Claims (8)
- 【請求項１】（イ）基体上に下部電極層を形成する工程
と、 （ロ）該下部電極層上に、ビスマス−酸素結合を有する
ビスマス有機金属化合物を原料として、ＭＯＣＶＤ法に
てビスマスを構成元素として含む強誘電体薄膜を形成す
る工程と、 （ハ）該強誘電体薄膜上に上部電極層を形成する工程、 から成り、 該ビスマス−酸素結合を有するビスマス有機金属化合物
は、下記の式（１）、式（２）若しくは式（３）にて表
されることを特徴とする半導体素子のキャパシタ構造の
作製方法。 但し、式（１）において、置換基「Ａ」は、ＣＨ2Ｃ
（ＣＨ3）3、（ＣＨ2）2Ｃ（ＣＨ3）3、Ｃ（ＣＦ3）3、
ＣＨ2Ｃ（ＣＦ3）3、ＣＯＣＨ3、ＣＯＣ（ＣＨ3）3、Ｃ
ＯＣＨ2Ｃ（ＣＨ3）3、ＣＯ（Ｃ6Ｈ5）、ＣＯＮＨ2から
成る群から選択された１種の置換基であり、式（２）及
び（３）において、置換基「Ａ」は、Ｃ（ＣＨ3）3、Ｃ
Ｈ2Ｃ（ＣＨ3）3、ＣＨ（ＣＨ3）2、（ＣＨ2）2Ｃ（Ｃ
Ｈ3）3、Ｃ（ＣＦ3）3、ＣＨ2Ｃ（ＣＦ3）3、ＣＯＣ
Ｈ3、ＣＯＣ（ＣＨ3）3、ＣＯＣＨ2Ｃ（ＣＨ3）3、ＣＯ
（Ｃ6Ｈ5）、ＣＯＮＨ2から成る群から選択された１種
の置換基であり、「Ｘ1」、「Ｘ2」、「Ｘ3」はアルキ
ル基又はフェニル基を表す。 - 【請求項２】強誘電体薄膜は、Ｂｉ系層状構造ペロブス
カイト型の強誘電体材料から成ることを特徴とする請求
項１に記載の半導体素子のキャパシタ構造の作製方法。 - 【請求項３】強誘電体薄膜はＢｉ2（Ｓｒ，Ｂａ，Ｃ
ａ）（Ｔａ，Ｎｂ）2Ｏ9から成ることを特徴とする請求
項２に記載の半導体素子のキャパシタ構造の作製方法。 - 【請求項４】強誘電体薄膜はＢｉ2ＳｒＴａ2Ｏ9から成
ることを特徴とする請求項３に記載の半導体素子のキャ
パシタ構造の作製方法。 - 【請求項５】 （イ）基体上に下部電極層を形成する工程
と、 （ロ）該下部電極層上に、ビスマス−酸素結合を有する
ビスマス有機金属化合物を原料として、ＭＯＣＶＤ法に
てビスマスを構成元素として含む強誘電体薄膜を形成す
る工程と、 （ハ）該強誘電体薄膜上に上部電極層を形成する工程、 から成り、 該ビスマス−酸素結合を有するビスマス有機金属化合物
は、下記の式（４）、式（５）若しくは式（６）にて表
されることを特徴とする半導体素子のキャパシタ構造の
作製方法。 但し、式（４）、式（５）及び式（６）において、置換
基「Ａ」は、炭素数５又は６のアルキル基であり、式
（５）及び（６）において、「Ｘ1」、「Ｘ2」、
「Ｘ3」はアルキル基又はフェニル基を表す。 - 【請求項６】 強誘電体薄膜は、Ｂｉ系層状構造ペロブス
カイト型の強誘電体材料から成ることを特徴とする請求
項５に記載の半導体素子のキャパシタ構造の作製方法。 - 【請求項７】 強誘電体薄膜はＢｉ2（Ｓｒ，Ｂａ，Ｃ
ａ）（Ｔａ，Ｎｂ）2Ｏ9から成ることを特徴とする請求
項６に記載の半導体素子のキャパシタ構造の作製方法。 - 【請求項８】 強誘電体薄膜はＢｉ2ＳｒＴａ2Ｏ9から成
ることを特徴とする請求項７に記載の半導体素子のキャ
パシタ構造の作製方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP08255542A JP3137004B2 (ja) | 1995-09-11 | 1996-09-05 | 半導体素子のキャパシタ構造の作製方法 |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25819895 | 1995-09-11 | ||
| JP7-258198 | 1995-09-11 | ||
| JP08255542A JP3137004B2 (ja) | 1995-09-11 | 1996-09-05 | 半導体素子のキャパシタ構造の作製方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH09142844A JPH09142844A (ja) | 1997-06-03 |
| JP3137004B2 true JP3137004B2 (ja) | 2001-02-19 |
Family
ID=26542272
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP08255542A Expired - Fee Related JP3137004B2 (ja) | 1995-09-11 | 1996-09-05 | 半導体素子のキャパシタ構造の作製方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3137004B2 (ja) |
Families Citing this family (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3427713B2 (ja) * | 1997-01-22 | 2003-07-22 | 株式会社日立製作所 | 樹脂封止型半導体装置およびその製造方法 |
| JPH1135394A (ja) * | 1997-07-17 | 1999-02-09 | Sony Corp | 強誘電体薄膜の製造方法および有機金属化学気相成長用原料 |
| KR100275121B1 (ko) | 1997-12-30 | 2001-01-15 | 김영환 | 강유전체 캐패시터 제조방법 |
| KR100333669B1 (ko) | 1999-06-28 | 2002-04-24 | 박종섭 | 레드니오비움지르코니움타이타니트 용액 형성 방법 및 그를 이용한 강유전체 캐패시터 제조 방법 |
| KR100389032B1 (ko) * | 2000-11-21 | 2003-06-25 | 삼성전자주식회사 | 강유전체 메모리 장치 및 그의 제조 방법 |
| JP3624822B2 (ja) | 2000-11-22 | 2005-03-02 | 株式会社日立製作所 | 半導体装置およびその製造方法 |
| US20040164416A1 (en) * | 2003-02-26 | 2004-08-26 | Tdk Corporation | Multi-layered unit |
| CN1610076A (zh) | 2003-06-30 | 2005-04-27 | 松下电器产业株式会社 | 强电介质膜的形成方法以及半导体装置 |
| JP5156947B2 (ja) * | 2007-03-22 | 2013-03-06 | 国立大学法人 熊本大学 | 酸化物ナノシート蛍光体及びその製造方法 |
| CN114229892B (zh) * | 2021-12-23 | 2023-10-13 | 株洲科能新材料股份有限公司 | 一种离子注入掺杂氧化铋及其制备方法和应用 |
-
1996
- 1996-09-05 JP JP08255542A patent/JP3137004B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH09142844A (ja) | 1997-06-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100549155B1 (ko) | 산화 비스무스의 생성 방법, 산화물막의 형성 방법, 및 반도체 소자의 캐패시터 구조의 제작 방법 | |
| US5572052A (en) | Electronic device using zirconate titanate and barium titanate ferroelectrics in insulating layer | |
| US5618761A (en) | Method of manufacturing a perovskite thin film dielectric | |
| EP0990059B1 (en) | Low temperature chemical vapor deposition process for forming bismuth-containing ceramic thin films useful in ferroelectric memory devices | |
| US5874364A (en) | Thin film deposition method, capacitor device and method for fabricating the same, and semiconductor device and method for fabricating the same | |
| US5686151A (en) | Method of forming a metal oxide film | |
| US5821005A (en) | Ferroelectrics thin-film coated substrate and manufacture method thereof and nonvolatile memory comprising a ferroelectrics thinfilm coated substrate | |
| US7291530B2 (en) | Semiconductor storage device and method of manufacturing the same | |
| US7153705B2 (en) | Electronic device with electrode and its manufacture | |
| US6114199A (en) | Manufacturing method for ferroelectric film and nonvolatile memory using the same | |
| JP3109485B2 (ja) | 金属酸化物誘電体膜の気相成長方法 | |
| JPH10182291A (ja) | 強誘電体薄膜の製造方法、強誘電体薄膜被覆基板及びキャパシタ | |
| EP0781736A2 (en) | Ferroelectric thin film, substrate provided with ferroelectric thin film, device having capacitor structure and method for manufacturing ferroelectric thin film | |
| JP3137004B2 (ja) | 半導体素子のキャパシタ構造の作製方法 | |
| US7005303B2 (en) | Low temperature chemical vapor deposition process for forming bismuth-containing ceramic thin films useful in ferroelectric memory devices | |
| JP3971645B2 (ja) | 半導体装置の製造方法 | |
| JP4573009B2 (ja) | 金属酸化物誘電体膜の気相成長方法 | |
| US6297122B1 (en) | Method of forming conductive film and capacitor | |
| JP2001127258A (ja) | 半導体装置およびその製造方法 | |
| JP3130757B2 (ja) | キャパシタ電極用薄膜の形成方法、半導体装置及びその製造方法 | |
| JP4616830B2 (ja) | 半導体装置の製造方法 | |
| US20050167713A1 (en) | Ferroelectric capacitor and method of production of same | |
| JP2002334875A (ja) | 金属酸化物誘電体膜の気相成長方法 | |
| JP2004079695A (ja) | Ｐｚｔ強誘電体薄膜の形成方法、並びにそれにより形成したｐｚｔ強誘電体薄膜及びこれを用いた半導体装置 | |
| KR100353809B1 (ko) | 강유전체 캐패시터의 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071208 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081208 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091208 Year of fee payment: 9 |
|
| LAPS | Cancellation because of no payment of annual fees |