JP3137004B2 - 半導体素子のキャパシタ構造の作製方法 - Google Patents
半導体素子のキャパシタ構造の作製方法Info
- Publication number
- JP3137004B2 JP3137004B2 JP08255542A JP25554296A JP3137004B2 JP 3137004 B2 JP3137004 B2 JP 3137004B2 JP 08255542 A JP08255542 A JP 08255542A JP 25554296 A JP25554296 A JP 25554296A JP 3137004 B2 JP3137004 B2 JP 3137004B2
- Authority
- JP
- Japan
- Prior art keywords
- thin film
- bismuth
- ferroelectric thin
- layer
- electrode layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Formation Of Insulating Films (AREA)
- Semiconductor Memories (AREA)
- Non-Volatile Memory (AREA)
- Inorganic Compounds Of Heavy Metals (AREA)
- Chemical Vapour Deposition (AREA)
- Semiconductor Integrated Circuits (AREA)
Description
【0001】
【発明の属する技術分野】本発明は、酸化ビスマスの生
成方法、酸化物膜の形成方法、及び半導体素子のキャパ
シタ構造の作製方法に関する。
成方法、酸化物膜の形成方法、及び半導体素子のキャパ
シタ構造の作製方法に関する。
【0002】
【従来の技術】近年、成膜技術の進歩に伴い強誘電体薄
膜を用いた不揮発性メモリセルの応用研究が盛んに進め
られている。この不揮発性メモリセルは、強誘電体薄膜
の高速分極反転とその残留分極を利用する高速書き換え
が可能な不揮発性メモリセルである。現在研究されてい
る強誘電体薄膜不揮発性メモリセルは、強誘電体キャパ
シタの蓄積電荷量の変化を検出する方式と、強誘電体の
自発分極による抵抗変化を検出する方式の2つに分類す
ることができる。本発明の半導体素子は前者に属する。
膜を用いた不揮発性メモリセルの応用研究が盛んに進め
られている。この不揮発性メモリセルは、強誘電体薄膜
の高速分極反転とその残留分極を利用する高速書き換え
が可能な不揮発性メモリセルである。現在研究されてい
る強誘電体薄膜不揮発性メモリセルは、強誘電体キャパ
シタの蓄積電荷量の変化を検出する方式と、強誘電体の
自発分極による抵抗変化を検出する方式の2つに分類す
ることができる。本発明の半導体素子は前者に属する。
【0003】強誘電体キャパシタの蓄積電荷量の変化を
検出する方式の不揮発性メモリセルとして、例えば、強
誘電体キャパシタに選択トランジスタを付加した1キャ
パシタ+1トランジスタ構造を有する不揮発性メモリセ
ルを挙げることができる。強誘電体キャパシタは、例え
ば、下部電極と上部電極、及びそれらの間に挟まれた強
誘電体薄膜から構成されている。このタイプの不揮発性
メモリセルにおけるデータの書き込みや読み出しは、図
14に示す強誘電体のP−Eヒステリシスループを応用
して行われる。強誘電体薄膜に外部電界を加えた後、外
部電界を除いたとき、強誘電体薄膜は自発分極を示す。
そして、強誘電体薄膜の残留分極は、プラス方向の外部
電界が印加されたとき+Pr、マイナス方向の外部電界
が印加されたとき−Prとなる。ここで、残留分極が+
Prの状態(図14の「D」参照)の場合を”0”と
し、残留分極が−Prの状態(図14の「A」参照)の
場合を”1”とする。
検出する方式の不揮発性メモリセルとして、例えば、強
誘電体キャパシタに選択トランジスタを付加した1キャ
パシタ+1トランジスタ構造を有する不揮発性メモリセ
ルを挙げることができる。強誘電体キャパシタは、例え
ば、下部電極と上部電極、及びそれらの間に挟まれた強
誘電体薄膜から構成されている。このタイプの不揮発性
メモリセルにおけるデータの書き込みや読み出しは、図
14に示す強誘電体のP−Eヒステリシスループを応用
して行われる。強誘電体薄膜に外部電界を加えた後、外
部電界を除いたとき、強誘電体薄膜は自発分極を示す。
そして、強誘電体薄膜の残留分極は、プラス方向の外部
電界が印加されたとき+Pr、マイナス方向の外部電界
が印加されたとき−Prとなる。ここで、残留分極が+
Prの状態(図14の「D」参照)の場合を”0”と
し、残留分極が−Prの状態(図14の「A」参照)の
場合を”1”とする。
【0004】”1”あるいは”0”の状態を判別するた
めに、強誘電体薄膜に例えばプラス方向の外部電界を印
加する。これによって、強誘電体薄膜の分極は図14の
「C」の状態となる。このとき、データが”0”であれ
ば、強誘電体薄膜の分極状態は、「D」から「C」の状
態に変化する。一方、データが”1”であれば、強誘電
体薄膜の分極状態は、「A」から「B」を経由して
「C」の状態に変化する。データが”0”の場合には、
強誘電体薄膜の分極反転は生じない。一方、データが”
1”の場合には、強誘電体薄膜に分極反転が生じる。そ
の結果、強誘電体キャパシタの蓄積電荷量に差が生じ
る。選択されたメモリセルの選択トランジスタをオンに
することで、この蓄積電荷を信号電流として検出する。
データの読み出し後、外部電界を0にすると、データ
が”0”のときでも”1”のときでも、強誘電体薄膜の
分極状態は図14の「D」の状態となってしまう。それ
故、データが”1”の場合、マイナス方向の外部電界を
印加して、「D」、[E」という経路で「A」の状態と
し、データ”1”を書き込む。
めに、強誘電体薄膜に例えばプラス方向の外部電界を印
加する。これによって、強誘電体薄膜の分極は図14の
「C」の状態となる。このとき、データが”0”であれ
ば、強誘電体薄膜の分極状態は、「D」から「C」の状
態に変化する。一方、データが”1”であれば、強誘電
体薄膜の分極状態は、「A」から「B」を経由して
「C」の状態に変化する。データが”0”の場合には、
強誘電体薄膜の分極反転は生じない。一方、データが”
1”の場合には、強誘電体薄膜に分極反転が生じる。そ
の結果、強誘電体キャパシタの蓄積電荷量に差が生じ
る。選択されたメモリセルの選択トランジスタをオンに
することで、この蓄積電荷を信号電流として検出する。
データの読み出し後、外部電界を0にすると、データ
が”0”のときでも”1”のときでも、強誘電体薄膜の
分極状態は図14の「D」の状態となってしまう。それ
故、データが”1”の場合、マイナス方向の外部電界を
印加して、「D」、[E」という経路で「A」の状態と
し、データ”1”を書き込む。
【0005】Bi系層状構造ペロブスカイト型の強誘電
体材料から成る強誘電体薄膜(以下、ビスマス層状強誘
電体薄膜と呼ぶ場合もある)は、従来のPZT系の強誘
電体薄膜の最大の欠点であったファティーグ現象(デー
タの書き換えの繰り返しによる残留分極の低下)が見ら
れないことから、上記の不揮発性メモリ用の強誘電体薄
膜として注目を集めている。ビスマス層状強誘電体薄膜
をかかる不揮発性メモリへ応用する場合、その薄膜形成
技術の開発が不可欠である。現状では、MOD(Metal
Organic Decomposition)法等のスピンコート法に基づ
き、良好な強誘電特性を示す強誘電体薄膜が得られると
されている。しかしながら、高集積度のメモリに適用す
るためには、段差被覆性、膜質、均一性、パーティクル
発生の抑制や処理速度に優れたMOCVD法の開発が強
く求められている。
体材料から成る強誘電体薄膜(以下、ビスマス層状強誘
電体薄膜と呼ぶ場合もある)は、従来のPZT系の強誘
電体薄膜の最大の欠点であったファティーグ現象(デー
タの書き換えの繰り返しによる残留分極の低下)が見ら
れないことから、上記の不揮発性メモリ用の強誘電体薄
膜として注目を集めている。ビスマス層状強誘電体薄膜
をかかる不揮発性メモリへ応用する場合、その薄膜形成
技術の開発が不可欠である。現状では、MOD(Metal
Organic Decomposition)法等のスピンコート法に基づ
き、良好な強誘電特性を示す強誘電体薄膜が得られると
されている。しかしながら、高集積度のメモリに適用す
るためには、段差被覆性、膜質、均一性、パーティクル
発生の抑制や処理速度に優れたMOCVD法の開発が強
く求められている。
【0006】MOCVD用ソース原料としては、 (1)低温で十分な蒸気圧を有すること (2)分解温度が高く、気化・搬送の過程で分解しない
こと (3)長時間に亙って安定した蒸気圧を保つこと (4)堆積温度において析出速度が原料供給律速であ
り、気相中での均一核生成反応が起こらないこと 等の特性が求められる。その他、常に飽和蒸気圧の状態
で原料ガスが供給されるためには、固体よりも液体や気
体であることが望ましく、また、気相中でのソース原料
間での反応がないことも、要求される条件である。しか
しながら、ビスマス層状強誘電体薄膜を成膜するための
市販のMOCVD用ソース原料は、これら諸条件を満足
するものが殆ど無く、現状では、MOCVD装置を工夫
することで対処している。
こと (3)長時間に亙って安定した蒸気圧を保つこと (4)堆積温度において析出速度が原料供給律速であ
り、気相中での均一核生成反応が起こらないこと 等の特性が求められる。その他、常に飽和蒸気圧の状態
で原料ガスが供給されるためには、固体よりも液体や気
体であることが望ましく、また、気相中でのソース原料
間での反応がないことも、要求される条件である。しか
しながら、ビスマス層状強誘電体薄膜を成膜するための
市販のMOCVD用ソース原料は、これら諸条件を満足
するものが殆ど無く、現状では、MOCVD装置を工夫
することで対処している。
【0007】ビスマス層状強誘電体薄膜の主構成元素で
あるビスマスのMOCVD用ソース原料としては、現
在、以下のトリフェニルビスマス及びその類似化合物が
市販されているにすぎない。
あるビスマスのMOCVD用ソース原料としては、現
在、以下のトリフェニルビスマス及びその類似化合物が
市販されているにすぎない。
【0008】
【化1】
【0009】
【発明が解決しようとする課題】トリフェニルビスマス
は、高温にすると分解を伴って気化する。それ故、安定
した蒸気量を保つための温度制御が難しい。例えば、文
献,"Ferroelectric bismuth titanate films by hot w
all metalorganic chemical vapor deposition",J. Si,
et al., J. Appl. Phys. 73(11), 1 June 1993, pp791
0-7913 によれば、トリフェニルビスマスの十分な蒸気
圧を得るためには、原料容器の温度を165〜170゜
Cに保持する必要があるとされている。このように原料
容器を高温に保持した場合、以下のような弊害が生じ
る。 (A)長時間高温に曝されることで原料容器内のトリフ
ェニルビスマスが徐々に分解するため、安定したガス供
給を持続することが困難となる。 (B)効率的なガス供給を行い、加えてMOCVD反応
室への搬送の過程で配管内での再凝集を防ぐために、原
料容器や配管等のMOCVD装置各部を150〜200
゜Cに加熱する必要がある。然るに、そのための温度制
御や温度管理は困難である。
は、高温にすると分解を伴って気化する。それ故、安定
した蒸気量を保つための温度制御が難しい。例えば、文
献,"Ferroelectric bismuth titanate films by hot w
all metalorganic chemical vapor deposition",J. Si,
et al., J. Appl. Phys. 73(11), 1 June 1993, pp791
0-7913 によれば、トリフェニルビスマスの十分な蒸気
圧を得るためには、原料容器の温度を165〜170゜
Cに保持する必要があるとされている。このように原料
容器を高温に保持した場合、以下のような弊害が生じ
る。 (A)長時間高温に曝されることで原料容器内のトリフ
ェニルビスマスが徐々に分解するため、安定したガス供
給を持続することが困難となる。 (B)効率的なガス供給を行い、加えてMOCVD反応
室への搬送の過程で配管内での再凝集を防ぐために、原
料容器や配管等のMOCVD装置各部を150〜200
゜Cに加熱する必要がある。然るに、そのための温度制
御や温度管理は困難である。
【0010】また、トリフェニルビスマスは、比較的安
定な物質であるが、その反面、反応性が低いために、M
OCVD法による強誘電体薄膜の成膜時、その成分濃度
を増加させることが困難である。更には、トリフェニル
ビスマス及びその類似化合物は、分子内に金属−酸素結
合を持たないため、酸化物膜の形成には決して有利では
ない。基体表面に酸化物膜である強誘電体薄膜を成膜す
る場合、基体表面での反応過程は、トリフェニルビスマ
スの分解反応に加えて、酸素との反応過程が必要とな
る。従って、これらのソース原料を用いる場合、外部か
ら酸化源を加える必要がある。トリフェニルビスマスを
用いた酸化ビスマスの生成は、以下の過程を経る。 −Bi−C6H5 → −Bi− + C6H5− −Bi− + O → −Bi−O−
定な物質であるが、その反面、反応性が低いために、M
OCVD法による強誘電体薄膜の成膜時、その成分濃度
を増加させることが困難である。更には、トリフェニル
ビスマス及びその類似化合物は、分子内に金属−酸素結
合を持たないため、酸化物膜の形成には決して有利では
ない。基体表面に酸化物膜である強誘電体薄膜を成膜す
る場合、基体表面での反応過程は、トリフェニルビスマ
スの分解反応に加えて、酸素との反応過程が必要とな
る。従って、これらのソース原料を用いる場合、外部か
ら酸化源を加える必要がある。トリフェニルビスマスを
用いた酸化ビスマスの生成は、以下の過程を経る。 −Bi−C6H5 → −Bi− + C6H5− −Bi− + O → −Bi−O−
【0011】即ち、トリフェニルビスマスを用いて酸化
ビスマスを生成させる場合、2段階の反応を経る。その
ため、酸化ビスマスの生成あるいはビスマスを構成元素
として含む酸化物膜の形成は、基体温度やMOCVD反
応室内の反応圧力の影響を強く受け易い。
ビスマスを生成させる場合、2段階の反応を経る。その
ため、酸化ビスマスの生成あるいはビスマスを構成元素
として含む酸化物膜の形成は、基体温度やMOCVD反
応室内の反応圧力の影響を強く受け易い。
【0012】従って、本発明の目的は、低温で十分な蒸
気圧を有し、分解温度が高く、気化・搬送の過程で分解
し難く、長時間に亙って安定した蒸気圧を保つことがで
き、堆積温度において析出速度が原料供給律速であり、
気相中での均一核生成反応が起こらない材料を用い、し
かも、基体温度やCVD法における反応圧力の影響を強
く受け難い、酸化ビスマスの生成方法、酸化物膜の形成
方法、及び半導体素子のキャパシタ構造の作製方法を提
供することにある。
気圧を有し、分解温度が高く、気化・搬送の過程で分解
し難く、長時間に亙って安定した蒸気圧を保つことがで
き、堆積温度において析出速度が原料供給律速であり、
気相中での均一核生成反応が起こらない材料を用い、し
かも、基体温度やCVD法における反応圧力の影響を強
く受け難い、酸化ビスマスの生成方法、酸化物膜の形成
方法、及び半導体素子のキャパシタ構造の作製方法を提
供することにある。
【0013】
【課題を解決するための手段】上記の目的を達成するた
めの本発明の酸化ビスマスの生成方法は、ビスマス−酸
素結合を有するビスマス有機金属化合物を原料として、
CVD法にて酸化ビスマスを生成させることを特徴とす
る。
めの本発明の酸化ビスマスの生成方法は、ビスマス−酸
素結合を有するビスマス有機金属化合物を原料として、
CVD法にて酸化ビスマスを生成させることを特徴とす
る。
【0014】あるいは又、上記の目的を達成するための
本発明の酸化物膜の形成方法は、ビスマス−酸素結合を
有するビスマス有機金属化合物を原料として、CVD法
にてビスマスを構成元素として含む酸化物膜を形成する
ことを特徴とする。ビスマス−酸素結合を有するビスマ
ス有機金属化合物の構造式を以下に示す。尚、下式でX
1、X2、X3はアルキル基又はフェニル基を表す。
本発明の酸化物膜の形成方法は、ビスマス−酸素結合を
有するビスマス有機金属化合物を原料として、CVD法
にてビスマスを構成元素として含む酸化物膜を形成する
ことを特徴とする。ビスマス−酸素結合を有するビスマ
ス有機金属化合物の構造式を以下に示す。尚、下式でX
1、X2、X3はアルキル基又はフェニル基を表す。
【0015】
【化2】
【化3】
【化4】
【0016】尚、酸素と結合した置換基「A」を、比較
的、炭素数の多いアルキル基(例えば、炭素数が3〜
6)とすることで、分子間の重合を防ぐと共に、揮発性
を向上させることが好ましい。あるいは又、酸素と結合
した置換基「A」を、酸素、窒素、あるいはハロゲン元
素(F、Cl、I)を含む構造とすることで、熱安定性
を向上させたり、気化特性を向上させることが可能であ
る。酸素と結合した置換基「A」がアルキル基の場合、
ビスマス−酸素結合を有するビスマス有機金属化合物
は、一般にビスマスアルコキシド化合物と呼ばれる。置
換基「A」としては、C(CH3)3、CH2C(CH3)
3、CH(CH3)2、(CH2)2C(CH3)3、C(C
F3)3、CH2C(CF3)3、COCH3、COC(CH
3)3、COCH2C(CH3)3、CO(C6H5)、CO
NH2等を例示することができる。
的、炭素数の多いアルキル基(例えば、炭素数が3〜
6)とすることで、分子間の重合を防ぐと共に、揮発性
を向上させることが好ましい。あるいは又、酸素と結合
した置換基「A」を、酸素、窒素、あるいはハロゲン元
素(F、Cl、I)を含む構造とすることで、熱安定性
を向上させたり、気化特性を向上させることが可能であ
る。酸素と結合した置換基「A」がアルキル基の場合、
ビスマス−酸素結合を有するビスマス有機金属化合物
は、一般にビスマスアルコキシド化合物と呼ばれる。置
換基「A」としては、C(CH3)3、CH2C(CH3)
3、CH(CH3)2、(CH2)2C(CH3)3、C(C
F3)3、CH2C(CF3)3、COCH3、COC(CH
3)3、COCH2C(CH3)3、CO(C6H5)、CO
NH2等を例示することができる。
【0017】あるいは又、上記の目的を達成するための
本発明の半導体素子のキャパシタ構造の作製方法は、
(イ)基体上に下部電極層を形成する工程と、(ロ)該
下部電極層上に、ビスマス−酸素結合を有するビスマス
有機金属化合物を原料として、CVD法にてビスマスを
構成元素として含む強誘電体薄膜を形成する工程と、
(ハ)該強誘電体薄膜上に上部電極層を形成する工程、
から成ることを特徴とする。
本発明の半導体素子のキャパシタ構造の作製方法は、
(イ)基体上に下部電極層を形成する工程と、(ロ)該
下部電極層上に、ビスマス−酸素結合を有するビスマス
有機金属化合物を原料として、CVD法にてビスマスを
構成元素として含む強誘電体薄膜を形成する工程と、
(ハ)該強誘電体薄膜上に上部電極層を形成する工程、
から成ることを特徴とする。
【0018】本発明の強誘電体薄膜の形成方法あるいは
半導体素子のキャパシタ構造の作製方法においては、酸
化物膜若しくは強誘電体薄膜は、Bi系層状構造ペロブ
スカイト型の強誘電体材料から構成することができる。
具体的には、酸化物膜若しくは強誘電体薄膜は、Bi2
SrTa2O9、Bi2SrNb2O9、Bi2BaTa
2O9、Bi4SrTi4O15、Bi4Ti3O12、Bi2S
rTaXNb2-XO9、Bi2PbTa2O9等を例示するこ
とができるが、中でも、酸化物膜若しくは強誘電体薄膜
は、Y1系材料(Bi2(Sr,Ba,Ca)(Ta,
Nb)2O9)から成ることが好ましく、更には、Y1系
材料はBi2SrTa2O9から成ることが好ましい。
半導体素子のキャパシタ構造の作製方法においては、酸
化物膜若しくは強誘電体薄膜は、Bi系層状構造ペロブ
スカイト型の強誘電体材料から構成することができる。
具体的には、酸化物膜若しくは強誘電体薄膜は、Bi2
SrTa2O9、Bi2SrNb2O9、Bi2BaTa
2O9、Bi4SrTi4O15、Bi4Ti3O12、Bi2S
rTaXNb2-XO9、Bi2PbTa2O9等を例示するこ
とができるが、中でも、酸化物膜若しくは強誘電体薄膜
は、Y1系材料(Bi2(Sr,Ba,Ca)(Ta,
Nb)2O9)から成ることが好ましく、更には、Y1系
材料はBi2SrTa2O9から成ることが好ましい。
【0019】本発明においては、CVD用ソース原料と
して、ビスマス−酸素結合を有するビスマス有機金属化
合物(Bi(OA)3)を用いるので、酸化物、酸化物
膜若しくは強誘電体薄膜(以下、総称して酸化物等と呼
ぶ場合もある)を容易に生成あるいは形成することがで
きる。これは、ビスマス−酸素結合を有するビスマス有
機金属化合物中の酸素原子が酸化物のネットワークに取
り込まれ易いためであり、外部から酸化源を加えなくと
も酸化物等の生成あるいは形成が可能となる。 −Bi−O−A− → −Bi−O− + A
して、ビスマス−酸素結合を有するビスマス有機金属化
合物(Bi(OA)3)を用いるので、酸化物、酸化物
膜若しくは強誘電体薄膜(以下、総称して酸化物等と呼
ぶ場合もある)を容易に生成あるいは形成することがで
きる。これは、ビスマス−酸素結合を有するビスマス有
機金属化合物中の酸素原子が酸化物のネットワークに取
り込まれ易いためであり、外部から酸化源を加えなくと
も酸化物等の生成あるいは形成が可能となる。 −Bi−O−A− → −Bi−O− + A
【0020】従って、有機金属化合物からの酸化物等の
生成あるいは形成は、1段階の反応で完了する。酸化物
等を生成あるいは形成する場合、トリフェニルビスマス
と比較して、明らかにビスマス−酸素結合を有するビス
マス有機金属化合物の方がCVD用ソース原料として有
利である。このようなビスマス−酸素結合を有するビス
マス有機金属化合物を用いることにより、所望の組成を
有する酸化物膜あるいは強誘電体薄膜を得るためのCV
D条件(温度や圧力等)の許容範囲を広げることが可能
となる。更には、その反応性の高いことに基づき、より
低温で酸化物等を生成あるいは形成することができる。
生成あるいは形成は、1段階の反応で完了する。酸化物
等を生成あるいは形成する場合、トリフェニルビスマス
と比較して、明らかにビスマス−酸素結合を有するビス
マス有機金属化合物の方がCVD用ソース原料として有
利である。このようなビスマス−酸素結合を有するビス
マス有機金属化合物を用いることにより、所望の組成を
有する酸化物膜あるいは強誘電体薄膜を得るためのCV
D条件(温度や圧力等)の許容範囲を広げることが可能
となる。更には、その反応性の高いことに基づき、より
低温で酸化物等を生成あるいは形成することができる。
【0021】
【発明の実施の形態】以下、図面を参照して、発明の実
施の形態(以下、単に実施の形態と略す)に基づき本発
明を説明する。
施の形態(以下、単に実施の形態と略す)に基づき本発
明を説明する。
【0022】(実施の形態1)実施の形態1は、ビスマ
ス−酸素結合を有するビスマス有機金属化合物として、
トリブトキシビスマス[Bi(OC(CH3)3)3]を
用いて酸化ビスマス薄膜をCVD法(より具体的にはM
OCVD法)にて成膜する方法に関する。MOCVD装
置は、図1に概念図を示すように、ステンレススチール
製の原料容器10,12、MOCVD反応室20、原料
容器10,12とMOCVD反応室20を結ぶステンレ
ススチール製の配管14,15から構成されている。原
料容器10,12は、恒温槽11,13内に収納され、
原料容器10,12内のソース原料を所望の温度に保持
できる構造となっている。配管14,15にはヒーター
等の加熱手段(図示せず)が配設され、配管内を流れる
原料ガスを所望の温度に保持し得る。MOCVD反応室
20内に導入された原料ガスは、ガス吹き付けノズル2
1を介して、基体ステージ22上に載置された基体30
に吹き付けられる。これによって、基体30の表面には
薄膜が成膜する。尚、基体ステージ22にはヒーター
(図示せず)が組み込まれており、基体30を所望の温
度に加熱可能である。MOCVD反応室20内は、真空
ポンプ23によって排気される。
ス−酸素結合を有するビスマス有機金属化合物として、
トリブトキシビスマス[Bi(OC(CH3)3)3]を
用いて酸化ビスマス薄膜をCVD法(より具体的にはM
OCVD法)にて成膜する方法に関する。MOCVD装
置は、図1に概念図を示すように、ステンレススチール
製の原料容器10,12、MOCVD反応室20、原料
容器10,12とMOCVD反応室20を結ぶステンレ
ススチール製の配管14,15から構成されている。原
料容器10,12は、恒温槽11,13内に収納され、
原料容器10,12内のソース原料を所望の温度に保持
できる構造となっている。配管14,15にはヒーター
等の加熱手段(図示せず)が配設され、配管内を流れる
原料ガスを所望の温度に保持し得る。MOCVD反応室
20内に導入された原料ガスは、ガス吹き付けノズル2
1を介して、基体ステージ22上に載置された基体30
に吹き付けられる。これによって、基体30の表面には
薄膜が成膜する。尚、基体ステージ22にはヒーター
(図示せず)が組み込まれており、基体30を所望の温
度に加熱可能である。MOCVD反応室20内は、真空
ポンプ23によって排気される。
【0023】MOCVD法の実施に際しては、ステンレ
ススチール製の原料容器10に充填されたトリブトキシ
ビスマスを80〜110゜Cに加熱する。この原料容器
10に流量50〜100ccのアルゴンガスを導入し、
加熱減圧下でトリブトキシビスマスを昇華させる。この
とき、110゜Cを超えて加熱すると、昇華と共に微量
のトリブトキシビスマスの分解を生じるので、トリブト
キシビスマスの加熱温度は110゜Cを超えないように
する。そして、約110゜Cに保持した配管14に昇華
したトリブトキシビスマスを導入して、MOCVD反応
室20に送る。尚、従来のトリフェニルビスマスを用い
た場合には、原料容器の温度を165〜170゜Cと
し、配管の温度を180〜200゜Cに保持する必要が
ある。
ススチール製の原料容器10に充填されたトリブトキシ
ビスマスを80〜110゜Cに加熱する。この原料容器
10に流量50〜100ccのアルゴンガスを導入し、
加熱減圧下でトリブトキシビスマスを昇華させる。この
とき、110゜Cを超えて加熱すると、昇華と共に微量
のトリブトキシビスマスの分解を生じるので、トリブト
キシビスマスの加熱温度は110゜Cを超えないように
する。そして、約110゜Cに保持した配管14に昇華
したトリブトキシビスマスを導入して、MOCVD反応
室20に送る。尚、従来のトリフェニルビスマスを用い
た場合には、原料容器の温度を165〜170゜Cと
し、配管の温度を180〜200゜Cに保持する必要が
ある。
【0024】そして、基体ステージ22上に載置され、
400〜800゜C、好ましくは450〜650゜Cに
保たれた基体30上に、酸素ガス及び希釈用のアルゴン
ガスと共に、トリブトキシビスマスを含有するガスを導
入すると、基体30上に酸化ビスマスが成長する。シリ
コン半導体基板、SiO2、白金(Pt)等の基体30
上に酸化ビスマスを成長させることができる。一方、従
来の材料であるトリフェニルビスマスを使用した場合に
は、白金から成る基体上に酸化ビスマスを成膜すること
はできるが、シリコン半導体基板やSiO2上に酸化ビ
スマスを成膜することはできない。この点に関しても、
トリブトキシビスマスをソース原料として用いることは
大きな利点である。尚、トリブトキシビスマス及びトリ
フェニルビスマスの物性の比較を、下記の表1に示す。
400〜800゜C、好ましくは450〜650゜Cに
保たれた基体30上に、酸素ガス及び希釈用のアルゴン
ガスと共に、トリブトキシビスマスを含有するガスを導
入すると、基体30上に酸化ビスマスが成長する。シリ
コン半導体基板、SiO2、白金(Pt)等の基体30
上に酸化ビスマスを成長させることができる。一方、従
来の材料であるトリフェニルビスマスを使用した場合に
は、白金から成る基体上に酸化ビスマスを成膜すること
はできるが、シリコン半導体基板やSiO2上に酸化ビ
スマスを成膜することはできない。この点に関しても、
トリブトキシビスマスをソース原料として用いることは
大きな利点である。尚、トリブトキシビスマス及びトリ
フェニルビスマスの物性の比較を、下記の表1に示す。
【0025】
【表1】 トリブトキシビスマス トリフェニルビスマス 融点 110゜C 78゜C 気化温度 80〜110゜C 150〜160゜C 気化方法 昇華 蒸発(バブリング) 蒸気圧 13Pa(100゜C) 13Pa(80゜C)
【0026】(実施の形態2)実施の形態2は、本発明
の酸化物膜の形成方法に関する。より具体的には、ビス
マス−酸素結合を有するビスマス有機金属化合物とし
て、トリブトキシビスマスを用いた、MOCVD法によ
るY1系材料(Bi2SrTa2O9)から成る強誘電体
薄膜である酸化物膜の形成方法を説明する。
の酸化物膜の形成方法に関する。より具体的には、ビス
マス−酸素結合を有するビスマス有機金属化合物とし
て、トリブトキシビスマスを用いた、MOCVD法によ
るY1系材料(Bi2SrTa2O9)から成る強誘電体
薄膜である酸化物膜の形成方法を説明する。
【0027】実施の形態1と同様に、ステンレススチー
ル製の原料容器10に充填されたトリブトキシビスマス
を80〜110゜Cに加熱する。この原料容器10に流
量50〜100ccのアルゴンガスを導入し、加熱減圧
下でトリブトキシビスマスを昇華させる。そして、約1
10゜Cに保持した配管14に昇華したトリブトキシビ
スマスを導入して、MOCVD反応室20に送る。一
方、別の原料容器12に充填されたタンタルペンタエト
キシド[Ta(OC2H5)5]を120゜Cに加熱し、
流量50〜100ccのアルゴンガスでバブリングす
る。気化したタンタルペンタエトキシドを130゜Cに
加熱したステンレススチール製の配管15に導入し、M
OCVD反応室20に搬送する。更に、別の原料容器
(図示せず)に充填されたストロンチウムジピバロイル
メタンテトラエチレンペンタミン(C38H84O4N10S
r)を150゜Cに加熱し、流量50〜100ccのア
ルゴンガスでバブリングする。気化したストロンチウム
DPMテトラエチレンペンタミンを160゜Cに加熱し
たステンレススチール製の配管(図示せず)に導入し、
MOCVD反応室20に搬送する。400〜800゜
C、好ましくは450〜700゜Cに保たれた白金(P
t)から成る基体30上に、酸素及び希釈用のアルゴン
ガスと共に、上記3種のソース原料、即ち、トリブトキ
シビスマス、タンタルペンタエトキシド及びストロンチ
ウムDPMテトラエチレンペンタミンを同時に基体30
の表面に導入すると、Bi、Sr及びTaから成る酸化
物膜が基体30の表面に形成される。所望の組成(Bi
/Sr/Ta=2/1/2)を得るためには、原料容器
に導入するアルゴンガスの流量や原料容器の加熱温度を
調整し、各ソース原料のMOCVD反応室20への供給
量を制御すればよい。これによって、Bi2SrTa2O
9から成る強誘電体薄膜である酸化物膜を成膜すること
ができる。
ル製の原料容器10に充填されたトリブトキシビスマス
を80〜110゜Cに加熱する。この原料容器10に流
量50〜100ccのアルゴンガスを導入し、加熱減圧
下でトリブトキシビスマスを昇華させる。そして、約1
10゜Cに保持した配管14に昇華したトリブトキシビ
スマスを導入して、MOCVD反応室20に送る。一
方、別の原料容器12に充填されたタンタルペンタエト
キシド[Ta(OC2H5)5]を120゜Cに加熱し、
流量50〜100ccのアルゴンガスでバブリングす
る。気化したタンタルペンタエトキシドを130゜Cに
加熱したステンレススチール製の配管15に導入し、M
OCVD反応室20に搬送する。更に、別の原料容器
(図示せず)に充填されたストロンチウムジピバロイル
メタンテトラエチレンペンタミン(C38H84O4N10S
r)を150゜Cに加熱し、流量50〜100ccのア
ルゴンガスでバブリングする。気化したストロンチウム
DPMテトラエチレンペンタミンを160゜Cに加熱し
たステンレススチール製の配管(図示せず)に導入し、
MOCVD反応室20に搬送する。400〜800゜
C、好ましくは450〜700゜Cに保たれた白金(P
t)から成る基体30上に、酸素及び希釈用のアルゴン
ガスと共に、上記3種のソース原料、即ち、トリブトキ
シビスマス、タンタルペンタエトキシド及びストロンチ
ウムDPMテトラエチレンペンタミンを同時に基体30
の表面に導入すると、Bi、Sr及びTaから成る酸化
物膜が基体30の表面に形成される。所望の組成(Bi
/Sr/Ta=2/1/2)を得るためには、原料容器
に導入するアルゴンガスの流量や原料容器の加熱温度を
調整し、各ソース原料のMOCVD反応室20への供給
量を制御すればよい。これによって、Bi2SrTa2O
9から成る強誘電体薄膜である酸化物膜を成膜すること
ができる。
【0028】前述したMOCVD法はステンレススチー
ル製の原料容器に充填したソース原料にキャリアガスを
導入してソース原料を気化させる一般的なMOCVD法
であるが、その他、ソース原料を液体に溶解し、液相で
ソース原料の搬送と混合を行い、気化室にてフラッシュ
気化させるフラッシュMOCVD法を採用することもで
きる(Kirlin による米国特許第5,204,314号
参照)。以下、このフラッシュMOCVD法による成膜
方法の概要を説明する。
ル製の原料容器に充填したソース原料にキャリアガスを
導入してソース原料を気化させる一般的なMOCVD法
であるが、その他、ソース原料を液体に溶解し、液相で
ソース原料の搬送と混合を行い、気化室にてフラッシュ
気化させるフラッシュMOCVD法を採用することもで
きる(Kirlin による米国特許第5,204,314号
参照)。以下、このフラッシュMOCVD法による成膜
方法の概要を説明する。
【0029】この場合、基板として、例えばシリコン半
導体基板の上に、チタン(Ti)及び白金(Pt)を順
次スパッタ法にて成膜した基板を用いる。そして、ソー
ス原料として、トリブトキシビスマス、ペンタエトキシ
タンタル及びストロンチウムジピバロイルメタンテトラ
エチレンペンタミンを用い、これらのソース原料のそれ
ぞれをテトラヒドロフラン(THF)等の有機溶媒に溶
解し、液体状態で独立に搬送する。そして、これらの3
種類のソース原料溶液を、ミキシングマニフォールドに
より決められた比率にて混合し、アルゴンキャリアガス
と共に気化室に導入する。気化室内を0.1〜10Torr
(1.3×10Pa〜1.3×103Pa)に減圧し、
導入された混合溶液を、気化室内に配設された多孔質金
属板上で拡散させると共に気化させる。リアクター内
で、白金(Pt)が成膜された基板を400〜800゜
C、好ましくは450〜700゜Cに保ち、気化したソ
ース原料をキャリアガス及び酸素ガスと共にリアクター
内に導入する。その結果、白金上に、Bi、Sr、Ta
から成る酸化物膜を成膜することができる。所望の組成
(Bi/Sr/Ta=2/1/2)を得るためには、酸
素ガスの流量、リアクター内の圧力、ミキシングマニフ
ォールドにおけるソース原料溶液の混合比等を調節すれ
ばよい。これによって、Bi2SrTa2O9から成る強
誘電体薄膜である酸化物膜を成膜することができる。
導体基板の上に、チタン(Ti)及び白金(Pt)を順
次スパッタ法にて成膜した基板を用いる。そして、ソー
ス原料として、トリブトキシビスマス、ペンタエトキシ
タンタル及びストロンチウムジピバロイルメタンテトラ
エチレンペンタミンを用い、これらのソース原料のそれ
ぞれをテトラヒドロフラン(THF)等の有機溶媒に溶
解し、液体状態で独立に搬送する。そして、これらの3
種類のソース原料溶液を、ミキシングマニフォールドに
より決められた比率にて混合し、アルゴンキャリアガス
と共に気化室に導入する。気化室内を0.1〜10Torr
(1.3×10Pa〜1.3×103Pa)に減圧し、
導入された混合溶液を、気化室内に配設された多孔質金
属板上で拡散させると共に気化させる。リアクター内
で、白金(Pt)が成膜された基板を400〜800゜
C、好ましくは450〜700゜Cに保ち、気化したソ
ース原料をキャリアガス及び酸素ガスと共にリアクター
内に導入する。その結果、白金上に、Bi、Sr、Ta
から成る酸化物膜を成膜することができる。所望の組成
(Bi/Sr/Ta=2/1/2)を得るためには、酸
素ガスの流量、リアクター内の圧力、ミキシングマニフ
ォールドにおけるソース原料溶液の混合比等を調節すれ
ばよい。これによって、Bi2SrTa2O9から成る強
誘電体薄膜である酸化物膜を成膜することができる。
【0030】トリブトキシビスマス及びトリフェニルビ
スマスを用いて成膜したY1系材料(Bi2SrTa2O
9)から成る酸化物膜の成膜特性を、図2の(A)及び
(B)に示す。具体的には、図2の(A)には、酸化物
膜中のSr濃度を1としたときのBi濃度の基体温度依
存性を示す。また、図2の(B)には、酸化物膜中のS
r濃度を1としたときのBi濃度のMOCVD反応室内
の圧力依存性を示す。尚、実線は、トリブトキシビスマ
スの場合を示す。
スマスを用いて成膜したY1系材料(Bi2SrTa2O
9)から成る酸化物膜の成膜特性を、図2の(A)及び
(B)に示す。具体的には、図2の(A)には、酸化物
膜中のSr濃度を1としたときのBi濃度の基体温度依
存性を示す。また、図2の(B)には、酸化物膜中のS
r濃度を1としたときのBi濃度のMOCVD反応室内
の圧力依存性を示す。尚、実線は、トリブトキシビスマ
スの場合を示す。
【0031】トリフェニルビスマスを用いた場合、基体
温度及びMOCVD反応室内の圧力の影響を大きく受け
ている。一方、図2の(A)及び(B)から明らかなよ
うに、トリブトキシビスマスを用いた場合、基体温度及
びMOCVD反応室内の圧力の影響は小さい。従って、
所望のBiを構成元素として含む酸化物膜を成膜する場
合、トリフェニルビスマスを用いた場合よりもトリブト
キシビスマスを用いる方が、CVD法における基体温度
や反応圧力等の変動許容範囲を大きくすることができ、
酸化物膜の組成制御が容易となる。従って、トリブトキ
シビスマスをソース原料として用いれば、再現性良く酸
化物膜を形成することができる。
温度及びMOCVD反応室内の圧力の影響を大きく受け
ている。一方、図2の(A)及び(B)から明らかなよ
うに、トリブトキシビスマスを用いた場合、基体温度及
びMOCVD反応室内の圧力の影響は小さい。従って、
所望のBiを構成元素として含む酸化物膜を成膜する場
合、トリフェニルビスマスを用いた場合よりもトリブト
キシビスマスを用いる方が、CVD法における基体温度
や反応圧力等の変動許容範囲を大きくすることができ、
酸化物膜の組成制御が容易となる。従って、トリブトキ
シビスマスをソース原料として用いれば、再現性良く酸
化物膜を形成することができる。
【0032】(実施の形態3)実施の形態3は、ビスマ
ス−酸素結合を有するビスマス有機金属化合物を原料と
して、CVD法にてビスマスを構成元素として含む強誘
電体薄膜を形成する工程を含む、本発明の半導体素子の
キャパシタ構造の作製方法に関する。強誘電体薄膜は、
Y1系材料であるBi2SrTa2O9から成り、半導体
素子は前述の不揮発性メモリセル(所謂FERAM)か
ら成る。
ス−酸素結合を有するビスマス有機金属化合物を原料と
して、CVD法にてビスマスを構成元素として含む強誘
電体薄膜を形成する工程を含む、本発明の半導体素子の
キャパシタ構造の作製方法に関する。強誘電体薄膜は、
Y1系材料であるBi2SrTa2O9から成り、半導体
素子は前述の不揮発性メモリセル(所謂FERAM)か
ら成る。
【0033】実施の形態3の半導体素子のキャパシタ構
造の作製方法に基づき作製された半導体素子の模式的な
一部断面図を図3の(A)に示す。また、半導体素子の
等価回路を図3の(B)に示す。この半導体素子は、下
部電極層52、ビスマス層状強誘電体薄膜から成る強誘
電体薄膜53及び上部電極層54が積層されたキャパシ
タ構造を有する。強誘電体薄膜53は、Bi2SrTa2
O9から成るビスマスを構成元素とした酸化物膜から構
成されている。
造の作製方法に基づき作製された半導体素子の模式的な
一部断面図を図3の(A)に示す。また、半導体素子の
等価回路を図3の(B)に示す。この半導体素子は、下
部電極層52、ビスマス層状強誘電体薄膜から成る強誘
電体薄膜53及び上部電極層54が積層されたキャパシ
タ構造を有する。強誘電体薄膜53は、Bi2SrTa2
O9から成るビスマスを構成元素とした酸化物膜から構
成されている。
【0034】より具体的には、この半導体素子は、シリ
コン半導体基板40に形成されたソース・ドレイン領域
44及びチャネル領域45と、このチャネル領域45の
上方に形成されたゲート電極43と、LOCOS構造を
有する素子分離領域41と、ゲート電極43の下に形成
されたゲート酸化膜42から成る。これらのソース・ド
レイン領域44、チャネル領域45及びゲート電極43
によって、所謂選択トランジスタが構成されている。
尚、ゲート電極43はワード線を兼ねており、例えば、
ポリシリコン、あるいはポリサイドや金属シリサイドか
ら構成されている。そして、ソース・ドレイン領域44
及びゲート電極43は、絶縁層50によって被覆されて
いる。絶縁層50は、例えば、BPSGから成る。
コン半導体基板40に形成されたソース・ドレイン領域
44及びチャネル領域45と、このチャネル領域45の
上方に形成されたゲート電極43と、LOCOS構造を
有する素子分離領域41と、ゲート電極43の下に形成
されたゲート酸化膜42から成る。これらのソース・ド
レイン領域44、チャネル領域45及びゲート電極43
によって、所謂選択トランジスタが構成されている。
尚、ゲート電極43はワード線を兼ねており、例えば、
ポリシリコン、あるいはポリサイドや金属シリサイドか
ら構成されている。そして、ソース・ドレイン領域44
及びゲート電極43は、絶縁層50によって被覆されて
いる。絶縁層50は、例えば、BPSGから成る。
【0035】この半導体素子のキャパシタ構造において
は、Pt(白金)から成る下部電極層52が、BPSG
から成る絶縁層50上に形成されている。また、ビスマ
ス層状強誘電体薄膜であるBi2SrTa2O9から成る
強誘電体薄膜53が、下部電極層52上に形成されてい
る。更に、Ptから成る上部電極層54が、強誘電体薄
膜53上に形成されている。
は、Pt(白金)から成る下部電極層52が、BPSG
から成る絶縁層50上に形成されている。また、ビスマ
ス層状強誘電体薄膜であるBi2SrTa2O9から成る
強誘電体薄膜53が、下部電極層52上に形成されてい
る。更に、Ptから成る上部電極層54が、強誘電体薄
膜53上に形成されている。
【0036】絶縁層50、下部電極層52及び上部電極
層54の上には例えばBPSGから成る上層絶縁層60
が形成されている。そして、一方のソース・ドレイン領
域44(例えばソース領域)の上方の絶縁層50及び上
層絶縁層60にはコンタクトプラグ65が形成されてお
り、このコンタクトプラグ65は、その底部において一
方のソース・ドレイン領域44と電気的に接続されてい
る。下部電極層52の上方の上層絶縁層60にも、コン
タクトプラグ66が形成されている。そして、下部電極
層52は、コンタクトプラグ66、第1の配線層68及
びコンタクトプラグ65を介して、一方のソース・ドレ
イン領域44に電気的に接続されている。また、上部電
極層54の上方に形成されたコンタクトプラグ67を介
して、上部電極層54は第2の配線層69と電気的に接
続されている。第2の配線層69はプレート線に相当す
る。
層54の上には例えばBPSGから成る上層絶縁層60
が形成されている。そして、一方のソース・ドレイン領
域44(例えばソース領域)の上方の絶縁層50及び上
層絶縁層60にはコンタクトプラグ65が形成されてお
り、このコンタクトプラグ65は、その底部において一
方のソース・ドレイン領域44と電気的に接続されてい
る。下部電極層52の上方の上層絶縁層60にも、コン
タクトプラグ66が形成されている。そして、下部電極
層52は、コンタクトプラグ66、第1の配線層68及
びコンタクトプラグ65を介して、一方のソース・ドレ
イン領域44に電気的に接続されている。また、上部電
極層54の上方に形成されたコンタクトプラグ67を介
して、上部電極層54は第2の配線層69と電気的に接
続されている。第2の配線層69はプレート線に相当す
る。
【0037】他方のソース・ドレイン領域44(例えば
ドレイン領域)は、ビットコンタクト部(図示せず)を
介してビット線(図示せず)に電気的に接続されてい
る。
ドレイン領域)は、ビットコンタクト部(図示せず)を
介してビット線(図示せず)に電気的に接続されてい
る。
【0038】実施の形態3における半導体素子の製造方
法を、半導体基板等の模式的な一部断面図である図4〜
図6を参照して、以下、説明する。
法を、半導体基板等の模式的な一部断面図である図4〜
図6を参照して、以下、説明する。
【0039】[工程−300]先ず、シリコン半導体基
板40に、公知の方法に基づきLOCOS構造を有する
素子分離領域41を形成する。次に、半導体基板40の
表面を酸化してゲート酸化膜42を形成する。そして、
ポリシリコン層を例えばCVD法にて全面に堆積させた
後、フォトリソグラフィ技術及びエッチング技術によっ
てポリシリコン層をパターニングし、ポリシリコンから
成るゲート電極43を形成する。尚、このゲート電極4
3はワード線を兼ねている。次に、不純物イオンのイオ
ン注入及び注入された不純物の活性化処理を行い、ソー
ス・ドレイン領域44及びチャネル領域45を形成す
る。
板40に、公知の方法に基づきLOCOS構造を有する
素子分離領域41を形成する。次に、半導体基板40の
表面を酸化してゲート酸化膜42を形成する。そして、
ポリシリコン層を例えばCVD法にて全面に堆積させた
後、フォトリソグラフィ技術及びエッチング技術によっ
てポリシリコン層をパターニングし、ポリシリコンから
成るゲート電極43を形成する。尚、このゲート電極4
3はワード線を兼ねている。次に、不純物イオンのイオ
ン注入及び注入された不純物の活性化処理を行い、ソー
ス・ドレイン領域44及びチャネル領域45を形成す
る。
【0040】[工程−310]次に、半導体基板40上
に、例えばBPSGから成る絶縁層50(基体に相当す
る)をCVD法にて形成する。こうして、図4の(A)
に示す構造を得ることができる。尚、BPSGから成る
絶縁層50の成膜後、窒素ガス雰囲気中で例えば900
゜C×20分間、絶縁層50をリフローさせることが好
ましい。更には、必要に応じて、例えば化学的機械的研
磨法(CMP法)にて絶縁層50の頂面を化学的及び機
械的に研磨して絶縁層50を平坦化したり、エッチバッ
ク法にて絶縁層50を平坦化することが望ましい。絶縁
層50の成膜条件を以下に例示する。 使用ガス:SiH4/PH3/B2H6 成膜温度:400゜C 反応圧力:常圧
に、例えばBPSGから成る絶縁層50(基体に相当す
る)をCVD法にて形成する。こうして、図4の(A)
に示す構造を得ることができる。尚、BPSGから成る
絶縁層50の成膜後、窒素ガス雰囲気中で例えば900
゜C×20分間、絶縁層50をリフローさせることが好
ましい。更には、必要に応じて、例えば化学的機械的研
磨法(CMP法)にて絶縁層50の頂面を化学的及び機
械的に研磨して絶縁層50を平坦化したり、エッチバッ
ク法にて絶縁層50を平坦化することが望ましい。絶縁
層50の成膜条件を以下に例示する。 使用ガス:SiH4/PH3/B2H6 成膜温度:400゜C 反応圧力:常圧
【0041】[工程−320]次に、基体に相当する絶
縁層50上に、下部電極層52を形成する。即ち、絶縁
層50の上にRFマグネトロンスパッタ法にてPtから
成る下部電極層52を堆積させる。下部電極層52の厚
さを0.1〜0.2μmとした(図4の(B)参照)。
その後、例えばイオンミリング技術を用いて下部電極層
52を所望の形状にパターニングする。RFマグネトロ
ンスパッタ条件を以下に例示する。 アノード電圧:2.6kV 入力電力 :1.1〜1.6W/cm2 プロセスガス:Ar/O2=90/10 圧力 :0.7Pa 成膜温度 :600〜750゜C 堆積速度 :5〜10mm/分
縁層50上に、下部電極層52を形成する。即ち、絶縁
層50の上にRFマグネトロンスパッタ法にてPtから
成る下部電極層52を堆積させる。下部電極層52の厚
さを0.1〜0.2μmとした(図4の(B)参照)。
その後、例えばイオンミリング技術を用いて下部電極層
52を所望の形状にパターニングする。RFマグネトロ
ンスパッタ条件を以下に例示する。 アノード電圧:2.6kV 入力電力 :1.1〜1.6W/cm2 プロセスガス:Ar/O2=90/10 圧力 :0.7Pa 成膜温度 :600〜750゜C 堆積速度 :5〜10mm/分
【0042】[工程−330]その後、下部電極層52
上に、ビスマス−酸素結合を有するビスマス有機金属化
合物を原料として、CVD法にてビスマスを構成元素と
して含む強誘電体薄膜53を形成する。具体的には、実
施の形態2にて説明した強誘電体薄膜の形成方法と同様
の条件で、トリブトキシビスマスを原料ガスとして用い
たMOCVD法で、下部電極層52の上に、ビスマス層
状強誘電体薄膜であるBi2SrTa2O9から成る強誘
電体薄膜53を成膜する(図4の(C)参照)。尚、後
述する実施の形態4の[工程−420]と同様の方法
で、チタン酸ビスマスから成る強誘電体薄膜53を成膜
してもよい。
上に、ビスマス−酸素結合を有するビスマス有機金属化
合物を原料として、CVD法にてビスマスを構成元素と
して含む強誘電体薄膜53を形成する。具体的には、実
施の形態2にて説明した強誘電体薄膜の形成方法と同様
の条件で、トリブトキシビスマスを原料ガスとして用い
たMOCVD法で、下部電極層52の上に、ビスマス層
状強誘電体薄膜であるBi2SrTa2O9から成る強誘
電体薄膜53を成膜する(図4の(C)参照)。尚、後
述する実施の形態4の[工程−420]と同様の方法
で、チタン酸ビスマスから成る強誘電体薄膜53を成膜
してもよい。
【0043】[工程−340]その後、強誘電体薄膜5
3上に上部電極層54を形成する。上部電極層54はP
tから成り、[工程−320]と同様の方法で成膜する
ことができる。
3上に上部電極層54を形成する。上部電極層54はP
tから成り、[工程−320]と同様の方法で成膜する
ことができる。
【0044】[工程−350]次に、例えばイオンミリ
ング技術を用いてPtから成る上部電極層54を所望の
形状にパターニングし、更に、RIE法で強誘電体薄膜
53をパターニングする。こうして、図5の(A)に示
すキャパシタ構造を得ることができる。
ング技術を用いてPtから成る上部電極層54を所望の
形状にパターニングし、更に、RIE法で強誘電体薄膜
53をパターニングする。こうして、図5の(A)に示
すキャパシタ構造を得ることができる。
【0045】[工程−360]次に、絶縁層50、下部
電極層52及び上部電極層54の上に、例えばBPSG
から成る上層絶縁層60を形成する。尚、上層絶縁層6
0の形成後、上層絶縁層60を平坦化処理することが望
ましい。そして、一方のソース・ドレイン領域44の上
方の絶縁層50及び上層絶縁層60に、フォトリソグラ
フィ技術及びエッチング技術を用いて、開口部61を形
成する。また、下部電極層52の上方並びに上部電極層
54の上方の上層絶縁層60にも開口部62,63を形
成する(図5の(B)参照)。
電極層52及び上部電極層54の上に、例えばBPSG
から成る上層絶縁層60を形成する。尚、上層絶縁層6
0の形成後、上層絶縁層60を平坦化処理することが望
ましい。そして、一方のソース・ドレイン領域44の上
方の絶縁層50及び上層絶縁層60に、フォトリソグラ
フィ技術及びエッチング技術を用いて、開口部61を形
成する。また、下部電極層52の上方並びに上部電極層
54の上方の上層絶縁層60にも開口部62,63を形
成する(図5の(B)参照)。
【0046】[工程−370]そして、各開口部61,
62,63内を含む上層絶縁層60上に、例えば、Ti
層及びTiN層をスパッタ法にて成膜した後、TiN層
上にアルミニウム系合金(例えばAl−1%Si)から
成る配線材料層64を所謂高温アルミニウムスパッタ法
にて形成する(図6参照)。Ti層、TiN層及びアル
ミニウム系合金から成る配線材料層の成膜条件を以下に
例示する。尚、Ti層及びTiN層を形成する理由は、
オーミックな低コンタクト抵抗を得ること、アルミニウ
ム系合金から成る配線材料層による半導体基板40の損
傷発生の防止、アルミニウム系合金の濡れ性改善のため
である。 Ti層(厚さ:20nm) プロセスガス:Ar=35sccm 圧力 :0.52Pa RFパワー :2kW 基板の加熱 :無し TiN層(厚さ:100nm) プロセスガス:N2/Ar=100/35sccm 圧力 :1.0Pa RFパワー :6kW 基板の加熱 :無し アルミニウム系合金から成る配線材料層 プロセスガス:Ar=100sccm 圧力 :0.26Pa RFパワー :15kW 基板加熱温度:475゜C
62,63内を含む上層絶縁層60上に、例えば、Ti
層及びTiN層をスパッタ法にて成膜した後、TiN層
上にアルミニウム系合金(例えばAl−1%Si)から
成る配線材料層64を所謂高温アルミニウムスパッタ法
にて形成する(図6参照)。Ti層、TiN層及びアル
ミニウム系合金から成る配線材料層の成膜条件を以下に
例示する。尚、Ti層及びTiN層を形成する理由は、
オーミックな低コンタクト抵抗を得ること、アルミニウ
ム系合金から成る配線材料層による半導体基板40の損
傷発生の防止、アルミニウム系合金の濡れ性改善のため
である。 Ti層(厚さ:20nm) プロセスガス:Ar=35sccm 圧力 :0.52Pa RFパワー :2kW 基板の加熱 :無し TiN層(厚さ:100nm) プロセスガス:N2/Ar=100/35sccm 圧力 :1.0Pa RFパワー :6kW 基板の加熱 :無し アルミニウム系合金から成る配線材料層 プロセスガス:Ar=100sccm 圧力 :0.26Pa RFパワー :15kW 基板加熱温度:475゜C
【0047】こうして、開口部61,62,63には、
アルミニウム系合金が埋め込まれ、コンタクトプラグ6
5,66,67が形成される(図6参照)。尚、図3及
び図6においては、TiN層及びTi層の図示は省略し
た。その後、上層絶縁層60の上の配線材料層64、T
iN層、Ti層をパターニングして、第1の配線層6
8、第2の配線層69を形成する(図3の(A)参
照)。
アルミニウム系合金が埋め込まれ、コンタクトプラグ6
5,66,67が形成される(図6参照)。尚、図3及
び図6においては、TiN層及びTi層の図示は省略し
た。その後、上層絶縁層60の上の配線材料層64、T
iN層、Ti層をパターニングして、第1の配線層6
8、第2の配線層69を形成する(図3の(A)参
照)。
【0048】アルミニウム系合金から成る配線材料層の
成膜を所謂高温アルミニウムスパッタ法にて行ったが、
このような成膜方法に限定されるものではなく、所謂高
温リフロー法や高圧リフロー法にて行うこともできる。
高温リフロー法においては、以下に例示する条件でアル
ミニウム系合金から成る配線材料層を上層絶縁層60上
に堆積させる。 プロセスガス : Ar=100sccm DCパワー : 20kW スパッタ圧力 : 0.4Pa 基板加熱温度 : 150゜C
成膜を所謂高温アルミニウムスパッタ法にて行ったが、
このような成膜方法に限定されるものではなく、所謂高
温リフロー法や高圧リフロー法にて行うこともできる。
高温リフロー法においては、以下に例示する条件でアル
ミニウム系合金から成る配線材料層を上層絶縁層60上
に堆積させる。 プロセスガス : Ar=100sccm DCパワー : 20kW スパッタ圧力 : 0.4Pa 基板加熱温度 : 150゜C
【0049】その後、半導体基板40を約500゜Cに
加熱する。これによって、上層絶縁層60上に堆積した
アルミニウム系合金から成る配線材料層は流動状態とな
り、開口部61,62,63の内に流入し、開口部6
1,62,63はアルミニウム系合金で確実に埋め込ま
れ、コンタクトプラグ65,66,67が形成される。
一方、上層絶縁層60の上にはアルミニウム系合金から
成る配線材料層が残される。加熱条件を、例えば以下の
とおりとすることができる。 加熱方式 : 基板裏面ガス加熱 加熱温度 : 500゜C 加熱時間 : 2分 プロセスガス : Ar=100sccm プロセスガス圧力: 1.1×103Pa
加熱する。これによって、上層絶縁層60上に堆積した
アルミニウム系合金から成る配線材料層は流動状態とな
り、開口部61,62,63の内に流入し、開口部6
1,62,63はアルミニウム系合金で確実に埋め込ま
れ、コンタクトプラグ65,66,67が形成される。
一方、上層絶縁層60の上にはアルミニウム系合金から
成る配線材料層が残される。加熱条件を、例えば以下の
とおりとすることができる。 加熱方式 : 基板裏面ガス加熱 加熱温度 : 500゜C 加熱時間 : 2分 プロセスガス : Ar=100sccm プロセスガス圧力: 1.1×103Pa
【0050】ここで、基板裏面ガス加熱方式とは、半導
体基板40の裏面に配置したヒーターブロックを所定の
温度(加熱温度)に加熱し、ヒーターブロックと半導体
基板40の裏面の間にプロセスガスを導入することによ
って半導体基板40を加熱する方式である。加熱方式と
しては、この方式以外にもランプ加熱方式等を用いるこ
とができる。
体基板40の裏面に配置したヒーターブロックを所定の
温度(加熱温度)に加熱し、ヒーターブロックと半導体
基板40の裏面の間にプロセスガスを導入することによ
って半導体基板40を加熱する方式である。加熱方式と
しては、この方式以外にもランプ加熱方式等を用いるこ
とができる。
【0051】高温リフロー法の代わりに高圧リフロー法
を採用することもできる。この場合、以下に例示する条
件にてリフロー処理を行う。 基板加熱温度:400゜C 加熱時間 :2分 加熱雰囲気 :アルゴンガス 雰囲気の圧力:106Pa以上
を採用することもできる。この場合、以下に例示する条
件にてリフロー処理を行う。 基板加熱温度:400゜C 加熱時間 :2分 加熱雰囲気 :アルゴンガス 雰囲気の圧力:106Pa以上
【0052】実施の形態3においては、下部電極層をP
tから構成する代わりに、例えば、ペロブスカイト構造
を有するLa−Sr−Co−O(LSCO)単独、ある
いは下からLSCO/Ptの2層から構成することもで
きる。この場合のパルスレーザアブレーション法による
LSCOの成膜条件を以下に例示する。 ターゲット:LSCO 使用レーザ:KrFエキシマレーザ(波長248nm、
パルス幅25n秒、3Hz) 出力エネルギー:400mJ(1.1J/cm2) 成膜温度 :550〜600゜C 酸素分圧 :40〜120Pa
tから構成する代わりに、例えば、ペロブスカイト構造
を有するLa−Sr−Co−O(LSCO)単独、ある
いは下からLSCO/Ptの2層から構成することもで
きる。この場合のパルスレーザアブレーション法による
LSCOの成膜条件を以下に例示する。 ターゲット:LSCO 使用レーザ:KrFエキシマレーザ(波長248nm、
パルス幅25n秒、3Hz) 出力エネルギー:400mJ(1.1J/cm2) 成膜温度 :550〜600゜C 酸素分圧 :40〜120Pa
【0053】(実施の形態4)実施の形態4は、本発明
の酸化物膜の形成方法、及び半導体素子のキャパシタ構
造の作製方法に関する。
の酸化物膜の形成方法、及び半導体素子のキャパシタ構
造の作製方法に関する。
【0054】強誘電体キャパシタの蓄積電荷量の変化を
検出する方式の不揮発性メモリセルにおいては、強誘電
体薄膜の残留分極±Prを如何に高くし、且つ残留分極
±Prを高い状態に維持するかが極めて重要な技術的課
題である。強誘電体薄膜の残留分極±Prを高くするこ
とによって、”0”又は”1”のデータのどちらのデー
タを半導体メモリセルが保持しているかをより容易に且
つ確実に検出することが可能になる。そのためには、下
部電極層上に強誘電体薄膜をエピタキシャル成長させる
必要がある。
検出する方式の不揮発性メモリセルにおいては、強誘電
体薄膜の残留分極±Prを如何に高くし、且つ残留分極
±Prを高い状態に維持するかが極めて重要な技術的課
題である。強誘電体薄膜の残留分極±Prを高くするこ
とによって、”0”又は”1”のデータのどちらのデー
タを半導体メモリセルが保持しているかをより容易に且
つ確実に検出することが可能になる。そのためには、下
部電極層上に強誘電体薄膜をエピタキシャル成長させる
必要がある。
【0055】下部電極層52をPt(100)から構成
した場合、Pt(100)の格子面間隔は、例えば、B
i2SrTa2O9、Bi4SrTi4O15、Bi2SrTi
2O9等の格子面間隔と整合している。従って、Pt(1
00)上にはこれらの強誘電体材料をエピタキシャル成
長させることができ、Pt(100)上に成膜されたこ
れらの強誘電体薄膜の残留分極±Prを高くすることが
可能である。しかしながら、Pt(100)を、PBS
G等のアモルファス材料から成る絶縁層50上に形成す
ることはできない。それ故、これらの強誘電体薄膜の残
留分極±Prを高くすることができないという問題があ
る。
した場合、Pt(100)の格子面間隔は、例えば、B
i2SrTa2O9、Bi4SrTi4O15、Bi2SrTi
2O9等の格子面間隔と整合している。従って、Pt(1
00)上にはこれらの強誘電体材料をエピタキシャル成
長させることができ、Pt(100)上に成膜されたこ
れらの強誘電体薄膜の残留分極±Prを高くすることが
可能である。しかしながら、Pt(100)を、PBS
G等のアモルファス材料から成る絶縁層50上に形成す
ることはできない。それ故、これらの強誘電体薄膜の残
留分極±Prを高くすることができないという問題があ
る。
【0056】例えば、文献 "Ferroelectric La-Sr-Co-O
/Pb-Zr-Ti-O/La-Sr-Co-O heterostructure on silicon
via template growth", R. Ramesh, et al., Appl. Phy
s. Lett. 63 (26), 27 December 1993, pp. 3592-3594
(以下、文献2と呼ぶ)、文献 "Template Approaches
to Growth of Oriented Oxide Heterostructures onSiO
2/Si", Journal Of Electronic Materials, Vol. 23, N
o. 1, 1994, pp. 19-23 (以下、文献3と呼ぶ)には、
シリコン基板の上若しくはシリコン基板上に形成された
SiO2の上に、イットリウム(Y)を添加した安定化
ジルコニア(以下、YSZと略す)、c軸に配向したペ
ロブスカイト構造を有するチタン酸ビスマス(BTO)
から成るテンプレート層、ペロブスカイト構造を有する
La−Sr−Co−O(LSCO)から成る下部電極
層、PLZTから成る強誘電体薄膜、LSCOから成る
上部電極層から構成された強誘電体キャパシタが開示さ
れている。BTOから成るテンプレート層を設けない場
合、即ち、YSZ若しくはSiO2上に直接LSCO/
PLZT/LSCOを形成した場合、LSCO/PLZ
T/LSCOは[110]方位を有し、この状態ではP
LZTは低い残留分極しか示さない。然るに、BTOか
ら成るテンプレート層を形成した場合、LSCO/PL
ZT/LSCOは[001]方位を有し、この状態では
PLZTは高い残留分極を示す。
/Pb-Zr-Ti-O/La-Sr-Co-O heterostructure on silicon
via template growth", R. Ramesh, et al., Appl. Phy
s. Lett. 63 (26), 27 December 1993, pp. 3592-3594
(以下、文献2と呼ぶ)、文献 "Template Approaches
to Growth of Oriented Oxide Heterostructures onSiO
2/Si", Journal Of Electronic Materials, Vol. 23, N
o. 1, 1994, pp. 19-23 (以下、文献3と呼ぶ)には、
シリコン基板の上若しくはシリコン基板上に形成された
SiO2の上に、イットリウム(Y)を添加した安定化
ジルコニア(以下、YSZと略す)、c軸に配向したペ
ロブスカイト構造を有するチタン酸ビスマス(BTO)
から成るテンプレート層、ペロブスカイト構造を有する
La−Sr−Co−O(LSCO)から成る下部電極
層、PLZTから成る強誘電体薄膜、LSCOから成る
上部電極層から構成された強誘電体キャパシタが開示さ
れている。BTOから成るテンプレート層を設けない場
合、即ち、YSZ若しくはSiO2上に直接LSCO/
PLZT/LSCOを形成した場合、LSCO/PLZ
T/LSCOは[110]方位を有し、この状態ではP
LZTは低い残留分極しか示さない。然るに、BTOか
ら成るテンプレート層を形成した場合、LSCO/PL
ZT/LSCOは[001]方位を有し、この状態では
PLZTは高い残留分極を示す。
【0057】これらの文献2及び文献3に示された下部
電極を構成する材料であるLSCOの室温における比抵
抗率は90〜200μΩcmと高い値であり、出来る限
り比抵抗率の低い材料、例えばPt{100}から下部
電極を構成することが好ましい。BTOの格子定数は、
a=5.41オングストローム、b=5.43オングス
トローム、c=32.82オングストロームである。ま
た、白金Ptは面心立方構造を有し、格子定数は、a=
b=c=3.92オングストロームである。即ち、BT
Oの(110)格子面間隔は、Pt{100}の格子面
間隔とほぼ等しい。従って、c軸に配向したBTOから
成るテンプレート層(以下、バッファ層と呼ぶ)上にP
tから成る下部電極層を形成すれば、下部電極層はPt
{100}から構成され得る。
電極を構成する材料であるLSCOの室温における比抵
抗率は90〜200μΩcmと高い値であり、出来る限
り比抵抗率の低い材料、例えばPt{100}から下部
電極を構成することが好ましい。BTOの格子定数は、
a=5.41オングストローム、b=5.43オングス
トローム、c=32.82オングストロームである。ま
た、白金Ptは面心立方構造を有し、格子定数は、a=
b=c=3.92オングストロームである。即ち、BT
Oの(110)格子面間隔は、Pt{100}の格子面
間隔とほぼ等しい。従って、c軸に配向したBTOから
成るテンプレート層(以下、バッファ層と呼ぶ)上にP
tから成る下部電極層を形成すれば、下部電極層はPt
{100}から構成され得る。
【0058】Bi系層状構造ペロブスカイト型の強誘電
体材料のa軸及びb軸の格子定数(単位:オングストロ
ーム)並びに(110)格子面間隔(単位:オングスト
ローム)を以下に例示するが、これらの値は、Pt{1
00}の格子面間隔とほぼ一致している。
体材料のa軸及びb軸の格子定数(単位:オングストロ
ーム)並びに(110)格子面間隔(単位:オングスト
ローム)を以下に例示するが、これらの値は、Pt{1
00}の格子面間隔とほぼ一致している。
【0059】
【表2】 強誘電体材料名 格子定数 格子面間隔 Bi2SrTa2O9 5.512 3.898 Bi2SrNb2O9 5.500 3.889 Bi2BaTa2O9 5.556 3.929 Bi4SrTi4O15 5.420 3.833
【0060】一般に、Pt{100}から成る下部電極
層の格子面間隔と、強誘電体薄膜を構成する材料の格子
面間隔の差が3%以内ならば、下部電極層上に強誘電体
薄膜をエピタキシャル成長させることができる。従っ
て、Pt{100}から成る下部電極層上に、Bi系層
状構造ペロブスカイト型の強誘電体材料から成る強誘電
体薄膜をエピタキシャル成長させることができる。その
結果、下部電極層上に形成された強誘電体薄膜には高い
残留分極±Prを付与することができ、優れた性能を有
する半導体素子を作製することが可能になる。
層の格子面間隔と、強誘電体薄膜を構成する材料の格子
面間隔の差が3%以内ならば、下部電極層上に強誘電体
薄膜をエピタキシャル成長させることができる。従っ
て、Pt{100}から成る下部電極層上に、Bi系層
状構造ペロブスカイト型の強誘電体材料から成る強誘電
体薄膜をエピタキシャル成長させることができる。その
結果、下部電極層上に形成された強誘電体薄膜には高い
残留分極±Prを付与することができ、優れた性能を有
する半導体素子を作製することが可能になる。
【0061】また、白金の比抵抗率は15〜20μΩc
mであり、LSCOより低抵抗であるため、半導体素子
においては好ましい材料である。
mであり、LSCOより低抵抗であるため、半導体素子
においては好ましい材料である。
【0062】実施の形態3にて説明した半導体素子にお
いては、基体に相当する絶縁層50の上にPtから成る
下部電極層52を形成した。これに対して、実施の形態
4においては、半導体素子は、下部電極層52、Bi系
層状構造ペロブスカイト型の強誘電体薄膜53及び上部
電極層54が積層されたキャパシタ構造、及び下部電極
層52の下に形成されたBi系層状構造ペロブスカイト
型のバッファ層51(基体に相当する)を有し、このバ
ッファ層51はビスマスを構成元素とした酸化物膜から
構成されている。実施の形態4の半導体素子のキャパシ
タ構造の形成方法に基づき作製された半導体素子の模式
的な一部断面図を図8の(B)に示す。
いては、基体に相当する絶縁層50の上にPtから成る
下部電極層52を形成した。これに対して、実施の形態
4においては、半導体素子は、下部電極層52、Bi系
層状構造ペロブスカイト型の強誘電体薄膜53及び上部
電極層54が積層されたキャパシタ構造、及び下部電極
層52の下に形成されたBi系層状構造ペロブスカイト
型のバッファ層51(基体に相当する)を有し、このバ
ッファ層51はビスマスを構成元素とした酸化物膜から
構成されている。実施の形態4の半導体素子のキャパシ
タ構造の形成方法に基づき作製された半導体素子の模式
的な一部断面図を図8の(B)に示す。
【0063】実施の形態4の半導体素子のキャパシタ構
造においては、より具体的には、基体に層とするバッフ
ァ層51が、BPSGから成る絶縁層50上に形成され
ている。バッファ層51は、c軸に配向したBi系層状
構造ペロブスカイト型のBi4Ti3O12(BTO)から
成る酸化物膜から構成されている。更に、Pt{10
0}から成る下部電極層52が、バッファ層51上に形
成されている。また、エピタキシャル成長にて下部電極
層52上に形成された強誘電体薄膜53は、実施の形態
4においても、Bi2SrTa2O9から成る。更に、P
t{100}から成る上部電極層54が、強誘電体薄膜
53上に形成されている。これらの点を除き、実施の形
態4の半導体素子の構造は、実施の形態3の半導体素子
の構造と実質的に同一である。実施の形態4の半導体素
子のキャパシタ構造の形成方法を含む半導体素子の製造
方法を、半導体基板等の模式的な一部断面図である図7
及び図8を参照して、以下、説明する。
造においては、より具体的には、基体に層とするバッフ
ァ層51が、BPSGから成る絶縁層50上に形成され
ている。バッファ層51は、c軸に配向したBi系層状
構造ペロブスカイト型のBi4Ti3O12(BTO)から
成る酸化物膜から構成されている。更に、Pt{10
0}から成る下部電極層52が、バッファ層51上に形
成されている。また、エピタキシャル成長にて下部電極
層52上に形成された強誘電体薄膜53は、実施の形態
4においても、Bi2SrTa2O9から成る。更に、P
t{100}から成る上部電極層54が、強誘電体薄膜
53上に形成されている。これらの点を除き、実施の形
態4の半導体素子の構造は、実施の形態3の半導体素子
の構造と実質的に同一である。実施の形態4の半導体素
子のキャパシタ構造の形成方法を含む半導体素子の製造
方法を、半導体基板等の模式的な一部断面図である図7
及び図8を参照して、以下、説明する。
【0064】[工程−400]先ず、実施の形態3の
[工程−300]と同様に、シリコン半導体基板から成
る半導体基板40に、公知の方法に基づき素子分離領域
41、ゲート酸化膜42、ゲート電極43、ソース・ド
レイン領域44及びチャネル領域45を形成する。
[工程−300]と同様に、シリコン半導体基板から成
る半導体基板40に、公知の方法に基づき素子分離領域
41、ゲート酸化膜42、ゲート電極43、ソース・ド
レイン領域44及びチャネル領域45を形成する。
【0065】[工程−410]次に、実施の形態3の
[工程−310]と同様に、半導体基板40上にアモル
ファス材料から成る絶縁層50を形成する。即ち、例え
ばアモルファス材料であるBPSGから成る絶縁層50
を例えばCVD法にて全面に堆積させる。こうして、図
7の(A)に示す構造を得ることができる。
[工程−310]と同様に、半導体基板40上にアモル
ファス材料から成る絶縁層50を形成する。即ち、例え
ばアモルファス材料であるBPSGから成る絶縁層50
を例えばCVD法にて全面に堆積させる。こうして、図
7の(A)に示す構造を得ることができる。
【0066】[工程−420]次に、絶縁層50上に、
ビスマス−酸素結合を有するビスマス有機金属化合物を
原料として、CVD法にて、ビスマスを構成元素として
含む酸化物膜であるバッファ層51(基体に相当する)
を形成する。具体的には、以下に説明する酸化物膜の形
成方法で、チタン酸ビスマスBi4Ti3O12から成り高
配向性を有する(即ち、c軸に配向した)バッファ層5
1を絶縁層50上に成膜する(図7の(B)参照)。バ
ッファ層51の厚さを0.01〜0.02μmとした。
ビスマス−酸素結合を有するビスマス有機金属化合物を
原料として、CVD法にて、ビスマスを構成元素として
含む酸化物膜であるバッファ層51(基体に相当する)
を形成する。具体的には、以下に説明する酸化物膜の形
成方法で、チタン酸ビスマスBi4Ti3O12から成り高
配向性を有する(即ち、c軸に配向した)バッファ層5
1を絶縁層50上に成膜する(図7の(B)参照)。バ
ッファ層51の厚さを0.01〜0.02μmとした。
【0067】図1に示すように、バッファ層51の成膜
に際しては、トリブトキシビスマスを原料容器10に充
填し、原料容器10内のトリブトキシビスマスを80〜
110゜Cに加熱する。流量50〜100ccのアルゴ
ンガスを原料容器10内に導入し、加熱減圧下でトリブ
トキシビスマスを昇華させる。そして、約110゜Cに
保持した配管14を介して、気化したトリブトキシビス
マスをMOCVD反応室20に送る。
に際しては、トリブトキシビスマスを原料容器10に充
填し、原料容器10内のトリブトキシビスマスを80〜
110゜Cに加熱する。流量50〜100ccのアルゴ
ンガスを原料容器10内に導入し、加熱減圧下でトリブ
トキシビスマスを昇華させる。そして、約110゜Cに
保持した配管14を介して、気化したトリブトキシビス
マスをMOCVD反応室20に送る。
【0068】一方、テトライソプロポキシチタンを原料
容器12に充填し、原料容器12内のテトライソプロポ
キシチタンを約40゜Cに加熱する。流量50ccのア
ルゴンガスを原料容器12内に導入し、加熱減圧下で液
体となっているテトライソプロポキシチタンをバブリン
グする。そして、約80゜Cに保持した配管15に気化
したテトライソプロポキシチタンを導入して、配管14
を経由してMOCVD反応室20に送る。
容器12に充填し、原料容器12内のテトライソプロポ
キシチタンを約40゜Cに加熱する。流量50ccのア
ルゴンガスを原料容器12内に導入し、加熱減圧下で液
体となっているテトライソプロポキシチタンをバブリン
グする。そして、約80゜Cに保持した配管15に気化
したテトライソプロポキシチタンを導入して、配管14
を経由してMOCVD反応室20に送る。
【0069】MOCVD反応室20内の基体ステージ上
に載置された基体30を400〜800゜Cに加熱し、
MOCVD反応室20内に、ガス状のトリブトキシビス
マス、ガス状のテトライソプロポキシチタンガス、酸素
ガス及び希釈用アルゴンガスを導入すると、基体30上
に、チタン酸ビスマス(Bi4Ti3O12)から成る酸化
物膜が形成される。即ち、チタン酸ビスマス(Bi4T
i3O12)から成り高配向性を有する(即ち、c軸に配
向した)バッファ層51(基体に相当する)を、絶縁層
50上に成膜することができる。
に載置された基体30を400〜800゜Cに加熱し、
MOCVD反応室20内に、ガス状のトリブトキシビス
マス、ガス状のテトライソプロポキシチタンガス、酸素
ガス及び希釈用アルゴンガスを導入すると、基体30上
に、チタン酸ビスマス(Bi4Ti3O12)から成る酸化
物膜が形成される。即ち、チタン酸ビスマス(Bi4T
i3O12)から成り高配向性を有する(即ち、c軸に配
向した)バッファ層51(基体に相当する)を、絶縁層
50上に成膜することができる。
【0070】尚、バッファ層51を、実施の形態2と同
様の方法で成膜したBi2SrTa2O9から構成するこ
ともできる。
様の方法で成膜したBi2SrTa2O9から構成するこ
ともできる。
【0071】[工程−430]その後、バッファ層51
上に下部電極層52を形成する。即ち、バッファ層51
の上にRFマグネトロンスパッタ法にてPtから成り高
配向性を有する下部電極層52を堆積させる。下部電極
層52の厚さを0.1〜0.2μmとした。RFマグネ
トロンスパッタ条件は、実施の形態3の[工程−32
0]と同様とすることができる。尚、Ptから成る下部
電極層52は{100}面を有する。言い換えれば、下
部電極層52を構成する白金Ptの{100}面は、バ
ッファ層51の表面に対して平行に形成されている。
上に下部電極層52を形成する。即ち、バッファ層51
の上にRFマグネトロンスパッタ法にてPtから成り高
配向性を有する下部電極層52を堆積させる。下部電極
層52の厚さを0.1〜0.2μmとした。RFマグネ
トロンスパッタ条件は、実施の形態3の[工程−32
0]と同様とすることができる。尚、Ptから成る下部
電極層52は{100}面を有する。言い換えれば、下
部電極層52を構成する白金Ptの{100}面は、バ
ッファ層51の表面に対して平行に形成されている。
【0072】その後、例えばイオンミリング技術を用い
て下部電極層52を所望の形状にパターニングし、更
に、例えばRIE法にてBTOから成る酸化物膜である
バッファ層51を所望の形状にパターニングする(図7
の(C)参照)。
て下部電極層52を所望の形状にパターニングし、更
に、例えばRIE法にてBTOから成る酸化物膜である
バッファ層51を所望の形状にパターニングする(図7
の(C)参照)。
【0073】尚、Pt{100}から成る下部電極層を
パルスレーザ堆積法によって成膜することも可能であ
る。パルスレーザ堆積法によるPt{100}の成膜条
件を、以下に例示する。 パルスレーザ堆積法による成膜条件 ターゲット:Pt 使用レーザ:KrFエキシマレーザ(波長248nm、
パルス幅25n秒、5Hz、1.1J/cm2) 成膜温度 :500〜600゜C
パルスレーザ堆積法によって成膜することも可能であ
る。パルスレーザ堆積法によるPt{100}の成膜条
件を、以下に例示する。 パルスレーザ堆積法による成膜条件 ターゲット:Pt 使用レーザ:KrFエキシマレーザ(波長248nm、
パルス幅25n秒、5Hz、1.1J/cm2) 成膜温度 :500〜600゜C
【0074】[工程−440]次いで、下部電極層52
上に、実施の形態2と同様の方法で、Bi2SrTa2O
9から成る強誘電体薄膜53をエピタキシャル成長させ
る。尚、下部電極層52の表面に対するエピタキシャル
成長したBi2SrTa2O9から成る強誘電体薄膜53
の方位は[110]である。
上に、実施の形態2と同様の方法で、Bi2SrTa2O
9から成る強誘電体薄膜53をエピタキシャル成長させ
る。尚、下部電極層52の表面に対するエピタキシャル
成長したBi2SrTa2O9から成る強誘電体薄膜53
の方位は[110]である。
【0075】尚、[工程−420]と同様に、トリブト
キシビスマスを原料ガスとして用いたMOCVD法で、
下部電極層52の上に、Bi系層状構造ペロブスカイト
型のBi4Ti3O12(BTO)から成る強誘電体薄膜を
成膜することもできる。
キシビスマスを原料ガスとして用いたMOCVD法で、
下部電極層52の上に、Bi系層状構造ペロブスカイト
型のBi4Ti3O12(BTO)から成る強誘電体薄膜を
成膜することもできる。
【0076】更には、PZTから成る強誘電体薄膜を、
下部電極層52上で、マグネトロンスパッタ法にてエピ
タキシャル成長させることもできる。成膜条件を以下に
例示する。PZTから成る強誘電体薄膜は(100)面
を有する。言い換えれば、下部電極層52の表面に対す
るエピタキシャル成長したPZTから成る強誘電体薄膜
の方位は[100]である。尚、ターゲットをPLZT
に交換すれば、PLZTから成る強誘電体薄膜を下部電
極層52上でエピタキシャル成長させることができる。 ターゲット :PZT プロセスガス :Ar/O2=90体積%/10体積% 圧力 :4Pa パワー :50W 成膜温度 :500゜C 強誘電体薄膜の厚さ :0.1〜0.3μm
下部電極層52上で、マグネトロンスパッタ法にてエピ
タキシャル成長させることもできる。成膜条件を以下に
例示する。PZTから成る強誘電体薄膜は(100)面
を有する。言い換えれば、下部電極層52の表面に対す
るエピタキシャル成長したPZTから成る強誘電体薄膜
の方位は[100]である。尚、ターゲットをPLZT
に交換すれば、PLZTから成る強誘電体薄膜を下部電
極層52上でエピタキシャル成長させることができる。 ターゲット :PZT プロセスガス :Ar/O2=90体積%/10体積% 圧力 :4Pa パワー :50W 成膜温度 :500゜C 強誘電体薄膜の厚さ :0.1〜0.3μm
【0077】あるいは又、PZTあるいはPLZTから
成る強誘電体薄膜をパルスレーザアブレーション法にて
形成することもできる。この場合の成膜条件を以下に例
示する。 ターゲット:PZT又はPLZT 使用レーザ:KrFエキシマレーザ(波長248nm、
パルス幅25n秒、3Hz) 出力エネルギー:400mJ(1.1J/cm2) 成膜温度 :550〜600゜C 酸素分圧 :40〜120Pa
成る強誘電体薄膜をパルスレーザアブレーション法にて
形成することもできる。この場合の成膜条件を以下に例
示する。 ターゲット:PZT又はPLZT 使用レーザ:KrFエキシマレーザ(波長248nm、
パルス幅25n秒、3Hz) 出力エネルギー:400mJ(1.1J/cm2) 成膜温度 :550〜600゜C 酸素分圧 :40〜120Pa
【0078】あるいは又、強誘電体薄膜をBi2SrT
a2O9から構成し、パルスレーザアブレーション法にて
形成することもできる。Bi2SrTa2O9から成る強
誘電体薄膜の成膜条件を以下に例示する。尚、Bi2S
rTa2O9の成膜後、800゜C×1時間、酸素雰囲気
中でポストベーキングを行うことが望ましい。 ターゲット:Bi2SrTa2O9 使用レーザ:KrFエキシマレーザ(波長248nm、
パルス幅25n秒、5Hz) 成膜温度 :500゜C 酸素分圧 :3Pa
a2O9から構成し、パルスレーザアブレーション法にて
形成することもできる。Bi2SrTa2O9から成る強
誘電体薄膜の成膜条件を以下に例示する。尚、Bi2S
rTa2O9の成膜後、800゜C×1時間、酸素雰囲気
中でポストベーキングを行うことが望ましい。 ターゲット:Bi2SrTa2O9 使用レーザ:KrFエキシマレーザ(波長248nm、
パルス幅25n秒、5Hz) 成膜温度 :500゜C 酸素分圧 :3Pa
【0079】[工程−450]その後、強誘電体薄膜5
3上に上部電極層54を形成する。上部電極層54はP
t{100}から成り、実施の形態3の[工程−32
0]と同様の方法で成膜することができる。
3上に上部電極層54を形成する。上部電極層54はP
t{100}から成り、実施の形態3の[工程−32
0]と同様の方法で成膜することができる。
【0080】[工程−460]次に、例えばイオンミリ
ング技術を用いてPtから成る上部電極層54を所望の
形状にパターニングし、更にRIE法で強誘電体薄膜5
3をパターニングする。こうして、図8の(A)に示す
構造の半導体素子のキャパシタ構造を得ることができ
る。
ング技術を用いてPtから成る上部電極層54を所望の
形状にパターニングし、更にRIE法で強誘電体薄膜5
3をパターニングする。こうして、図8の(A)に示す
構造の半導体素子のキャパシタ構造を得ることができ
る。
【0081】[工程−470]その後、実施の形態3の
[工程−360]及び[工程−370]と同様の工程を
経て、図8の(B)に示した構造を有する半導体素子を
作製することができる。
[工程−360]及び[工程−370]と同様の工程を
経て、図8の(B)に示した構造を有する半導体素子を
作製することができる。
【0082】尚、実施の形態4において、バッファ層5
1と絶縁層50の間に、例えば、酸化イットリウムY2
O3を添加した酸化ジルコニウムZrO2である安定化ジ
ルコニア(YSZ)を形成してもよい。かかる下地層
は、例えば、以下に成膜条件を例示するMOCVD法又
はパルスレーザ堆積法にて形成することができる。 MOCVD法による成膜条件 ソース材料:Zr(C4H9O)4 Y(C11H19O2)3 成膜温度 :550〜650゜C 成膜圧力 :27〜400Pa 酸素濃度 :50% パルスレーザ堆積法による成膜条件 ターゲット:ZrO2/Y 使用レーザ:KrFエキシマレーザ(波長248nm、
パルス幅25n秒、5Hz、1.1J/cm2) 成膜温度 :500゜C 酸素分圧 :3Pa
1と絶縁層50の間に、例えば、酸化イットリウムY2
O3を添加した酸化ジルコニウムZrO2である安定化ジ
ルコニア(YSZ)を形成してもよい。かかる下地層
は、例えば、以下に成膜条件を例示するMOCVD法又
はパルスレーザ堆積法にて形成することができる。 MOCVD法による成膜条件 ソース材料:Zr(C4H9O)4 Y(C11H19O2)3 成膜温度 :550〜650゜C 成膜圧力 :27〜400Pa 酸素濃度 :50% パルスレーザ堆積法による成膜条件 ターゲット:ZrO2/Y 使用レーザ:KrFエキシマレーザ(波長248nm、
パルス幅25n秒、5Hz、1.1J/cm2) 成膜温度 :500゜C 酸素分圧 :3Pa
【0083】(実施の形態5)実施の形態5は、ビスマ
ス−酸素結合を有するビスマス有機金属化合物を原料と
して、CVD法にてビスマスを構成元素として含む酸化
物膜から成る超伝導体薄膜を基体上に成膜する酸化物膜
の形成方法に関する。酸化物膜は、Bi−Sr−Ca−
Cu−O系である。
ス−酸素結合を有するビスマス有機金属化合物を原料と
して、CVD法にてビスマスを構成元素として含む酸化
物膜から成る超伝導体薄膜を基体上に成膜する酸化物膜
の形成方法に関する。酸化物膜は、Bi−Sr−Ca−
Cu−O系である。
【0084】実施の形態5においては、実施の形態1に
て説明したMOCVD装置を用い、基体としてSi(1
00)を使用する。MOCVD法における原料ガスを以
下に示す。 Bi源:トリブトキシビスマス [Bi(OC(CH3)3)3] Sr源:Sr(C11H19O2)2 [Sr(tmhd)2] Ca源:Ca(C11H19O2)2 [Ca(tmhd)2] Cu源:Cu(C5H7O2)2 [Cu(acac)2]
て説明したMOCVD装置を用い、基体としてSi(1
00)を使用する。MOCVD法における原料ガスを以
下に示す。 Bi源:トリブトキシビスマス [Bi(OC(CH3)3)3] Sr源:Sr(C11H19O2)2 [Sr(tmhd)2] Ca源:Ca(C11H19O2)2 [Ca(tmhd)2] Cu源:Cu(C5H7O2)2 [Cu(acac)2]
【0085】各原料を原料容器中で適切な温度に加熱
し、MOCVD反応室20内の基体ステージ22上に載
置されそして適切な温度に加熱されたSi(100)か
ら成る基体30上に、Arキャリアガス、酸素ガス及び
上記の各原料ガスを導入することによって、基体30上
にBi−Sr−Ca−Cu−O系の酸化膜から成る超伝
導体薄膜を成膜することができる。
し、MOCVD反応室20内の基体ステージ22上に載
置されそして適切な温度に加熱されたSi(100)か
ら成る基体30上に、Arキャリアガス、酸素ガス及び
上記の各原料ガスを導入することによって、基体30上
にBi−Sr−Ca−Cu−O系の酸化膜から成る超伝
導体薄膜を成膜することができる。
【0086】以上、本発明を好ましい実施の形態に基づ
き説明したが、本発明はこれらの実施の形態に限定され
るものではない。
き説明したが、本発明はこれらの実施の形態に限定され
るものではない。
【0087】Sr、Ba及びCaのソース原料として、
Sr(C11H19O2)2[ジス(テトラメチルヘプタンジ
オン)ストロンチウム]、Ba(C11H19O2)2[ジス
(テトラメチルヘプタンジオン)バリウム]及びCa
(C11H19O2)2[ジス(テトラメチルヘプタンジオ
ン)カルシウム]を用い、Ta及びNbのソース原料と
して、Ta(OC2H5)5[ペンタエトキシタンタ
ル]、Nb(OC2H5)5[ペンタエトキシニオブ]を
用いれば、Bi2AB2O9(ここで、AはSr、Ba及
びCaから成る群から選ばれた1種の元素であり、Bは
Ta及びNbから成る群から選ばれた1種の元素であ
る)から成るY1系材料から構成された酸化物膜をMO
CVD法にて基体上に成膜することができる。尚、元素
A/Bの組み合わせとして、Sr/Taだけでなく、S
r/Nb、Ba/Ta、Ba/Nb、Ca/Ta、Ca
/Nbを挙げることができる。
Sr(C11H19O2)2[ジス(テトラメチルヘプタンジ
オン)ストロンチウム]、Ba(C11H19O2)2[ジス
(テトラメチルヘプタンジオン)バリウム]及びCa
(C11H19O2)2[ジス(テトラメチルヘプタンジオ
ン)カルシウム]を用い、Ta及びNbのソース原料と
して、Ta(OC2H5)5[ペンタエトキシタンタ
ル]、Nb(OC2H5)5[ペンタエトキシニオブ]を
用いれば、Bi2AB2O9(ここで、AはSr、Ba及
びCaから成る群から選ばれた1種の元素であり、Bは
Ta及びNbから成る群から選ばれた1種の元素であ
る)から成るY1系材料から構成された酸化物膜をMO
CVD法にて基体上に成膜することができる。尚、元素
A/Bの組み合わせとして、Sr/Taだけでなく、S
r/Nb、Ba/Ta、Ba/Nb、Ca/Ta、Ca
/Nbを挙げることができる。
【0088】本発明の半導体素子のキャパシタ構造の作
製方法において説明した半導体素子の構造は例示であ
り、適宜設計変更することが可能である。例えば、上部
電極層がプレート線を兼ねている構造とすることもでき
る。即ち、このような構造を有する半導体素子のキャパ
シタ構造においては、実施の形態3の[工程−330]
における強誘電体薄膜53の形成の後、強誘電体薄膜5
3を所望の形状にパターニングする。次いで、全面に上
層絶縁層60を形成した後、絶縁層50及び上層絶縁層
60に開口部61を形成し、下部電極層52の上方の上
層絶縁層60に開口部62を形成する。次いで、開口部
61,62内を含む上層絶縁層60の上に、順にTi
層、TiN層、アルミニウム系合金から成る配線材料層
を形成する。その後、上層絶縁層60の上の配線材料
層、TiN層、Ti層をパターニングして、アルミニウ
ム系合金から成る配線材料層等から成る第1の配線層6
8を形成する(図9の(A)参照)。その後、全面に例
えばBPSGから成る第2の絶縁層70を形成する。そ
して強誘電体薄膜53の上方の上層絶縁層60及び第2
の絶縁層70に開口部71を形成し、次いで、実施の形
態3の[工程−340]と同様に、開口部71内を含む
第2の絶縁層70上にPt膜を成膜する。その後、開口
部71内にPt膜を残し、第2の絶縁層70の上のPt
膜をパターニングする。これによって、強誘電体薄膜5
3の上にPtから成る上部電極層54Aが形成される。
しかも、この上部電極層54Aは開口部71を介して第
2の絶縁層70の上を延び、第2の配線層69Aを構成
し、プレート線としても機能する(図9の(B)参
照)。尚、上部電極層54A及び第2の配線層69Aを
アルミニウム系合金から構成することもできる。
製方法において説明した半導体素子の構造は例示であ
り、適宜設計変更することが可能である。例えば、上部
電極層がプレート線を兼ねている構造とすることもでき
る。即ち、このような構造を有する半導体素子のキャパ
シタ構造においては、実施の形態3の[工程−330]
における強誘電体薄膜53の形成の後、強誘電体薄膜5
3を所望の形状にパターニングする。次いで、全面に上
層絶縁層60を形成した後、絶縁層50及び上層絶縁層
60に開口部61を形成し、下部電極層52の上方の上
層絶縁層60に開口部62を形成する。次いで、開口部
61,62内を含む上層絶縁層60の上に、順にTi
層、TiN層、アルミニウム系合金から成る配線材料層
を形成する。その後、上層絶縁層60の上の配線材料
層、TiN層、Ti層をパターニングして、アルミニウ
ム系合金から成る配線材料層等から成る第1の配線層6
8を形成する(図9の(A)参照)。その後、全面に例
えばBPSGから成る第2の絶縁層70を形成する。そ
して強誘電体薄膜53の上方の上層絶縁層60及び第2
の絶縁層70に開口部71を形成し、次いで、実施の形
態3の[工程−340]と同様に、開口部71内を含む
第2の絶縁層70上にPt膜を成膜する。その後、開口
部71内にPt膜を残し、第2の絶縁層70の上のPt
膜をパターニングする。これによって、強誘電体薄膜5
3の上にPtから成る上部電極層54Aが形成される。
しかも、この上部電極層54Aは開口部71を介して第
2の絶縁層70の上を延び、第2の配線層69Aを構成
し、プレート線としても機能する(図9の(B)参
照)。尚、上部電極層54A及び第2の配線層69Aを
アルミニウム系合金から構成することもできる。
【0089】LOCOS構造を有する素子分離領域41
の代わりに、素子分離領域はトレンチ構造を有していて
もよい。ゲート電極43やビット線は、ポリシリコン層
から構成する代わりに、ポリサイドや金属シリサイドか
ら構成することもできる。絶縁層として、BPSGの代
わりに、SiO2、PSG、BSG、AsSG、PbS
G、SbSG、SOG、SiON、SiN、NSG、L
TO等の公知の絶縁材料、あるいはこれらの絶縁材料を
積層したものを挙げることができる。絶縁層の平滑化
は、例えばレジストエッチバック法等にて行ってもよ
い。強誘電体薄膜は複数の強誘電体材料が積層された構
造を有していてもよい。
の代わりに、素子分離領域はトレンチ構造を有していて
もよい。ゲート電極43やビット線は、ポリシリコン層
から構成する代わりに、ポリサイドや金属シリサイドか
ら構成することもできる。絶縁層として、BPSGの代
わりに、SiO2、PSG、BSG、AsSG、PbS
G、SbSG、SOG、SiON、SiN、NSG、L
TO等の公知の絶縁材料、あるいはこれらの絶縁材料を
積層したものを挙げることができる。絶縁層の平滑化
は、例えばレジストエッチバック法等にて行ってもよ
い。強誘電体薄膜は複数の強誘電体材料が積層された構
造を有していてもよい。
【0090】実施の形態3の[工程−370]や実施の
形態4の[工程−470]において、絶縁層50及び上
層絶縁層60に形成した開口部61にアルミニウム系合
金を埋め込むことによって、コンタクトプラグ65を形
成する代わりに、コンタクトプラグ65Aを所謂ブラン
ケットタングステンCVD法にて形成することもでき
る。そのためには、絶縁層50及び上層絶縁層60に開
口部61を形成した後、実施の形態3の[工程−37
0]と同様にTi層及びTiN層をスパッタ法で成膜す
る。その後、TiN層の上にタングステンから成る配線
材料層64Aを、以下に例示する条件のCVD法にて堆
積させる(図10の(A)参照)。 使用ガス:WF6/H2/Ar=40/400/2250sccm 圧力 :10.7kPa 成膜温度:450゜C
形態4の[工程−470]において、絶縁層50及び上
層絶縁層60に形成した開口部61にアルミニウム系合
金を埋め込むことによって、コンタクトプラグ65を形
成する代わりに、コンタクトプラグ65Aを所謂ブラン
ケットタングステンCVD法にて形成することもでき
る。そのためには、絶縁層50及び上層絶縁層60に開
口部61を形成した後、実施の形態3の[工程−37
0]と同様にTi層及びTiN層をスパッタ法で成膜す
る。その後、TiN層の上にタングステンから成る配線
材料層64Aを、以下に例示する条件のCVD法にて堆
積させる(図10の(A)参照)。 使用ガス:WF6/H2/Ar=40/400/2250sccm 圧力 :10.7kPa 成膜温度:450゜C
【0091】その後、絶縁層50上のタングステンから
成る配線材料層64A及びTiN層、Ti層をエッチン
グして除去する(図10の(B)参照)。エッチングの
条件を、例えば以下のとおりとすることができる。 第1段階のエッチング:タングステン層のエッチング 使用ガス :SF6/Ar/He=110/90/5sccm 圧力 :46Pa RFパワー:275W 第2段階のエッチング:TiN層/Ti層のエッチング 使用ガス :Ar/Cl2=75/5sccm 圧力 :6.5Pa RFパワー:250W
成る配線材料層64A及びTiN層、Ti層をエッチン
グして除去する(図10の(B)参照)。エッチングの
条件を、例えば以下のとおりとすることができる。 第1段階のエッチング:タングステン層のエッチング 使用ガス :SF6/Ar/He=110/90/5sccm 圧力 :46Pa RFパワー:275W 第2段階のエッチング:TiN層/Ti層のエッチング 使用ガス :Ar/Cl2=75/5sccm 圧力 :6.5Pa RFパワー:250W
【0092】こうして、開口部61にタングステンが埋
め込まれたコンタクトプラグ65Aが形成される。その
後、下部電極層52の上方並びに上部電極層54の上方
の上層絶縁層60に開口部を形成し、次いで、実施の形
態3の[工程−370]と同様に、Ti層、TiN層、
アルミニウム系合金から成る配線材料層をスパッタ法で
成膜した後、これらの各層をパターニングし、第1の配
線層68及び第2の配線層69を形成する(図11参
照)。尚、不純物をドーピングしたポリシリコンを開口
部61内に埋め込むことで、コンタクトプラグ65Aを
形成してもよい。
め込まれたコンタクトプラグ65Aが形成される。その
後、下部電極層52の上方並びに上部電極層54の上方
の上層絶縁層60に開口部を形成し、次いで、実施の形
態3の[工程−370]と同様に、Ti層、TiN層、
アルミニウム系合金から成る配線材料層をスパッタ法で
成膜した後、これらの各層をパターニングし、第1の配
線層68及び第2の配線層69を形成する(図11参
照)。尚、不純物をドーピングしたポリシリコンを開口
部61内に埋め込むことで、コンタクトプラグ65Aを
形成してもよい。
【0093】あるいは又、絶縁層50及び上層絶縁層6
0に開口部61を形成し、下部電極層52の上方の上層
絶縁層60に開口部62を形成する。次いで、開口部6
1,62内を含む上層絶縁層60の上に、順にTi層、
TiN層、タングステンから成る配線材料層64Aを形
成する。その後、上層絶縁層60の上のタングステンか
ら成る配線材料層64A、TiN層、Ti層をパターニ
ングして、配線材料層64A等から成る第1の配線層6
8Aを形成し、併せて、コンタクトプラグ65A,66
Aを形成してもよい。その後、上部電極層54の上方の
上層絶縁層60に開口部63を形成し、次いで、実施の
形態3の[工程−360]と同様に、Ti層、TiN
層、アルミニウム系合金から成る配線材料層をスパッタ
法で成膜した後、第2の配線層69を形成するためにこ
れらの各層をパターニングする。こうして、図12に示
す構造を得ることができる。
0に開口部61を形成し、下部電極層52の上方の上層
絶縁層60に開口部62を形成する。次いで、開口部6
1,62内を含む上層絶縁層60の上に、順にTi層、
TiN層、タングステンから成る配線材料層64Aを形
成する。その後、上層絶縁層60の上のタングステンか
ら成る配線材料層64A、TiN層、Ti層をパターニ
ングして、配線材料層64A等から成る第1の配線層6
8Aを形成し、併せて、コンタクトプラグ65A,66
Aを形成してもよい。その後、上部電極層54の上方の
上層絶縁層60に開口部63を形成し、次いで、実施の
形態3の[工程−360]と同様に、Ti層、TiN
層、アルミニウム系合金から成る配線材料層をスパッタ
法で成膜した後、第2の配線層69を形成するためにこ
れらの各層をパターニングする。こうして、図12に示
す構造を得ることができる。
【0094】更には、絶縁層50に、例えばブランケッ
トタングステンCVD法にてコンタクトプラグ65Aを
形成した後、実施の形態3の[工程−320]と同様の
方法で、絶縁層50上にコンタクトプラグ65Aと接続
された下部電極層52を形成してもよい。その後、実施
の形態3の[工程−330]、[工程−340]、[工
程−350]を実行する。次いで、絶縁層50及び上部
電極層54の上に、例えばBPSGから成る上層絶縁層
60を形成する。そして、上部電極層54の上方の上層
絶縁層60に開口部を形成した後、実施の形態3の[工
程−370]と同様の方法で、開口部内にコンタクトプ
ラグ67を形成し、上層絶縁層60上に配線層69Bを
形成する。こうして、図13に示す構造を有する半導体
素子を得ることができる。
トタングステンCVD法にてコンタクトプラグ65Aを
形成した後、実施の形態3の[工程−320]と同様の
方法で、絶縁層50上にコンタクトプラグ65Aと接続
された下部電極層52を形成してもよい。その後、実施
の形態3の[工程−330]、[工程−340]、[工
程−350]を実行する。次いで、絶縁層50及び上部
電極層54の上に、例えばBPSGから成る上層絶縁層
60を形成する。そして、上部電極層54の上方の上層
絶縁層60に開口部を形成した後、実施の形態3の[工
程−370]と同様の方法で、開口部内にコンタクトプ
ラグ67を形成し、上層絶縁層60上に配線層69Bを
形成する。こうして、図13に示す構造を有する半導体
素子を得ることができる。
【0095】アルミニウム系合金として、例えば、純ア
ルミニウム、Al−Si、Al−Cu、Al−Si−C
u、Al−Ge、Al−Si−Ge等の種々のアルミニ
ウム合金から構成することができる。あるいは又、アル
ミニウム系合金の代わりに、ポリシリコン、チタン、チ
タン合金、銅、銅合金、タングステン、タングステン合
金を用いて第1あるいは第2の配線層を形成することも
できる。実施の形態においては、コンタクトプラグの下
地をTi/TiNの2層構成としたが、場合によって
は、Ti、あるいはTiNの1層構成とすることもでき
る。また、コンタクトプラグは、TiW、TiNW、W
Si2、MoSi2等から構成することもできる。
ルミニウム、Al−Si、Al−Cu、Al−Si−C
u、Al−Ge、Al−Si−Ge等の種々のアルミニ
ウム合金から構成することができる。あるいは又、アル
ミニウム系合金の代わりに、ポリシリコン、チタン、チ
タン合金、銅、銅合金、タングステン、タングステン合
金を用いて第1あるいは第2の配線層を形成することも
できる。実施の形態においては、コンタクトプラグの下
地をTi/TiNの2層構成としたが、場合によって
は、Ti、あるいはTiNの1層構成とすることもでき
る。また、コンタクトプラグは、TiW、TiNW、W
Si2、MoSi2等から構成することもできる。
【0096】また、コンタクトプラグ及び第1の配線層
を介して一方のソース・ドレイン領域と電気的に接続さ
れた強誘電体薄膜の代わりに、一方のソース・ドレイン
領域と電気的に接続されたコンタクトプラグに対して電
気的に接続された配線を設け、かかる配線に電気的に接
続された別の接続孔(例えばビアホール)を形成し、そ
して、この接続孔に強誘電体薄膜が電気的に接続された
態様とすることもできる。あるいは又、素子分離領域の
上に下部電極層やバッファ層を形成することで、半導体
素子におけるキャパシタ構造を形成することもできる。
この場合には、素子分離領域あるいはバッファ層が基体
に相当する。
を介して一方のソース・ドレイン領域と電気的に接続さ
れた強誘電体薄膜の代わりに、一方のソース・ドレイン
領域と電気的に接続されたコンタクトプラグに対して電
気的に接続された配線を設け、かかる配線に電気的に接
続された別の接続孔(例えばビアホール)を形成し、そ
して、この接続孔に強誘電体薄膜が電気的に接続された
態様とすることもできる。あるいは又、素子分離領域の
上に下部電極層やバッファ層を形成することで、半導体
素子におけるキャパシタ構造を形成することもできる。
この場合には、素子分離領域あるいはバッファ層が基体
に相当する。
【0097】ビット線は、例えば、以下の方法で形成す
ることができる。即ち、実施の形態3の[工程−30
0]と[工程−310]の間において、下層絶縁層を形
成し、他方のソース・ドレイン領域44の上方の下層絶
縁層に、フォトリソグラフィ技術及びエッチング技術を
用いて開口部を形成する。そして、開口部内を含む下層
絶縁層上に例えばCVD法でポリシリコン層を堆積させ
る。これによって、開口部内にポリシリコンが埋め込ま
れたビットコンタクト部が形成される。その後、下層絶
縁層上のポリシリコン層をパターニングする。こうし
て、ビットコンタクト部を介して他方のソース・ドレイ
ン領域44に電気的に接続されたポリシリコンから成る
ビット線が形成される。その後、ビット線を含む下層絶
縁層の上に絶縁層50を形成する。尚、ビット線の形成
手順は任意であり、例えば第2の配線層を形成した後に
ビット線を形成することも可能である。
ることができる。即ち、実施の形態3の[工程−30
0]と[工程−310]の間において、下層絶縁層を形
成し、他方のソース・ドレイン領域44の上方の下層絶
縁層に、フォトリソグラフィ技術及びエッチング技術を
用いて開口部を形成する。そして、開口部内を含む下層
絶縁層上に例えばCVD法でポリシリコン層を堆積させ
る。これによって、開口部内にポリシリコンが埋め込ま
れたビットコンタクト部が形成される。その後、下層絶
縁層上のポリシリコン層をパターニングする。こうし
て、ビットコンタクト部を介して他方のソース・ドレイ
ン領域44に電気的に接続されたポリシリコンから成る
ビット線が形成される。その後、ビット線を含む下層絶
縁層の上に絶縁層50を形成する。尚、ビット線の形成
手順は任意であり、例えば第2の配線層を形成した後に
ビット線を形成することも可能である。
【0098】半導体素子としては、強誘電体薄膜を用い
た不揮発性メモリセル(所謂FERAM)のみならず、
DRAMを構成することもできる。この場合には、強誘
電体薄膜の分極のみを利用する。即ち、外部電極による
最大(飽和)分極Pmaxと外部電極が0の場合の残留分
極Prとの差(Pmax−Pr)が、電源電圧に対して一定
の比例関係を有する特性を利用する。強誘電体薄膜の分
極状態は、常に飽和分極(Pmax)と残留分極(Pr)の
間にあり、反転しない。データはリフレッシュによって
保持される。
た不揮発性メモリセル(所謂FERAM)のみならず、
DRAMを構成することもできる。この場合には、強誘
電体薄膜の分極のみを利用する。即ち、外部電極による
最大(飽和)分極Pmaxと外部電極が0の場合の残留分
極Prとの差(Pmax−Pr)が、電源電圧に対して一定
の比例関係を有する特性を利用する。強誘電体薄膜の分
極状態は、常に飽和分極(Pmax)と残留分極(Pr)の
間にあり、反転しない。データはリフレッシュによって
保持される。
【0099】
【発明の効果】本発明においては、CVD法におけるソ
ース原料にビスマス−酸素結合を有するビスマス有機金
属化合物を用いることによって、原料容器の加熱温度が
80〜110゜Cと低くすることができ、長時間に亙る
加熱に対して分解による損失が少なく、しかも、広い温
度範囲(400〜800゜C)、広い圧力範囲(0.5
〜20トル)での成膜が可能となる。また、必要とされ
る原料容器の加熱温度及び配管の加熱温度を低下させる
ことができ、CVD装置全体の維持、管理が容易にな
る。これによって高品質の酸化物膜、強誘電体薄膜ある
いは半導体素子のキャパシタ構造を形成、作製すること
が可能になる。しかも、従来の材料であるトリフェニル
ビスマスを使用した場合と異なり、シリコン半導体基板
やSiO2上にも酸化ビスマスを成膜することが可能で
ある。
ース原料にビスマス−酸素結合を有するビスマス有機金
属化合物を用いることによって、原料容器の加熱温度が
80〜110゜Cと低くすることができ、長時間に亙る
加熱に対して分解による損失が少なく、しかも、広い温
度範囲(400〜800゜C)、広い圧力範囲(0.5
〜20トル)での成膜が可能となる。また、必要とされ
る原料容器の加熱温度及び配管の加熱温度を低下させる
ことができ、CVD装置全体の維持、管理が容易にな
る。これによって高品質の酸化物膜、強誘電体薄膜ある
いは半導体素子のキャパシタ構造を形成、作製すること
が可能になる。しかも、従来の材料であるトリフェニル
ビスマスを使用した場合と異なり、シリコン半導体基板
やSiO2上にも酸化ビスマスを成膜することが可能で
ある。
【図1】本発明の方法の実施に適したMOCVD装置の
概念図である。
概念図である。
【図2】トリブトキシビスマス及びトリフェニルビスマ
スを用いて成膜したY1系材料(Bi2SrTa2O9)
から成る酸化物膜の成膜特性を示すグラフである。
スを用いて成膜したY1系材料(Bi2SrTa2O9)
から成る酸化物膜の成膜特性を示すグラフである。
【図3】実施の形態3の半導体素子のキャパシタ構造の
作製方法にて作製された半導体素子の模式的な一部断面
図、及び等価回路図である。
作製方法にて作製された半導体素子の模式的な一部断面
図、及び等価回路図である。
【図4】実施の形態3の半導体素子のキャパシタ構造の
作製方法を含む半導体素子の作製方法を説明するための
半導体基板等の模式的な一部断面図である。
作製方法を含む半導体素子の作製方法を説明するための
半導体基板等の模式的な一部断面図である。
【図5】図4に引き続き、実施の形態3の半導体素子の
キャパシタ構造の作製方法を含む半導体素子の作製方法
を説明するための半導体基板等の模式的な一部断面図で
ある。
キャパシタ構造の作製方法を含む半導体素子の作製方法
を説明するための半導体基板等の模式的な一部断面図で
ある。
【図6】図5に引き続き、実施の形態3の半導体素子の
キャパシタ構造の作製方法を含む半導体素子の作製方法
を説明するための半導体基板等の模式的な一部断面図で
ある。
キャパシタ構造の作製方法を含む半導体素子の作製方法
を説明するための半導体基板等の模式的な一部断面図で
ある。
【図7】実施の形態4の半導体素子のキャパシタ構造の
作製方法を含む半導体素子の作製方法を説明するための
半導体基板等の模式的な一部断面図である。
作製方法を含む半導体素子の作製方法を説明するための
半導体基板等の模式的な一部断面図である。
【図8】図7に引き続き、実施の形態4の半導体素子の
キャパシタ構造の作製方法を含む半導体素子の作製方法
を説明するための半導体基板等の模式的な一部断面図で
ある。
キャパシタ構造の作製方法を含む半導体素子の作製方法
を説明するための半導体基板等の模式的な一部断面図で
ある。
【図9】本発明のキャパシタ構造の作製方法を含む半導
体素子の作製方法を説明するための半導体基板等の模式
的な一部断面図である。
体素子の作製方法を説明するための半導体基板等の模式
的な一部断面図である。
【図10】本発明のキャパシタ構造の作製方法を含む半
導体素子の作製方法を説明するための半導体基板等の模
式的な一部断面図である。
導体素子の作製方法を説明するための半導体基板等の模
式的な一部断面図である。
【図11】図10に引き続き、本発明のキャパシタ構造
の作製方法を含む半導体素子の作製方法を説明するため
の半導体基板等の模式的な一部断面図である。
の作製方法を含む半導体素子の作製方法を説明するため
の半導体基板等の模式的な一部断面図である。
【図12】本発明のキャパシタ構造の作製方法を含む半
導体素子の作製方法を説明するための半導体基板等の模
式的な一部断面図である。
導体素子の作製方法を説明するための半導体基板等の模
式的な一部断面図である。
【図13】本発明のキャパシタ構造の作製方法を含む半
導体素子の作製方法を説明するための半導体基板等の模
式的な一部断面図である。
導体素子の作製方法を説明するための半導体基板等の模
式的な一部断面図である。
【図14】強誘電体のP−Eヒステリシスループ図であ
る。
る。
10,12・・・原料容器、11,13・・・恒温槽、
14,15・・・配管、20・・・MOCVD反応室、
22・・・基体ステージ、30・・・基体、40・・・
半導体基板、41・・・素子分離領域、42・・・ゲー
ト酸化膜、43・・・ゲート電極、44・・・ソース・
ドレイン領域、45・・・チャネル領域、50・・・絶
縁層、51・・・バッファ層、52・・・下部電極層、
53・・・強誘電体層、54,54A・・・上部電極
層、60・・・上層絶縁層、61,62,63,71・
・・開口部、64,64A・・・配線材料層、65,6
5A,66,66A,67・・・コンタクトプラグ、6
8,68A・・・第1の配線層、69,69A・・・第
2の配線層、70・・・第2の絶縁層
14,15・・・配管、20・・・MOCVD反応室、
22・・・基体ステージ、30・・・基体、40・・・
半導体基板、41・・・素子分離領域、42・・・ゲー
ト酸化膜、43・・・ゲート電極、44・・・ソース・
ドレイン領域、45・・・チャネル領域、50・・・絶
縁層、51・・・バッファ層、52・・・下部電極層、
53・・・強誘電体層、54,54A・・・上部電極
層、60・・・上層絶縁層、61,62,63,71・
・・開口部、64,64A・・・配線材料層、65,6
5A,66,66A,67・・・コンタクトプラグ、6
8,68A・・・第1の配線層、69,69A・・・第
2の配線層、70・・・第2の絶縁層
フロントページの続き (51)Int.Cl.7 識別記号 FI H01L 21/8247 H01L 29/78 371 27/04 27/108 29/788 29/792 (72)発明者 網 隆明 東京都品川区北品川6丁目7番35号 ソ ニー株式会社内 (56)参考文献 米国特許5204314(US,A) 国際公開95/2897(WO,A1) (58)調査した分野(Int.Cl.7,DB名) C23C 16/40 C01G 29/00 H01L 21/316 CA(STN)
Claims (8)
- 【請求項1】(イ)基体上に下部電極層を形成する工程
と、 (ロ)該下部電極層上に、ビスマス−酸素結合を有する
ビスマス有機金属化合物を原料として、MOCVD法に
てビスマスを構成元素として含む強誘電体薄膜を形成す
る工程と、 (ハ)該強誘電体薄膜上に上部電極層を形成する工程、 から成り、 該ビスマス−酸素結合を有するビスマス有機金属化合物
は、下記の式(1)、式(2)若しくは式(3)にて表
されることを特徴とする半導体素子のキャパシタ構造の
作製方法。 但し、式(1)において、置換基「A」は、CH2C
(CH3)3、(CH2)2C(CH3)3、C(CF3)3、
CH2C(CF3)3、COCH3、COC(CH3)3、C
OCH2C(CH3)3、CO(C6H5)、CONH2から
成る群から選択された1種の置換基であり、式(2)及
び(3)において、置換基「A」は、C(CH3)3、C
H2C(CH3)3、CH(CH3)2、(CH2)2C(C
H3)3、C(CF3)3、CH2C(CF3)3、COC
H3、COC(CH3)3、COCH2C(CH3)3、CO
(C6H5)、CONH2から成る群から選択された1種
の置換基であり、「X1」、「X2」、「X3」はアルキ
ル基又はフェニル基を表す。 - 【請求項2】強誘電体薄膜は、Bi系層状構造ペロブス
カイト型の強誘電体材料から成ることを特徴とする請求
項1に記載の半導体素子のキャパシタ構造の作製方法。 - 【請求項3】強誘電体薄膜はBi2(Sr,Ba,C
a)(Ta,Nb)2O9から成ることを特徴とする請求
項2に記載の半導体素子のキャパシタ構造の作製方法。 - 【請求項4】強誘電体薄膜はBi2SrTa2O9から成
ることを特徴とする請求項3に記載の半導体素子のキャ
パシタ構造の作製方法。 - 【請求項5】 (イ)基体上に下部電極層を形成する工程
と、 (ロ)該下部電極層上に、ビスマス−酸素結合を有する
ビスマス有機金属化合物を原料として、MOCVD法に
てビスマスを構成元素として含む強誘電体薄膜を形成す
る工程と、 (ハ)該強誘電体薄膜上に上部電極層を形成する工程、 から成り、 該ビスマス−酸素結合を有するビスマス有機金属化合物
は、下記の式(4)、式(5)若しくは式(6)にて表
されることを特徴とする半導体素子のキャパシタ構造の
作製方法。 但し、式(4)、式(5)及び式(6)において、置換
基「A」は、炭素数5又は6のアルキル基であり、式
(5)及び(6)において、「X1」、「X2」、
「X3」はアルキル基又はフェニル基を表す。 - 【請求項6】 強誘電体薄膜は、Bi系層状構造ペロブス
カイト型の強誘電体材料から成ることを特徴とする請求
項5に記載の半導体素子のキャパシタ構造の作製方法。 - 【請求項7】 強誘電体薄膜はBi2(Sr,Ba,C
a)(Ta,Nb)2O9から成ることを特徴とする請求
項6に記載の半導体素子のキャパシタ構造の作製方法。 - 【請求項8】 強誘電体薄膜はBi2SrTa2O9から成
ることを特徴とする請求項7に記載の半導体素子のキャ
パシタ構造の作製方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP08255542A JP3137004B2 (ja) | 1995-09-11 | 1996-09-05 | 半導体素子のキャパシタ構造の作製方法 |
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP25819895 | 1995-09-11 | ||
JP7-258198 | 1995-09-11 | ||
JP08255542A JP3137004B2 (ja) | 1995-09-11 | 1996-09-05 | 半導体素子のキャパシタ構造の作製方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH09142844A JPH09142844A (ja) | 1997-06-03 |
JP3137004B2 true JP3137004B2 (ja) | 2001-02-19 |
Family
ID=26542272
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP08255542A Expired - Fee Related JP3137004B2 (ja) | 1995-09-11 | 1996-09-05 | 半導体素子のキャパシタ構造の作製方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3137004B2 (ja) |
Families Citing this family (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3427713B2 (ja) * | 1997-01-22 | 2003-07-22 | 株式会社日立製作所 | 樹脂封止型半導体装置およびその製造方法 |
JPH1135394A (ja) * | 1997-07-17 | 1999-02-09 | Sony Corp | 強誘電体薄膜の製造方法および有機金属化学気相成長用原料 |
KR100275121B1 (ko) | 1997-12-30 | 2001-01-15 | 김영환 | 강유전체 캐패시터 제조방법 |
KR100333669B1 (ko) | 1999-06-28 | 2002-04-24 | 박종섭 | 레드니오비움지르코니움타이타니트 용액 형성 방법 및 그를 이용한 강유전체 캐패시터 제조 방법 |
KR100389032B1 (ko) * | 2000-11-21 | 2003-06-25 | 삼성전자주식회사 | 강유전체 메모리 장치 및 그의 제조 방법 |
JP3624822B2 (ja) | 2000-11-22 | 2005-03-02 | 株式会社日立製作所 | 半導体装置およびその製造方法 |
US20040164416A1 (en) * | 2003-02-26 | 2004-08-26 | Tdk Corporation | Multi-layered unit |
CN1610076A (zh) | 2003-06-30 | 2005-04-27 | 松下电器产业株式会社 | 强电介质膜的形成方法以及半导体装置 |
JP5156947B2 (ja) * | 2007-03-22 | 2013-03-06 | 国立大学法人 熊本大学 | 酸化物ナノシート蛍光体及びその製造方法 |
CN114229892B (zh) * | 2021-12-23 | 2023-10-13 | 株洲科能新材料股份有限公司 | 一种离子注入掺杂氧化铋及其制备方法和应用 |
-
1996
- 1996-09-05 JP JP08255542A patent/JP3137004B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JPH09142844A (ja) | 1997-06-03 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100549155B1 (ko) | 산화 비스무스의 생성 방법, 산화물막의 형성 방법, 및 반도체 소자의 캐패시터 구조의 제작 방법 | |
US5572052A (en) | Electronic device using zirconate titanate and barium titanate ferroelectrics in insulating layer | |
US5618761A (en) | Method of manufacturing a perovskite thin film dielectric | |
EP0990059B1 (en) | Low temperature chemical vapor deposition process for forming bismuth-containing ceramic thin films useful in ferroelectric memory devices | |
US5874364A (en) | Thin film deposition method, capacitor device and method for fabricating the same, and semiconductor device and method for fabricating the same | |
US5686151A (en) | Method of forming a metal oxide film | |
US5821005A (en) | Ferroelectrics thin-film coated substrate and manufacture method thereof and nonvolatile memory comprising a ferroelectrics thinfilm coated substrate | |
US7291530B2 (en) | Semiconductor storage device and method of manufacturing the same | |
US7153705B2 (en) | Electronic device with electrode and its manufacture | |
US6114199A (en) | Manufacturing method for ferroelectric film and nonvolatile memory using the same | |
JP3109485B2 (ja) | 金属酸化物誘電体膜の気相成長方法 | |
JPH10182291A (ja) | 強誘電体薄膜の製造方法、強誘電体薄膜被覆基板及びキャパシタ | |
EP0781736A2 (en) | Ferroelectric thin film, substrate provided with ferroelectric thin film, device having capacitor structure and method for manufacturing ferroelectric thin film | |
JP3137004B2 (ja) | 半導体素子のキャパシタ構造の作製方法 | |
US7005303B2 (en) | Low temperature chemical vapor deposition process for forming bismuth-containing ceramic thin films useful in ferroelectric memory devices | |
JP3971645B2 (ja) | 半導体装置の製造方法 | |
JP4573009B2 (ja) | 金属酸化物誘電体膜の気相成長方法 | |
US6297122B1 (en) | Method of forming conductive film and capacitor | |
JP2001127258A (ja) | 半導体装置およびその製造方法 | |
JP3130757B2 (ja) | キャパシタ電極用薄膜の形成方法、半導体装置及びその製造方法 | |
JP4616830B2 (ja) | 半導体装置の製造方法 | |
US20050167713A1 (en) | Ferroelectric capacitor and method of production of same | |
JP2002334875A (ja) | 金属酸化物誘電体膜の気相成長方法 | |
JP2004079695A (ja) | Pzt強誘電体薄膜の形成方法、並びにそれにより形成したpzt強誘電体薄膜及びこれを用いた半導体装置 | |
KR100353809B1 (ko) | 강유전체 캐패시터의 제조 방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071208 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081208 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091208 Year of fee payment: 9 |
|
LAPS | Cancellation because of no payment of annual fees |