JP3134344B2 - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JP3134344B2
JP3134344B2 JP03112025A JP11202591A JP3134344B2 JP 3134344 B2 JP3134344 B2 JP 3134344B2 JP 03112025 A JP03112025 A JP 03112025A JP 11202591 A JP11202591 A JP 11202591A JP 3134344 B2 JP3134344 B2 JP 3134344B2
Authority
JP
Japan
Prior art keywords
inter
isolation region
region
thin film
insulating film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP03112025A
Other languages
English (en)
Other versions
JPH04340745A (ja
Inventor
充 坂本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP03112025A priority Critical patent/JP3134344B2/ja
Publication of JPH04340745A publication Critical patent/JPH04340745A/ja
Priority to US08/203,758 priority patent/US5436495A/en
Application granted granted Critical
Publication of JP3134344B2 publication Critical patent/JP3134344B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/76202—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO
    • H01L21/76213—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using a local oxidation of silicon, e.g. LOCOS, SWAMI, SILO introducing electrical inactive or active impurities in the local oxidation region, e.g. to alter LOCOS oxide growth characteristics or for additional isolation purpose
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
    • H01L21/7624—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology
    • H01L21/76248—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using semiconductor on insulator [SOI] technology using lateral overgrowth techniques, i.e. ELO techniques
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02488—Insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H01L21/0259—Microstructure
    • H01L21/02598—Microstructure monocrystalline
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Element Separation (AREA)

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は半導体装置に関し、特に
半導体装置における素子間絶縁分離領域の構造に関す
る。
【０００２】
【従来の技術】従来、半導体装置を構成する素子の素子
間絶縁分離領域は、例えば半導体基板がシリコンである
場合、図８に示すように、シリコン基板表面を選択酸化
することによりフィールド酸化膜を形成するＬＯＣＯＳ
（Ｌｏｃａｌ Ｏｘｉｄａｔｉｏｎ ｏｆ Ｓｉｌｉｃ
ｏｎの略称）構造が現在最も広く用いられている。例え
ばＰ型のシリコン基板の場合、シリコン基板４０１表面
に選択的に硼素のイオン注入を行なってチャネルストッ
パー領域４０４を形成し、チャネルストッパー領域４０
４に選択酸化により５００ｎｍ程度のシリコン酸化膜４
０５を形成して構成される。
【０００３】半導体装置の高集積化，高密度化と共に、
微細な素子間絶縁分離領域の構造が要求され、ＬＯＣＯ
Ｓのバースビークによる素子間絶縁分離領域の寸法下限
制限，あるいは結晶欠陥誘起の克服を図り、一般に変形
ＬＯＣＯＳと呼称されるＬＯＣＯＳ改善案が種々提案さ
れている。
【０００４】更にまた、より微細化に適合する新しい素
子間絶縁分離領域の構造も提案され、この中で特に半導
体基板表面に溝を形成するトレンチ型の素子間絶縁分離
領域が精力的に検討されている。この方法は、半導体基
板に溝を形成し、この溝の側壁に絶縁膜を形成した後、
溝を絶縁材料で埋めてしまう方法である。
【０００５】
【発明が解決しようとする課題】上述した従来の素子間
絶縁分離領域の構造を用いた半導体装置は、それぞれ以
下のような問題点を持っている。
【０００６】まず、ＬＯＣＯＳ（あるいは変形ＬＯＣＯ
Ｓ）構造では、例えば図９に示すように、ＭＯＳトラン
ジスタからなる半導体装置の場合について述べる。これ
は、以下のように形成される。図８に示した構造を形成
し、ゲート酸化膜，ゲート電極４１０，ソース・ドレイ
ン領域４１１ａ，４１１ｂ，層間絶縁膜４１２を形成す
る。ソース・ドレイン領域４１１ａ，４１１ｂに達する
コンタクト孔を設けた後、電極配線４１３を形成し、カ
バー膜４１５を形成する。この場合、ソース・ドレイン
領域４１１ａ，４１１ｂと素子間絶縁分離領域とは、ほ
ぼ同一平面となるように形成される。このため、第１の
ＭＯＳトランジスタのソース・ドレイン領域４１１ａと
これに隣接する第２のＭＯＳトランジスタのソース・ド
レイン領域４１１ｂとの間の絶縁耐圧は、素子間絶縁分
離領域の幅が０．５μｍ以下で急激に低下する。このた
め、素子間分離領域の面積の縮小はこれにより制約され
る。
【０００７】また、トレンチ型の素子間絶縁分離領域の
場合には、寸法についのみ論ずるならば、ドライエッチ
ング技術を駆使することにより０．１μｍ程度まで形成
することが確かに可能である。しかしながら、トレンチ
内に埋め込んだ絶縁物質と半導体基板との熱膨張率の差
が大きいため、半導体装置の製造工程で半導体基板に結
晶欠陥を導入し易いという欠点がある。
【０００８】
【課題を解決するための手段】本発明の半導体装置は、
半導体装置における素子の素子間絶縁分離領域の構造に
おいて、半導体基板表面に選択的に形成された第１の絶
縁薄膜からなる第１の素子間絶縁分離領域と、半導体基
板表面、および前記第１の素子間絶縁分離領域表面を被
覆して設けられた半導体単結晶薄膜層における第１の絶
縁薄膜上に選択的に形成された第２の絶縁薄膜からなる
第２の素子間絶縁分離領域と、からなる２層構造の素子
間絶縁分離領域を有し、上記第１の素子間絶縁分離領域
と接して、第１の素子間絶縁分離領域の直下の半導体基
板内に硼素元素あるいは酸素元素を含む領域を有してい
る。ここで、これらの元素の濃度範囲は、１×１０ 18 ａ
ｔｏｍｓ／ｃｍ 3 以上，５×１０ 18 ａｔｏｍｓ／ｃｍ 3
以下である。
【０００９】
【実施例】次に本発明について図面を参照して説明す
る。図１は本発明に対して参考となる第１の参考例を説
明するための断面図，図２は本参考例に係わる半導体装
置の製造方法を説明するための工程順の断面図，図３は
本参考例の適用例を説明するための断面図である。
【００１０】まず、本参考例による半導体装置は、図１
に示すように、Ｐ型のシリコン基板１０１表面には従来
のＬＯＣＯＳと同様のチャネルストッパー領域１０４お
よび第１の素子分離絶縁膜１０５からなる第１の素子間
絶縁膜分離領域を有し、シリコン基板１０１並びに第１
の素子分離絶縁膜１０５上に設けられた単結晶シリコン
薄膜１０６を有し、第１の素子分離絶縁膜１０５の中央
近傍上の単結晶シリコン薄膜１０６が除去されてその部
分に第２の素子分離絶縁膜１０９が埋め込まれて形成さ
れた第２の素子間絶縁分離領域を有している。第１の素
子分離絶縁膜１０５の幅は０．６μｍ程度、膜厚は１０
０ｎｍ〜２５０ｎｍである。単結晶シリコン薄膜１０６
の膜厚は１０ｎｍ〜５０ｎｍである。第２の素子分離絶
縁膜１０９の幅は０．１μｍ〜０．５μｍとすることが
可能である。
【００１１】次に、図２を参照して、図１に示した本参
考例の半導体装置の製造工程を説明する。
【００１２】まず、図２（ａ）に示すように、Ｐ型のシ
リコン基板１０１表面に薄いシリコン酸化膜１０２，シ
リコン窒化膜１０３を積層して形成した後、公知のリソ
グラフィ技術，エッチング技術を用いて、この積層絶縁
膜を選択的に除去する。続いて、ドーズ量が１０13〜１
０14ａｔｏｍｓ／ｃｍ2 の硼素のイオン注入により、チ
ャネルスタッパー領域１０４を形成し、シリコン基板１
０１の表面を選択酸化して膜厚が約２００ｎｍのフィー
ルド酸化膜からなる第１の素子分離絶縁膜１０５を形成
する。
【００１３】次に、図２（ｂ）に示すように、シリコン
窒化膜１０３，シリコン酸化膜１０２を順次除去し、チ
ャネルストッパー領域１０４，第１の素子分離絶縁膜１
０５以外のシリコン基板１０１表面を清浄化して露出さ
せる。続いて、膜厚が１０ｎｍ〜５０ｎｍの単結晶シリ
コン薄膜１０６を形成する。ここで、単結晶シリコン薄
膜１０６の形成は、次のようにして行なう。即ち、初め
基板温度４５０℃〜５５０℃にしてモノシランガス，あ
るいはジシランガスの熱分解でシリコン基板１０１表面
に無定形シリコン薄膜層を形成した後、６００℃の窒素
雰囲気で熱処理を行ない、この無定形シリコン薄膜層を
単結晶化する。この場合、清浄化されたシリコン基板１
０１表面が成長核となり、無定形シリコン薄膜層は良質
の単結晶シリコン薄膜１０６となる。
【００１４】次に、図２（ｃ）に示すように、マスク絶
縁膜１０７を形成し、これを用いて第１の素子分離絶縁
膜１０５の中央部近傍上の単結晶シリコン薄膜１０６を
エッチングする。このときのエッチングする領域の幅は
０．２μｍ〜０．３μｍとする。引き続いて、酸素雰囲
気中で熱処理を行ない、露出した単結晶シリコン薄膜１
０６の側壁にスペーサ酸化膜１０８を形成する。ここ
で、マスク絶縁膜１０７は、膜厚５ｎｍ〜１０ｎｍのシ
リコン窒化膜，あるいはシリコン窒化膜と膜厚２ｎｍ程
度のシリコン酸化膜の２層構造の絶縁膜により構成され
る。また、エッチングする位置を第１の素子分離絶縁膜
１０５の中央部近傍上とするのは、以下の理由による。
第１の素子分離絶縁膜１０５の両端から成長してきた単
結晶シリコン薄膜がこの部分で出合い、そのためこの部
分では結晶欠陥が発生しやすく，結晶粒界が残留し易い
ため、少なくともこの部分の単結晶シリコン薄膜１０６
を除去することが好ましい。
【００１５】次に、図２（ｄ）に示すように、単結晶シ
リコン薄膜１０６を除去した部分にＳＯＧ膜を塗布し，
１０００℃程度の酸素雰囲気での熱処理を行ない、第２
の素子分離絶縁膜１０９を形成する。なお、ＳＯＧ膜を
用いずに、ＣＶＤシリコン酸化膜の堆積，エッチバック
による方法でもよい。この後、マスク絶縁膜１０７を除
去することにより、図１に示した構造を得る。
【００１６】図３は、ＭＯＳトランジスタからなる半導
体装置に本参考例を適用した場合の本参考例の効果を説
明するための断面図である。図１に示した構造を形成
し、ゲート酸化膜，ゲート電極１１０，ソース・ドレイ
ン領域１１１ａ，１１１ｂ，層間絶縁膜１１２を形成す
る。ソース・ドレイン領域１１１ａ，１１１ｂに達する
コンタクト孔を設けた後、電極配線１１３を形成し、カ
バー膜１１５を形成する。この場合、ソース・ドレイン
領域１１１ａ，１１１ｂは従来と異なり、単結晶シリコ
ン薄膜１０６内に形成される。
【００１７】このため、第１のＭＯＳトランジスタのソ
ース・ドレイン領域１１１ａとこれに隣接する第２のＭ
ＯＳトランジスタのソース・ドレイン領域１１１ｂと
は、第１の素子分離絶縁膜１０５，および第２の素子分
離絶縁膜１０９により素子分離されることになる。この
ため、図９に示した従来の半導体装置のように、隣接す
るソース・ドレイン領域４１１ａ，４１１ｂ間の耐圧
が、フィールド酸化膜４０５下のシリコン基板４０１を
介して広がる空乏層により規定されるということは無く
なる。このため、本参考例ではソース・ドレイン領域１
１１ａ，１１１ｂ間の距離は、第２の素子分離絶縁膜１
０９の幅で規定されることになり、０．２μｍ程度にす
ることも可能となる。更にまた、本参考例ではソース・
ドレイン領域１１１ａ等の接合容量が大幅に低減でき
る。
【００１８】なお、単結晶シリコン薄膜１０６の膜厚
は、５０ｎｍ以下が好ましい。このとき、ＭＯＳトラン
ジスタのチャネル性リークが大幅に低減するためであ
る。
【００１９】図４は本発明に対して参考となる第２の参
考例を説明するための断面図である。本参考例は、変形
ＬＯＣＯＳ構造である以外、基本的には図１に示した第
１の参考例の構造と同じである。
【００２０】本参考例の構造は、以下のように形成され
る。Ｐ型のシリコン基板２０１表面に選択酸化によるＬ
ＯＣＯＳ構造のフィールド酸化膜を形成した後、これを
除去してチャネルストッパー領域２０４を形成し、再度
選択酸化を行って変形ＬＯＣＯＳ構造のフィールド酸化
膜による第１の素子分離絶縁膜２０５を形成する。別の
形成方法としては、異方性ウエットエッチングによりシ
リコン基板２０１表面に選択的に逆台形の窪みを形成
し、チャネルストッパー領域２０４を形成し、選択酸化
を行って変形ＬＯＣＯＳ構造のフィールド酸化膜による
第１の素子分離絶縁膜２０５を形成する。次に、第１の
参考例と同様に、単結晶シリコン薄膜２０６，第２の素
子分離絶縁膜２０７を形成する。
【００２１】本参考例は、第１の参考例の有する効果を
している。更に、シリコン基板２０１表面と第１の素子
分離絶縁膜２０５表面とは概略同一平面をなして平滑化
されていることから、単結晶シリコン薄膜２０６表面も
平滑化され、半導体素子を単結晶シリコン薄膜２０６に
形成し易くなるという利点がある。
【００２２】図５は本発明の実施例を説明するための断
面図，図６は本実施例の半導体装置に係わる製造方法を
説明するための工程順の断面図，図７は本実施例の効果
を説明するためのガードバンドの不純物濃度に対する重
金属のゲッタリング量の変化を示すグラフである。
【００２３】図５に示すように、本実施例の半導体装置
は、第１の参考例と同様にＰ型のシリコン基板３０１表
面にはチャネルストッパー領域３０４，第１の素子分離
絶縁膜３０５からなる第１の素子間絶縁膜分離領域を有
し、第１の参考例と同様に単結晶シリコン薄膜３０６，
第２の素子分離絶縁膜３０９からなる第２の素子間絶縁
分離領域を有し、第１の参考例と異なる第１の素子分離
絶縁膜３０５直下でかつ第１の素子分離絶縁膜３０５端
部の内側にチャネルストッパー領域３０４を貫通して高
濃度の硼素，もしくは酸素を不純物として含んだガード
バンド領域３１５を有している。第１の素子分離絶縁膜
３０５の膜厚は５０ｎｍ〜２００ｎｍ，幅は０．４μｍ
〜０．５μｍ程度である。ガードバンド領域３１５の硼
素，もしくは酸素の不純物濃度は１×１０18ａｔｏｍｓ
／ｃｍ3 〜５×１０18ａｔｏｍｓ／ｃｍ3 が好ましく、
深さは０．５μｍ〜１．０μｍである。
【００２４】次に、図６を参照して本実施例に係わる半
導体装置の製造方法を説明する。まず、図６（ａ）に示
すように、第１の参考例と同様の方法により単結晶シリ
コン薄膜３０６，マスク絶縁膜３０７までを形成する。
ただし、第１の素子分離絶縁膜３０５の膜厚のみは第１
の参考例より薄く形成しておく。続いて、レジストマス
ク３１６を形成し、第１の素子分離絶縁膜３０５中央部
近傍上のマスク絶縁膜３０７，単結晶シリコン薄膜３０
６を順次エッチング除去する。引き続いて、例えば硼素
のイオン注入を注入エネルギー１００〜１５０ｋｅＶ，
ドーズ量１〜５×１０14ａｔｏｍｓ／ｃｍ2 の条件で行
ない、ガードバンド領域３１５を形成する。
【００２５】次に、図６（ｂ）に示すように、レジスト
マスク３１６を除去した後、単結晶シリコン薄膜３０６
の露出した側壁を熱酸化してスペース酸化膜３０８を形
成する。次に、図６（ｃ）に示すように、第２の素子分
離絶縁膜３０９を埋め込み、第２の素子間絶縁分離領域
を形成する。最後に、マスク絶縁膜３０７を除去し、図
５に示した半導体装置の形成が終了する。
【００２６】本実施例は第１の参考例の有する効果を有
している。更に本実施例は、ガードバンド領域３１５を
有することにより、次に２つの効果を有している。
【００２７】第１に、高濃度の硼素，もしくは酸素のイ
オン注入によりガードバンド領域３１５を形成しても結
晶欠陥が入りにくい。このため、第１の素子分離絶縁膜
３０５の膜厚を第１の参考例より薄くすることが可能と
なり、より微細化ができるようになる。なお、不純物濃
度の上限は５×１０18ａｔｏｍｓ／ｃｍ3 である。これ
以上の濃度であると転位が発生し易くなる。また、通常
の第１の素子分離絶縁膜（フィールド酸化膜）の膜厚は
６００ｎｍ程度であり、このときのチャネルストッパー
領域の不純物濃度は１０17ａｔｏｍｓ／ｃｍ3 程度であ
る。
【００２８】第２に、このガードバンド領域３１５を、
汚染された重金属のゲッタリング領域とすることが可能
となる。ガードバンド領域を硼素により形成し，重金属
として銅を例にした場合のゲッタリング効果を図７に示
す。同図から明らかなように、硼素の濃度が１×１０18
ａｔｏｍｓ／ｃｍ3 以上の場合にゲッタリング効果が顕
著になる。鉄等の他の重金属についても同様の効果が得
られ、硼素の代りに酸素によりガードバンド領域を形成
しても同様の効果が得られる。これにより、素子形成領
域の重金属を吸収し、半導体素子の接合耐圧，接合リー
ク，ホールド特性等の特性向上が実現する。
【００２９】以上の実施例では、Ｐ型のシリコン基板の
場合について述べたが、Ｎ型のシリコン基板についても
同様になることに言及しておく。但し、この場合には硼
素の代りに隣，あるいは砒素を用いることが必要であ
る。
【００３０】
【発明の効果】以上説明したように本発明は、半導体装
置の素子間の絶縁分離を２層構造による絶縁分離の方
法，即ち半導体基板表面の選択酸化により形成した第１
の素子分離絶縁膜とこの第１の素子分離絶縁膜を被覆す
る半導体薄膜上に形成した第２の素子分離絶縁膜とから
なる２層構造の素子分離絶縁膜で形成することにより、
素子間絶縁分離領域の面積を縮小させることが可能とな
り、より高集積化した半導体装置の実現を容易にする。
更に本発明は、結晶欠陥の導入が低減された微細な素子
間絶縁分離領域を得ることができる。
【図面の簡単な説明】
【図１】本発明に対して参考となる第１の参考例を説明
するための断面図である。
【図２】上記の第１の参考例に係わる半導体装置の製造
方法を説明するための断面図である。
【図３】上記の第１の参考例の適用例を説明するための
断面図である。
【図４】本発明に対して参考となる第２の参考例を説明
するための断面図である。
【図５】本発明の実施例を説明するための断面図であ
る。
【図６】本発明の実施例に係わる半導体装置の製造方法
を説明するための断面図である。
【図７】本発明の実施例の効果を説明するためのグラフ
である。
【図８】従来の半導体装置を説明するための断面図であ
る。
【図９】従来の半導体装置を説明するための断面図であ
る。
【符号の説明】
１０１，２０１，３０１，４０１ シリコン基板 １０２ シリコン酸化膜 １０３ シリコン窒化膜 １０４，２０４，３０４，４０４ チャネルストッパ
ー領域 １０５，２０５，３０５ 第１の素子分離絶縁膜 １０６，２０６，３０６ 単結晶シリコン薄膜 １０７，３０７ マスク絶縁膜 １０８，３０８ スペーサ酸化膜 １０９，２０９，３０９ 第２の素子分離絶縁膜 １１０，４１０ ゲート電極 １１１ａ，１１１ｂ，４１１ａ，４１１ｂ ソース・
ドレイン領域 １１２，４１２ 層間絶縁膜 １１３，４１３ 電極配線 １１４，４１４ カバー膜 ３１５ ガードバンド領域 ３１６ レジストマスク ４０４ フィールド酸化膜

Claims (2)

    (57)【特許請求の範囲】
  1. 【請求項１】 半導体装置における素子の素子間絶縁分
    離領域の構造において、半導体基板表面に選択的に形成
    された第１の絶縁薄膜からなる第１の素子間絶縁分離領
    域と、前記半導体基板表面、および前記第１の素子間絶
    縁分離領域表面を被覆して設けられた半導体単結晶薄膜
    層における前記第１の絶縁薄膜上に、選択的に形成され
    た第２の絶縁薄膜からなる第２の素子間絶縁分離領域
    と、からなる２層構造の素子間絶縁分離領域を有し、前
    記第１の素子間絶縁分離領域と接して、前記第１の素子
    間絶縁分離領域の直下の前記半導体基板内に１×１０ 18
    ａｔｏｍｓ／ｃｍ 3 以上，５×１０ 18 ａｔｏｍｓ／ｃｍ
    3 以下の濃度の酸素元素を含む領域を有することを特徴
    とする半導体装置。
  2. 【請求項２】 半導体装置における素子の素子間絶縁分
    離領域の構造において、半導体基板表面に選択的に形成
    された第１の絶縁薄膜からなる第１の素子間絶縁分離領
    域と、前記半導体基板表面、および前記第１の素子間絶
    縁分離領域表面を被覆して設けられた半導体単結晶薄膜
    層における前記第１の絶縁薄膜上に、選択的に形成され
    た第２の絶縁薄膜からなる第２の素子間絶縁分離領域
    と、からなる２層構造の素子間絶縁分離領域を有し、前
    記第１の素子間絶縁分離領域と接して、前記第１の素子
    間絶縁分離領域の直下の前記半導体基板内に１×１０18
    ａｔｏｍｓ／ｃｍ3 以上，５×１０18ａｔｏｍｓ／ｃｍ
    3 以下の濃度の硼素元素を含む領域を有することを特徴
    とする半導体装置。
JP03112025A 1991-05-17 1991-05-17 半導体装置 Expired - Fee Related JP3134344B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP03112025A JP3134344B2 (ja) 1991-05-17 1991-05-17 半導体装置
US08/203,758 US5436495A (en) 1991-05-17 1994-03-01 Device isolation area structure in semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP03112025A JP3134344B2 (ja) 1991-05-17 1991-05-17 半導体装置

Publications (2)

Publication Number Publication Date
JPH04340745A JPH04340745A (ja) 1992-11-27
JP3134344B2 true JP3134344B2 (ja) 2001-02-13

Family

ID=14576116

Family Applications (1)

Application Number Title Priority Date Filing Date
JP03112025A Expired - Fee Related JP3134344B2 (ja) 1991-05-17 1991-05-17 半導体装置

Country Status (2)

Country Link
US (1) US5436495A (ja)
JP (1) JP3134344B2 (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3290827B2 (ja) * 1994-09-01 2002-06-10 東芝マイクロエレクトロニクス株式会社 半導体装置とその製造方法
JPH1140797A (ja) * 1997-05-19 1999-02-12 Matsushita Electron Corp 半導体装置及びその製造方法
US6144086A (en) * 1999-04-30 2000-11-07 International Business Machines Corporation Structure for improved latch-up using dual depth STI with impurity implant
US6621096B2 (en) 2001-05-21 2003-09-16 Hewlett-Packard Develpoment Company, L.P. Device isolation process flow for ARS system

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4199384A (en) * 1979-01-29 1980-04-22 Rca Corporation Method of making a planar semiconductor on insulating substrate device utilizing the deposition of a dual dielectric layer between device islands
US4570325A (en) * 1983-12-16 1986-02-18 Kabushiki Kaisha Toshiba Manufacturing a field oxide region for a semiconductor device
US4720756A (en) * 1984-11-07 1988-01-19 Basf Aktiengesellschaft Apparatus for the positioning of objects having a low mass and a method of assembly thereof
JPS61226942A (ja) * 1985-04-01 1986-10-08 Matsushita Electronics Corp 半導体集積回路の素子間分離方法
IT1200725B (it) * 1985-08-28 1989-01-27 Sgs Microelettronica Spa Struttura di isolamento in dispositivi mos e procedimento di preparazione della stessa
US5017980A (en) * 1988-07-15 1991-05-21 Texas Instruments Incorporated Electrically-erasable, electrically-programmable read-only memory cell
JPH01217421A (ja) * 1988-02-26 1989-08-31 Seikosha Co Ltd 非晶質シリコン薄膜トランジスタアレイ基板およびその製造方法
JPH01217423A (ja) * 1988-02-26 1989-08-31 Seikosha Co Ltd 非晶質シリコン薄膜トランジスタアレイ基板
US5241211A (en) * 1989-12-20 1993-08-31 Nec Corporation Semiconductor device

Also Published As

Publication number Publication date
US5436495A (en) 1995-07-25
JPH04340745A (ja) 1992-11-27

Similar Documents

Publication Publication Date Title
JP2994239B2 (ja) Ｓｏｉトレンチ構造およびその製造方法
US7087475B2 (en) Semiconductor device having a plurality of gate electrodes and manufacturing method thereof
JPH0513566A (ja) 半導体装置の製造方法
JPS6249750B2 (ja)
KR910001873B1 (ko) 반도체장치 및 그 제조방법
JP3205306B2 (ja) 半導体装置およびその製造方法
JP3134344B2 (ja) 半導体装置
US5122473A (en) Process for forming a field isolation structure and gate structures in integrated misfet devices
JPH0837296A (ja) 半導体装置の製造方法
JP2005340782A (ja) 半導体装置およびその製造方法
JPH07153952A (ja) 半導体装置及びその製造方法
JPH07254700A (ja) Ｍｉｓ型トランジスタおよびその製造方法
JPH08153877A (ja) 特に短縮チャネル長を有する絶縁ゲート電界効果トランジスタの製造方法、及び相当するトランジスタ
JPH07130834A (ja) 半導体装置およびその製造方法
JP3070501B2 (ja) 半導体装置
JPS60198841A (ja) 半導体装置の素子分離方法
JP3855638B2 (ja) 半導体装置の製造方法
JPH0794721A (ja) 半導体装置及びその製造方法
JP3321613B2 (ja) シリコン基板中への浅溝・深溝形成方法
JP3376208B2 (ja) 半導体装置およびその製造方法
JP3285855B2 (ja) 半導体装置およびその製造方法
JPH05129335A (ja) 縦型トランジスタの製造方法
JP3910301B2 (ja) 半導体装置及びその製造方法
KR940010920B1 (ko) Soi 구조의 반도체 장치 제조 방법
JPS59186343A (ja) 半導体装置の製法

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20001031

LAPS Cancellation because of no payment of annual fees