JP3132583B2 - 位相検出回路 - Google Patents
位相検出回路Info
- Publication number
- JP3132583B2 JP3132583B2 JP03235268A JP23526891A JP3132583B2 JP 3132583 B2 JP3132583 B2 JP 3132583B2 JP 03235268 A JP03235268 A JP 03235268A JP 23526891 A JP23526891 A JP 23526891A JP 3132583 B2 JP3132583 B2 JP 3132583B2
- Authority
- JP
- Japan
- Prior art keywords
- phase
- frequency
- signal
- circuit
- waveform
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Description
【０００１】
【産業上の利用分野】本発明は位相検出回路に関する。
【０００２】
【従来の技術】従来の位相検出回路においては、位相同
期方式等の手段により位相検出を行う方法が一般的に用
いられている。この位相同期方式においては、電圧制御
発振回路から出力される発振信号または当該発振信号の
分周信号と、被位相検出信号を位相比較回路において位
相比較し、両者の位相の遅れ、進みを判定して電圧出力
として位相差信号を出力し、この位相差信号により前記
電圧制御発振回路の周波数を制御することにより形成さ
れる位相同期ループを介して、前記被位相検出信号に対
する位相検波が行われる。この位相同期方式において
は、これを半導体集積化するものとしても、前記位相比
較回路における電圧変換部分および電圧制御発振回路等
の回路は、ディスクリートの回路素子を用いて構成せざ
るを得ないのが現状である。従って、上記の位相同期ル
ープにおける位相検出の精度は、これらのディスクリー
トの回路素子の如何に依存している。
期方式等の手段により位相検出を行う方法が一般的に用
いられている。この位相同期方式においては、電圧制御
発振回路から出力される発振信号または当該発振信号の
分周信号と、被位相検出信号を位相比較回路において位
相比較し、両者の位相の遅れ、進みを判定して電圧出力
として位相差信号を出力し、この位相差信号により前記
電圧制御発振回路の周波数を制御することにより形成さ
れる位相同期ループを介して、前記被位相検出信号に対
する位相検波が行われる。この位相同期方式において
は、これを半導体集積化するものとしても、前記位相比
較回路における電圧変換部分および電圧制御発振回路等
の回路は、ディスクリートの回路素子を用いて構成せざ
るを得ないのが現状である。従って、上記の位相同期ル
ープにおける位相検出の精度は、これらのディスクリー
トの回路素子の如何に依存している。
【０００３】
【発明が解決しようとする課題】上述した従来の位相検
出回路においては、位相検出精度が使用されるディスク
リートの回路素子に依存せざるを得ないという欠点があ
る。
出回路においては、位相検出精度が使用されるディスク
リートの回路素子に依存せざるを得ないという欠点があ
る。
【０００４】
【課題を解決するための手段】本発明の位相検出回路
は、所定の搬送波を位相変調して形成される被位相検出
信号を波形整形し、波形整形された被位相検出信号を出
力する手段と、前記波形整形された被位相検出信号を入
力して、前記搬送波の周波数の整数倍の周波数のサンプ
リングクロックを介して、前記波形整形された被位相検
出信号の立上りエッジに対応する時刻Ｔにおいて変化す
るエッジを検出することによりエッジパルスを生成して
出力する手段と、前記サンプリングクロックの周波数を
分周して、それぞれ立上りの位相を異にし、且つ前記搬
送波の周波数と同一周波数の複数のパルス信号列を生成
する手段と、前記複数のパルス信号列の内より、前記時
刻Ｔの前後において最も時刻Ｔに近接した時刻に立上る
パルス信号を位相検出信号として選出する手段と、を備
えて構成される。
は、所定の搬送波を位相変調して形成される被位相検出
信号を波形整形し、波形整形された被位相検出信号を出
力する手段と、前記波形整形された被位相検出信号を入
力して、前記搬送波の周波数の整数倍の周波数のサンプ
リングクロックを介して、前記波形整形された被位相検
出信号の立上りエッジに対応する時刻Ｔにおいて変化す
るエッジを検出することによりエッジパルスを生成して
出力する手段と、前記サンプリングクロックの周波数を
分周して、それぞれ立上りの位相を異にし、且つ前記搬
送波の周波数と同一周波数の複数のパルス信号列を生成
する手段と、前記複数のパルス信号列の内より、前記時
刻Ｔの前後において最も時刻Ｔに近接した時刻に立上る
パルス信号を位相検出信号として選出する手段と、を備
えて構成される。
【０００５】
【実施例】次に、本発明について図面を参照して説明す
る。
る。
【０００６】図１は本発明の一実施例を示すブロック図
である。図１に示されるように、本実施例は、波形整形
回路１と、分周カウンタ２と、変化エッジ検出回路３
と、位相選択回路４と、位相比較回路５とを備えて構成
される。また、図２（ａ）、（ｂ）、（ｃ）、（ｄ）、
（ｅ）、（ｆ）、（ｇ）、（ｈ）、（ｉ）、（ｊ）、
（ｋ）および（ｌ）は、位相検出信号および内部信号の
タイミング図を示す。
である。図１に示されるように、本実施例は、波形整形
回路１と、分周カウンタ２と、変化エッジ検出回路３
と、位相選択回路４と、位相比較回路５とを備えて構成
される。また、図２（ａ）、（ｂ）、（ｃ）、（ｄ）、
（ｅ）、（ｆ）、（ｇ）、（ｈ）、（ｉ）、（ｊ）、
（ｋ）および（ｌ）は、位相検出信号および内部信号の
タイミング図を示す。
【０００７】図１において、所定の搬送波信号を位相変
調して形成される被位相検出信号１０１（図２（ａ）参
照）は波形整形回路１により波形整形され、整形後の被
位相検出信号１０３（図２（ｃ）参照）は変化エッジ検
出回路３に入力される。また他方、前記搬送波信号の周
波数の整数倍の周波数であり、且つ十分に高い周波数の
サンプリングクロック１０２（図２（ｂ）参照）は分周
カウンタ２と変化エッジ検出回路３に入力される。変化
エッジ検出回路３においては、サンプリングクロック１
０２を介して、整形後の被検出信号１０３の立上り位相
に対応するアップエッジパルス１０４（図２（ｄ）参
照）が生成され、位相比較回路５に入力される。また、
分周カウンタ２においては、サンプリングクロック１０
２は分周されて前記搬送波信号と同一周波数に低減さ
れ、順次サンプリングクロック１０２の１周期分の時間
遅れの関係にあるパルス信号群１０５〜１１０（図２
（ｅ）〜（ｊ）参照）として出力されて、位相選択回路
４および位相比較回路５に入力される。位相比較回路５
においては、変化エッジ検出回路３より入力される前述
のアップエッジパルス１０４と、これらのパルス信号群
１０５〜１１０との位相比較が行われる。
調して形成される被位相検出信号１０１（図２（ａ）参
照）は波形整形回路１により波形整形され、整形後の被
位相検出信号１０３（図２（ｃ）参照）は変化エッジ検
出回路３に入力される。また他方、前記搬送波信号の周
波数の整数倍の周波数であり、且つ十分に高い周波数の
サンプリングクロック１０２（図２（ｂ）参照）は分周
カウンタ２と変化エッジ検出回路３に入力される。変化
エッジ検出回路３においては、サンプリングクロック１
０２を介して、整形後の被検出信号１０３の立上り位相
に対応するアップエッジパルス１０４（図２（ｄ）参
照）が生成され、位相比較回路５に入力される。また、
分周カウンタ２においては、サンプリングクロック１０
２は分周されて前記搬送波信号と同一周波数に低減さ
れ、順次サンプリングクロック１０２の１周期分の時間
遅れの関係にあるパルス信号群１０５〜１１０（図２
（ｅ）〜（ｊ）参照）として出力されて、位相選択回路
４および位相比較回路５に入力される。位相比較回路５
においては、変化エッジ検出回路３より入力される前述
のアップエッジパルス１０４と、これらのパルス信号群
１０５〜１１０との位相比較が行われる。
【０００８】位相比較回路５においては、上記のアップ
エッジパルス１０４の立上りに対して、パルス信号１０
５〜１１０の内の立上りが同位相か、または最も同位相
の状態に近接しているパルス信号に対応する位相比較結
果データが、位相比較結果データ１１１として出力され
る。今、パルス信号１０５、１０６、１０７、１０８、
１０９および１１０の立上りが同位相となる場合の位相
比較結果データを、それぞれＡ、Ｂ、Ｃ、Ｄ、Ｅおよび
Ｆとした場合、図２（ｄ）〜（ｋ）より明らかなよう
に、パルス信号１０６に対応するＢが位相比較結果デー
タ１１１（図２（ｋ）参照）として出力されることが分
る。この位相比較結果データ１１１は位相選択回路４に
入力され、この位相比較結果データ１１１を介して、分
周カウンタ２より入力されるパルス信号群１０５〜１１
０の内から、上記のパルス信号１０６が選択されて位相
検出信号１１２（図２（ｌ）参照）として出力される。
エッジパルス１０４の立上りに対して、パルス信号１０
５〜１１０の内の立上りが同位相か、または最も同位相
の状態に近接しているパルス信号に対応する位相比較結
果データが、位相比較結果データ１１１として出力され
る。今、パルス信号１０５、１０６、１０７、１０８、
１０９および１１０の立上りが同位相となる場合の位相
比較結果データを、それぞれＡ、Ｂ、Ｃ、Ｄ、Ｅおよび
Ｆとした場合、図２（ｄ）〜（ｋ）より明らかなよう
に、パルス信号１０６に対応するＢが位相比較結果デー
タ１１１（図２（ｋ）参照）として出力されることが分
る。この位相比較結果データ１１１は位相選択回路４に
入力され、この位相比較結果データ１１１を介して、分
周カウンタ２より入力されるパルス信号群１０５〜１１
０の内から、上記のパルス信号１０６が選択されて位相
検出信号１１２（図２（ｌ）参照）として出力される。
【０００９】
【発明の効果】以上説明したように、本発明は、サンプ
リングクロックの周波数を高くすることにより、位相検
出精度を高めることが可能であり、回路要素としてディ
スクリートな回路要素を一切排除し、全てを論理素子に
より構成することができるために半導体集積化が可能と
なり、位相検出回路の低消費電力化ならびに省スペース
化を実現することができるという効果がある。
リングクロックの周波数を高くすることにより、位相検
出精度を高めることが可能であり、回路要素としてディ
スクリートな回路要素を一切排除し、全てを論理素子に
より構成することができるために半導体集積化が可能と
なり、位相検出回路の低消費電力化ならびに省スペース
化を実現することができるという効果がある。
【図１】本発明の一実施例を示すブロック図である。
【図２】本実施例における各信号のタイミング図であ
る。
る。
１ 波形整形回路 ２ 分周カウンタ ３ 変化エッジ検出回路 ４ 位相選択出力回路 ５ 位相比較回路
Claims (1)
- 【請求項１】 所定の搬送波を位相変調して形成される
被位相検出信号を波形整形し、波形整形された被位相検
出信号を出力する手段と、 前記波形整形された被位相検出信号を入力して、前記搬
送波の周波数の整数倍の周波数のサンプリングクロック
を介して、前記波形整形された被位相検出信号の立上り
エッジに対応する時刻Ｔにおいて変化するエッジを検出
することによりエッジパルスを生成して出力する手段
と、 前記サンプリングクロックの周波数を分周して、それぞ
れ立上りの位相を異にし、且つ前記搬送波の周波数と同
一周波数の複数のパルス信号列を生成する手段と、 前記複数のパルス信号列の内より、前記時刻Ｔの前後に
おいて最も時刻Ｔに近接した時刻に立上るパルス信号を
位相検出信号として選出する手段と、を備えることを特
徴とする位相検出回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP03235268A JP3132583B2 (ja) | 1991-09-17 | 1991-09-17 | 位相検出回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP03235268A JP3132583B2 (ja) | 1991-09-17 | 1991-09-17 | 位相検出回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0575405A JPH0575405A (ja) | 1993-03-26 |
| JP3132583B2 true JP3132583B2 (ja) | 2001-02-05 |
Family
ID=16983580
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP03235268A Expired - Fee Related JP3132583B2 (ja) | 1991-09-17 | 1991-09-17 | 位相検出回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3132583B2 (ja) |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02250429A (ja) * | 1989-03-23 | 1990-10-08 | Matsushita Electric Ind Co Ltd | 位相同期式発振装置 |
-
1991
- 1991-09-17 JP JP03235268A patent/JP3132583B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0575405A (ja) | 1993-03-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5268656A (en) | Programmable clock skew adjustment circuit | |
| US5619170A (en) | PLL timing generator with voltage controlled oscillator | |
| JP2006020109A (ja) | パルス幅変調回路 | |
| US7295139B2 (en) | Triggered data generator | |
| EP0810736B1 (en) | PLL frequency synthesizer | |
| JP2846428B2 (ja) | 論理比較回路 | |
| KR19980019638A (ko) | 데이터 분리 회로 | |
| JP3132583B2 (ja) | 位相検出回路 | |
| JPH09139731A (ja) | 伝送装置 | |
| JP2737607B2 (ja) | クロック切替回路 | |
| JPH1013395A (ja) | 位相同期回路 | |
| JP2533371Y2 (ja) | 多相クロック発生回路 | |
| JPH0879029A (ja) | ４相クロツクパルス発生回路 | |
| JP2754005B2 (ja) | 多相パルス発生回路 | |
| JP3147129B2 (ja) | タイミング発生装置 | |
| JPS6324665Y2 (ja) | ||
| JPS62110320A (ja) | デジタルｐｌｌ回路 | |
| JP2669689B2 (ja) | 高速フレーム同期回路 | |
| JPH0591096A (ja) | クロツク再生回路 | |
| JPH0820462B2 (ja) | 方向検出装置 | |
| JPH03255743A (ja) | ビット同期回路 | |
| JPH01174977A (ja) | 動作検出装置 | |
| JPH088892A (ja) | 位相制御回路 | |
| JPH0641967B2 (ja) | 論理波形生成装置 | |
| JPH0820461B2 (ja) | 動作検出装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |