JP3132422B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JP3132422B2 JP3132422B2 JP09151110A JP15111097A JP3132422B2 JP 3132422 B2 JP3132422 B2 JP 3132422B2 JP 09151110 A JP09151110 A JP 09151110A JP 15111097 A JP15111097 A JP 15111097A JP 3132422 B2 JP3132422 B2 JP 3132422B2
- Authority
- JP
- Japan
- Prior art keywords
- region
- gate electrode
- forming
- film
- contact hole
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004065 semiconductor Substances 0.000 title claims description 21
- 238000004519 manufacturing process Methods 0.000 title claims description 11
- 238000000034 method Methods 0.000 title claims description 7
- 239000010410 layer Substances 0.000 claims description 29
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 26
- 229920005591 polysilicon Polymers 0.000 claims description 26
- 239000011229 interlayer Substances 0.000 claims description 13
- 238000000059 patterning Methods 0.000 claims description 11
- 230000002093 peripheral effect Effects 0.000 claims description 10
- 239000012535 impurity Substances 0.000 claims description 9
- 239000007789 gas Substances 0.000 claims description 8
- 238000000151 deposition Methods 0.000 claims description 7
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 6
- 238000002955 isolation Methods 0.000 claims description 6
- 229910052710 silicon Inorganic materials 0.000 claims description 6
- 239000010703 silicon Substances 0.000 claims description 6
- 238000005229 chemical vapour deposition Methods 0.000 claims description 4
- 239000000758 substrate Substances 0.000 claims description 4
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 2
- 229910052760 oxygen Inorganic materials 0.000 claims description 2
- 239000001301 oxygen Substances 0.000 claims description 2
- 229910052698 phosphorus Inorganic materials 0.000 description 6
- 239000011574 phosphorus Substances 0.000 description 6
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 5
- 230000015572 biosynthetic process Effects 0.000 description 4
- 238000005468 ion implantation Methods 0.000 description 4
- 238000010438 heat treatment Methods 0.000 description 3
- 238000000137 annealing Methods 0.000 description 2
- 238000009792 diffusion process Methods 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 229910021417 amorphous silicon Inorganic materials 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000001771 impaired effect Effects 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- 125000004430 oxygen atom Chemical group O* 0.000 description 1
- 238000005192 partition Methods 0.000 description 1
- -1 phosphorus ions Chemical class 0.000 description 1
- LIVNPJMFVYWSIS-UHFFFAOYSA-N silicon monoxide Chemical compound [Si-]#[O+] LIVNPJMFVYWSIS-UHFFFAOYSA-N 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 238000000638 solvent extraction Methods 0.000 description 1
- WQJQOUPTWCFRMM-UHFFFAOYSA-N tungsten disilicide Chemical compound [Si]#[W]#[Si] WQJQOUPTWCFRMM-UHFFFAOYSA-N 0.000 description 1
- 229910021342 tungsten silicide Inorganic materials 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B10/00—Static random access memory [SRAM] devices
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B10/00—Static random access memory [SRAM] devices
- H10B10/15—Static random access memory [SRAM] devices comprising a resistor load element
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S257/00—Active solid-state devices, e.g. transistors, solid-state diodes
- Y10S257/903—FET configuration adapted for use as static memory cell
- Y10S257/904—FET configuration adapted for use as static memory cell with passive components,, e.g. polysilicon resistors
Landscapes
- Semiconductor Memories (AREA)
- Semiconductor Integrated Circuits (AREA)
Description
【０００１】
【発明の属する技術分野】本発明は高抵抗素子を備えた
半導体装置とその製造方法に関する。
半導体装置とその製造方法に関する。
【０００２】
【従来の技術】高抵抗素子を備えた半導体装置の代表的
なものにＳＲＡＭ半導体装置がある。
なものにＳＲＡＭ半導体装置がある。
【０００３】ＳＲＡＭ半導体装置は、図３に示すよう
に、第１の絶縁ゲートトランジスタＴ１並びに第１の高
抵抗素子でなる第１の負荷抵抗Ｒ１を有する第１のイン
バータと、第２の絶縁ゲートトランジスタＴ２並びに第
２の高抵抗素子でなる第２の負荷抵抗Ｒ２を有する第２
のインバータとを有し、前述の第１のインバータの出力
信号及び第２のインバータの出力信号をそれぞれ第２の
絶縁ゲートトランジスタＴ２のゲート電極及び第１の絶
縁ゲートトランジスタＴ１のゲート電極に印加するフリ
ップフロップ回路を含むメモリセル（ＳＲＡＭセル）を
多数有している。
に、第１の絶縁ゲートトランジスタＴ１並びに第１の高
抵抗素子でなる第１の負荷抵抗Ｒ１を有する第１のイン
バータと、第２の絶縁ゲートトランジスタＴ２並びに第
２の高抵抗素子でなる第２の負荷抵抗Ｒ２を有する第２
のインバータとを有し、前述の第１のインバータの出力
信号及び第２のインバータの出力信号をそれぞれ第２の
絶縁ゲートトランジスタＴ２のゲート電極及び第１の絶
縁ゲートトランジスタＴ１のゲート電極に印加するフリ
ップフロップ回路を含むメモリセル（ＳＲＡＭセル）を
多数有している。
【０００４】負荷抵抗Ｒ１，Ｒ２としては、ＳＩＰＯＳ
（Ｓｅｍｉ ＩｎｓｕｌａｔｅｄＰｏｌｙ Ｓｉｌｉｃ
ｏｎ）膜を使用したＳＲＡＭが特開平３−１６５５５３
号公報に開示されている。
（Ｓｅｍｉ ＩｎｓｕｌａｔｅｄＰｏｌｙ Ｓｉｌｉｃ
ｏｎ）膜を使用したＳＲＡＭが特開平３−１６５５５３
号公報に開示されている。
【０００５】このようなＳＲＡＭ半導体装置についてそ
の製造工程に沿って説明する。
の製造工程に沿って説明する。
【０００６】図４（ａ）（２点鎖線で表示した直線Ａ，
Ｂ，Ｃ，Ｄで囲まれた部分がＳＲＡＭセルである。以下
同様。），（ｂ）に示すように、ｐ型シリコン半導体基
板１の表面部に素子分離領域（フィールド酸化膜２）を
形成して第１の活性領域３−１，第２の活性領域３−２
を区画する。次に、第１の活性領域，第２の活性領域３
−２の表面にゲート酸化膜４を形成する。
Ｂ，Ｃ，Ｄで囲まれた部分がＳＲＡＭセルである。以下
同様。），（ｂ）に示すように、ｐ型シリコン半導体基
板１の表面部に素子分離領域（フィールド酸化膜２）を
形成して第１の活性領域３−１，第２の活性領域３−２
を区画する。次に、第１の活性領域，第２の活性領域３
−２の表面にゲート酸化膜４を形成する。
【０００７】次に、図５（ａ），（ｂ）に示すように、
リンをドーピングしたポリシリコン膜５を形成しパター
ニングして第１の活性領域３−１を横断し第２の活性領
域３−２の周辺部上に及ぶ第１のゲート電極５（ｇ
１）、第２の活性領域３−２を横断し第１の活性領域３
−１の周辺部上に及ぶ第２のゲート電極５（ｇ２）、周
辺部を第２のゲート電極５（ｇ２）で選択的に被覆され
た前記第１の活性領域３−１を横断し第１のワード線Ｗ
ｉ１を兼ねる第３のゲート電極５（ｇ３）及び周辺部を
第１のゲート電極５（ｇ１）で選択的に被覆された第２
の活性領域３−２を横断し第２のワード線Ｗｉ２（Ｗｉ
１と同じ信号が印加される）を兼ねる第４のゲート電極
５（ｇ４）を形成する。
リンをドーピングしたポリシリコン膜５を形成しパター
ニングして第１の活性領域３−１を横断し第２の活性領
域３−２の周辺部上に及ぶ第１のゲート電極５（ｇ
１）、第２の活性領域３−２を横断し第１の活性領域３
−１の周辺部上に及ぶ第２のゲート電極５（ｇ２）、周
辺部を第２のゲート電極５（ｇ２）で選択的に被覆され
た前記第１の活性領域３−１を横断し第１のワード線Ｗ
ｉ１を兼ねる第３のゲート電極５（ｇ３）及び周辺部を
第１のゲート電極５（ｇ１）で選択的に被覆された第２
の活性領域３−２を横断し第２のワード線Ｗｉ２（Ｗｉ
１と同じ信号が印加される）を兼ねる第４のゲート電極
５（ｇ４）を形成する。
【０００８】第１のゲート電極５（ｇ１）ないし第４の
ゲート電極５（ｇ４）並びに素子分離領域２をマスクと
して第１の活性領域３−１及び第２の活性領域３−２に
不純物（リン）を導入して複数のｎ+ 型領域６−１，６
−２，６−１３，６−２４を形成することにより第１の
ゲート電極５（ｇ１）ないし第４のゲート電極５（ｇ
４）をそれぞれ備えた第１の絶縁ゲートトランジスタＴ
１ないし第４の絶縁ゲートトランジスタＴ４を形成す
る。
ゲート電極５（ｇ４）並びに素子分離領域２をマスクと
して第１の活性領域３−１及び第２の活性領域３−２に
不純物（リン）を導入して複数のｎ+ 型領域６−１，６
−２，６−１３，６−２４を形成することにより第１の
ゲート電極５（ｇ１）ないし第４のゲート電極５（ｇ
４）をそれぞれ備えた第１の絶縁ゲートトランジスタＴ
１ないし第４の絶縁ゲートトランジスタＴ４を形成す
る。
【０００９】次に図６（ａ），（ｂ）に示すように、第
１の層間絶縁膜７（酸化シリコン膜）を堆積し、第１の
ゲート電極５（ｇ１）と第３のゲート電極５（ｇ３）と
で挟まれていない方のｎ+ 型領域６−１である第１の絶
縁ゲートトランジスタＴ１のソース領域及び第２のゲー
ト電極５（ｇ２）と第４のゲート電極５（ｇ４）とで挟
まれていない方のｎ+ 型領域６−２である第２の絶縁ゲ
ートトランジスタＴ２のソース領域上にそれぞれ第１の
接地コンタクト孔Ｃ１−１及び第２の接地コンタクト孔
Ｃ１−２を形成する。次にタングステンシリサイド膜な
どの導電膜８を堆積しパターニングして接地配線層８
（ＧＮＤ）を形成する。次に、図７（ａ），（ｂ）に示
すように、第２の層間絶縁膜９を堆積し、第１のゲート
電極５（ｇ１）と第３のゲート電極５（ｇ３）とで挟ま
れたｎ+ 型領域６−１３である第１の絶縁ゲートトラン
ジスタＴ１のドレイン領域とそれに近接する第２のゲー
ト電極５（ｇ２）を露出する第１の共通コンタクト孔Ｃ
２−１及び第２のゲート電極５（ｇ２）と第４のゲート
電極５（ｇ４）とで挟まれたｎ+ 型領域６−２４である
第２の絶縁ゲートトランジスタＴ２のドレイン領域とそ
れに近接する第１のゲート電極５（ｇ１）を露出する第
２の共通コンタクト孔Ｃ２−２を形成する。
１の層間絶縁膜７（酸化シリコン膜）を堆積し、第１の
ゲート電極５（ｇ１）と第３のゲート電極５（ｇ３）と
で挟まれていない方のｎ+ 型領域６−１である第１の絶
縁ゲートトランジスタＴ１のソース領域及び第２のゲー
ト電極５（ｇ２）と第４のゲート電極５（ｇ４）とで挟
まれていない方のｎ+ 型領域６−２である第２の絶縁ゲ
ートトランジスタＴ２のソース領域上にそれぞれ第１の
接地コンタクト孔Ｃ１−１及び第２の接地コンタクト孔
Ｃ１−２を形成する。次にタングステンシリサイド膜な
どの導電膜８を堆積しパターニングして接地配線層８
（ＧＮＤ）を形成する。次に、図７（ａ），（ｂ）に示
すように、第２の層間絶縁膜９を堆積し、第１のゲート
電極５（ｇ１）と第３のゲート電極５（ｇ３）とで挟ま
れたｎ+ 型領域６−１３である第１の絶縁ゲートトラン
ジスタＴ１のドレイン領域とそれに近接する第２のゲー
ト電極５（ｇ２）を露出する第１の共通コンタクト孔Ｃ
２−１及び第２のゲート電極５（ｇ２）と第４のゲート
電極５（ｇ４）とで挟まれたｎ+ 型領域６−２４である
第２の絶縁ゲートトランジスタＴ２のドレイン領域とそ
れに近接する第１のゲート電極５（ｇ１）を露出する第
２の共通コンタクト孔Ｃ２−２を形成する。
【００１０】次に、高抵抗膜としてＳＩＰＯＳ膜１０を
形成する。前述の特開平３−１６５５５３号公報によれ
ば、ＳｉＨ4 とＮ2 Ｏの混合ガスと反応するＣＶＤ法に
よって、ポリシリコン膜中に酸素原子を混入してＳＩＰ
ＯＳ膜１０を形成するのである。
形成する。前述の特開平３−１６５５５３号公報によれ
ば、ＳｉＨ4 とＮ2 Ｏの混合ガスと反応するＣＶＤ法に
よって、ポリシリコン膜中に酸素原子を混入してＳＩＰ
ＯＳ膜１０を形成するのである。
【００１１】次に、パターニングしたのち、図示しない
レジスト膜をマスクにして５×１０15〜５×１０17ｃｍ
-2、例えば１×１０16ｃｍ-2程度のリンイオンをＳＩＰ
ＯＳ膜１０に注入し、前述したレジスト膜を除去し、１
０００〜１２００℃，３秒程度のランプ加熱による短時
間アニールを行なう。このようにして、高抵抗のＳＩＰ
ＯＳ膜１０（Ｒ１），１０（Ｒ２）の両端にそれぞれ連
結した低抵抗ＳＩＰＯＳ膜でなる共通コンタクト部１０
−１（Ｒ１），１０−１（Ｒ２）、電源配線部１０−２
（ＶＤｉ１），１０−２（ＶＤｉ２）（電源配線ＶＤｉ
１，ＶＤｉ２には同じ電圧が印加される）を有する負荷
抵抗Ｒ１，Ｒ２を得る。
レジスト膜をマスクにして５×１０15〜５×１０17ｃｍ
-2、例えば１×１０16ｃｍ-2程度のリンイオンをＳＩＰ
ＯＳ膜１０に注入し、前述したレジスト膜を除去し、１
０００〜１２００℃，３秒程度のランプ加熱による短時
間アニールを行なう。このようにして、高抵抗のＳＩＰ
ＯＳ膜１０（Ｒ１），１０（Ｒ２）の両端にそれぞれ連
結した低抵抗ＳＩＰＯＳ膜でなる共通コンタクト部１０
−１（Ｒ１），１０−１（Ｒ２）、電源配線部１０−２
（ＶＤｉ１），１０−２（ＶＤｉ２）（電源配線ＶＤｉ
１，ＶＤｉ２には同じ電圧が印加される）を有する負荷
抵抗Ｒ１，Ｒ２を得る。
【００１２】次に、図８，図９に示すように、層間絶縁
膜１１を堆積し、ｎ+ 型拡散層６−３，６−４にそれぞ
れ達するビットコンタクト孔Ｃ３−１，Ｃ３−２を形成
し、ビット線１２（Ｄｉ），１２（ＮＤｉ）を形成す
る。
膜１１を堆積し、ｎ+ 型拡散層６−３，６−４にそれぞ
れ達するビットコンタクト孔Ｃ３−１，Ｃ３−２を形成
し、ビット線１２（Ｄｉ），１２（ＮＤｉ）を形成す
る。
【００１３】
【発明が解決しようとする課題】上述した従来の技術で
はＳＩＰＯＳ膜にリンなどの不純物を導入して接続部
（共通コンタクト部と電源配線部）を形成している。図
１２（特開平３−１６５５５３号公報の第２図）はＳＩ
ＰＯＳ膜の層抵抗とイオン注入量との関係を示すグラフ
である。リンの注入により４８０Ω／□程度まで低抵抗
化できる。しかし、ＳＲＡＭの微細化、高速化により、
ｎ+ 型領域６−１，６−４等の接合深さが浅くなってく
ると、イオン注入時の加速電圧及びアニール条件の制限
が厳しくなり、図７（ｂ）に示すように、リン濃度の低
い高抵抗部分１０−Ｃができ易い。層抵抗の濃度依存性
も比較的急峻であり、共通コンタクト部での抵抗がばら
つくことになる。又、４８０Ω／□という値は、電源配
線として十分に低いとはいえない。これにより、ＳＲＡ
Ｍの安定動作が損なわれることになる。このように、Ｓ
ＩＰＯＳ膜は、数〜数十ＴΩ／□の高抵抗を実現し易い
反面、接続部の低抵抗化が困難であるという問題があっ
た。
はＳＩＰＯＳ膜にリンなどの不純物を導入して接続部
（共通コンタクト部と電源配線部）を形成している。図
１２（特開平３−１６５５５３号公報の第２図）はＳＩ
ＰＯＳ膜の層抵抗とイオン注入量との関係を示すグラフ
である。リンの注入により４８０Ω／□程度まで低抵抗
化できる。しかし、ＳＲＡＭの微細化、高速化により、
ｎ+ 型領域６−１，６−４等の接合深さが浅くなってく
ると、イオン注入時の加速電圧及びアニール条件の制限
が厳しくなり、図７（ｂ）に示すように、リン濃度の低
い高抵抗部分１０−Ｃができ易い。層抵抗の濃度依存性
も比較的急峻であり、共通コンタクト部での抵抗がばら
つくことになる。又、４８０Ω／□という値は、電源配
線として十分に低いとはいえない。これにより、ＳＲＡ
Ｍの安定動作が損なわれることになる。このように、Ｓ
ＩＰＯＳ膜は、数〜数十ＴΩ／□の高抵抗を実現し易い
反面、接続部の低抵抗化が困難であるという問題があっ
た。
【００１４】本発明の目的は、接続部の一層の低抵抗化
が可能な高抵抗素子を備えた半導体装置の製造方法を提
供することにある。
が可能な高抵抗素子を備えた半導体装置の製造方法を提
供することにある。
【００１５】
【００１６】
【００１７】
【００１８】
【００１９】
【００２０】
【００２１】
【課題を解決するための手段】 本発明の半導体装置 の製
造方法は、半導体基板の表面部の第１導電型領域の表面
に素子分離領域を形成して第１の活性領域及び第２の活
性領域を区画する工程と、前記第１の活性領域及び第２
の活性領域の表面にゲート絶縁膜を形成した後第２導電
型不純物をドーピングしたポリシリコン膜を形成しパタ
ーニングして前記第１の活性領域を横断し第２の活性領
域の周辺部上に及ぶ第１のゲート電極、前記第２の活性
領域を横断し前記第１の活性領域の周辺部上に及ぶ第２
のゲート電極、周辺部を前記第２のゲート電極で選択的
に被覆された前記第１の活性領域を横断し第１のワード
線を兼ねる第３のゲート電極及び周辺部を前記第１のゲ
ート電極で選択的に被覆された前記第２の活性領域を横
断し第２のワード線を兼ねる第４のゲート電極を形成す
る工程と、前記第１のゲート電極ないし第４のゲート電
極並びに素子分離領域をマスクとして前記第１の活性領
域及び第２の活性領域に不純物を導入して複数の第２導
電型領域を形成することにより前記第１のゲート電極な
いし第４のゲート電極をそれぞれ備えた第１の絶縁ゲー
トトランジスタないし第４の絶縁ゲートトランジスタを
形成する工程と、第１の層間絶縁膜を堆積し、前記第１
のゲート電極と第３のゲート電極とで挟まれていない方
の前記第２導電型領域である前記第１の絶縁ゲートトラ
ンジスタのソース領域及び前記第２のゲート電極と第４
のゲート電極とで挟まれていない方の前記第２導電型領
域である前記第２の絶縁ゲートトランジスタのソース領
域上にそれぞれ第１の接地コンタクト孔及び第２の接地
コンタクト孔を形成する工程と、導電膜を堆積しパター
ニングして接地配線層を形成する工程と、第２の層間絶
縁膜を堆積し、前記第１のゲート電極と前記第３のゲー
ト電極とで挟まれた前記第２導電型領域である前記第１
の絶縁ゲートトランジスタのドレイン領域とそれに近接
する前記第２のゲート電極を露出する第１の共通コンタ
クト孔及び前記第２のゲート電極と前記第４のゲート電
極とで挟まれた前記第２導電型領域である前記第２の絶
縁ゲートトランジスタのドレイン領域とそれに近接する
前記第１のゲート電極を露出する第２の共通コンタクト
孔を形成する工程と、第２導電型不純物をドーピングし
たポリシリコン膜を形成しパターニングして前記第１の
共通コンタクト孔及び第２の共通コンタクト孔をそれぞ
れ埋める第１の接続領域及び第２の接続領域並びに第１
の電源配線層及び第２の電源配線層を形成した後、前記
第１の接続領域及び第１の電源配線層に接続する第１の
高抵抗膜並びに前記第２の接続領域及び第２の電源配線
層に接続する第２の高抵抗膜を形成する工程と、第３の
層間絶縁膜を堆積し、前記第１の絶縁ゲートトランジス
タのドレイン領域と間に前記第３のゲート電極を挟んで
設けられた第２導電型領域及び前記第２の絶縁ゲートト
ランジスタのドレイン領域の間に前記第４のゲート電極
を挟んで設けられた第２導電型領域をそれぞれ露出する
第１ビットコンタクト孔及び第２のビットコンタクト孔
を形成し前記第１のビットコンタクト孔及び第２のビッ
トコンタクト孔をそれぞれ埋める第１のビット配線層及
び第２のビット配線層を形成する工程とによりメモリセ
ルを形成するというものである。
造方法は、半導体基板の表面部の第１導電型領域の表面
に素子分離領域を形成して第１の活性領域及び第２の活
性領域を区画する工程と、前記第１の活性領域及び第２
の活性領域の表面にゲート絶縁膜を形成した後第２導電
型不純物をドーピングしたポリシリコン膜を形成しパタ
ーニングして前記第１の活性領域を横断し第２の活性領
域の周辺部上に及ぶ第１のゲート電極、前記第２の活性
領域を横断し前記第１の活性領域の周辺部上に及ぶ第２
のゲート電極、周辺部を前記第２のゲート電極で選択的
に被覆された前記第１の活性領域を横断し第１のワード
線を兼ねる第３のゲート電極及び周辺部を前記第１のゲ
ート電極で選択的に被覆された前記第２の活性領域を横
断し第２のワード線を兼ねる第４のゲート電極を形成す
る工程と、前記第１のゲート電極ないし第４のゲート電
極並びに素子分離領域をマスクとして前記第１の活性領
域及び第２の活性領域に不純物を導入して複数の第２導
電型領域を形成することにより前記第１のゲート電極な
いし第４のゲート電極をそれぞれ備えた第１の絶縁ゲー
トトランジスタないし第４の絶縁ゲートトランジスタを
形成する工程と、第１の層間絶縁膜を堆積し、前記第１
のゲート電極と第３のゲート電極とで挟まれていない方
の前記第２導電型領域である前記第１の絶縁ゲートトラ
ンジスタのソース領域及び前記第２のゲート電極と第４
のゲート電極とで挟まれていない方の前記第２導電型領
域である前記第２の絶縁ゲートトランジスタのソース領
域上にそれぞれ第１の接地コンタクト孔及び第２の接地
コンタクト孔を形成する工程と、導電膜を堆積しパター
ニングして接地配線層を形成する工程と、第２の層間絶
縁膜を堆積し、前記第１のゲート電極と前記第３のゲー
ト電極とで挟まれた前記第２導電型領域である前記第１
の絶縁ゲートトランジスタのドレイン領域とそれに近接
する前記第２のゲート電極を露出する第１の共通コンタ
クト孔及び前記第２のゲート電極と前記第４のゲート電
極とで挟まれた前記第２導電型領域である前記第２の絶
縁ゲートトランジスタのドレイン領域とそれに近接する
前記第１のゲート電極を露出する第２の共通コンタクト
孔を形成する工程と、第２導電型不純物をドーピングし
たポリシリコン膜を形成しパターニングして前記第１の
共通コンタクト孔及び第２の共通コンタクト孔をそれぞ
れ埋める第１の接続領域及び第２の接続領域並びに第１
の電源配線層及び第２の電源配線層を形成した後、前記
第１の接続領域及び第１の電源配線層に接続する第１の
高抵抗膜並びに前記第２の接続領域及び第２の電源配線
層に接続する第２の高抵抗膜を形成する工程と、第３の
層間絶縁膜を堆積し、前記第１の絶縁ゲートトランジス
タのドレイン領域と間に前記第３のゲート電極を挟んで
設けられた第２導電型領域及び前記第２の絶縁ゲートト
ランジスタのドレイン領域の間に前記第４のゲート電極
を挟んで設けられた第２導電型領域をそれぞれ露出する
第１ビットコンタクト孔及び第２のビットコンタクト孔
を形成し前記第１のビットコンタクト孔及び第２のビッ
トコンタクト孔をそれぞれ埋める第１のビット配線層及
び第２のビット配線層を形成する工程とによりメモリセ
ルを形成するというものである。
【００２２】この場合、ＳｉＨ4 ガスとＮ2 Ｏガスを含
む雰囲気中でＣＶＤ法でシリコン膜中に酸素を含有する
ＳＩＰＯＳ膜を形成しパターニングして第１の高抵抗膜
及び第２の高抵抗膜を形成することができる。
む雰囲気中でＣＶＤ法でシリコン膜中に酸素を含有する
ＳＩＰＯＳ膜を形成しパターニングして第１の高抵抗膜
及び第２の高抵抗膜を形成することができる。
【００２３】低抵抗ポリシリコン膜でなる接続領域を設
けたので高抵抗素子の接続部の低抵抗化が実現できる。
けたので高抵抗素子の接続部の低抵抗化が実現できる。
【００２４】
【発明の実施の形態】図１は本発明の半導体装置の製造
方法により形成される半導体記憶装置を示す平面図、図
２は図１のＹ−Ｙ線拡大断面図である。
方法により形成される半導体記憶装置を示す平面図、図
２は図１のＹ−Ｙ線拡大断面図である。
【００２５】この半導体記憶装置は、第１の絶縁ゲート
トランジスタＴ１並びに第１の高抵抗素子でなる第１の
負荷抵抗Ｒ１を有する第１のインバータと、第２の絶縁
ゲートトランジスタＴ２並びに第２の高抵抗素子でなる
第２の負荷抵抗Ｒ２を有する第２のインバータとを有
し、前述の第１のインバータの出力信号及び第２のイン
バータの出力信号をそれぞれ第２の絶縁ゲートトランジ
スタＴ２のゲート電極及び第１の絶縁ゲートトランジス
タＴ１のゲート電極に印加するフリップフロップ回路を
含むメモリセルを有する半導体装置において、第１の高
抵抗素子（Ｒ１）が第１の絶縁ゲートトランジスタＴ１
のドレイン領域（６−１３）に接続する第１の低抵抗ポ
リシリコン膜１３−１並びに所定の電圧が印加される第
２の低抵抗ポリシリコン膜１３−２（ＶＤｉ１）及び第
１の低抵抗ポリシリコン膜１３−１と第２の低抵抗ポリ
シリコン膜１３−２（ＶＤｉ１）にそれぞれ接触する第
１の高抵抗膜１０Ａ（Ｒ１）とでなり、第２の高抵抗素
子Ｒ２が第２の絶縁ゲートトランジスタＴ２のドレイン
領域６−２４に接続する第３の低抵抗ポリシリコン膜１
３−３並びに所定の電圧が印加される第４の低抵抗ポリ
シリコン膜１３−４（ＶＤｉ２）及び第３の低抵抗ポリ
シリコン膜１３−３と第４の低抵抗ポリシリコン膜１３
−４（ＶＤｉ２）にそれぞれ接触する第２の高抵抗膜１
０Ａ（Ｒ２）とでなるというものである。
トランジスタＴ１並びに第１の高抵抗素子でなる第１の
負荷抵抗Ｒ１を有する第１のインバータと、第２の絶縁
ゲートトランジスタＴ２並びに第２の高抵抗素子でなる
第２の負荷抵抗Ｒ２を有する第２のインバータとを有
し、前述の第１のインバータの出力信号及び第２のイン
バータの出力信号をそれぞれ第２の絶縁ゲートトランジ
スタＴ２のゲート電極及び第１の絶縁ゲートトランジス
タＴ１のゲート電極に印加するフリップフロップ回路を
含むメモリセルを有する半導体装置において、第１の高
抵抗素子（Ｒ１）が第１の絶縁ゲートトランジスタＴ１
のドレイン領域（６−１３）に接続する第１の低抵抗ポ
リシリコン膜１３−１並びに所定の電圧が印加される第
２の低抵抗ポリシリコン膜１３−２（ＶＤｉ１）及び第
１の低抵抗ポリシリコン膜１３−１と第２の低抵抗ポリ
シリコン膜１３−２（ＶＤｉ１）にそれぞれ接触する第
１の高抵抗膜１０Ａ（Ｒ１）とでなり、第２の高抵抗素
子Ｒ２が第２の絶縁ゲートトランジスタＴ２のドレイン
領域６−２４に接続する第３の低抵抗ポリシリコン膜１
３−３並びに所定の電圧が印加される第４の低抵抗ポリ
シリコン膜１３−４（ＶＤｉ２）及び第３の低抵抗ポリ
シリコン膜１３−３と第４の低抵抗ポリシリコン膜１３
−４（ＶＤｉ２）にそれぞれ接触する第２の高抵抗膜１
０Ａ（Ｒ２）とでなるというものである。
【００２６】次に、この半導体装置の製造方法について
説明する。
説明する。
【００２７】従来の技術の項において、図１〜図７を参
照して説明したＳＩＰＯＳ膜１０を形成する直前の工程
（共通コンタクト孔を形成するまでの工程）までは全く
同じであるので繰り返さない。
照して説明したＳＩＰＯＳ膜１０を形成する直前の工程
（共通コンタクト孔を形成するまでの工程）までは全く
同じであるので繰り返さない。
【００２８】次に、全面にリンをドーピングした低抵抗
ポリシリコン膜１３を形成しパターニングすることによ
り、図１０（ａ），（ｂ）に示すように、層抵抗数十Ω
／□の第１の接続領域１３−１（第１の共通コンタクト
孔Ｃ２−１を埋めてｎ+ 型領域６−１３及びゲート電極
５（ｇ２）に接触している）、第２の接続領域１３−３
（第２の共通コンタクト孔Ｃ２−２を埋めてｎ+ 型領域
６−２４及びゲート電極５（ｇ１）に接触している）、
第１の電源配線層１３−２（ＶＤｉ１）、第２の電源配
線層１３−４（ＶＤｉ２）を形成する。
ポリシリコン膜１３を形成しパターニングすることによ
り、図１０（ａ），（ｂ）に示すように、層抵抗数十Ω
／□の第１の接続領域１３−１（第１の共通コンタクト
孔Ｃ２−１を埋めてｎ+ 型領域６−１３及びゲート電極
５（ｇ２）に接触している）、第２の接続領域１３−３
（第２の共通コンタクト孔Ｃ２−２を埋めてｎ+ 型領域
６−２４及びゲート電極５（ｇ１）に接触している）、
第１の電源配線層１３−２（ＶＤｉ１）、第２の電源配
線層１３−４（ＶＤｉ２）を形成する。
【００２９】次に、ＳｉＨ4 ガスとＮ2 Ｏガスを反応ガ
スとするＣＶＤ法によりＳＩＰＯＳ膜１０Ａを形成す
る。この方法によりシリコングレインとＳｉＯX （０＜
ｘ≦２）の粒界とでなる高抵抗膜を形成することができ
ることは、特開平３−１６５５５３号公報等に記載され
ている通りである。その後、パターニングして図１１
（ａ），（ｂ）に示すように、第１の接続領域１３−
１、第１の電源配線層１３−２（ＶＤｉ１）に接続する
第１の高抵抗膜１０Ａ（Ｒ１）、第２の接続領域Ｃ２−
２、第２の電源配線層１３−４（ＶＤｉ２）に接続する
第２の高抵抗膜１０Ａ（Ｒ２）を形成する。ここで１０
Ａ（Ｒ１），１０Ａ（Ｒ２）は、図示のように、１３−
２（ＶＤｉ１），１３−４（ＶＤｉ２）の全面を覆って
いてもよいが、部分的にこれらを覆うようにしてもよ
い。
スとするＣＶＤ法によりＳＩＰＯＳ膜１０Ａを形成す
る。この方法によりシリコングレインとＳｉＯX （０＜
ｘ≦２）の粒界とでなる高抵抗膜を形成することができ
ることは、特開平３−１６５５５３号公報等に記載され
ている通りである。その後、パターニングして図１１
（ａ），（ｂ）に示すように、第１の接続領域１３−
１、第１の電源配線層１３−２（ＶＤｉ１）に接続する
第１の高抵抗膜１０Ａ（Ｒ１）、第２の接続領域Ｃ２−
２、第２の電源配線層１３−４（ＶＤｉ２）に接続する
第２の高抵抗膜１０Ａ（Ｒ２）を形成する。ここで１０
Ａ（Ｒ１），１０Ａ（Ｒ２）は、図示のように、１３−
２（ＶＤｉ１），１３−４（ＶＤｉ２）の全面を覆って
いてもよいが、部分的にこれらを覆うようにしてもよ
い。
【００３０】次に、図１，図２に示すように、層間絶縁
膜１１を堆積し、ｎ+ 型拡散層６−３，６−４にそれぞ
れ達するビットコンタクト孔Ｃ３−１，Ｃ３−２を形成
し、ビット線１２（Ｄｉ），１２（ＮＤｉ）を形成す
る。
膜１１を堆積し、ｎ+ 型拡散層６−３，６−４にそれぞ
れ達するビットコンタクト孔Ｃ３−１，Ｃ３−２を形成
し、ビット線１２（Ｄｉ），１２（ＮＤｉ）を形成す
る。
【００３１】なお、ＳＩＰＯＳ膜のシリコングレインは
成長温度、その後の熱処理の有無もしくは条件により、
アモルファス又はポリシリコンのいずれかにすることが
できる。負荷抵抗Ｒ１，Ｒ２の設計値に応じて成長条
件、ドーピングの有無や条件、熱処理の有無や条件を適
宜決定すればよい。
成長温度、その後の熱処理の有無もしくは条件により、
アモルファス又はポリシリコンのいずれかにすることが
できる。負荷抵抗Ｒ１，Ｒ２の設計値に応じて成長条
件、ドーピングの有無や条件、熱処理の有無や条件を適
宜決定すればよい。
【００３２】リンをドーピングしたポリシリコン膜（層
抵抗は数十Ω／□まで低くできる）で接続領域１３−１
〜１３−４を形成するので高抵抗素子の接続部の低抵抗
化を安定して実現できる。ドーピングの方法としては、
不純物を導入しつつ成膜してもよいし、成膜後に拡散し
てもよいがイオン注入を用いる必要はないので、従来の
技術のように高抵抗部分（図７（ｂ）の１０−Ｃ）はで
きないし、接合深さの浅いソース・ドレイン領域の形成
との整合性は良好である。又、高抵抗素子を形成するた
めのレジスト膜形成工程は、ポリシリコン膜のパターニ
ング時とＳＩＰＯＳ膜のパターニング時の２回必要であ
るが、従来の技術では、ＳＩＰＯＳ膜のパターニング時
とイオン注入時の２回必要であったので同じ回数でよ
い。
抵抗は数十Ω／□まで低くできる）で接続領域１３−１
〜１３−４を形成するので高抵抗素子の接続部の低抵抗
化を安定して実現できる。ドーピングの方法としては、
不純物を導入しつつ成膜してもよいし、成膜後に拡散し
てもよいがイオン注入を用いる必要はないので、従来の
技術のように高抵抗部分（図７（ｂ）の１０−Ｃ）はで
きないし、接合深さの浅いソース・ドレイン領域の形成
との整合性は良好である。又、高抵抗素子を形成するた
めのレジスト膜形成工程は、ポリシリコン膜のパターニ
ング時とＳＩＰＯＳ膜のパターニング時の２回必要であ
るが、従来の技術では、ＳＩＰＯＳ膜のパターニング時
とイオン注入時の２回必要であったので同じ回数でよ
い。
【００３３】なお、高抵抗膜として層抵抗数〜数十ＴΩ
／□まで高くできるＳＩＰＯＳ膜を用いる場合について
説明したが、請求項１に係わる発明は、ＳＩＰＯＳ膜に
限らず半導体装置に使用される高抵抗膜一般に適用しう
ることは改めて詳細に説明するまでもなく明らかであろ
う。
／□まで高くできるＳＩＰＯＳ膜を用いる場合について
説明したが、請求項１に係わる発明は、ＳＩＰＯＳ膜に
限らず半導体装置に使用される高抵抗膜一般に適用しう
ることは改めて詳細に説明するまでもなく明らかであろ
う。
【００３４】
【発明の効果】以上説明したように本発明によれば、低
抵抗ポリシリコン膜である一対の接続領域とこれらに接
触する高抵抗膜を有する高抵抗素子を実現できるので接
続領域の一層の低抵抗化が可能であるという効果を有し
ている。
抵抗ポリシリコン膜である一対の接続領域とこれらに接
触する高抵抗膜を有する高抵抗素子を実現できるので接
続領域の一層の低抵抗化が可能であるという効果を有し
ている。
【図１】本発明の半導体装置の製造方法により形成され
る半導体記憶装置を示す平面図。
る半導体記憶装置を示す平面図。
【図２】図１のＹ−Ｙ線拡大断面図。
【図３】ＳＲＡＭセルの回路図。
【図４】従来のＳＲＡＭの製造方法について説明するた
めの平面図（図４（ａ））及び図４（ａ）のＹ−Ｙ線拡
大断面図（図４（ｂ））。
めの平面図（図４（ａ））及び図４（ａ）のＹ−Ｙ線拡
大断面図（図４（ｂ））。
【図５】図４に続いて示す平面図（図５（ａ））及び図
５（ａ）のＹ−Ｙ線拡大断面図（図５（ｂ））。
５（ａ）のＹ−Ｙ線拡大断面図（図５（ｂ））。
【図６】図５に続いて示す平面図（図６（ａ））及び図
６（ａ）のＹ−Ｙ線拡大断面図（図６（ｂ））。
６（ａ）のＹ−Ｙ線拡大断面図（図６（ｂ））。
【図７】図６に続いて示す平面図（図７（ａ））及び図
７（ａ）のＹ−Ｙ線拡大断面図（図７（ｂ））。
７（ａ）のＹ−Ｙ線拡大断面図（図７（ｂ））。
【図８】図７に続いて示す平面図。
【図９】図８のＹ−Ｙ線拡大断面図。
【図１０】本発明の半導体装置の製造方法について説明
するための平面図（図１０（ａ））及び図１０（ａ）の
Ｙ−Ｙ線拡大断面図（図１０（ｂ））。
するための平面図（図１０（ａ））及び図１０（ａ）の
Ｙ−Ｙ線拡大断面図（図１０（ｂ））。
【図１１】図１０に続いて示す平面図（図１１（ａ））
及び図１１（ａ）の拡大断面図（図１１（ｂ））。
及び図１１（ａ）の拡大断面図（図１１（ｂ））。
【図１２】ＳＩＰＯＳ膜の層抵抗とイオン注入量との関
係を示すグラフ。
係を示すグラフ。
１ ｐ型シリコン基板 ２ フィールド絶縁膜 ３−１，３−２ 活性領域 ４ ゲート酸化膜 ５ ポリシリコン膜 ５（ｇ１） 第１のゲート電極 ５（ｇ２） 第２のゲート電極 ５（ｇ３） 第３のゲート電極 ５（ｇ４） 第４のゲート電極 ６−１，６−２，６−３，６−４，６−１３，６−２４
ｎ+ 型領域 ７ 層間絶縁膜 ８ 導電膜 ８（ＧＮＤ） 接地配線層 ９ 層間絶縁膜 １０，１０Ａ ＳＩＰＯＳ膜 １０（Ｒ１），１０（Ｒ２）、１０Ａ（Ｒ１），１０Ａ
（Ｒ２） 高抵抗膜 １０−１（Ｒ１），１０−１（Ｒ２） 共通コンタク
ト部 １０−２（ＶＤｉ１），１０−２（ＶＤｉ２） 共通
コンタクト部 １０−Ｃ 高抵抗部分 １１ 層間絶縁膜 １２ Ａｌ系合金膜 １２（Ｄｉ）、１２（ＮＤｉ） ビット線 １３ 低抵抗ポリシリコン膜 １３−１，１３−２ 接続領域（低抵抗ポリシリコン
膜） １３−３（ＶＤｉ），１３−４（ＶＤｉ） 電源配線
層（低抵抗ポリシリコン膜） Ｄｉ、ＮＤｉ ビット線 Ｒ１，Ｒ２ 負荷抵抗 Ｔ１，Ｔ２，Ｔ３，Ｔ４ 絶縁ゲートトランジスタ ＶＤｉ１，ＶＤｉ２ 電源線 Ｗｉ１，Ｗｉ２ ワード線
ｎ+ 型領域 ７ 層間絶縁膜 ８ 導電膜 ８（ＧＮＤ） 接地配線層 ９ 層間絶縁膜 １０，１０Ａ ＳＩＰＯＳ膜 １０（Ｒ１），１０（Ｒ２）、１０Ａ（Ｒ１），１０Ａ
（Ｒ２） 高抵抗膜 １０−１（Ｒ１），１０−１（Ｒ２） 共通コンタク
ト部 １０−２（ＶＤｉ１），１０−２（ＶＤｉ２） 共通
コンタクト部 １０−Ｃ 高抵抗部分 １１ 層間絶縁膜 １２ Ａｌ系合金膜 １２（Ｄｉ）、１２（ＮＤｉ） ビット線 １３ 低抵抗ポリシリコン膜 １３−１，１３−２ 接続領域（低抵抗ポリシリコン
膜） １３−３（ＶＤｉ），１３−４（ＶＤｉ） 電源配線
層（低抵抗ポリシリコン膜） Ｄｉ、ＮＤｉ ビット線 Ｒ１，Ｒ２ 負荷抵抗 Ｔ１，Ｔ２，Ｔ３，Ｔ４ 絶縁ゲートトランジスタ ＶＤｉ１，ＶＤｉ２ 電源線 Ｗｉ１，Ｗｉ２ ワード線
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 21/822,21/8229 H01L 21/8239 - 21/8247 H01L 27/04 H01L 27/10 - 27/115
Claims (2)
- 【請求項１】 半導体基板の表面部の第１導電型領域の
表面に素子分離領域を形成して第１の活性領域及び第２
の活性領域を区画する工程と、前記第１の活性領域及び
第２の活性領域の表面にゲート絶縁膜を形成した後第２
導電型不純物をドーピングしたポリシリコン膜を形成し
パターニングして前記第１の活性領域を横断し第２の活
性領域の周辺部上に及ぶ第１のゲート電極、前記第２の
活性領域を横断し前記第１の活性領域の周辺部上に及ぶ
第２のゲート電極、周辺部を前記第２のゲート電極で選
択的に被覆された前記第１の活性領域を横断し第１のワ
ード線を兼ねる第３のゲート電極及び周辺部を前記第１
のゲート電極で選択的に被覆された前記第２の活性領域
を横断し第２のワード線を兼ねる第４のゲート電極を形
成する工程と、前記第１のゲート電極ないし第４のゲー
ト電極並びに素子分離領域をマスクとして前記第１の活
性領域及び第２の活性領域に不純物を導入して複数の第
２導電型領域を形成することにより前記第１のゲート電
極ないし第４のゲート電極をそれぞれ備えた第１の絶縁
ゲートトランジスタないし第４の絶縁ゲートトランジス
タを形成する工程と、第１の層間絶縁膜を堆積し、前記
第１のゲート電極と第３のゲート電極とで挟まれていな
い方の前記第２導電型領域である前記第１の絶縁ゲート
トランジスタのソース領域及び前記第２のゲート電極と
第４のゲート電極とで挟まれていない方の前記第２導電
型領域である前記第２の絶縁ゲートトランジスタのソー
ス領域上にそれぞれ第１の接地コンタクト孔及び第２の
接地コンタクト孔を形成する工程と、導電膜を堆積しパ
ターニングして接地配線層を形成する工程と、第２の層
間絶縁膜を堆積し、前記第１のゲート電極と前記第３の
ゲート電極とで挟まれた前記第２導電型領域である前記
第１の絶縁ゲートトランジスタのドレイン領域とそれに
近接する前記第２のゲート電極を露出する第１の共通コ
ンタクト孔及び前記第２のゲート電極と前記第４のゲー
ト電極とで挟まれた前記第２導電型領域である前記第２
の絶縁ゲートトランジスタのドレイン領域とそれに近接
する前記第１のゲート電極を露出する第２の共通コンタ
クト孔を形成する工程と、第２導電型不純物をドーピン
グしたポリシリコン膜を形成しパターニングして前記第
１の共通コンタクト孔及び第２の共通コンタクト孔をそ
れぞれ埋める第１の接続領域及び第２の接続領域並びに
第１の電源配線層及び第２の電源配線層を形成した後、
前記第１の接続領域及び第１の電源配線層に接続する第
１の高抵抗膜並びに前記第２の接続領域及び第２の電源
配線層に接続する第２の高抵抗膜を形成する工程と、第
３の層間絶縁膜を堆積し、前記第１の絶縁ゲートトラン
ジスタのドレイン領域と間に前記第３のゲート電極を挟
んで設けられた第２導電型領域及び前記第２の絶縁ゲー
トトランジスタのドレイン領域の間に前記第４のゲート
電極を挟んで設けられた第２導電型領域をそれぞれ露出
する第１ビットコンタクト孔及び第２のビットコンタク
ト孔を形成し前記第１のビットコンタクト孔及び第２の
ビットコンタクト孔をそれぞれ埋める第１のビット配線
層及び第２のビット配線層を形成する工程とによりメモ
リセルを形成することを特徴とする半導体装置の製造方
法。 - 【請求項２】 ＳｉＨ4 ガスとＮ2 Ｏガスを含む雰囲気
中でＣＶＤ法でシリコン膜中に酸素を含有するＳＩＰＯ
Ｓ膜を形成しパターニングして第１の高抵抗膜及び第２
の高抵抗膜を形成する請求項１記載の半導体装置の製造
方法。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP09151110A JP3132422B2 (ja) | 1997-06-09 | 1997-06-09 | 半導体装置の製造方法 |
| US09/093,932 US20020003311A1 (en) | 1997-06-09 | 1998-06-09 | Semiconductor device with high resistance element and process for manufacturing the same |
| CN98102250A CN1203456A (zh) | 1997-06-09 | 1998-06-09 | 有高阻元件的半导体器件及其制造方法 |
| KR1019980021302A KR19990006808A (ko) | 1997-06-09 | 1998-06-09 | 고저항 소자를 갖는 반도체 장치 및 그 제조 방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP09151110A JP3132422B2 (ja) | 1997-06-09 | 1997-06-09 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH10340997A JPH10340997A (ja) | 1998-12-22 |
| JP3132422B2 true JP3132422B2 (ja) | 2001-02-05 |
Family
ID=15511582
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP09151110A Expired - Fee Related JP3132422B2 (ja) | 1997-06-09 | 1997-06-09 | 半導体装置の製造方法 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US20020003311A1 (ja) |
| JP (1) | JP3132422B2 (ja) |
| KR (1) | KR19990006808A (ja) |
| CN (1) | CN1203456A (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7166904B2 (en) * | 2004-02-03 | 2007-01-23 | International Business Machines Corporation | Structure and method for local resistor element in integrated circuit technology |
| JP5708124B2 (ja) * | 2011-03-25 | 2015-04-30 | 三菱電機株式会社 | 半導体装置 |
-
1997
- 1997-06-09 JP JP09151110A patent/JP3132422B2/ja not_active Expired - Fee Related
-
1998
- 1998-06-09 CN CN98102250A patent/CN1203456A/zh active Pending
- 1998-06-09 US US09/093,932 patent/US20020003311A1/en not_active Abandoned
- 1998-06-09 KR KR1019980021302A patent/KR19990006808A/ko not_active Application Discontinuation
Also Published As
| Publication number | Publication date |
|---|---|
| KR19990006808A (ko) | 1999-01-25 |
| US20020003311A1 (en) | 2002-01-10 |
| CN1203456A (zh) | 1998-12-30 |
| JPH10340997A (ja) | 1998-12-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4406051A (en) | Method for manufacturing a semiconductor device | |
| EP0562207A1 (en) | Method of forming thin film pseudo-planar PFET devices and structures resulting therefrom | |
| US5851869A (en) | Manufacture of semiconductor device having low contact resistance | |
| JPH0828473B2 (ja) | 半導体装置およびその製造方法 | |
| JPH06151772A (ja) | 二重垂直チャネルを有するｓｒａｍ及びその製造方法 | |
| JPS5910581B2 (ja) | 半導体装置の製造方法 | |
| US4673969A (en) | Semiconductor device having multiple conductive layers and the method of manufacturing the semiconductor device | |
| US5497022A (en) | Semiconductor device and a method of manufacturing thereof | |
| JPH0466106B2 (ja) | ||
| JP2906971B2 (ja) | 半導体記憶装置の製造方法 | |
| JPH07106452A (ja) | 半導体装置およびその製造方法 | |
| KR960010004B1 (ko) | 박막과 후막으로 이루어지는 저항소자를 갖는 스테이틱 랜덤 액세스 메모리 | |
| JP3132422B2 (ja) | 半導体装置の製造方法 | |
| EP0534203B1 (en) | Semiconductor device | |
| JPS63252468A (ja) | メモリセル構造およびその製造方法 | |
| EP0405063A2 (en) | An insulated-gate fet on an soi-structure | |
| JPH10242301A (ja) | 半導体記憶装置およびその製造方法 | |
| JP2699891B2 (ja) | 半導体装置の製造方法 | |
| JP3536469B2 (ja) | 半導体装置の製造方法 | |
| US6350645B1 (en) | Strapping via for interconnecting integrated circuit structures | |
| JP2531345B2 (ja) | 半導体記憶装置 | |
| JP3059607B2 (ja) | 半導体記憶装置およびその製造方法 | |
| JPS6157709B2 (ja) | ||
| JP2621824B2 (ja) | 半導体装置の製造方法 | |
| KR960015786B1 (ko) | 반도체장치 및 그의 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20001024 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071124 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081124 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081124 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091124 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091124 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101124 Year of fee payment: 10 |
|
| LAPS | Cancellation because of no payment of annual fees |