JP3129704B2 - 広帯域増幅回路 - Google Patents
広帯域増幅回路Info
- Publication number
- JP3129704B2 JP3129704B2 JP10341209A JP34120998A JP3129704B2 JP 3129704 B2 JP3129704 B2 JP 3129704B2 JP 10341209 A JP10341209 A JP 10341209A JP 34120998 A JP34120998 A JP 34120998A JP 3129704 B2 JP3129704 B2 JP 3129704B2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- electrode
- terminal
- circuit
- amplifier circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Amplifiers (AREA)
Description
【0001】
【産業上の利用分野】本発明は、広帯域増幅回路に関
し、特に大振幅広帯域信号の出力を必要とする受像管駆
動回路に用いて好適な大出力低消費電力増幅回路に関す
る。
し、特に大振幅広帯域信号の出力を必要とする受像管駆
動回路に用いて好適な大出力低消費電力増幅回路に関す
る。
【0002】
【従来の技術】近年、表示装置(ディスプレイ)の高解
像度化に伴って受像管駆動回路の周波数帯域は、ますま
す広帯域化している。特にCAD/CAM用のコンピュ
ータディスプレイ等においては、50MHzから300
MHz程度の帯域が必要になってきている。また、駆動
信号の電圧振幅はモノクローム受像管で30V程度、カ
ラー受像管では50V程度が要求され、最近の表示画面
の大型化に伴って更なる大振幅化が進んでいる。
像度化に伴って受像管駆動回路の周波数帯域は、ますま
す広帯域化している。特にCAD/CAM用のコンピュ
ータディスプレイ等においては、50MHzから300
MHz程度の帯域が必要になってきている。また、駆動
信号の電圧振幅はモノクローム受像管で30V程度、カ
ラー受像管では50V程度が要求され、最近の表示画面
の大型化に伴って更なる大振幅化が進んでいる。
【0003】この結果、上記駆動回路の消費電力の増大
とそれに伴う回路部品の大型大重量化が問題となってい
る。この問題点を考慮して、特公昭57−20724号
公報に記載されている、従来の受像管や陰極線管等の容
量性負荷駆動回路を、図2に示す。
とそれに伴う回路部品の大型大重量化が問題となってい
る。この問題点を考慮して、特公昭57−20724号
公報に記載されている、従来の受像管や陰極線管等の容
量性負荷駆動回路を、図2に示す。
【0004】図2に示す従来の容量性負荷駆動回路にお
いては、信号源1から入力端子2に加えられた広帯域信
号を、低周波成分と高周波成分に分けて増幅して、容量
性負荷6を駆動する構成となっている。上記の低周波成
分は、入力抵抗27と帰還抵抗7と周波数特性補償用コ
ンデンサ28から成る帰還経路を備えたトランジスタ2
5から構成される並列帰還増幅回路により、温度ドリフ
トや歪を抑制しつつ増幅される。
いては、信号源1から入力端子2に加えられた広帯域信
号を、低周波成分と高周波成分に分けて増幅して、容量
性負荷6を駆動する構成となっている。上記の低周波成
分は、入力抵抗27と帰還抵抗7と周波数特性補償用コ
ンデンサ28から成る帰還経路を備えたトランジスタ2
5から構成される並列帰還増幅回路により、温度ドリフ
トや歪を抑制しつつ増幅される。
【0005】ここで、バイアス用の定電流回路を構成す
るトランジスタ4のコレクタ電流を抑えることにより、
増幅回路の消費電力も抑制できる。上記の高周波成分
は、帰還抵抗31とピーキング用コンデンサ32の接続
されたトランジスタ26から成る直列帰還増幅回路によ
り増幅される。その際、上記の両方の周波数成分は、ベ
ース接地構成のトランジスタ3のエミッタにおいて合成
されて出力端子5に送られる。
るトランジスタ4のコレクタ電流を抑えることにより、
増幅回路の消費電力も抑制できる。上記の高周波成分
は、帰還抵抗31とピーキング用コンデンサ32の接続
されたトランジスタ26から成る直列帰還増幅回路によ
り増幅される。その際、上記の両方の周波数成分は、ベ
ース接地構成のトランジスタ3のエミッタにおいて合成
されて出力端子5に送られる。
【0006】
【発明が解決しようとする課題】上記の従来技術には、
広帯域信号を十分に大きな信号振幅にまで増幅できない
という問題点がある。すなわち、図2に示した容量性負
荷駆動回路を用いて高周波信号を大振幅にまで増幅しよ
うした場合、回路の消費電力を抑えつつコンデンサ32
を用いてピーキングを施すことによる副作用でトランジ
スタ26が遮断して、十分な出力振幅が得られないこと
が多い。さらに詳しい説明を以下に加える。
広帯域信号を十分に大きな信号振幅にまで増幅できない
という問題点がある。すなわち、図2に示した容量性負
荷駆動回路を用いて高周波信号を大振幅にまで増幅しよ
うした場合、回路の消費電力を抑えつつコンデンサ32
を用いてピーキングを施すことによる副作用でトランジ
スタ26が遮断して、十分な出力振幅が得られないこと
が多い。さらに詳しい説明を以下に加える。
【0007】入力信号が立ち下がる際にはピーキング用
コンデンサ32を放電して、トランジスタ26のエミッ
タの電圧波形を入力信号に追随させる必要がある。しか
し、ピーキング用コンデンサ32の上記の放電電流の最
大値は、トランジスタ26のバイアス電流の値に抑えら
れている。従って、回路の消費電力を抑えるべくトラン
ジスタ26のバイアス電流を抑制した状態においては、
入力信号が大きな振幅で極めて短い遷移時間の間に立ち
下がる際には、ピーキング用コンデンサ32を放電しき
れずトランジスタ26の遮断を招くことになる。
コンデンサ32を放電して、トランジスタ26のエミッ
タの電圧波形を入力信号に追随させる必要がある。しか
し、ピーキング用コンデンサ32の上記の放電電流の最
大値は、トランジスタ26のバイアス電流の値に抑えら
れている。従って、回路の消費電力を抑えるべくトラン
ジスタ26のバイアス電流を抑制した状態においては、
入力信号が大きな振幅で極めて短い遷移時間の間に立ち
下がる際には、ピーキング用コンデンサ32を放電しき
れずトランジスタ26の遮断を招くことになる。
【0008】また、従来技術には帰還系の周波数特性の
影響により、増幅回路の特性が劣化するという問題点も
ある。例えば、帰還回路網において生じる位相遅延の影
響により増幅回路の安定性が損なわれ、周波数帯域を十
分に確保できなくなることがある。また、帰還回路網の
周波数帯域を十分に確保できない場合には、増幅回路の
過渡応答に過大のシュートを生じたり、上記と同様に増
幅回路の周波数帯域をも十分に確保できなくなることが
ある。
影響により、増幅回路の特性が劣化するという問題点も
ある。例えば、帰還回路網において生じる位相遅延の影
響により増幅回路の安定性が損なわれ、周波数帯域を十
分に確保できなくなることがある。また、帰還回路網の
周波数帯域を十分に確保できない場合には、増幅回路の
過渡応答に過大のシュートを生じたり、上記と同様に増
幅回路の周波数帯域をも十分に確保できなくなることが
ある。
【0009】さらには、帰還回路網の負荷効果により、
増幅回路の大振幅広帯域出力能力が損なわれる場合もあ
る。図2においても、入力抵抗27と帰還抵抗7と周波
数特性補償用コンデンサ28の帰還回路素子やトランジ
スタ25の寄生容量や寄生インダクタンスに起因して、
増幅回路に上記のような特性劣化を生じる。また、周波
数特性補償用コンデンサ28は、増幅回路の過渡応答特
性改善の為に用いられているものの、増幅回路への負荷
効果により大振幅出力時の周波数帯域が狭まるという問
題点がある。
増幅回路の大振幅広帯域出力能力が損なわれる場合もあ
る。図2においても、入力抵抗27と帰還抵抗7と周波
数特性補償用コンデンサ28の帰還回路素子やトランジ
スタ25の寄生容量や寄生インダクタンスに起因して、
増幅回路に上記のような特性劣化を生じる。また、周波
数特性補償用コンデンサ28は、増幅回路の過渡応答特
性改善の為に用いられているものの、増幅回路への負荷
効果により大振幅出力時の周波数帯域が狭まるという問
題点がある。
【0010】本発明の目的は、消費電力を増大すること
なく大振幅広帯域信号の出力が可能な広帯域増幅回路を
提供することにある。
なく大振幅広帯域信号の出力が可能な広帯域増幅回路を
提供することにある。
【0011】
【課題を解決するための手段】上記の目的を達成するた
め、第1の手段として、広帯域増幅回路においてピーキ
ング用コンデンサをプッシュプル回路の通常の出力側
(本件では出力側として用いているのではなく、ゲイン
設定のために使用する側としているのだが)に接続する
ことが考えられるが、これは別途出願中(特願平04−
236696号)である。
め、第1の手段として、広帯域増幅回路においてピーキ
ング用コンデンサをプッシュプル回路の通常の出力側
(本件では出力側として用いているのではなく、ゲイン
設定のために使用する側としているのだが)に接続する
ことが考えられるが、これは別途出願中(特願平04−
236696号)である。
【0012】次に、上記の目的を達成するための第2の
手段として、本発明の広帯域増幅回路においては、出力
信号の帰還インピーダンスを能動素子の低インピーダン
ス端子に接続することにより、帰還回路網を構成する。
さらに、第3の手段として、高インピーダンスを示す出
力信号検出部に帰還インピーダンスを接続する。続い
て、第4の手段として、プッシュプル回路を構成する駆
動素子に電流信号の分配回路を接続する。そして、第5
の手段として、信号経路に接続される能動素子の交流的
接地端子に、もう一方の信号経路の一部分を接続する。
最後に、第6の手段として、ピーキング素子と出力抵抗
をコンデンサを介して接続する。
手段として、本発明の広帯域増幅回路においては、出力
信号の帰還インピーダンスを能動素子の低インピーダン
ス端子に接続することにより、帰還回路網を構成する。
さらに、第3の手段として、高インピーダンスを示す出
力信号検出部に帰還インピーダンスを接続する。続い
て、第4の手段として、プッシュプル回路を構成する駆
動素子に電流信号の分配回路を接続する。そして、第5
の手段として、信号経路に接続される能動素子の交流的
接地端子に、もう一方の信号経路の一部分を接続する。
最後に、第6の手段として、ピーキング素子と出力抵抗
をコンデンサを介して接続する。
【0013】
【作用】上記の別途出願中の第1の手段においては、参
考までに述べれば、ピーキング用コンデンサは増幅回路
の周波数特性を改善する作用を有する。プッシュプル回
路は上記のピーキング用コンデンサの充放電を促進させ
る。以上の作用により、所期の目的は達成される。
考までに述べれば、ピーキング用コンデンサは増幅回路
の周波数特性を改善する作用を有する。プッシュプル回
路は上記のピーキング用コンデンサの充放電を促進させ
る。以上の作用により、所期の目的は達成される。
【0014】本発明に係る上記の第2の手段において、
帰還インピーダンスは出力信号を電流信号として帰還す
る作用を有する。インピーダンスの接続される低インピ
ーダンス端子を有する能動素子は、出力信号を広帯域の
周波数範囲に渡って、増幅回路の入力部に帰還する作用
を有する。上記の帰還インピーダンスと能動素子により
帰還回路網を構成することによって、上記の本発明の目
的は達成される。
帰還インピーダンスは出力信号を電流信号として帰還す
る作用を有する。インピーダンスの接続される低インピ
ーダンス端子を有する能動素子は、出力信号を広帯域の
周波数範囲に渡って、増幅回路の入力部に帰還する作用
を有する。上記の帰還インピーダンスと能動素子により
帰還回路網を構成することによって、上記の本発明の目
的は達成される。
【0015】上記の第3の手段において、高インピーダ
ンスを示す出力信号検出部は、検出端子に出力信号を導
く働きがある。帰還インピーダンスは上記の出力信号検
出部のインピーダンスを低減して時定数を抑制しつつ、
出力信号を増幅回路の入力部に帰還する作用を有する。
以上の作用により、上記の本発明の目的は達成される。
ンスを示す出力信号検出部は、検出端子に出力信号を導
く働きがある。帰還インピーダンスは上記の出力信号検
出部のインピーダンスを低減して時定数を抑制しつつ、
出力信号を増幅回路の入力部に帰還する作用を有する。
以上の作用により、上記の本発明の目的は達成される。
【0016】上記の第4の手段において、プッシュプル
回路を構成する駆動素子は、相補的に動作することによ
り消費電力を増大することなく大振幅広帯域信号を出力
する働きを有する。電流信号の分配回路は、直流成分か
ら高周波成分までの広帯域の周波数範囲に渡り、電流信
号を分配することにより上記の駆動素子を駆動する。以
上の作用により、上記の本発明の目的は達成される。
回路を構成する駆動素子は、相補的に動作することによ
り消費電力を増大することなく大振幅広帯域信号を出力
する働きを有する。電流信号の分配回路は、直流成分か
ら高周波成分までの広帯域の周波数範囲に渡り、電流信
号を分配することにより上記の駆動素子を駆動する。以
上の作用により、上記の本発明の目的は達成される。
【0017】上記の第5の手段において、信号経路に接
続される能動素子は信号を増幅する。また、もう一方の
信号経路は、その一部分を上記の交流的接地端子に接続
することにより、上記の信号経路に接続される能動素子
の寄生インピーダンスを相殺する作用を有する。以上の
作用により、上記の本発明の目的は達成される。
続される能動素子は信号を増幅する。また、もう一方の
信号経路は、その一部分を上記の交流的接地端子に接続
することにより、上記の信号経路に接続される能動素子
の寄生インピーダンスを相殺する作用を有する。以上の
作用により、上記の本発明の目的は達成される。
【0018】上記の第6の手段において、ピーキング素
子は、増幅回路の周波数特性を改善する作用を有する。
出力抵抗は増幅回路のゲインを決める働きと上記のピー
キング素子のダンピング素子としての作用を有する。ま
た、上記のピーキング素子と出力抵抗との間に接続する
上記のコンデンサは、上記のダンピングの必要となる周
波数において、両者を接続する。以上の作用により、上
記の本発明の目的は達成される。
子は、増幅回路の周波数特性を改善する作用を有する。
出力抵抗は増幅回路のゲインを決める働きと上記のピー
キング素子のダンピング素子としての作用を有する。ま
た、上記のピーキング素子と出力抵抗との間に接続する
上記のコンデンサは、上記のダンピングの必要となる周
波数において、両者を接続する。以上の作用により、上
記の本発明の目的は達成される。
【0019】以上の作用により、消費電力を増大するこ
となく大振幅広帯域信号の出力が可能な広帯域増幅回路
を提供することができる。
となく大振幅広帯域信号の出力が可能な広帯域増幅回路
を提供することができる。
【0020】
【実施例】図1は、本発明の広帯域増幅回路の基本的な
考え方を示す回路図である。図1においては、信号増幅
の過程を次のように考えることができる。
考え方を示す回路図である。図1においては、信号増幅
の過程を次のように考えることができる。
【0021】即ち、信号源1の電圧信号は入力インピー
ダンス8を介して電流信号に変換された後、増幅回路の
入力端子2に流れ込む。トランジスタ9以降の素子から
成る増幅回路の電流ゲインは極めて大きいと考えられる
ので、上記の入力電流信号は帰還インピーダンス7を介
して再び増幅された電圧信号に変換されて、出力端子5
を経由して容量性負荷6に加えられる。
ダンス8を介して電流信号に変換された後、増幅回路の
入力端子2に流れ込む。トランジスタ9以降の素子から
成る増幅回路の電流ゲインは極めて大きいと考えられる
ので、上記の入力電流信号は帰還インピーダンス7を介
して再び増幅された電圧信号に変換されて、出力端子5
を経由して容量性負荷6に加えられる。
【0022】この時、出力電圧信号は帰還インピーダン
ス7を介して帰還電流信号に変換され、ベース接地構成
のトランジスタ9において上記の入力電流信号と差引き
され、インピーダンス11を介して誤差電圧信号に変換
される。この誤差電圧信号は、エミッタ接地構成のトラ
ンジスタ12により反転増幅され、シングルエンデッド
プッシュプル回路(以下、SEPPと記す)を構成する
トランジスタ15と16に加えられる。
ス7を介して帰還電流信号に変換され、ベース接地構成
のトランジスタ9において上記の入力電流信号と差引き
され、インピーダンス11を介して誤差電圧信号に変換
される。この誤差電圧信号は、エミッタ接地構成のトラ
ンジスタ12により反転増幅され、シングルエンデッド
プッシュプル回路(以下、SEPPと記す)を構成する
トランジスタ15と16に加えられる。
【0023】その後、上記の誤差電圧信号は、相補的に
プッシュプル動作するベース接地構成のトランジスタ3
と4を介して電圧増幅されて出力信号となる。その際、
回路を構成する各インピ−ダンス8と7と11,13と
14,ベース接地回路の入力インピーダンスである18
及び20と21の直列合成インピーダンスのそれぞれ
は、受動素子から成る各種合成インピーダンスを用いる
ことができることは言うまでもない。
プッシュプル動作するベース接地構成のトランジスタ3
と4を介して電圧増幅されて出力信号となる。その際、
回路を構成する各インピ−ダンス8と7と11,13と
14,ベース接地回路の入力インピーダンスである18
及び20と21の直列合成インピーダンスのそれぞれ
は、受動素子から成る各種合成インピーダンスを用いる
ことができることは言うまでもない。
【0024】例えば、増幅回路の周波数特性の高域にピ
ーキングを施すべく、帰還インピーダンス7を抵抗とコ
イルの直列合成インピーダンスから構成しても良い。ま
た、トランジスタの熱的時定数の影響による増幅回路の
過渡応答の遅延を改善すべく、帰還インピーダンス7を
抵抗とコンデンサの並列合成インピーダンスを含む回路
網により構成することもできる。
ーキングを施すべく、帰還インピーダンス7を抵抗とコ
イルの直列合成インピーダンスから構成しても良い。ま
た、トランジスタの熱的時定数の影響による増幅回路の
過渡応答の遅延を改善すべく、帰還インピーダンス7を
抵抗とコンデンサの並列合成インピーダンスを含む回路
網により構成することもできる。
【0025】続いて、上述した本発明を実現するための
各手段のうち、図1に示した回路に適用されているもの
について説明する。上記のベース接地回路の入力インピ
ーダンスを成すコンデンサ21はピーキング用コンデン
サともみなせる。従来技術においては、コンデンサ21
に接続したトランジスタ4の遮断により出力信号の大振
幅広帯域化が阻まれていた。
各手段のうち、図1に示した回路に適用されているもの
について説明する。上記のベース接地回路の入力インピ
ーダンスを成すコンデンサ21はピーキング用コンデン
サともみなせる。従来技術においては、コンデンサ21
に接続したトランジスタ4の遮断により出力信号の大振
幅広帯域化が阻まれていた。
【0026】しかし、本回路においては、トランジスタ
22を用いることでベース接地回路をプッシュプル構成
化して、トランジスタ4の遮断にもかかわらずピーキン
グ用コンデンサ21の充放電を促進している。電圧源2
3により設定し得るトランジスタ4及び22のバイアス
条件としては、回路動作上、低周波信号入力時にトラン
ジスタ4の遮断しないAB級動作が好ましい。
22を用いることでベース接地回路をプッシュプル構成
化して、トランジスタ4の遮断にもかかわらずピーキン
グ用コンデンサ21の充放電を促進している。電圧源2
3により設定し得るトランジスタ4及び22のバイアス
条件としては、回路動作上、低周波信号入力時にトラン
ジスタ4の遮断しないAB級動作が好ましい。
【0027】しかし、電源24の陽極とトランジスタ4
のコレクタを抵抗等を介して接続するなどして、トラン
ジスタ9のエミッタに向かって流れ込む帰還インピーダ
ンス7のバイアス電流経路さえ設けておけば、B級やC
級動作等の任意の設定が可能である。また、SEPPを
構成するトランジスタ15と16についても、ピーキン
グ用コンデンサ21の充放電を促進する作用を有してお
り、バイアス条件についてもトランジスタ4及び22と
同様のことが言える。
のコレクタを抵抗等を介して接続するなどして、トラン
ジスタ9のエミッタに向かって流れ込む帰還インピーダ
ンス7のバイアス電流経路さえ設けておけば、B級やC
級動作等の任意の設定が可能である。また、SEPPを
構成するトランジスタ15と16についても、ピーキン
グ用コンデンサ21の充放電を促進する作用を有してお
り、バイアス条件についてもトランジスタ4及び22と
同様のことが言える。
【0028】次に、帰還インピーダンス7の一方の端子
は、信号電圧振幅の抑えられた低インピーダンス端子で
あるトランジスタ9のエミッタに接続され、上述したよ
うに帰還信号を電流信号として伝送している。低インピ
ーダンス端子においては、上記のように信号電圧振幅が
抑えられているため、この端子及び端子に接続された各
素子の寄生容量への信号電流のバイパスが抑えられる。
は、信号電圧振幅の抑えられた低インピーダンス端子で
あるトランジスタ9のエミッタに接続され、上述したよ
うに帰還信号を電流信号として伝送している。低インピ
ーダンス端子においては、上記のように信号電圧振幅が
抑えられているため、この端子及び端子に接続された各
素子の寄生容量への信号電流のバイパスが抑えられる。
【0029】従って、帰還信号を電流信号として伝送す
ることにより、寄生容量の影響による帰還回路網の周波
数特性の劣化が抑えられ、増幅回路の大出力広帯域化を
図ることができる。さらには、上記の低インピーダンス
端子においては時定数が低減されているため、帰還イン
ピーダンス7を十分に高い値に設定でき、上述の増幅回
路への負荷効果を抑制することができる。
ることにより、寄生容量の影響による帰還回路網の周波
数特性の劣化が抑えられ、増幅回路の大出力広帯域化を
図ることができる。さらには、上記の低インピーダンス
端子においては時定数が低減されているため、帰還イン
ピーダンス7を十分に高い値に設定でき、上述の増幅回
路への負荷効果を抑制することができる。
【0030】帰還インピーダンス7のもう一方の端子
は、トランジスタ3と4のそれぞれのコレクタの接続点
である高インピーダンスを示す出力信号検出部(出力端
子5)に接続されている。帰還インピーダンス7を並列
接続することにより、上記の出力信号検出部のインピー
ダンスは低減される。その結果、上記の出力信号検出部
の時定数を抑制して増幅回路の開ループゲインの周波数
帯域を拡大し、閉ループゲインの周波数特性の平坦性を
向上することができる。
は、トランジスタ3と4のそれぞれのコレクタの接続点
である高インピーダンスを示す出力信号検出部(出力端
子5)に接続されている。帰還インピーダンス7を並列
接続することにより、上記の出力信号検出部のインピー
ダンスは低減される。その結果、上記の出力信号検出部
の時定数を抑制して増幅回路の開ループゲインの周波数
帯域を拡大し、閉ループゲインの周波数特性の平坦性を
向上することができる。
【0031】以上、図1を用いて本発明の広帯域増幅回
路の基本的な考え方について説明した。これ以降は、上
述した本発明を実現するための各手段を用いた各種の実
施例について詳細に説明していく。その際、図1に示し
たものと同様の構成要素には同一の符号を用いて示す。
路の基本的な考え方について説明した。これ以降は、上
述した本発明を実現するための各手段を用いた各種の実
施例について詳細に説明していく。その際、図1に示し
たものと同様の構成要素には同一の符号を用いて示す。
【0032】先ず始めに、上述の第1の手段を用いた最
も構成素子の少ない回路例(上記特願平04−2366
96号にて別途出願中のものに関連)を図3に参考例と
して示す。図3においては、エミッタ抵抗31と出力イ
ンピーダンス33の比により直流ゲインが定まり、ピー
キングコンデンサ32の容量値と容量性負荷6の容量値
の比により高周波ゲインが設定されると考えられる。し
かし、信号源1から入力端子2に加えられる入力信号の
振幅が大きくなったり周波数が高くなった際には、上述
のようにトランジスタ16の遮断によりピーキングコン
デンサ32の充放電が阻害される。
も構成素子の少ない回路例(上記特願平04−2366
96号にて別途出願中のものに関連)を図3に参考例と
して示す。図3においては、エミッタ抵抗31と出力イ
ンピーダンス33の比により直流ゲインが定まり、ピー
キングコンデンサ32の容量値と容量性負荷6の容量値
の比により高周波ゲインが設定されると考えられる。し
かし、信号源1から入力端子2に加えられる入力信号の
振幅が大きくなったり周波数が高くなった際には、上述
のようにトランジスタ16の遮断によりピーキングコン
デンサ32の充放電が阻害される。
【0033】特に、増幅回路の低消費電力化を図るべく
トランジスタ16のバイアス電流を抑制している場合に
は、トランジスタ16の遮断傾向は益々助長される。上
記の本回路例においては、トランジスタ15を付加する
ことによりピーキングコンデンサ32の充放電を促進
し、エミッタピーキングの強力な印加を可能とすること
により増幅回路の大出力広帯域化を図っている。
トランジスタ16のバイアス電流を抑制している場合に
は、トランジスタ16の遮断傾向は益々助長される。上
記の本回路例においては、トランジスタ15を付加する
ことによりピーキングコンデンサ32の充放電を促進
し、エミッタピーキングの強力な印加を可能とすること
により増幅回路の大出力広帯域化を図っている。
【0034】図3において、トランジスタ16は無信号
時にバイアス電流の流れるAB級バイアス、トランジス
タ15は信号振幅等がある程度以上に大きくならないと
電流の流れないC級バイアスに設定されている。しか
し、ピーキングコンデンサ32の充放電を促進し得る範
囲であれば、トランジスタ15と16のベース間には任
意のバイアス電圧やバイアス電流の設定回路を設けるこ
とができる。また、ピーキングコンデンサ32には、必
要以上のピーキング効果を抑えて安定化を図るべく直列
抵抗を挿入するなどした任意の回路網を用いることがで
きることは言うまでもない。
時にバイアス電流の流れるAB級バイアス、トランジス
タ15は信号振幅等がある程度以上に大きくならないと
電流の流れないC級バイアスに設定されている。しか
し、ピーキングコンデンサ32の充放電を促進し得る範
囲であれば、トランジスタ15と16のベース間には任
意のバイアス電圧やバイアス電流の設定回路を設けるこ
とができる。また、ピーキングコンデンサ32には、必
要以上のピーキング効果を抑えて安定化を図るべく直列
抵抗を挿入するなどした任意の回路網を用いることがで
きることは言うまでもない。
【0035】さらに、一層の大出力広帯域化を図るべ
く、トランジスタ16のコレクタにベース接地回路を設
けてカスコード構成としたり、出力端子5の手前にSE
PPやエミッタフォロワ回路を設けることも可能なこと
は言うまでもない。
く、トランジスタ16のコレクタにベース接地回路を設
けてカスコード構成としたり、出力端子5の手前にSE
PPやエミッタフォロワ回路を設けることも可能なこと
は言うまでもない。
【0036】なお、図3において、トランジスタを電界
効果形トランジスタFET(MOS形或いは接合形)に
置き換え得ることも明らかであろう。図47に、各極性
のトランジスタと電界効果形トランジスタFETとの対
応した回路図を示したので参照されたい。
効果形トランジスタFET(MOS形或いは接合形)に
置き換え得ることも明らかであろう。図47に、各極性
のトランジスタと電界効果形トランジスタFETとの対
応した回路図を示したので参照されたい。
【0037】続いて、上述の第1の手段を用いて増幅回
路の過渡応答の対称性を向上した回路を参考例として図
4に示す。図4においては、ピーキング用コンデンサ3
7を負荷とするトランジスタ35と36から成るSEP
Pを結合コンデンサ34を介して駆動することにより、
増幅回路のプッシュプル化を実現している。
路の過渡応答の対称性を向上した回路を参考例として図
4に示す。図4においては、ピーキング用コンデンサ3
7を負荷とするトランジスタ35と36から成るSEP
Pを結合コンデンサ34を介して駆動することにより、
増幅回路のプッシュプル化を実現している。
【0038】従って、出力端子5にトランジスタ35の
コレクタから信号電流を出力することができ、出力電圧
の立ち下がり時間のみならず立上り時間をも短縮可能と
なる。また、各トランジスタのエミッタ抵抗39から4
2は、ピーキングコンデンサ32と37の容量性負荷に
起因するSEPPの不安定性を抑える働きと、バイアス
電圧回路23と38の電圧を用いて各トランジスタのバ
イアス電流を設定する働きを併せもつ。
コレクタから信号電流を出力することができ、出力電圧
の立ち下がり時間のみならず立上り時間をも短縮可能と
なる。また、各トランジスタのエミッタ抵抗39から4
2は、ピーキングコンデンサ32と37の容量性負荷に
起因するSEPPの不安定性を抑える働きと、バイアス
電圧回路23と38の電圧を用いて各トランジスタのバ
イアス電流を設定する働きを併せもつ。
【0039】従って、エミッタ抵抗39から42は短絡
して削除することも、各トランジスタのベース側に直列
挿入することもできる。同様に、バイアス電圧回路23
と38を短絡して削除することもでき、トランジスタ3
5のエミッタを抵抗等を介して電源24の陽極に接続す
ることによりバイアス設定を行うことも可能である。ま
た、トランジスタ35のバイアス電流を確保することに
より、図1に示したような負帰還経路等を設けて出力電
圧の安定化を図りさえすれば、出力インピーダンス33
抵抗を排除して回路規模と負荷容量を削減することがで
きる。
して削除することも、各トランジスタのベース側に直列
挿入することもできる。同様に、バイアス電圧回路23
と38を短絡して削除することもでき、トランジスタ3
5のエミッタを抵抗等を介して電源24の陽極に接続す
ることによりバイアス設定を行うことも可能である。ま
た、トランジスタ35のバイアス電流を確保することに
より、図1に示したような負帰還経路等を設けて出力電
圧の安定化を図りさえすれば、出力インピーダンス33
抵抗を排除して回路規模と負荷容量を削減することがで
きる。
【0040】ここで、図3に示した参考例と同様に、カ
スコード構成としたり、出力端子5の手前にSEPPや
エミッタフォロワ回路を設けることもできることは言う
までもない。また、トランジスタ16のベースに接続さ
れた結合コンデンサ34の一方の端子を、トランジスタ
16のエミッタに接続することによっても、同様の効果
が得られる。
スコード構成としたり、出力端子5の手前にSEPPや
エミッタフォロワ回路を設けることもできることは言う
までもない。また、トランジスタ16のベースに接続さ
れた結合コンデンサ34の一方の端子を、トランジスタ
16のエミッタに接続することによっても、同様の効果
が得られる。
【0041】次に、回路素子数を削減して上述の第1の
手段を実現した回路を更に参考例として図5、図6及び
図7にそれぞれ示す。これらの基本参考例を実用的な増
幅回路として示したのが図8の回路図である。
手段を実現した回路を更に参考例として図5、図6及び
図7にそれぞれ示す。これらの基本参考例を実用的な増
幅回路として示したのが図8の回路図である。
【0042】図8においては、SEPPを構成するトラ
ンジスタ15のコレクタに流れる信号電流を直接に接地
点に捨てることなく、ベース接地構成のトランジスタ4
を介して出力端子5に流すことにより、増幅回路のプッ
シュプル出力化を図っている。このように構成すること
により、トランジスタ4に新たにトランジスタを接続し
てSEPPを構成しなくとも、増幅回路の過渡応答の対
称性を向上させることができる。
ンジスタ15のコレクタに流れる信号電流を直接に接地
点に捨てることなく、ベース接地構成のトランジスタ4
を介して出力端子5に流すことにより、増幅回路のプッ
シュプル出力化を図っている。このように構成すること
により、トランジスタ4に新たにトランジスタを接続し
てSEPPを構成しなくとも、増幅回路の過渡応答の対
称性を向上させることができる。
【0043】また、図8の回路において、入力信号は、
単一のSEPPを駆動するのみで済むため、信号源1の
内部インピーダンスに起因する入力信号の特性劣化を低
減することができる。ここで、バイパスコンデンサ50
はトランジスタ16の駆動インピーダンスの低減に、バ
イアス抵抗47とダイオード48及び49はトランジス
タ15及び16のバイアス設定に用いられている。
単一のSEPPを駆動するのみで済むため、信号源1の
内部インピーダンスに起因する入力信号の特性劣化を低
減することができる。ここで、バイパスコンデンサ50
はトランジスタ16の駆動インピーダンスの低減に、バ
イアス抵抗47とダイオード48及び49はトランジス
タ15及び16のバイアス設定に用いられている。
【0044】従って、上記のダイオード48及び49か
ら成る回路網は、ダイオードをさらに多数用いても、或
いは両端を短絡して削除するなどしてもよいことは言う
までもない。また、トランジスタ3はトランジスタ4と
同様にベース接地構成となり、トランジスタ16と共に
カスコード回路を構成している。バイアス抵抗51及び
53と29、温度補償用ダイオード52は、トランジス
タ4のバイアス電流を設定し、コンデンサ54は接地イ
ンピーダンスを低減する。
ら成る回路網は、ダイオードをさらに多数用いても、或
いは両端を短絡して削除するなどしてもよいことは言う
までもない。また、トランジスタ3はトランジスタ4と
同様にベース接地構成となり、トランジスタ16と共に
カスコード回路を構成している。バイアス抵抗51及び
53と29、温度補償用ダイオード52は、トランジス
タ4のバイアス電流を設定し、コンデンサ54は接地イ
ンピーダンスを低減する。
【0045】また、トランジスタ15のコレクタに流れ
る信号電流をトランジスタ4のエミッタに流し込むため
に用いられる、インピーダンス46と定電圧回路45
は、それぞれ図9に示した各種の素子及び回路に置き換
えることができる。
る信号電流をトランジスタ4のエミッタに流し込むため
に用いられる、インピーダンス46と定電圧回路45
は、それぞれ図9に示した各種の素子及び回路に置き換
えることができる。
【0046】定電圧回路45は、図9の(a)に示すツ
ェナーダイオード55や同図の(b)に示すトランジス
タ56から成る定電圧回路を代替回路として用いること
ができる。さらには、定電圧回路45を同図の(b)中
に示されるバイパスコンデンサ60のみに、或いは抵抗
や電池等の単一素子のみに置き換えることができる。同
様にインピーダンス46も、図9の(c)に示す定電流
回路61や同図の(d)に示すコイル63とインピーダ
ンス62の直列合成インピーダンスとすることができ
る。図9の(d)に示したようなインピーダンス回路網
を用いることにより、適当な周波数におけるピーキング
効果を向上することもできる。
ェナーダイオード55や同図の(b)に示すトランジス
タ56から成る定電圧回路を代替回路として用いること
ができる。さらには、定電圧回路45を同図の(b)中
に示されるバイパスコンデンサ60のみに、或いは抵抗
や電池等の単一素子のみに置き換えることができる。同
様にインピーダンス46も、図9の(c)に示す定電流
回路61や同図の(d)に示すコイル63とインピーダ
ンス62の直列合成インピーダンスとすることができ
る。図9の(d)に示したようなインピーダンス回路網
を用いることにより、適当な周波数におけるピーキング
効果を向上することもできる。
【0047】続いて、上述の第1の手段を用いて構成し
た広帯域増幅回路(参考例)を受像管駆動回路に適用し
た場合の基本回路(骨格)を図10に示し、さらにその
実用的な回路を図11に示す。図11においては、電圧
バッファ68とベース接地回路とSEPPを用いて増幅
された出力信号を、カソード電流検出回路を介して受像
管78に加える。
た広帯域増幅回路(参考例)を受像管駆動回路に適用し
た場合の基本回路(骨格)を図10に示し、さらにその
実用的な回路を図11に示す。図11においては、電圧
バッファ68とベース接地回路とSEPPを用いて増幅
された出力信号を、カソード電流検出回路を介して受像
管78に加える。
【0048】増幅過程においては、一般に能動素子の性
能を有効に活用して良好な周波数特性を得ることが容易
な電圧バッファ68とベース接地回路を用いているた
め、増幅回路のコスト低減が容易となる。本回路例の回
路動作を以下に詳述する。入力信号電圧はエミッタフォ
ロワ回路やSEPP等の低出力インピーダンス回路から
成る電圧バッファ68を介して、インピーダンス72と
ピーキング用コンデンサ71の直列合成インピーダンス
及び、インピーダンス69とピーキング用コンデンサ7
0の並列合成インピーダンスに加えられる。
能を有効に活用して良好な周波数特性を得ることが容易
な電圧バッファ68とベース接地回路を用いているた
め、増幅回路のコスト低減が容易となる。本回路例の回
路動作を以下に詳述する。入力信号電圧はエミッタフォ
ロワ回路やSEPP等の低出力インピーダンス回路から
成る電圧バッファ68を介して、インピーダンス72と
ピーキング用コンデンサ71の直列合成インピーダンス
及び、インピーダンス69とピーキング用コンデンサ7
0の並列合成インピーダンスに加えられる。
【0049】これらの合成インピーダンスのもう一方の
端子は、それぞれベース接地構成のトランジスタ4及び
3のエミッタに接続されているため、上記の信号電圧は
電流に変換されてピーキングコイル74の直列接続され
た出力インピーダンス33に流れ込み、広帯域に増幅さ
れた電圧信号として出力される。増幅の際、たとえ低電
力化のためバイアス電流が削減されていてトランジスタ
3と4の遮断が頻繁に繰り返されても、付加したトラン
ジスタ73と22とのプッシュプル動作の効果により、
上記のピーキング用コンデンサ70と71の充放電は促
進される。
端子は、それぞれベース接地構成のトランジスタ4及び
3のエミッタに接続されているため、上記の信号電圧は
電流に変換されてピーキングコイル74の直列接続され
た出力インピーダンス33に流れ込み、広帯域に増幅さ
れた電圧信号として出力される。増幅の際、たとえ低電
力化のためバイアス電流が削減されていてトランジスタ
3と4の遮断が頻繁に繰り返されても、付加したトラン
ジスタ73と22とのプッシュプル動作の効果により、
上記のピーキング用コンデンサ70と71の充放電は促
進される。
【0050】トランジスタ22と4、3と73のバイア
ス条件は、各トランジスタのエミッタ抵抗39から42
と温度補償用ダイオード48と49、84と85によっ
て設定される。また、コンデンサ50と83、86と5
4は、それぞれ交流的接地点のインピーダンス低減用の
バイパスコンデンサである。同様にバイアス用インピー
ダンス91とエミッタインピ−ダンス95と96、温度
補償用ダイオード90と92によって、トランジスタ7
5と76のバイアス条件は設定される。
ス条件は、各トランジスタのエミッタ抵抗39から42
と温度補償用ダイオード48と49、84と85によっ
て設定される。また、コンデンサ50と83、86と5
4は、それぞれ交流的接地点のインピーダンス低減用の
バイパスコンデンサである。同様にバイアス用インピー
ダンス91とエミッタインピ−ダンス95と96、温度
補償用ダイオード90と92によって、トランジスタ7
5と76のバイアス条件は設定される。
【0051】受像管駆動回路に用いる場合、上記のエミ
ッタインピーダンス95と96は受像管78の管内放電
時の保護素子としての働きも兼ねる。トランジスタ77
から成る上記のカソード電流検出回路は、受像管78の
発光輝度を制御すべく、輝度に相当するカソード79の
端子電流を検出する。トランジスタ77はエミッタフォ
ロワ回路として上記の出力信号を受像管78に伝送する
と同時に、エミッタに流れ込むカソード電流をコレクタ
に接続された検出抵抗99を介して電圧変換して検出出
力端子100に出力する。
ッタインピーダンス95と96は受像管78の管内放電
時の保護素子としての働きも兼ねる。トランジスタ77
から成る上記のカソード電流検出回路は、受像管78の
発光輝度を制御すべく、輝度に相当するカソード79の
端子電流を検出する。トランジスタ77はエミッタフォ
ロワ回路として上記の出力信号を受像管78に伝送する
と同時に、エミッタに流れ込むカソード電流をコレクタ
に接続された検出抵抗99を介して電圧変換して検出出
力端子100に出力する。
【0052】コンデンサ97は、トランジスタ77から
成るエミッタフォロワ回路の過渡応答の非対称性を補償
するバイパスコンデンサである。ダイオード98は、ト
ランジスタ77の逆耐圧を保証する保護素子である。ま
た、インピーダンス101はトランジスタ77の寄生容
量と接地間に直列に挿入され、増幅回路の負荷容量の増
加を防ぐ。コイル102とダンピング抵抗103は直列
ピーキング用素子であり、インピーダンス104は上記
の管内放電に対する増幅回路の保護回路である。
成るエミッタフォロワ回路の過渡応答の非対称性を補償
するバイパスコンデンサである。ダイオード98は、ト
ランジスタ77の逆耐圧を保証する保護素子である。ま
た、インピーダンス101はトランジスタ77の寄生容
量と接地間に直列に挿入され、増幅回路の負荷容量の増
加を防ぐ。コイル102とダンピング抵抗103は直列
ピーキング用素子であり、インピーダンス104は上記
の管内放電に対する増幅回路の保護回路である。
【0053】さらに、上述の第1の手段を用いて構成し
た広帯域増幅回路(参考例)を受像管駆動回路に適用し
た場合の別の参考例の骨格を図12に示し、その実用的
な回路例を図13に示す。図13においては、図12に
より分かり易く示されているように、カレントミラー回
路CM1,CM2を用いることにより、ピーキング用コ
ンデンサに流れる充放電電流を両成分ともに負荷側に供
給して、増幅回路の過渡応答の対称性を向上している。
た広帯域増幅回路(参考例)を受像管駆動回路に適用し
た場合の別の参考例の骨格を図12に示し、その実用的
な回路例を図13に示す。図13においては、図12に
より分かり易く示されているように、カレントミラー回
路CM1,CM2を用いることにより、ピーキング用コ
ンデンサに流れる充放電電流を両成分ともに負荷側に供
給して、増幅回路の過渡応答の対称性を向上している。
【0054】図13において、信号源1からの入力信号
はエミッタフォロワ回路を構成するトランジスタ109
と110を介してSEPPを構成するトランジスタ15
と16に加えられる。この場合、互いに異極性であるト
ランジスタ109と110は、トランジスタ15と16
のバイアス電圧源を兼ね備え、トランジスタ15と16
から成るSEPPとの合成回路は「ダイヤモンド回路」
と呼ばれ多用されている。
はエミッタフォロワ回路を構成するトランジスタ109
と110を介してSEPPを構成するトランジスタ15
と16に加えられる。この場合、互いに異極性であるト
ランジスタ109と110は、トランジスタ15と16
のバイアス電圧源を兼ね備え、トランジスタ15と16
から成るSEPPとの合成回路は「ダイヤモンド回路」
と呼ばれ多用されている。
【0055】ピーキング用コンデンサ32に流れる充放
電電流のうちトランジスタ15に流れる電流成分は、ト
ランジスタ113と114と115から成るカレントミ
ラー回路とトランジスタ120と121と122から成
る電源24の陽極側のカレントミラー回路を介して、S
EPPを構成するトランジスタ75と76のベースに供
給される。
電電流のうちトランジスタ15に流れる電流成分は、ト
ランジスタ113と114と115から成るカレントミ
ラー回路とトランジスタ120と121と122から成
る電源24の陽極側のカレントミラー回路を介して、S
EPPを構成するトランジスタ75と76のベースに供
給される。
【0056】上記の充放電電流のうちトランジスタ16
に流れる電流成分は、上記のトランジスタ122のコレ
クタ電流に対して相補的にトランジスタ75と76のベ
ースに供給される。出力端子5の電圧は、トランジスタ
75ベース電圧を帰還インピーダンス7と入力インピー
ダンス27を介した負帰還により制御することで安定化
される。
に流れる電流成分は、上記のトランジスタ122のコレ
クタ電流に対して相補的にトランジスタ75と76のベ
ースに供給される。出力端子5の電圧は、トランジスタ
75ベース電圧を帰還インピーダンス7と入力インピー
ダンス27を介した負帰還により制御することで安定化
される。
【0057】以上のようにカレントミラー回路を用いた
ことにより、トランジスタ15のコレクタ電流が流れる
広い周波数帯域内において、出力の過渡応答特性を改善
できる。その際、トランジスタ121にも上記の充放電
電流が流れることによる消費電力の増加は、上記の各カ
レントミラー回路の入出力電流比を決めるインピーダン
ス116と118、123と125のそれぞれ比を適当
に設定することで抑制できる。
ことにより、トランジスタ15のコレクタ電流が流れる
広い周波数帯域内において、出力の過渡応答特性を改善
できる。その際、トランジスタ121にも上記の充放電
電流が流れることによる消費電力の増加は、上記の各カ
レントミラー回路の入出力電流比を決めるインピーダン
ス116と118、123と125のそれぞれ比を適当
に設定することで抑制できる。
【0058】また、トランジスタ120の消費電力低減
のため、そのコレクタには抵抗126を接続する。さら
に、トランジスタ120のベース側にミラー効果による
悪影響を及ぼさぬよう、抵抗126と並列にバイパスコ
ンデンサ127を付加する。ベース接地構成のトランジ
スタ3と4と119は、それぞれ前段との間でのカスコ
ード回路を構成してミラー効果を抑える働きをする。
のため、そのコレクタには抵抗126を接続する。さら
に、トランジスタ120のベース側にミラー効果による
悪影響を及ぼさぬよう、抵抗126と並列にバイパスコ
ンデンサ127を付加する。ベース接地構成のトランジ
スタ3と4と119は、それぞれ前段との間でのカスコ
ード回路を構成してミラー効果を抑える働きをする。
【0059】そして、ダイオード90によりAB級にバ
イアスされたトランジスタ76のコレクタ電流から、抵
抗99を介して端子100よりカソード電流を検出する
ことができる。コンデンサ128は、上記の127と同
様のバイパスコンデンサである。また、上記の入力イン
ピーダンス27と並列に抵抗105とコンデンサ106
の直列合成回路を付加することにより、増幅回路の周波
数帯域を拡大できる。図13において、各トランジスタ
のベース抵抗93と94、107と108、111と1
12は、寄生発振を抑える安定化抵抗である。
イアスされたトランジスタ76のコレクタ電流から、抵
抗99を介して端子100よりカソード電流を検出する
ことができる。コンデンサ128は、上記の127と同
様のバイパスコンデンサである。また、上記の入力イン
ピーダンス27と並列に抵抗105とコンデンサ106
の直列合成回路を付加することにより、増幅回路の周波
数帯域を拡大できる。図13において、各トランジスタ
のベース抵抗93と94、107と108、111と1
12は、寄生発振を抑える安定化抵抗である。
【0060】以上、プッシュプル回路を用いてピーキン
グ用コンデンサの充放電を促進することにより広帯域化
を図った参考例について説明した。しかし、上述したピ
ーキング用の各コンデンサを、100MHzにも至る高
周波信号に適用したり、高ゲインの容量性負荷駆動回路
に適用すべく容量値を増加する場合には、素子自体の直
列共振が問題となる。共振周波数前後での周波数特性の
急変に起因して、信号波形に歪を生じてしまうからであ
る。
グ用コンデンサの充放電を促進することにより広帯域化
を図った参考例について説明した。しかし、上述したピ
ーキング用の各コンデンサを、100MHzにも至る高
周波信号に適用したり、高ゲインの容量性負荷駆動回路
に適用すべく容量値を増加する場合には、素子自体の直
列共振が問題となる。共振周波数前後での周波数特性の
急変に起因して、信号波形に歪を生じてしまうからであ
る。
【0061】上記参考例に用いるピーキング用コンデン
サとして好適なコンデンサの具体例を図14に示す。図
14の(a)に示す回路を用いることにより、複数の直
列共振周波数の高い小容量のコンデンサ131から13
3を並列接続して得られる端子129と130の間の並
列合成容量を、上記のピーキング用コンデンサとして用
いることができる。
サとして好適なコンデンサの具体例を図14に示す。図
14の(a)に示す回路を用いることにより、複数の直
列共振周波数の高い小容量のコンデンサ131から13
3を並列接続して得られる端子129と130の間の並
列合成容量を、上記のピーキング用コンデンサとして用
いることができる。
【0062】また、図14の(b)に示す貫通コンデン
サ134の取付け金具を端子129に、リード線端子1
36と137を短絡して端子130に接続することによ
り上記のピーキング用コンデンサとして用いることがで
きる。なお貫通コンデンサというのは、パイプにリード
線を貫通させ、そのリード線とパイプとの間で容量を持
たせたものである。
サ134の取付け金具を端子129に、リード線端子1
36と137を短絡して端子130に接続することによ
り上記のピーキング用コンデンサとして用いることがで
きる。なお貫通コンデンサというのは、パイプにリード
線を貫通させ、そのリード線とパイプとの間で容量を持
たせたものである。
【0063】一般に貫通コンデンサはリード線の削減に
より、直列共振周波数が極めて高いという特徴を示す
が、図示したようにリード線を短絡することにより、さ
らに共振周波数を高めることができる。また、リード端
子側と取付け金具側のどちらの端子を交流接地点側に用
いてもよい。
より、直列共振周波数が極めて高いという特徴を示す
が、図示したようにリード線を短絡することにより、さ
らに共振周波数を高めることができる。また、リード端
子側と取付け金具側のどちらの端子を交流接地点側に用
いてもよい。
【0064】さらには、図14の(a)に示したように
並列合成容量を用いてもよく、後述の図14の(c),
(d)に示すように更なる高周波化も可能である。ま
た、貫通コンデンサを3端子コンデンサに置き換えて、
貫通コンデンサに対してと同様に、導通している端子間
を短絡した2端子回路をピーキング用コンデンサとして
用いた場合にも共振周波数を高めることができる。
並列合成容量を用いてもよく、後述の図14の(c),
(d)に示すように更なる高周波化も可能である。ま
た、貫通コンデンサを3端子コンデンサに置き換えて、
貫通コンデンサに対してと同様に、導通している端子間
を短絡した2端子回路をピーキング用コンデンサとして
用いた場合にも共振周波数を高めることができる。
【0065】次に、直列共振周波数の近傍まで有効にピ
ーキングコンデンサとして動作させるためには、図14
の(c)に示すように、直列抵抗139を挿入して共振
の影響を抑えることができる。また、ピーキングを更に
高周波まで有効に施すためには、図14の(d)に示す
ように、コンデンサ140よりも共振周波数の高いコン
デンサ142を並列に付加する。
ーキングコンデンサとして動作させるためには、図14
の(c)に示すように、直列抵抗139を挿入して共振
の影響を抑えることができる。また、ピーキングを更に
高周波まで有効に施すためには、図14の(d)に示す
ように、コンデンサ140よりも共振周波数の高いコン
デンサ142を並列に付加する。
【0066】さらに、貫通コンデンサの導通する二端子
の一方の端子と上記の導通する二端子以外の端子との間
に、上記の図14の(c)や(d)の回路か或いはコン
デンサを接続し、上記の二端子のもう一方の端子と上記
の導通する二端子以外の端子との間の容量をピーキング
コンデンサとして用いた場合にも、上記と同様の効果が
得られる。
の一方の端子と上記の導通する二端子以外の端子との間
に、上記の図14の(c)や(d)の回路か或いはコン
デンサを接続し、上記の二端子のもう一方の端子と上記
の導通する二端子以外の端子との間の容量をピーキング
コンデンサとして用いた場合にも、上記と同様の効果が
得られる。
【0067】この場合のピーキングコンデンサの具体例
を図15に示す。図16もピーキングコンデンサの別の
具体例を示す回路図であるので参照されたい。図16で
TECは3端子コンデンサを示す。
を図15に示す。図16もピーキングコンデンサの別の
具体例を示す回路図であるので参照されたい。図16で
TECは3端子コンデンサを示す。
【0068】以上を踏まえて、上述の第2の手段を用い
て、帰還インピーダンスを能動素子の低インピーダンス
端子に接続することにより、出力信号を電流信号として
広帯域に帰還可能とした本発明の一実施例を図17に示
す。
て、帰還インピーダンスを能動素子の低インピーダンス
端子に接続することにより、出力信号を電流信号として
広帯域に帰還可能とした本発明の一実施例を図17に示
す。
【0069】図17においては、トランジスタ9のエミ
ッタに帰還インピーダンス7を接続することにより、出
力信号を広帯域電流信号としてトランジスタ9のコレク
タから正相で取り出すことができる。これは、トランジ
スタ9のエミッタのような低インピーダンス端子におい
ては、各種の寄生容量の影響による時定数の増大が抑え
られるからである。
ッタに帰還インピーダンス7を接続することにより、出
力信号を広帯域電流信号としてトランジスタ9のコレク
タから正相で取り出すことができる。これは、トランジ
スタ9のエミッタのような低インピーダンス端子におい
ては、各種の寄生容量の影響による時定数の増大が抑え
られるからである。
【0070】また、端子2からトランジスタ9のベース
に入力された信号は、上記の帰還された広帯域電流信号
から差引きされてトランジスタ9のコレクタから逆相に
取り出すことができる。トランジスタ9のコレクタから
得られた合成信号は、反転アンプ143にて増幅され端
子5から出力される。
に入力された信号は、上記の帰還された広帯域電流信号
から差引きされてトランジスタ9のコレクタから逆相に
取り出すことができる。トランジスタ9のコレクタから
得られた合成信号は、反転アンプ143にて増幅され端
子5から出力される。
【0071】特に、反転アンプ143の出力形式が、出
力抵抗を用いずに相補型能動素子によるプッシュプル回
路のみから成るダイナミック負荷形式の場合に、本実施
例は好適である。なぜならば、後述するように、ダイナ
ミック負荷形式とすることにより高インピーダンスとな
った出力点に帰還インピーダンス7を接続することで、
さらなる広帯域化も可能となるからである。
力抵抗を用いずに相補型能動素子によるプッシュプル回
路のみから成るダイナミック負荷形式の場合に、本実施
例は好適である。なぜならば、後述するように、ダイナ
ミック負荷形式とすることにより高インピーダンスとな
った出力点に帰還インピーダンス7を接続することで、
さらなる広帯域化も可能となるからである。
【0072】次に、図17に示した上述の第2の手段
を、プッシュプル回路を備えた反転アンプを用いて実現
した実施例を図18に示す。図18において、反転アン
プはベースをコンデンサ34を介して相互結合されたト
ランジスタ16と35から成るエミッタ接地回路より構
成され、その出力がトランジスタ75と76から成るS
EPPを介して端子5から出力される。
を、プッシュプル回路を備えた反転アンプを用いて実現
した実施例を図18に示す。図18において、反転アン
プはベースをコンデンサ34を介して相互結合されたト
ランジスタ16と35から成るエミッタ接地回路より構
成され、その出力がトランジスタ75と76から成るS
EPPを介して端子5から出力される。
【0073】その際、帰還インピーダンス7を介した負
帰還により出力は安定する。図18においては、出力電
圧検出のための帰還インピーダンス7の接続点をトラン
ジスタ35のコレクタに設けて後述するように広帯域化
を図っているが、出力電圧の現れる個所であれば帰還イ
ンピーダンス7の接続点はトランジスタ75のエミッタ
や端子5なども可能である。
帰還により出力は安定する。図18においては、出力電
圧検出のための帰還インピーダンス7の接続点をトラン
ジスタ35のコレクタに設けて後述するように広帯域化
を図っているが、出力電圧の現れる個所であれば帰還イ
ンピーダンス7の接続点はトランジスタ75のエミッタ
や端子5なども可能である。
【0074】また、トランジスタ9のエミッタと、交流
的接地点等と言った上記の出力電圧検出のための帰還イ
ンピーダンス7の接続点以外の個所との間に新たに信号
電流増強用インピーダンスを付加することにより、回路
全体の電圧ゲインを増加させることができる。バイパス
コンデンサ144は、トランジスタ75と76のベース
を強力に駆動するために、信号電流をバイアスインピー
ダンス91を介さずに供給する。
的接地点等と言った上記の出力電圧検出のための帰還イ
ンピーダンス7の接続点以外の個所との間に新たに信号
電流増強用インピーダンスを付加することにより、回路
全体の電圧ゲインを増加させることができる。バイパス
コンデンサ144は、トランジスタ75と76のベース
を強力に駆動するために、信号電流をバイアスインピー
ダンス91を介さずに供給する。
【0075】続いて、上述の第2の手段を用いてさらな
る広帯域化を可能とする実施例を図19に示す。図19
においては、帰還インピーダンス7の接続される能動素
子9の低インピーダンス端子に、信号電流源145から
端子2を介して電流信号を入力している。電流入力形式
とすることにより、上記の低インピーダンス端子におい
ては時定数が小さいという特徴をから、信号入力経路に
おける周波数帯域をも拡大できる。
る広帯域化を可能とする実施例を図19に示す。図19
においては、帰還インピーダンス7の接続される能動素
子9の低インピーダンス端子に、信号電流源145から
端子2を介して電流信号を入力している。電流入力形式
とすることにより、上記の低インピーダンス端子におい
ては時定数が小さいという特徴をから、信号入力経路に
おける周波数帯域をも拡大できる。
【0076】さらに、図19においては、トランジスタ
9がベース接地形式により用いられていることから、入
力端子2に現れるミラー効果の影響を抑えることができ
る。また、図19に示すように、信号電流源145を用
いた信号源146には、信号源インピーダンスを考慮す
るか、或いは電圧電流変換用の入力インピーダンス8を
直列挿入することにより、信号電圧源1を用いた信号源
147を適用できることは言うまでもない。反転アンプ
143には任意の方式の回路を適用可能であることも言
うまでもない。
9がベース接地形式により用いられていることから、入
力端子2に現れるミラー効果の影響を抑えることができ
る。また、図19に示すように、信号電流源145を用
いた信号源146には、信号源インピーダンスを考慮す
るか、或いは電圧電流変換用の入力インピーダンス8を
直列挿入することにより、信号電圧源1を用いた信号源
147を適用できることは言うまでもない。反転アンプ
143には任意の方式の回路を適用可能であることも言
うまでもない。
【0077】図19に示した実施例に各種のピーキング
を施し、さらなる広帯域化を可能としたことを特徴とす
る実施例の骨格を図20に示し、その実用的な回路を図
21に示す。図20において、143は反転アンプであ
り、図10に示す回路を含む反転アンプから成ってい
る。
を施し、さらなる広帯域化を可能としたことを特徴とす
る実施例の骨格を図20に示し、その実用的な回路を図
21に示す。図20において、143は反転アンプであ
り、図10に示す回路を含む反転アンプから成ってい
る。
【0078】図21においては、図1に示した回路の動
作と同様に、入力信号がトランジスタ148と入力イン
ピーダンス8を介して電流変換された後、後段のアンプ
の負帰還作用により帰還インピーダンス7を介して増幅
された電圧に逆変換されて出力される。
作と同様に、入力信号がトランジスタ148と入力イン
ピーダンス8を介して電流変換された後、後段のアンプ
の負帰還作用により帰還インピーダンス7を介して増幅
された電圧に逆変換されて出力される。
【0079】図示された各種のピーキングについて説明
する。コンデンサ149と抵抗150は上記の電流変換
の際に高域の周波数成分増強し、コイル152はトラン
ジスタ9と12等の寄生容量に起因する帯域劣化を抑え
るための並列ピーキング素子である。同様に、コンデン
サ21と138、159もピーキングコンデンサであ
る。コイル166と168及びダンピング抵抗167と
169は、トランジスタ75と76の寄生容量に起因す
る帯域劣化を抑えるための直列ピーキング素子である。
する。コンデンサ149と抵抗150は上記の電流変換
の際に高域の周波数成分増強し、コイル152はトラン
ジスタ9と12等の寄生容量に起因する帯域劣化を抑え
るための並列ピーキング素子である。同様に、コンデン
サ21と138、159もピーキングコンデンサであ
る。コイル166と168及びダンピング抵抗167と
169は、トランジスタ75と76の寄生容量に起因す
る帯域劣化を抑えるための直列ピーキング素子である。
【0080】次に、各種のバイアス用ダイオードについ
て説明する。ダイオード153はトランジスタ12のバ
イアス用であると同時に、バイパスコンデンサ154を
併用することにより抵抗11の抵抗値抑制により時定数
を削減し、広帯域化を図る効果もある。ツェナーダイオ
ード155は、バイパスコンデンサ157との相互作用
により、トランジスタ9のベースを交流的に接地する。
ダイオード160から162は、バイパスコンデンサ1
63との相互作用により、トランジスタ15と16をA
B級にバイアスする。
て説明する。ダイオード153はトランジスタ12のバ
イアス用であると同時に、バイパスコンデンサ154を
併用することにより抵抗11の抵抗値抑制により時定数
を削減し、広帯域化を図る効果もある。ツェナーダイオ
ード155は、バイパスコンデンサ157との相互作用
により、トランジスタ9のベースを交流的に接地する。
ダイオード160から162は、バイパスコンデンサ1
63との相互作用により、トランジスタ15と16をA
B級にバイアスする。
【0081】SEPPを構成するトランジスタ15と1
6に十分なバイアス電流を流すことにより、両トランジ
スタのスイッチングを高速化して、後段のベース接地ト
ランジスタ3と4の駆動能力の向上を図っている。ダイ
オード84と85及びバイアス抵抗170の働きによ
り、トランジスタ4はAB級にトランジスタ22はC級
にバイアスされる。
6に十分なバイアス電流を流すことにより、両トランジ
スタのスイッチングを高速化して、後段のベース接地ト
ランジスタ3と4の駆動能力の向上を図っている。ダイ
オード84と85及びバイアス抵抗170の働きによ
り、トランジスタ4はAB級にトランジスタ22はC級
にバイアスされる。
【0082】ベース接地トランジスタ22は、上述した
ようにピーキングコンデンサ21の充放電を促進し、強
度のピーキングを可能とする。バイパスコンデンサ54
と86はトランジスタを交流的に接地する。ダイオード
90と92及びバイアス抵抗91は、上述したようにト
ランジスタ75と76をAB級にバイアスする。
ようにピーキングコンデンサ21の充放電を促進し、強
度のピーキングを可能とする。バイパスコンデンサ54
と86はトランジスタを交流的に接地する。ダイオード
90と92及びバイアス抵抗91は、上述したようにト
ランジスタ75と76をAB級にバイアスする。
【0083】続いて、高インピ−ダンスを示す出力信号
検出部に帰還インピ−ダンスを接続した、上述の第3の
手段を用いた本発明の実施例の骨格を図22に、その実
用的な回路を図23に示す。図22において、CAはイ
ンピーダンス変換アンプであり、図23におけるトラン
ジスタ75,76,抵抗95,96などから成るもので
ある。
検出部に帰還インピ−ダンスを接続した、上述の第3の
手段を用いた本発明の実施例の骨格を図22に、その実
用的な回路を図23に示す。図22において、CAはイ
ンピーダンス変換アンプであり、図23におけるトラン
ジスタ75,76,抵抗95,96などから成るもので
ある。
【0084】図23においては、出力信号が現れると共
に、高インピ−ダンスを示すトランジスタ16と35の
コレクタの相互接続点に帰還インピーダンス7を接続
し、トランジスタ75と76から成るSEPPを介して
端子5の出力インピーダンスを低減している。
に、高インピ−ダンスを示すトランジスタ16と35の
コレクタの相互接続点に帰還インピーダンス7を接続
し、トランジスタ75と76から成るSEPPを介して
端子5の出力インピーダンスを低減している。
【0085】従来の増幅回路においては、帰還インピー
ダンスの負荷効果を抑えるべく、図23中の破線配線に
示すように、上記の帰還インピーダンス7を排除した後
に低インピーダンスの出力端子5に帰還インピーダンス
174を接続することが一般的であった。しかし、従来
のように高インピ−ダンスを示す出力点を残した場合に
増幅回路の開ループゲインの周波数特性は、その出力点
における極めて大きい時定数の影響により、図24の
(a)の実線175に示すように低周波域のゲインが過
剰に増大してしまう。
ダンスの負荷効果を抑えるべく、図23中の破線配線に
示すように、上記の帰還インピーダンス7を排除した後
に低インピーダンスの出力端子5に帰還インピーダンス
174を接続することが一般的であった。しかし、従来
のように高インピ−ダンスを示す出力点を残した場合に
増幅回路の開ループゲインの周波数特性は、その出力点
における極めて大きい時定数の影響により、図24の
(a)の実線175に示すように低周波域のゲインが過
剰に増大してしまう。
【0086】このように開ループゲインの高低差が著し
く大きい場合には、いかに負帰還を施してゲインの平坦
化を図ろうとも、図24の(a)の破線176に示すよ
うに閉ループゲインの低周波域における増大は抑えきれ
ない。ところが本発明の実施例のように、高インピ−ダ
ンスを示す出力点に帰還インピーダンスを接続した場合
の開ループゲインの周波数特性は、その出力点における
時定数を適度に削減することができるため、図24の
(b)の実線177に示すように、低周波域のゲインを
必要最小限の大きさに抑制できる。
く大きい場合には、いかに負帰還を施してゲインの平坦
化を図ろうとも、図24の(a)の破線176に示すよ
うに閉ループゲインの低周波域における増大は抑えきれ
ない。ところが本発明の実施例のように、高インピ−ダ
ンスを示す出力点に帰還インピーダンスを接続した場合
の開ループゲインの周波数特性は、その出力点における
時定数を適度に削減することができるため、図24の
(b)の実線177に示すように、低周波域のゲインを
必要最小限の大きさに抑制できる。
【0087】従って、負帰還を施してゲインのさらなる
平坦化を図ることにより、図24の(b)の破線178
に示すように閉ループゲインの周波数特性は平坦化して
増幅回路の広帯域化が可能となる。
平坦化を図ることにより、図24の(b)の破線178
に示すように閉ループゲインの周波数特性は平坦化して
増幅回路の広帯域化が可能となる。
【0088】また、図23においては、トランジスタ7
5と76から成るSEPPを用いて端子5の出力インピ
ーダンスを低減しているが、本発明においては上記のS
EPPを用いなくとも、電流増幅作用を有するエミッタ
フォロワ等のバッファアンプであれば適用可能であるこ
とは言うまでもない。さらに、上記のバッファアンプに
相当する手段を用いずに、帰還インピーダンスを接続す
る以前は高インピ−ダンスを示していた上記の出力点を
出力端子5に直接に接続しても良い。その場合に増幅回
路の出力インピーダンスは、負帰還の作用で低減する。
5と76から成るSEPPを用いて端子5の出力インピ
ーダンスを低減しているが、本発明においては上記のS
EPPを用いなくとも、電流増幅作用を有するエミッタ
フォロワ等のバッファアンプであれば適用可能であるこ
とは言うまでもない。さらに、上記のバッファアンプに
相当する手段を用いずに、帰還インピーダンスを接続す
る以前は高インピ−ダンスを示していた上記の出力点を
出力端子5に直接に接続しても良い。その場合に増幅回
路の出力インピーダンスは、負帰還の作用で低減する。
【0089】以上のように高インピ−ダンスを示す出力
信号検出部に帰還インピ−ダンスを接続した回路例は、
既に図13と図18、図21においても示した。本発明
を適用すると共に、ピーキングを強化した正相アンプの
実施例の骨格を図25に、その実用的な回路を図26に
示す。図25において、CAはインピーダンス変換アン
プであり、143は反転アンプである。
信号検出部に帰還インピ−ダンスを接続した回路例は、
既に図13と図18、図21においても示した。本発明
を適用すると共に、ピーキングを強化した正相アンプの
実施例の骨格を図25に、その実用的な回路を図26に
示す。図25において、CAはインピーダンス変換アン
プであり、143は反転アンプである。
【0090】図26においては、帰還インピーダンス7
を介してトランジスタ16のエミッタに直列帰還を施し
ているため、増幅回路の入力インピーダンスを高くする
ことができる。また、コンデンサ21には、負帰還の安
定化のために周波数帯域を制限する働きがある。
を介してトランジスタ16のエミッタに直列帰還を施し
ているため、増幅回路の入力インピーダンスを高くする
ことができる。また、コンデンサ21には、負帰還の安
定化のために周波数帯域を制限する働きがある。
【0091】本実施例の直流ゲインは抵抗179と帰還
インピーダンス7の抵抗比により定まる。コンデンサ3
7とコイル166と168も上述した素子と同様にピー
キングのために用いられている。
インピーダンス7の抵抗比により定まる。コンデンサ3
7とコイル166と168も上述した素子と同様にピー
キングのために用いられている。
【0092】続いて、少ない素子数の回路構成を用い
て、電流信号を直流領域からプッシュプル形式で伝送す
ることによりに広帯域化を可能とした実施例の骨格を図
27に、その実用的な回路を図28に示す。
て、電流信号を直流領域からプッシュプル形式で伝送す
ることによりに広帯域化を可能とした実施例の骨格を図
27に、その実用的な回路を図28に示す。
【0093】図28においては、入力端子2に現れた信
号電圧が直流領域からトランジスタ16のベースに加え
られると共に、インピーダンス181を介してトランジ
スタ35のベースにも加えられ、出力トランジスタの2
素子を用いるのみでプッシュプル動作が可能となる。
号電圧が直流領域からトランジスタ16のベースに加え
られると共に、インピーダンス181を介してトランジ
スタ35のベースにも加えられ、出力トランジスタの2
素子を用いるのみでプッシュプル動作が可能となる。
【0094】この場合、入力信号の電流成分がインピー
ダンス回路網を介して、トランジスタ16と35のそれ
ぞれのベースに分流するとも考えられる。さらに、入力
端子2に現れた上記の信号電圧の高周波成分は、バイパ
スコンデンサ34を介することにより、上記の直流成分
よりも強調されてトランジスタ35のベースに加えられ
る。
ダンス回路網を介して、トランジスタ16と35のそれ
ぞれのベースに分流するとも考えられる。さらに、入力
端子2に現れた上記の信号電圧の高周波成分は、バイパ
スコンデンサ34を介することにより、上記の直流成分
よりも強調されてトランジスタ35のベースに加えられ
る。
【0095】また、上記の出力トランジスタ16と35
のベース駆動電圧は、入力信号が電圧信号である場合の
ように振幅制限を被らない。従って、回路の開ループゲ
インのゲイン周波数帯域幅積は増加する。結果的に、信
号電流源145からの電流信号は帰還インピーダンス7
を介して広帯域に電圧変換されて出力端子5に現れる。
コンデンサ32と37はピーキング用素子であるが、削
除可能なことは言うまでもない。同様に、バイパスコン
デンサ34を削除しても本発明の効果は得られることも
言うまでもない。
のベース駆動電圧は、入力信号が電圧信号である場合の
ように振幅制限を被らない。従って、回路の開ループゲ
インのゲイン周波数帯域幅積は増加する。結果的に、信
号電流源145からの電流信号は帰還インピーダンス7
を介して広帯域に電圧変換されて出力端子5に現れる。
コンデンサ32と37はピーキング用素子であるが、削
除可能なことは言うまでもない。同様に、バイパスコン
デンサ34を削除しても本発明の効果は得られることも
言うまでもない。
【0096】さらに、図19に示したように、信号電流
源145は入力インピーダンスを直列に接続した信号電
圧源に置き換えることもできる。また、電流信号を直流
領域から高周波領域まで効率良くプッシュプル形式で伝
送することにより、さらなる広帯域化を可能とした実用
的な実施例の骨格を図29、図30、図31、図32及
び図33に示し、それらの実用的な回路を図34に示
す。図33において、183は集積回路を示す。
源145は入力インピーダンスを直列に接続した信号電
圧源に置き換えることもできる。また、電流信号を直流
領域から高周波領域まで効率良くプッシュプル形式で伝
送することにより、さらなる広帯域化を可能とした実用
的な実施例の骨格を図29、図30、図31、図32及
び図33に示し、それらの実用的な回路を図34に示
す。図33において、183は集積回路を示す。
【0097】図34においては、電源10が比較的に低
電圧の集積回路183の端子191に入力された電圧信
号を電流信号に変換後、ベース接地トランジスタ184
を介して電源電圧の高い増幅回路部に入力する。従っ
て、高電圧部との間にトランジスタ184を介在させる
事で、広帯域特性実現の容易な半導体集積回路183等
を耐電圧超過による破壊の心配なく使用できる。
電圧の集積回路183の端子191に入力された電圧信
号を電流信号に変換後、ベース接地トランジスタ184
を介して電源電圧の高い増幅回路部に入力する。従っ
て、高電圧部との間にトランジスタ184を介在させる
事で、広帯域特性実現の容易な半導体集積回路183等
を耐電圧超過による破壊の心配なく使用できる。
【0098】増幅回路部においては、図28と同様に、
上記の電流信号が帰還インピーダンス7を介して出力電
圧信号に変換される。その際に上記の電流信号が、高周
波で増大する出力トランジスタ16と35のベース駆動
電流として浪費されることなく、効率的に帰還インピー
ダンス7に供給されるようにトランジスタ185と18
6から成るSEPPを用いている。
上記の電流信号が帰還インピーダンス7を介して出力電
圧信号に変換される。その際に上記の電流信号が、高周
波で増大する出力トランジスタ16と35のベース駆動
電流として浪費されることなく、効率的に帰還インピー
ダンス7に供給されるようにトランジスタ185と18
6から成るSEPPを用いている。
【0099】上記のSEPPのバイアスを設定するため
にダイオード48と49及び抵抗198と199を用い
ると共に、上記の信号電流をバイパスして安定したバイ
アス電圧を得るためにコンデンサ50を用いる。また、
トランジスタ185と186から成るSEPPの出力電
圧を、インピーダンス180と187及び182と18
9を介して分圧することにより、出力トランジスタ16
と35のそれぞれのベース駆動電圧を得ている。
にダイオード48と49及び抵抗198と199を用い
ると共に、上記の信号電流をバイパスして安定したバイ
アス電圧を得るためにコンデンサ50を用いる。また、
トランジスタ185と186から成るSEPPの出力電
圧を、インピーダンス180と187及び182と18
9を介して分圧することにより、出力トランジスタ16
と35のそれぞれのベース駆動電圧を得ている。
【0100】バイパスコンデンサ188と190は、高
周波における上記のベース駆動電圧を増強する。各トラ
ンジスタのベースに直列挿入されている抵抗195と1
96と197、112、200、93、94が発振防止
のための安定化抵抗であることは言うまでもない。
周波における上記のベース駆動電圧を増強する。各トラ
ンジスタのベースに直列挿入されている抵抗195と1
96と197、112、200、93、94が発振防止
のための安定化抵抗であることは言うまでもない。
【0101】次に、上述の図13にも示した「ダイヤモ
ンド回路」を広帯域信号に適用可能とする実施例を図3
5に示す。図35中のトランジスタ202と203は後
段のトランジスタ75と76から成るSEPPを駆動す
るエミッタフォロワ回路であると同時に、トランジスタ
75と76のバイアス設定回路の働きを兼ね備える。
ンド回路」を広帯域信号に適用可能とする実施例を図3
5に示す。図35中のトランジスタ202と203は後
段のトランジスタ75と76から成るSEPPを駆動す
るエミッタフォロワ回路であると同時に、トランジスタ
75と76のバイアス設定回路の働きを兼ね備える。
【0102】しかし、従来の「ダイヤモンド回路」にお
いては図13に示した前段のエミッタフォロワ回路を構
成するトランジスタ109と110のそれぞれのベース
・コレクタ間寄生容量の和が入力容量となり、高周波に
おいてはバッファアンプとして本来必要な高入力インピ
ーダンスが得られなくなる。
いては図13に示した前段のエミッタフォロワ回路を構
成するトランジスタ109と110のそれぞれのベース
・コレクタ間寄生容量の和が入力容量となり、高周波に
おいてはバッファアンプとして本来必要な高入力インピ
ーダンスが得られなくなる。
【0103】特に「ダイヤモンド回路」の前段がダイナ
ミック負荷形式に代表されるような比較的に出力インピ
ーダンスの高い回路の場合には、負荷が重くなることに
より十分な周波数帯域が確保できなくなることが多い。
本実施例を示す図35においては、前段のエミッタフォ
ロワ回路を構成するトランジスタ202と203のそれ
ぞれのコレクタを後段のSEPPの出力に接続すること
により、バッファアンプとして本来必要な高入力インピ
ーダンスを確保している。
ミック負荷形式に代表されるような比較的に出力インピ
ーダンスの高い回路の場合には、負荷が重くなることに
より十分な周波数帯域が確保できなくなることが多い。
本実施例を示す図35においては、前段のエミッタフォ
ロワ回路を構成するトランジスタ202と203のそれ
ぞれのコレクタを後段のSEPPの出力に接続すること
により、バッファアンプとして本来必要な高入力インピ
ーダンスを確保している。
【0104】つまり、前段のエミッタフォロワ回路を構
成するトランジスタのコレクタに、ベースに入力された
信号とほぼ等しい信号を加えることにより、それらのベ
ース・コレクタ間寄生容量に流れる電流を抑制して入力
容量を低減している。また、図35に示した実施例の特
徴としては、バイアス用電圧源201とエミッタ抵抗9
5と96の作用により、後段のSEPPをA級或いはA
B級にバイアスして構成トランジスタ75と76に十分
なバイアス電流を流すことができ、高速広帯域化が可能
なことである。
成するトランジスタのコレクタに、ベースに入力された
信号とほぼ等しい信号を加えることにより、それらのベ
ース・コレクタ間寄生容量に流れる電流を抑制して入力
容量を低減している。また、図35に示した実施例の特
徴としては、バイアス用電圧源201とエミッタ抵抗9
5と96の作用により、後段のSEPPをA級或いはA
B級にバイアスして構成トランジスタ75と76に十分
なバイアス電流を流すことができ、高速広帯域化が可能
なことである。
【0105】また、逆にバイアス用電圧源201の極性
を反転して後段のSEPPをC級にバイアスし、回路の
消費電力を削減することもできる。上記のバイアス設定
の精度向上や安定化を図るためには、図示したようにト
ランジスタ202と203を定電流源204と205に
よってバイアスすることが好ましい。しかし、上記の定
電流源204と205が抵抗やその他のインピーダンス
に置き換え可能であることは言うまでもない。
を反転して後段のSEPPをC級にバイアスし、回路の
消費電力を削減することもできる。上記のバイアス設定
の精度向上や安定化を図るためには、図示したようにト
ランジスタ202と203を定電流源204と205に
よってバイアスすることが好ましい。しかし、上記の定
電流源204と205が抵抗やその他のインピーダンス
に置き換え可能であることは言うまでもない。
【0106】また、大振幅動作時や静電気放電時、負荷
の受像管の管内放電時などにトランジスタ75と76、
202、203のベース・エミッタ間に耐圧を越える逆
電圧が印加されぬように、各トランジスタのベース・エ
ミッタ間に保護ダイオードを並列付加できることも言う
までもない。
の受像管の管内放電時などにトランジスタ75と76、
202、203のベース・エミッタ間に耐圧を越える逆
電圧が印加されぬように、各トランジスタのベース・エ
ミッタ間に保護ダイオードを並列付加できることも言う
までもない。
【0107】図36は、図35の実施例の変形であるの
で参照されたい。次に本発明の「ダイヤモンド回路」を
増幅回路の終段のバッファアンプに適用した実施例を図
37に示す。
で参照されたい。次に本発明の「ダイヤモンド回路」を
増幅回路の終段のバッファアンプに適用した実施例を図
37に示す。
【0108】図37においても、回路の負帰還動作によ
り、端子2に入力された電流信号は帰還インピーダンス
7を介して出力電圧信号に変換される。図37において
も前段のエミッタフォロワ回路を構成するトランジスタ
202と203のそれぞれのコレクタを、後段のSEP
Pの出力であるトランジスタ76と75のエミッタにそ
れぞれ接続している。
り、端子2に入力された電流信号は帰還インピーダンス
7を介して出力電圧信号に変換される。図37において
も前段のエミッタフォロワ回路を構成するトランジスタ
202と203のそれぞれのコレクタを、後段のSEP
Pの出力であるトランジスタ76と75のエミッタにそ
れぞれ接続している。
【0109】また、図37に示す実施例の特徴は、トラ
ンジスタ202と203のそれぞれのエミッタをコンデ
ンサ206を介して接続することにより、後段のSEP
Pを構成するトランジスタ76と75の駆動能力を向上
していることである。トランジスタ76と75のベース
は両者ともに、出力電圧信号の立上り時と立ち下がり時
にはそれぞれトランジスタ203と202によって駆動
される。
ンジスタ202と203のそれぞれのエミッタをコンデ
ンサ206を介して接続することにより、後段のSEP
Pを構成するトランジスタ76と75の駆動能力を向上
していることである。トランジスタ76と75のベース
は両者ともに、出力電圧信号の立上り時と立ち下がり時
にはそれぞれトランジスタ203と202によって駆動
される。
【0110】また、安定化抵抗207をコンデンサ20
6に直列接続することにより、トランジスタ202と2
03のエミッタを結合したことによる発振は抑えられ
る。同様に、ベース抵抗212と213もトランジスタ
202と203の発振を抑える。また、図35に示した
実施例に関する説明と同様に、ダイオード210と21
1はトランジスタ202と203を保護するために用い
られている。さらに、後段のSEPPを構成するトラン
ジスタ76と75のバイアス用抵抗91は、ダイオード
等の定電圧素子や回路に置き換えたり、バイパスコンデ
ンサを並列に付加できることも言うまでもない。
6に直列接続することにより、トランジスタ202と2
03のエミッタを結合したことによる発振は抑えられ
る。同様に、ベース抵抗212と213もトランジスタ
202と203の発振を抑える。また、図35に示した
実施例に関する説明と同様に、ダイオード210と21
1はトランジスタ202と203を保護するために用い
られている。さらに、後段のSEPPを構成するトラン
ジスタ76と75のバイアス用抵抗91は、ダイオード
等の定電圧素子や回路に置き換えたり、バイパスコンデ
ンサを並列に付加できることも言うまでもない。
【0111】図38は、図37の実施例の骨格を示す回
路図であるので参照されたい。続いて、さらなる広帯域
化の可能な本発明の「ダイヤモンド回路」の実施例を図
39に示す。
路図であるので参照されたい。続いて、さらなる広帯域
化の可能な本発明の「ダイヤモンド回路」の実施例を図
39に示す。
【0112】図39においては、前段のエミッタフォロ
ワ回路を構成するトランジスタ202と203のベース
間をバイアス用電圧源を介さずに接続できる。従って、
「ダイヤモンド回路」の入力端子に接続される素子数を
最大限に削減できるため、バッファアンプとして本来必
要な高入力インピーダンスが得られる。
ワ回路を構成するトランジスタ202と203のベース
間をバイアス用電圧源を介さずに接続できる。従って、
「ダイヤモンド回路」の入力端子に接続される素子数を
最大限に削減できるため、バッファアンプとして本来必
要な高入力インピーダンスが得られる。
【0113】その上、コイル214とダンピング抵抗2
15から成る単一のピーキング回路を用いることにより
さらなる広帯域化が図れる。また、エミッタフォロワ回
路を構成するトランジスタ202と203のそれぞれの
コレクタには、バイパスコンデンサ220とトランジス
タ221及びバイパスコンデンサ217とトランジスタ
218を介して入力にほぼ等しい信号を加えることによ
り、入力インピーダンスの増加を図っている。
15から成る単一のピーキング回路を用いることにより
さらなる広帯域化が図れる。また、エミッタフォロワ回
路を構成するトランジスタ202と203のそれぞれの
コレクタには、バイパスコンデンサ220とトランジス
タ221及びバイパスコンデンサ217とトランジスタ
218を介して入力にほぼ等しい信号を加えることによ
り、入力インピーダンスの増加を図っている。
【0114】その際、バイアス用インピーダンス216
と219のそれぞれに電流源204と205の電流を流
してトランジスタ202と203のベース・コレクタ間
のバイアス電圧を設定することにより、トランジスタ2
02と203の飽和を防ぐとともに寄生容量自体の低減
とトランジェント周波数の高周波化を図る。上記の電流
源204と205は、バイアス電流さえ流せるものであ
れば抵抗等の任意の素子や回路に代替可能である。
と219のそれぞれに電流源204と205の電流を流
してトランジスタ202と203のベース・コレクタ間
のバイアス電圧を設定することにより、トランジスタ2
02と203の飽和を防ぐとともに寄生容量自体の低減
とトランジェント周波数の高周波化を図る。上記の電流
源204と205は、バイアス電流さえ流せるものであ
れば抵抗等の任意の素子や回路に代替可能である。
【0115】同様に、バイアス用インピーダンス216
と219もバイアス電圧を発生できるものであればダイ
オードや電圧源回路等の任意の素子や回路に代替可能で
ある。また、後段のSEPPを構成するトランジスタ7
5と76のそれぞれのベースを、トランジスタ218と
221のどちらかのベースにそれぞれ接続することによ
り、上記のトランジスタ75と76のバイアス電流を任
意に設定可能であることは言うまでもない。
と219もバイアス電圧を発生できるものであればダイ
オードや電圧源回路等の任意の素子や回路に代替可能で
ある。また、後段のSEPPを構成するトランジスタ7
5と76のそれぞれのベースを、トランジスタ218と
221のどちらかのベースにそれぞれ接続することによ
り、上記のトランジスタ75と76のバイアス電流を任
意に設定可能であることは言うまでもない。
【0116】さらなる高速広帯域化を可能とした、本発
明の「ダイヤモンド回路」の実施例を図40に示す。本
実施例においては、前段のエミッタフォロワ回路を構成
するトランジスタのそれぞれのエミッタを、後段のSE
PPを構成するトランジスタのうちそれぞれに同極性の
素子のベースに接続することにより、負荷の駆動能力を
向上している。
明の「ダイヤモンド回路」の実施例を図40に示す。本
実施例においては、前段のエミッタフォロワ回路を構成
するトランジスタのそれぞれのエミッタを、後段のSE
PPを構成するトランジスタのうちそれぞれに同極性の
素子のベースに接続することにより、負荷の駆動能力を
向上している。
【0117】図40中の上記の前段のエミッタフォロワ
回路を構成するトランジスタ202と203のエミッタ
は、それぞれに結合コンデンサ222と223を介して
同極性のトランジスタ76と75に接続されている。そ
れぞれのベース抵抗94と93は、上述のごとく安定化
抵抗であるため比較的に低い値に抑えられている。上記
の縦続接続された2組の同極性トランジスタ202と7
6及び203と75においては、それぞれに信号電圧の
立ち下がり時と立上り時に両者のエミッタ電流を順方向
に増大させることにより、負荷の駆動速度を最大限に高
めることができる。
回路を構成するトランジスタ202と203のエミッタ
は、それぞれに結合コンデンサ222と223を介して
同極性のトランジスタ76と75に接続されている。そ
れぞれのベース抵抗94と93は、上述のごとく安定化
抵抗であるため比較的に低い値に抑えられている。上記
の縦続接続された2組の同極性トランジスタ202と7
6及び203と75においては、それぞれに信号電圧の
立ち下がり時と立上り時に両者のエミッタ電流を順方向
に増大させることにより、負荷の駆動速度を最大限に高
めることができる。
【0118】ここで、トランジスタ202と203のエ
ミッタ間の結合は直流伝達用のインピーダンス224と
225を介在させることにより、後段の駆動能力に支障
を来すことなく抑制できる。また、図39に示した実施
例と同様に、本実施例においても入力端子に接続される
素子数を最大限に削減できるため、バッファアンプとし
て本来必要な高入力インピーダンスが得られる。
ミッタ間の結合は直流伝達用のインピーダンス224と
225を介在させることにより、後段の駆動能力に支障
を来すことなく抑制できる。また、図39に示した実施
例と同様に、本実施例においても入力端子に接続される
素子数を最大限に削減できるため、バッファアンプとし
て本来必要な高入力インピーダンスが得られる。
【0119】また、インピーダンス216と226及び
219と227が、トランジスタ75と76のバイアス
電流設定とトランジスタ203と202のコレクタバイ
アス電圧設定のために用いられていることは言うまでも
ない。さらに、バイパスコンデンサ217と220が削
除可能なことも言うまでもない。
219と227が、トランジスタ75と76のバイアス
電流設定とトランジスタ203と202のコレクタバイ
アス電圧設定のために用いられていることは言うまでも
ない。さらに、バイパスコンデンサ217と220が削
除可能なことも言うまでもない。
【0120】また、図40においては、トランジスタ2
02のコレクタをトランジスタ76のエミッタから外し
て接地点等の交流的接地点に接続して、トランジスタ2
03のコレクタをトランジスタ75のエミッタから外し
て電源24の陽極等の交流的接地点に接続しても、上記
の高速化効果が得られることは言うまでもない。図41
は、かかる実施例を示す回路図である。また図42は、
図39の実施例の骨格を示す回路図であるので参照され
たい。
02のコレクタをトランジスタ76のエミッタから外し
て接地点等の交流的接地点に接続して、トランジスタ2
03のコレクタをトランジスタ75のエミッタから外し
て電源24の陽極等の交流的接地点に接続しても、上記
の高速化効果が得られることは言うまでもない。図41
は、かかる実施例を示す回路図である。また図42は、
図39の実施例の骨格を示す回路図であるので参照され
たい。
【0121】最後に、コイルを用いた直並列ピーキング
回路を使用した本発明の実施例を図44及び図45にそ
れぞれに示す。本実施例の特徴は、従来は電力消費を伴
う抵抗を新たに付加することで施されていたダンピング
を、コンデンサを介して既存の出力抵抗を用いて施すよ
うにすることで広帯域化を可能とした点にある。
回路を使用した本発明の実施例を図44及び図45にそ
れぞれに示す。本実施例の特徴は、従来は電力消費を伴
う抵抗を新たに付加することで施されていたダンピング
を、コンデンサを介して既存の出力抵抗を用いて施すよ
うにすることで広帯域化を可能とした点にある。
【0122】図43は、従来のエミッタ接地増幅回路を
示す回路図であるが、このエミッタ接地増幅回路の出力
周波数帯域は、出力抵抗33と負荷容量6を含むトラン
ジスタ16のコレクタ側の容量から求まる出力側の時定
数に反比例することにより制限される。そこで、上記の
出力周波数帯域を拡大すべく上記のコレクタ側容量との
間で並列共振を生じる並列ピーキング用コイル74と、
直列共振を生じる直列ピーキング用コイル102を図示
したように挿入することが、従来は一般的であった。
示す回路図であるが、このエミッタ接地増幅回路の出力
周波数帯域は、出力抵抗33と負荷容量6を含むトラン
ジスタ16のコレクタ側の容量から求まる出力側の時定
数に反比例することにより制限される。そこで、上記の
出力周波数帯域を拡大すべく上記のコレクタ側容量との
間で並列共振を生じる並列ピーキング用コイル74と、
直列共振を生じる直列ピーキング用コイル102を図示
したように挿入することが、従来は一般的であった。
【0123】直列ピーキング用コイル102は、図中の
回路から一度外した後に、コイル74の出力抵抗33に
接続されていない方の端子にトランジスタ16のコレク
タを接続して、トランジスタ16のコレクタと出力端子
5との間に直列挿入することもできる。増幅回路の周波
数特性の平坦化を図る際には、上記のコイル74の共振
に対しては出力抵抗33によるダンピングがおのずと働
くためインダクタンスを調整するのみで済むが、コイル
102に対してはダンピング抵抗103を並列に付加す
る必要がある。
回路から一度外した後に、コイル74の出力抵抗33に
接続されていない方の端子にトランジスタ16のコレク
タを接続して、トランジスタ16のコレクタと出力端子
5との間に直列挿入することもできる。増幅回路の周波
数特性の平坦化を図る際には、上記のコイル74の共振
に対しては出力抵抗33によるダンピングがおのずと働
くためインダクタンスを調整するのみで済むが、コイル
102に対してはダンピング抵抗103を並列に付加す
る必要がある。
【0124】しかし、上記の周波数特性の平坦化と帯域
拡大を両立させた場合には、上記の抵抗103における
共振エネルギー消費の影響から共振のQを低減して出力
周波数帯域を十分に拡大することができない。図44に
示す本発明の実施例においては、相互に接続した並列ピ
ーキング用のコイル74と直列ピーキング用のコイル1
02の、上記の相互接続されていない方の端子間に結合
用のコンデンサ228を並列接続する。
拡大を両立させた場合には、上記の抵抗103における
共振エネルギー消費の影響から共振のQを低減して出力
周波数帯域を十分に拡大することができない。図44に
示す本発明の実施例においては、相互に接続した並列ピ
ーキング用のコイル74と直列ピーキング用のコイル1
02の、上記の相互接続されていない方の端子間に結合
用のコンデンサ228を並列接続する。
【0125】コンデンサ228を介して既存の出力抵抗
33にトランジスタ16の出力信号電流を流せることに
加え、上記の直列共振のダンピングにも出力抵抗33を
併用できることから、本実施例においては広帯域化が可
能となる。また、直列ピーキング用のコイル102は図
43の場合と同様に、図中の回路から一度外した後に、
コイル74の出力抵抗33に接続されていない方の端子
にトランジスタ16のコレクタを接続して、トランジス
タ16のコレクタと出力端子5との間に直列挿入するこ
ともできる。
33にトランジスタ16の出力信号電流を流せることに
加え、上記の直列共振のダンピングにも出力抵抗33を
併用できることから、本実施例においては広帯域化が可
能となる。また、直列ピーキング用のコイル102は図
43の場合と同様に、図中の回路から一度外した後に、
コイル74の出力抵抗33に接続されていない方の端子
にトランジスタ16のコレクタを接続して、トランジス
タ16のコレクタと出力端子5との間に直列挿入するこ
ともできる。
【0126】この場合にも、相互に接続した並列ピーキ
ング用のコイル74と直列ピーキング用のコイル102
の、上記の相互接続されていない方の端子間に結合用の
コンデンサ228を並列接続することにより、上記と同
様の効果が得られる。
ング用のコイル74と直列ピーキング用のコイル102
の、上記の相互接続されていない方の端子間に結合用の
コンデンサ228を並列接続することにより、上記と同
様の効果が得られる。
【0127】さらには、図44に示した回路構成に加え
て、コイル74と102の接続点と出力端子5の間にも
う一つの直列ピーキング用コイルを直列に挿入すること
ができる。その場合は、直列ピーキング用コイルを分割
することに相当し、トランジスタ16のコレクタ側の寄
生容量と負荷容量の比率に対応したピーキングの最適化
が可能となる。
て、コイル74と102の接続点と出力端子5の間にも
う一つの直列ピーキング用コイルを直列に挿入すること
ができる。その場合は、直列ピーキング用コイルを分割
することに相当し、トランジスタ16のコレクタ側の寄
生容量と負荷容量の比率に対応したピーキングの最適化
が可能となる。
【0128】また図45に見られるように、ベースを交
流的に接地してエミッタに信号を入力するベース接地ト
ランジスタ3を、トランジスタ16の後段に挿入して
も、同様の効果が得られることは述べるまでもない。
流的に接地してエミッタに信号を入力するベース接地ト
ランジスタ3を、トランジスタ16の後段に挿入して
も、同様の効果が得られることは述べるまでもない。
【0129】図46は、図27の実施例において、広帯
域増幅回路の周辺を導体板LPにより遮蔽して、広帯域
増幅回路からの不要輻射を抑制するようにした実施例を
示す回路図であるので参照されたい。
域増幅回路の周辺を導体板LPにより遮蔽して、広帯域
増幅回路からの不要輻射を抑制するようにした実施例を
示す回路図であるので参照されたい。
【0130】以上、能動素子にトランジスタを用いて実
施例を説明してきたがFET等の半導体素子や真空管等
の任意の能動素子も適用可能であることは言うまでもな
い。また、各能動素子や電圧源、電流源の極性も反転可
能であることも言うまでもない。
施例を説明してきたがFET等の半導体素子や真空管等
の任意の能動素子も適用可能であることは言うまでもな
い。また、各能動素子や電圧源、電流源の極性も反転可
能であることも言うまでもない。
【0131】負荷に受像管を想定した場合には、モノク
ロ−ムディスプレイや投写形ディスプレイ、オシロスコ
−プに用いられる単色管や、カラ−ディスプレイ等に用
いられ複数の駆動電極を有するカラ−受像管、或いはプ
ラズマ表示板や液晶表示板等の任意の表示素子の使用が
可能である。
ロ−ムディスプレイや投写形ディスプレイ、オシロスコ
−プに用いられる単色管や、カラ−ディスプレイ等に用
いられ複数の駆動電極を有するカラ−受像管、或いはプ
ラズマ表示板や液晶表示板等の任意の表示素子の使用が
可能である。
【0132】また、駆動電極としては、カソ−ドや各グ
リッド、アノ−ド等の信号の入力されるあらゆる種類の
電極が考えられる。さらに、本発明の実施例は、受像管
に限らず任意の負荷を駆動する一般の広帯域信号増幅回
路や信号を扱う任意の信号処理回路への適用が可能であ
る。
リッド、アノ−ド等の信号の入力されるあらゆる種類の
電極が考えられる。さらに、本発明の実施例は、受像管
に限らず任意の負荷を駆動する一般の広帯域信号増幅回
路や信号を扱う任意の信号処理回路への適用が可能であ
る。
【0133】
【発明の効果】以上に述べたように、本発明によれば、
消費電力を増大することなく大振幅広帯域信号の出力が
可能な広帯域増幅回路を提供することができる。従っ
て、本発明を用いることにより、CAD/CAM用のコ
ンピュタディスプレイ等に適用可能な帯域50MHzか
ら300MHz程度、出力振幅30Vから50V程度の
広帯域大振幅な受像管駆動回路を、消費電力を抑えた小
規模の回路形態により実現することができる。そのた
め、増幅回路全体のシールド板で覆い遮蔽することが容
易となり、不要輻射の低減が図れる。
消費電力を増大することなく大振幅広帯域信号の出力が
可能な広帯域増幅回路を提供することができる。従っ
て、本発明を用いることにより、CAD/CAM用のコ
ンピュタディスプレイ等に適用可能な帯域50MHzか
ら300MHz程度、出力振幅30Vから50V程度の
広帯域大振幅な受像管駆動回路を、消費電力を抑えた小
規模の回路形態により実現することができる。そのた
め、増幅回路全体のシールド板で覆い遮蔽することが容
易となり、不要輻射の低減が図れる。
【図1】本発明の広帯域増幅回路の基本的な考え方を示
す回路図である。
す回路図である。
【図2】従来の容量性負荷駆動回路を示す回路図であ
る。
る。
【図3】本発明の参考例を示す回路図である。
【図4】本発明の他の参考例を示す回路図である。
【図5】本発明の別の基本参考例を示す回路図である。
【図6】本発明の他の基本参考例を示す回路図である。
【図7】本発明の更に別の基本参考例を示す回路図であ
る。
る。
【図8】本発明の実用的な参考例を示す回路図である。
【図9】本発明の参考例に用い得る各種の素子及び回路
を示す回路図である。
を示す回路図である。
【図10】本発明の更に他の参考例の骨格を示す回路図
である。
である。
【図11】本発明の実用的な参考例を示す回路図であ
る。。
る。。
【図12】本発明の別の実施例の骨格を示す回路図であ
る。
る。
【図13】本発明の実用的な参考例を示す回路図であ
る。
る。
【図14】本発明の参考例としての広帯域増幅回路にお
いて用いるピーキング用コンデンサの具体例を示す回路
図である。
いて用いるピーキング用コンデンサの具体例を示す回路
図である。
【図15】本発明の参考例としての広帯域増幅回路にお
いて用いる別のピーキング用コンデンサの具体例を示す
回路図である。
いて用いる別のピーキング用コンデンサの具体例を示す
回路図である。
【図16】本発明の参考例としての広帯域増幅回路にお
いて用いる他のピーキング用コンデンサの具体例を示す
回路図である。
いて用いる他のピーキング用コンデンサの具体例を示す
回路図である。
【図17】本発明の一実施例を示す回路図である。
【図18】本発明の実用的な実施例を示す回路図であ
る。
る。
【図19】本発明の別の一実施例を示す回路図である。
【図20】本発明の他の実施例の骨格を示す回路図であ
る。
る。
【図21】本発明の実用的な実施例を示す回路図であ
る。
る。
【図22】本発明の別の実施例の骨格を示す回路図であ
る。
る。
【図23】本発明の実用的な実施例を示す回路図であ
る。
る。
【図24】本発明の実施例の効果を示す特性図である。
【図25】本発明の他の実施例の骨格を示す回路図であ
る。
る。
【図26】本発明の実用的な実施例を示す回路図であ
る。
る。
【図27】本発明の更に別の実施例の骨格を示す回路図
である。
である。
【図28】本発明の実用的な実施例を示す回路図であ
る。
る。
【図29】本発明の更に他の実施例の骨格を示す回路図
である。
である。
【図30】本発明の更に他の実施例の骨格を示す回路図
である。
である。
【図31】本発明の更に他の実施例の骨格を示す回路図
である。
である。
【図32】本発明の更に他の実施例の骨格を示す回路図
である。
である。
【図33】本発明の更に他の実施例の骨格を示す回路図
である。
である。
【図34】本発明の実用的な実施例を示す回路図であ
る。
る。
【図35】本発明の更に別の実施例の骨格を示す回路図
である。
である。
【図36】本発明の更に別の実施例の骨格を示す回路図
である。
である。
【図37】本発明の実用的な実施例の骨格を示す回路図
である。
である。
【図38】本発明の別の実施例の骨格を示す回路図であ
る。
る。
【図39】本発明の実用的な実施例を示す回路図であ
る。
る。
【図40】本発明の実用的な実施例を示す回路図であ
る。
る。
【図41】本発明のなお更に別の実施例の骨格を示す回
路図である。
路図である。
【図42】本発明のなお更に別の実施例の骨格を示す回
路図である。
路図である。
【図43】従来のエミッタ接地増幅回路を示す回路図で
ある。
ある。
【図44】本発明の実施例を示す回路図である。
【図45】本発明の実施例を示す回路図である。
【図46】本発明の他の実施例を示す回路図である。
【図47】各極性のトランジスタとFETとの対応した
回路を示す回路図である。
回路を示す回路図である。
1…信号電圧源、2…入力端子、3…出力トランジスタ
(NPN)、4…出力トランジスタ(PNP)、5…出
力端子、6…負荷容量、7…帰還インピーダンス。
(NPN)、4…出力トランジスタ(PNP)、5…出
力端子、6…負荷容量、7…帰還インピーダンス。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 木藤 浩二 神奈川県横浜市戸塚区吉田町292番地 株式会社日立製作所映像メディア研究所 内 (72)発明者 大沢 通孝 神奈川県横浜市戸塚区吉田町292番地 株式会社日立製作所映像メディア研究所 内 (56)参考文献 特開 昭47−33551(JP,A) 特開 昭49−129464(JP,A) 特開 昭50−139621(JP,A) 特開 昭51−7820(JP,A) 特開 昭51−52727(JP,A) 特開 昭51−113409(JP,A) 特開 昭52−127049(JP,A) 特開 昭55−143861(JP,A) 特開 昭57−164602(JP,A) 特開 昭57−164604(JP,A) 特開 昭57−164605(JP,A) 特開 昭57−165768(JP,A) 特開 昭57−165769(JP,A) 特開 昭58−25785(JP,A) 特開 昭58−114512(JP,A) 特開 昭58−202607(JP,A) 特開 昭59−206(JP,A) 特開 昭59−160302(JP,A) 特開 昭60−5693(JP,A) 特開 昭60−12872(JP,A) 特開 昭62−222704(JP,A) 特開 昭63−26105(JP,A) 特開 平1−186006(JP,A) 特開 平1−216692(JP,A) 特開 平2−280407(JP,A) 特開 平3−45088(JP,A) 特開 平3−204291(JP,A) 特開 平3−222594(JP,A) 特開 平4−156001(JP,A) 特開 平5−63460(JP,A) 特開 平5−236499(JP,A) 実開 昭48−29744(JP,U) 実開 昭55−36605(JP,U) 実開 昭56−19914(JP,U) 実開 昭57−69315(JP,U) 実開 昭61−75673(JP,U) 実開 昭63−113376(JP,U) 実開 昭63−131273(JP,U) 実開 平1−91385(JP,U) 実開 平3−20586(JP,U) 実公 昭53−42044(JP,Y1) 米国特許4446443(US,A) 米国特許4879522(US,A) ***国特許出願公開2646386(DE, A1) (58)調査した分野(Int.Cl.7,DB名) H03F 1/00 - 1/56 H03F 3/00 - 3/44 H03F 3/50 - 3/52 H04N 5/50 - 5/63 H04N 9/44 - 9/78 PCI(DIALOG) WPI(DIALOG)
Claims (13)
- 【請求項1】 トランジスタを含む増幅回路において、 該トランジスタのべース又はゲートを第1の電極、エミ
ッタ又はソースを第2の電極、コレクタ又はドレインを
第3の電極とするとき、 入力側にその第1の電極を接続した前記トランジスタの
第2の電極に帰還インピーダンスの一方の端子を接続
し、前記帰還インピーダンスのもう一方の端子を出力側
に接続すると共に、反転アンプの出力側にも接続し、前
記反転アンプの入力側を前記トランジスタの第3の電極
に接続して成ることを特徴とする広帯域増幅回路。 - 【請求項2】 第1のトランジスタを含む増幅回路にお
いて、前記第1の トランジスタのべース又はゲートを第1の電
極、エミッタ又はソースを第2の電極、コレクタ又はド
レインを第3の電極とするとき、 前記第1のトランジスタの第2の電極に入力側を接続す
ると共に帰還インピーダンスの一方の端子を接続し、前
記帰還インピーダンスのもう一方の端子を出力側に接続
すると共に、反転アンプの出力側に接続し、前記反転ア
ンプの入力側に前記第1のトランジスタの第3の電極を
接続して成ることを特徴とする広帯域増幅回路。 - 【請求項3】 請求項2に記載の広帯域増幅回路におい
て、前記反転アンプが、プッシュプル回路を含み、 該プッシ
ュプル回路を構成する第2及び第3の、二つのトランジ
スタのべース又はゲートを第1の電極、エミッタ又はソ
ースを第2の電極、コレクタ又はドレインを第3の電極
とするとき、入力側にピーキング用コンデンサの一方の
端子を接続し、該ピーキング用コンデンサの他方の端子
を第2のトランジスタの第2の電極に接続すると共に、
前記ピーキング用コンデンサの他側を前記第2のトラン
ジスタと逆極性の第3のトランジスタの第2の電極に接
続し、前記第2のトランジスタの第1の電極と前記第3
のトランジスタの第1の電極とを相互に接続し、前記第
2のトランジスタの第3の電極を出力側に接続して成る
広帯域増幅回路を含むことを特徴とする広帯域増幅回
路。 - 【請求項4】 帰還インピーダンスを反転アンプの入力
端子と出力端子との間に接続し、前記反転アンプの出力
端子をインピーダンス変換アンプを介して出力側に接続
し、前記反転アンプの入力端子を入力側として成ること
を特徴とする広帯域増幅回路。 - 【請求項5】 トランジスタを含む増幅回路において、 該トランジスタのべース又はゲートを第1の電極、エミ
ッタ又はソースを第2の電極、コレクタ又はドレインを
第3の電極とするとき、 入力側にその第1の電極を接続した前記トランジスタの
第2の電極に帰還インピーダンスの一方の端子を接続
し、前記トランジスタの第3の電極に、反転アンプを介
して、前記帰還インピーダンスの他方の端子を接続し、
前記帰還インピーダンスの他方の端子にインピーダンス
変換アンプの入力端子を接続し、前記インピーダンス変
換アンプの出力端子を出力側に接続して成ることを特徴
とする広帯域増幅回路。 - 【請求項6】 第1のトランジスタと第2のトランジス
タを含む増幅回路において、前記第1及び第2の トランジスタのべース又はゲートを
第1の電極、エミッタ又はソースを第2の電極、コレク
タ又はドレインを第3の電極とするとき、 入力側に、前記第1のトランジスタの第1の電極を接続
し、かつ前記第1のトランジスタと逆極性の第2のトラ
ンジスタの第1の電極を接続すると共に、帰還インピー
ダンスの一方の端子をも接続し、前記第1のトランジス
タの第3の電極と前記第2のトランジスタの第3電極と
を相互に接続すると共に、前記帰還インピーダンスの他
方の端子をも接続し、前記第1のトランジスタの第3の
電極と前記第2のトランジスタの第3の電極と前記帰還
インピーダンスの他方の端子との相互接続点を出力側に
接続して成ることを特徴とする広帯域増幅回路。 - 【請求項7】 第1のトランジスタと第2のトランジス
タを含む増幅回路において、前記第1及び第2のトランジスタ のべース又はゲートを
第1の電極、エミッタ又はソースを第2の電極、コレク
タ又はドレインを第3の電極とするとき、 入力側と、第1のトランジスタの第1の電極と、の間を
抵抗から成る第1の直流結合回路を介して接続し、かつ
入力側と、前記第1のトランジスタと逆極性の第2のト
ランジスタの第1の電極と、の間を抵抗から成る第2の
直流結合回路を介して接続すると共に、帰還インピーダ
ンスの一方の端子を入力側に接続し、前記第1のトラン
ジスタの第3の電極と前記第2のトランジスタの第3電
極とを相互に接続すると共に、前記帰還インピーダンス
の他方の端子をも接続し、前記第1のトランジスタの第
3の電極と前記第2のトランジスタの第3の電極と前記
帰還インピーダンスの他方の端子との相互接続点を出力
側に接続して成ることを特徴とする広帯域増幅回路。 - 【請求項8】 第1のトランジスタと第2のトランジス
タを含む増幅回路において、前記第1及び第2の トランジスタのべース又はゲートを
第1の電極、エミッタ又はソースを第2の電極、コレク
タ又はドレインを第3の電極とするとき、 入力側と、第1のトランジスタの第1の電極と、の間を
バッファアンプと抵抗から成る第1の直流結合回路を介
して接続し、かつ入力側と、前記第1のトランジスタと
逆極性の第2のトランジスタの第1の電極と、の間を前
記バッファアンプと抵抗から成る第2の直流結合回路を
介して接続すると共に、帰還インピーダンスの一方の端
子を入力側に接続し、前記第1のトランジスタの第3の
電極と前記第2のトランジスタの第3電極とを相互に接
続すると共に、前記帰還インピーダンスの他方の端子を
も接続し、前記第1のトランジスタの第3の電極と前記
第2のトランジスタの第3の電極と前記帰還インピーダ
ンスの他方の端子との相互接続点を出力側に接続して成
ることを特徴とする広帯域増幅回路。 - 【請求項9】 請求項8に記載の広帯域増幅回路におい
て、前記入力側に信号電流源を接続したことを特徴とす
る広帯域増幅回路。 - 【請求項10】 請求項9に記載の広帯域増幅回路にお
いて、前記信号電流源を、第1の電極を接地する構成と
した第3のトランジスタを介して、前記入力側に接続す
ることを特徴とする広帯域増幅回路。 - 【請求項11】 請求項10に記載の広帯域増幅回路に
おいて、前記信号電流源が集積回路により構成されたこ
とを特徴とする広帯域増幅回路。 - 【請求項12】 請求項7に記載の広帯域増幅回路にお
いて、前記2つの抵抗が2つのレベルシフト回路で構成
されることを特徴とする広帯域増幅回路。 - 【請求項13】 請求項8に記載の広帯域増幅回路にお
いて、前記2つの抵抗が2つのレベルシフト回路で構成
されることを特徴とする広帯域増幅回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP10341209A JP3129704B2 (ja) | 1998-12-01 | 1998-12-01 | 広帯域増幅回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP10341209A JP3129704B2 (ja) | 1998-12-01 | 1998-12-01 | 広帯域増幅回路 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP04236696A Division JP3129531B2 (ja) | 1992-09-04 | 1992-09-04 | 広帯域増幅回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH11225026A JPH11225026A (ja) | 1999-08-17 |
JP3129704B2 true JP3129704B2 (ja) | 2001-01-31 |
Family
ID=18344232
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP10341209A Expired - Fee Related JP3129704B2 (ja) | 1998-12-01 | 1998-12-01 | 広帯域増幅回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3129704B2 (ja) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3988469B2 (ja) | 2002-01-25 | 2007-10-10 | ソニー株式会社 | 半導体レーザ駆動回路 |
JP2005175819A (ja) | 2003-12-10 | 2005-06-30 | Sony Corp | 増幅器並びに通信装置 |
JP4763662B2 (ja) * | 2007-07-02 | 2011-08-31 | 日本電信電話株式会社 | トランスインピーダンスアンプ |
JP5256713B2 (ja) * | 2007-11-29 | 2013-08-07 | セイコーエプソン株式会社 | 容量性負荷の駆動回路、液体噴射装置及び印刷装置 |
-
1998
- 1998-12-01 JP JP10341209A patent/JP3129704B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JPH11225026A (ja) | 1999-08-17 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4118731A (en) | Video amplifier with suppressed radio frequency radiation | |
US4096517A (en) | Video amplifier | |
JP3161721B2 (ja) | 増幅回路及びディスプレイ装置 | |
KR0133839B1 (ko) | 광대역 증폭기 및 이들을 사용한 표시 장치 | |
JP3306252B2 (ja) | ベース接地トランジスタ増幅器 | |
US3891934A (en) | Transistor amplifier with impedance matching transformer | |
JP3129704B2 (ja) | 広帯域増幅回路 | |
US6353367B1 (en) | Cascode amplifier integrated circuit with reduced miller capacitance at an output buffer stage during a transient fall response | |
JPH05315862A (ja) | 増幅回路 | |
JP3129531B2 (ja) | 広帯域増幅回路 | |
JP4031908B2 (ja) | 表示器駆動装置 | |
US7009450B2 (en) | Low distortion and high slew rate output stage for voltage feedback amplifier | |
JP3233107B2 (ja) | バイアス発生回路およびミキサ | |
JP3348754B2 (ja) | 増幅回路、陰極線管駆動装置および表示装置 | |
CN1182701C (zh) | 显示驱动装置 | |
JP2796348B2 (ja) | 出力回路 | |
US6400229B1 (en) | Low noise, low distortion RF amplifier topology | |
JPH0450700Y2 (ja) | ||
JP2848390B2 (ja) | 出力回路 | |
JP2982326B2 (ja) | 直流帰還増幅器 | |
JP3309878B2 (ja) | アンプ | |
CA1123066A (en) | Video amplifier with suppressed radio frequency radiation | |
JPH0667615A (ja) | 表示装置 | |
JP4221131B2 (ja) | 可変利得増幅回路 | |
JPS6210906A (ja) | トランジスタ増幅装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
LAPS | Cancellation because of no payment of annual fees |