JP3129005B2 - 信号変換器 - Google Patents
信号変換器Info
- Publication number
- JP3129005B2 JP3129005B2 JP04328311A JP32831192A JP3129005B2 JP 3129005 B2 JP3129005 B2 JP 3129005B2 JP 04328311 A JP04328311 A JP 04328311A JP 32831192 A JP32831192 A JP 32831192A JP 3129005 B2 JP3129005 B2 JP 3129005B2
- Authority
- JP
- Japan
- Prior art keywords
- resistance
- voltage
- signal converter
- msr
- wiring
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Measurement Of Resistance Or Impedance (AREA)
- Indication And Recording Devices For Special Purposes And Tariff Metering Devices (AREA)
- Analogue/Digital Conversion (AREA)
Description
【0001】
【産業上の利用分野】この発明は、工業プロセス信号処
理などに用いられ、測温抵抗体などの抵抗センサの抵抗
値を計測し、この抵抗値を計測対象物理量(温度など)
に対応する正規化された信号(1〜5Vなど)に変換し
て出力する信号変換器に関する。なお以下各図において
同一の符号は同一もしくは相当部分を示す。
理などに用いられ、測温抵抗体などの抵抗センサの抵抗
値を計測し、この抵抗値を計測対象物理量(温度など)
に対応する正規化された信号(1〜5Vなど)に変換し
て出力する信号変換器に関する。なお以下各図において
同一の符号は同一もしくは相当部分を示す。
【0002】
【従来の技術】図2は従来の抵抗入力の信号変換器の構
成例を示す回路図である。また図3は図2のCPU1内
のソフトウェアで実現される信号の計算手順の説明図で
ある。先ず、図2の回路においては、基準電圧ER と抵
抗R,R’,抵抗センサRMSRより構成されるブリッジ
回路で、抵抗センサRMSR の抵抗値は電圧に変換され
る。即ちスイッチSW1(SW1−1,SW1−2,S
W1−3)はCPU1によって制御されるようになって
おり、このSW1−3,1−2,1−1を順次時間分割
で投入し、ブリッジ回路により得られる2つの電圧信
号、つまり端子I- ,IO 間の電圧(後述のIO,A/D )
、および端子I−と抵抗R,R’の接続点間の電圧
(後述のI+,A/D )をA/D変換回路2を介して測定す
る。
成例を示す回路図である。また図3は図2のCPU1内
のソフトウェアで実現される信号の計算手順の説明図で
ある。先ず、図2の回路においては、基準電圧ER と抵
抗R,R’,抵抗センサRMSRより構成されるブリッジ
回路で、抵抗センサRMSR の抵抗値は電圧に変換され
る。即ちスイッチSW1(SW1−1,SW1−2,S
W1−3)はCPU1によって制御されるようになって
おり、このSW1−3,1−2,1−1を順次時間分割
で投入し、ブリッジ回路により得られる2つの電圧信
号、つまり端子I- ,IO 間の電圧(後述のIO,A/D )
、および端子I−と抵抗R,R’の接続点間の電圧
(後述のI+,A/D )をA/D変換回路2を介して測定す
る。
【0003】A/D変換回路2を構成するAMP1 は演算
増幅器でスイッチSW1で切り換えられた電圧信号を増
幅し、同じくA/D変換回路2を構成する次段のA/D
変換器に与える。このA/D変換器は積分形の例であ
り、CPU1によって制御されるスイッチSW2(SW
2−1,SW2−2,SW2−3)の信号切替器と抵抗
R1 、コンデンサCおよび演算増幅器AMP2 ・AMP3 か
ら構成される。
増幅器でスイッチSW1で切り換えられた電圧信号を増
幅し、同じくA/D変換回路2を構成する次段のA/D
変換器に与える。このA/D変換器は積分形の例であ
り、CPU1によって制御されるスイッチSW2(SW
2−1,SW2−2,SW2−3)の信号切替器と抵抗
R1 、コンデンサCおよび演算増幅器AMP2 ・AMP3 か
ら構成される。
【0004】スイッチSW2はCPU1によって先ず、
スイッチSW2−1が接続され、抵抗R2 を通し、積分
コンデンサCに蓄電された電荷を放電する。次に、CP
U1によってSW2−2のみが接続され、増幅器AMP1
の出力電圧が抵抗R1 に印加され、この抵抗R1 の電流
は増幅器AMP2 によりコンデンサCに蓄えられる。この
スイッチSW2−2の接続を一定時間行うことで、積分
増幅器の入力信号、つまり増幅器AMP1 の入力または出
力電圧に応じた電圧がコンデンサCに蓄電される。次に
CPU1によってスイッチSW2−3のみをオンするこ
とにより、基準電圧−Er により、コンデンサCに蓄電
された電荷は一定の勾配で放電される。演算増幅器A
MP3 はコンデンサCの電圧を0Vと比較する比較器で、
CPU1は、この比較器AMP3 の出力を監視し、スイッ
チSW2−3のオン後、コンデンサCの電圧が0になる
までの時間を計測し、入力信号の値を時間データ(デジ
タル信号)として取込む。上記動作を、スイッチSW1
と組合せて制御することで、入力段のブリッジ回路の2
つの電圧信号をA/D変換する。
スイッチSW2−1が接続され、抵抗R2 を通し、積分
コンデンサCに蓄電された電荷を放電する。次に、CP
U1によってSW2−2のみが接続され、増幅器AMP1
の出力電圧が抵抗R1 に印加され、この抵抗R1 の電流
は増幅器AMP2 によりコンデンサCに蓄えられる。この
スイッチSW2−2の接続を一定時間行うことで、積分
増幅器の入力信号、つまり増幅器AMP1 の入力または出
力電圧に応じた電圧がコンデンサCに蓄電される。次に
CPU1によってスイッチSW2−3のみをオンするこ
とにより、基準電圧−Er により、コンデンサCに蓄電
された電荷は一定の勾配で放電される。演算増幅器A
MP3 はコンデンサCの電圧を0Vと比較する比較器で、
CPU1は、この比較器AMP3 の出力を監視し、スイッ
チSW2−3のオン後、コンデンサCの電圧が0になる
までの時間を計測し、入力信号の値を時間データ(デジ
タル信号)として取込む。上記動作を、スイッチSW1
と組合せて制御することで、入力段のブリッジ回路の2
つの電圧信号をA/D変換する。
【0005】次に、図3はソフトウェアで実現される信
号の計算手順である。IO,A/D ・I +,A/D は図2で述べ
た2つの電圧信号のA/D変換結果であるが、この値は
先ず予め準備された2つの基準入力値のA/D変換値と
比較され、スケール変換される。このスケール変換は、
A/D変換値を、次段の折線補正と併用で温度などの物
理量に変換するために行われる。
号の計算手順である。IO,A/D ・I +,A/D は図2で述べ
た2つの電圧信号のA/D変換結果であるが、この値は
先ず予め準備された2つの基準入力値のA/D変換値と
比較され、スケール変換される。このスケール変換は、
A/D変換値を、次段の折線補正と併用で温度などの物
理量に変換するために行われる。
【0006】
【発明が解決しようとする課題】しかしながら、上記の
ブリッジ回路による計測は、抵抗センサRMSR と信号変
換器を接続する配線の抵抗値が大きくなると、その影響
を無視できなくなる。また、ブリッジ回路を正確に構成
するためには、2個の抵抗Rをバランスさせなければな
らず、製作面での制約も大きい。
ブリッジ回路による計測は、抵抗センサRMSR と信号変
換器を接続する配線の抵抗値が大きくなると、その影響
を無視できなくなる。また、ブリッジ回路を正確に構成
するためには、2個の抵抗Rをバランスさせなければな
らず、製作面での制約も大きい。
【0007】そこで本発明はこのような問題を解消でき
る信号変換器を提供することを課題とする。
る信号変換器を提供することを課題とする。
【0008】
【課題を解決するための手段】前記の課題を解決するた
めに、請求項1の信号変換器は、A/D変換手段(A/
D変換回路2など)と、このA/D変換手段を(スイッ
チSW2などを介し)制御すると共にそのA/D変換出
力データを読込むCPU(1など)とを持ち、抵抗セン
サ(RMSR など)の抵抗値を計測してその温度などを求
める信号変換器であって、第1および第2の配線の夫々
の一方の端末を前記抵抗センサの一方の端子に接続し、
この第1の配線と等しい抵抗値(配線抵抗rなど)を持
つ第3の配線の一方の端末を前記抵抗センサの他方の端
子に接続し、所定の直流電圧(直流電圧源ER など)を
所定の直列抵抗(Rなど)を介して前記第1および第3
の配線の他方の端末(端子IO ,I- など)間に印加し
てなる信号変換器において、前記CPUによって制御さ
れ、前記第1および第3の配線の他方の端末間の電圧
(VO など、以下第1の計測電圧という)を前記A/D
変換手段に切換え入力する手段(スイッチSW1−1,
SW1−3など)と、同じく前記CPUによって制御さ
れ、前記第2および第3の配線の他方の端末間の電圧
(V+ など、以下第2の計測電圧という)を前記A/D
変換手段に切換え入力する手段(スイッチSW1−2,
SW1−3など)とを備え、前記CPUは前記第1およ
び第2の計測電圧の前記A/D変換手段による変換出力
データと、予め行われた計測に基づいて保持する所定の
演算パラメータ(3など)とを用いて前記抵抗センサの
みの抵抗値を演算出力するようにする。
めに、請求項1の信号変換器は、A/D変換手段(A/
D変換回路2など)と、このA/D変換手段を(スイッ
チSW2などを介し)制御すると共にそのA/D変換出
力データを読込むCPU(1など)とを持ち、抵抗セン
サ(RMSR など)の抵抗値を計測してその温度などを求
める信号変換器であって、第1および第2の配線の夫々
の一方の端末を前記抵抗センサの一方の端子に接続し、
この第1の配線と等しい抵抗値(配線抵抗rなど)を持
つ第3の配線の一方の端末を前記抵抗センサの他方の端
子に接続し、所定の直流電圧(直流電圧源ER など)を
所定の直列抵抗(Rなど)を介して前記第1および第3
の配線の他方の端末(端子IO ,I- など)間に印加し
てなる信号変換器において、前記CPUによって制御さ
れ、前記第1および第3の配線の他方の端末間の電圧
(VO など、以下第1の計測電圧という)を前記A/D
変換手段に切換え入力する手段(スイッチSW1−1,
SW1−3など)と、同じく前記CPUによって制御さ
れ、前記第2および第3の配線の他方の端末間の電圧
(V+ など、以下第2の計測電圧という)を前記A/D
変換手段に切換え入力する手段(スイッチSW1−2,
SW1−3など)とを備え、前記CPUは前記第1およ
び第2の計測電圧の前記A/D変換手段による変換出力
データと、予め行われた計測に基づいて保持する所定の
演算パラメータ(3など)とを用いて前記抵抗センサの
みの抵抗値を演算出力するようにする。
【0009】また、請求項2の信号変換器では、請求項
1に記載の信号変換器において、前記演算パラメータは
前記第1および第3の配線の持つ抵抗値を無視し得る状
態とし、前記抵抗センサを既知の異なる値を持つ2つの
抵抗(RMSR,F 、RMSR, B など)に夫々置換えたときの
前記第1または第2の計測電圧(VO,F 、VO,Bなど)
の前記A/D変換出力データを用いて定められたもので
あるようにする。
1に記載の信号変換器において、前記演算パラメータは
前記第1および第3の配線の持つ抵抗値を無視し得る状
態とし、前記抵抗センサを既知の異なる値を持つ2つの
抵抗(RMSR,F 、RMSR, B など)に夫々置換えたときの
前記第1または第2の計測電圧(VO,F 、VO,Bなど)
の前記A/D変換出力データを用いて定められたもので
あるようにする。
【0010】
【作用】基準電圧源ER から所定の直列抵抗Rを介して
配線を含む抵抗センサRMSR に通電を行い、この抵抗セ
ンサRMSR およびその両端に接続された配線2本(配線
抵抗2r)分の電圧降下VO と、この抵抗センサRMSR
およびその1端に接続された配線1本(配線抵抗r)分
の電圧降下V+ とのA/D変換データと、事前の調整に
おいて、配線抵抗を除去し、抵抗センサに代わる既知の
抵抗を接続し、その電圧降下の測定データから求めて保
持している演算パラメータとからCPUに抵抗センサの
配線抵抗を含まぬ正確な抵抗値を演算出力させる。
配線を含む抵抗センサRMSR に通電を行い、この抵抗セ
ンサRMSR およびその両端に接続された配線2本(配線
抵抗2r)分の電圧降下VO と、この抵抗センサRMSR
およびその1端に接続された配線1本(配線抵抗r)分
の電圧降下V+ とのA/D変換データと、事前の調整に
おいて、配線抵抗を除去し、抵抗センサに代わる既知の
抵抗を接続し、その電圧降下の測定データから求めて保
持している演算パラメータとからCPUに抵抗センサの
配線抵抗を含まぬ正確な抵抗値を演算出力させる。
【0011】
【実施例】図1はこの発明の実施例を示す回路図で、図
2の従来回路例と比較すると、ブリッジ回路の部分が、
1つの電圧源ER と、1つの抵抗Rと、抵抗センサR
MSRで構成される。また、前記以外の回路構成は、図2
の回路例と等価である。抵抗センサRMSR は夫々内部抵
抗rを持つ3本(この例ではセンサの上端側に2本、下
端側に1本)の配線を介してこの信号変換器の端子
IO ,I+ ,I- に接続されている。本発明においても
スイッチSW1(SW1−1,SW1−2,SW1−
3)の切換によって、端子I- に対する端子IO の電圧
VO および同じく端子I- に対する端子I+ の電圧V+
をA/D変換回路2に与えて測定するが、この入力電圧
VO ,V+ は次式(1),(2)で表わされる。
2の従来回路例と比較すると、ブリッジ回路の部分が、
1つの電圧源ER と、1つの抵抗Rと、抵抗センサR
MSRで構成される。また、前記以外の回路構成は、図2
の回路例と等価である。抵抗センサRMSR は夫々内部抵
抗rを持つ3本(この例ではセンサの上端側に2本、下
端側に1本)の配線を介してこの信号変換器の端子
IO ,I+ ,I- に接続されている。本発明においても
スイッチSW1(SW1−1,SW1−2,SW1−
3)の切換によって、端子I- に対する端子IO の電圧
VO および同じく端子I- に対する端子I+ の電圧V+
をA/D変換回路2に与えて測定するが、この入力電圧
VO ,V+ は次式(1),(2)で表わされる。
【0012】〔数1〕 VO =(2r+RMSR )×ER /(R+2r+RMSR )………………(1) V+ =(r+RMSR )×ER /(R+2r+RMSR ) ………………(2) ここで、rは前述のように抵抗センサRMSR と信号変換
器間を接続する配線の1本分の抵抗である。次に(1)
および(2)式によりrを消去すると次式(3)が得ら
れる。
器間を接続する配線の1本分の抵抗である。次に(1)
および(2)式によりrを消去すると次式(3)が得ら
れる。
【0013】〔数2〕 RMSR =〔V+ −(VO −V+ )〕×R/(ER −VO )……………(3) この(3)式は電圧源ER と抵抗Rの値を予め定量的に
求めることができれば、RMSR を求めることができるこ
とを表している。そこでこのER ,Rの値を求めるため
に、配線抵抗r=0にて、RMSR を2つの既知の固定値
RMSR,F およびRMSR,B に置換えて各々の入力電圧V
O,F およびVO,B を求める。すると(3)式により、次
式が得られる。
求めることができれば、RMSR を求めることができるこ
とを表している。そこでこのER ,Rの値を求めるため
に、配線抵抗r=0にて、RMSR を2つの既知の固定値
RMSR,F およびRMSR,B に置換えて各々の入力電圧V
O,F およびVO,B を求める。すると(3)式により、次
式が得られる。
【0014】〔数3〕 RMSR,F =〔VO,F ×R/(ER −VO,F )………………………(4−1) RMSR,B =〔VO,B ×R/(ER −VO,B )………………………(4−2) ここで、RMSR およびVO の添字FおよびBはフルスケ
ールレンジおよびベーススケールレンジを表す。
ールレンジおよびベーススケールレンジを表す。
【0015】この(4−1),(4−2)の2式より、
電圧源ER と抵抗Rの値を求めると、次式のようにな
る。 〔数4〕 R=K×RMSR,F ………………(5) ER =(1+K)×VO,F ………………(6) 但し K= (VO,F −VO,B )/〔(RMSR,F ×VO,B /RMSR,B ) −VO,F 〕 ……(7) 従って(5)〜(7)を(3)式に導入することで、次
式(8)が得られる。
電圧源ER と抵抗Rの値を求めると、次式のようにな
る。 〔数4〕 R=K×RMSR,F ………………(5) ER =(1+K)×VO,F ………………(6) 但し K= (VO,F −VO,B )/〔(RMSR,F ×VO,B /RMSR,B ) −VO,F 〕 ……(7) 従って(5)〜(7)を(3)式に導入することで、次
式(8)が得られる。
【0016】〔数5〕 RMSR =〔V+ −(VO −V+ )〕×RMSR,F /〔VO,F + (VO,F −VO )/K〕 ………………(8) このようにして予めの調整段階で前述のように配線抵抗
r=0の状態で抵抗センサを固定値RMSR,F およびR
MSR,B に置換えてこのときの信号変換器への入力電圧V
O,F およびVO,B を計測してK((7)式)を計算し、
このRMSR,F 、V O,F 、Kの値をCPU1のメモリに保
持して置き、実際の温度計測時には、そのとき計測した
入力電圧VO およびV+ から式(8)をCPU1に実行
させることにより配線抵抗の影響なしに正確にセンサ抵
抗値RMSR を計測することができる。
r=0の状態で抵抗センサを固定値RMSR,F およびR
MSR,B に置換えてこのときの信号変換器への入力電圧V
O,F およびVO,B を計測してK((7)式)を計算し、
このRMSR,F 、V O,F 、Kの値をCPU1のメモリに保
持して置き、実際の温度計測時には、そのとき計測した
入力電圧VO およびV+ から式(8)をCPU1に実行
させることにより配線抵抗の影響なしに正確にセンサ抵
抗値RMSR を計測することができる。
【0017】
【発明の効果】本発明によれば所定の電圧源から所定の
直列抵抗を介して抵抗センサに通電し、抵抗センサの2
本分の配線抵抗を含む電圧VO と、同じく抵抗センサの
1本分の配線抵抗を含む電圧V+ との2つの電圧測定デ
ータと、予め調整段階で求めた演算パラメータを用いて
抵抗センサの配線抵抗を含まぬ抵抗値を演算出力させる
ようにしたので、正確な計測を可能とすると共に、安価
を信号変換器を提供できる利点が得られる。
直列抵抗を介して抵抗センサに通電し、抵抗センサの2
本分の配線抵抗を含む電圧VO と、同じく抵抗センサの
1本分の配線抵抗を含む電圧V+ との2つの電圧測定デ
ータと、予め調整段階で求めた演算パラメータを用いて
抵抗センサの配線抵抗を含まぬ抵抗値を演算出力させる
ようにしたので、正確な計測を可能とすると共に、安価
を信号変換器を提供できる利点が得られる。
【図1】本発明の1実施例としての構成を示す回路図
【図2】図1に対応する従来の回路図
【図3】図2の計算手順の説明図
1 CPU 2 A/D変換回路 3 演算パラメータ RMSR 抵抗センサ R 固定抵抗 R1 固定抵抗 R2 固定抵抗 C コンデンサ SW1(SW1−1〜SW1−3) スイッチ SW2(SW2−1〜SW2−3) スイッチ AMP1 演算増幅器 AMP2 演算増幅器 AMP3 演算増幅器 ER 直流電圧源
Claims (2)
- 【請求項1】A/D変換手段と、このA/D変換手段を
制御すると共にそのA/D変換出力データを読込むCP
Uとを持ち、抵抗センサの抵抗値を計測してその温度な
どを求める信号変換器であって、 第1および第2の配線の夫々の一方の端末を前記抵抗セ
ンサの一方の端子に接続し、この第1の配線と等しい抵
抗値を持つ第3の配線の一方の端末を前記抵抗センサの
他方の端子に接続し、 所定の直流電圧を所定の直列抵抗を介して前記第1およ
び第3の配線の他方の端末間に印加してなる信号変換器
において、 前記CPUによって制御され、前記第1および第3の配
線の他方の端末間の電圧(以下第1の計測電圧という)
を前記A/D変換手段に切換え入力する手段と、 同じく前記CPUによって制御され、前記第2および第
3の配線の他方の端末間の電圧(以下第2の計測電圧と
いう)を前記A/D変換手段に切換え入力する手段とを
備え、 前記CPUは前記第1および第2の計測電圧の前記A/
D変換手段による変換出力データと、予め行われた計測
に基づいて保持する所定の演算パラメータとを用いて前
記抵抗センサのみの抵抗値を演算出力することを特徴と
する信号変換器。 - 【請求項2】請求項1に記載の信号変換器において、前
記演算パラメータは前記第1および第3の配線の持つ抵
抗値を無視し得る状態とし、前記抵抗センサを既知の異
なる値を持つ2つの抵抗に夫々置換えたときの前記第1
または第2の計測電圧の前記A/D変換出力データを用
いて定められたものであることを特徴とする信号変換
器。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP04328311A JP3129005B2 (ja) | 1992-12-09 | 1992-12-09 | 信号変換器 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP04328311A JP3129005B2 (ja) | 1992-12-09 | 1992-12-09 | 信号変換器 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH06174559A JPH06174559A (ja) | 1994-06-24 |
JP3129005B2 true JP3129005B2 (ja) | 2001-01-29 |
Family
ID=18208822
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP04328311A Expired - Fee Related JP3129005B2 (ja) | 1992-12-09 | 1992-12-09 | 信号変換器 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3129005B2 (ja) |
-
1992
- 1992-12-09 JP JP04328311A patent/JP3129005B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JPH06174559A (ja) | 1994-06-24 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3234238B2 (ja) | アナログ・デジタル変換器 | |
JPS63108499A (ja) | 抵抗遠隔送信器のタップ位置を決定する方法及びこの方法を実施するための回路装置 | |
JP3309380B2 (ja) | ディジタル測定器 | |
JP3129005B2 (ja) | 信号変換器 | |
CN113155159B (zh) | 桥式检测器 | |
JP2870764B2 (ja) | 自動校正機能付電流測定装置 | |
JPS6141918A (ja) | フライングキヤパシタ・マルチプレクサ回路用誤差補正装置 | |
JPH0373822B2 (ja) | ||
JP3189866B2 (ja) | 抵抗計校正装置 | |
JP3351167B2 (ja) | バッテリ電圧測定装置 | |
JP3937364B2 (ja) | 電圧・抵抗発生測定装置 | |
JPH0537248Y2 (ja) | ||
JPH0743624Y2 (ja) | 温度測定装置 | |
JP2595858B2 (ja) | 温度測定回路 | |
JP2002084151A (ja) | 物理量検出装置 | |
JPH0583135A (ja) | 2重積分型a/dコンバータ | |
JPH0443791Y2 (ja) | ||
JP2544130B2 (ja) | 温度測定回路 | |
JPH0797048B2 (ja) | ディジタル温度検知装置 | |
JPS6316973Y2 (ja) | ||
JPH0511792B2 (ja) | ||
JPH0241546Y2 (ja) | ||
JPH01291133A (ja) | 測温抵抗体温度変換装置 | |
JPH01291132A (ja) | 測温抵抗体温度変換装置 | |
SU999155A1 (ru) | Устройство дл измерени амплитуды высокочастотных сигналов |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071117 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081117 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091117 Year of fee payment: 9 |
|
LAPS | Cancellation because of no payment of annual fees |