JP3127458B2 - Electrolytic etching method - Google Patents
Electrolytic etching methodInfo
- Publication number
- JP3127458B2 JP3127458B2 JP02251917A JP25191790A JP3127458B2 JP 3127458 B2 JP3127458 B2 JP 3127458B2 JP 02251917 A JP02251917 A JP 02251917A JP 25191790 A JP25191790 A JP 25191790A JP 3127458 B2 JP3127458 B2 JP 3127458B2
- Authority
- JP
- Japan
- Prior art keywords
- etching
- type
- potential
- semiconductor substrate
- temperature
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Weting (AREA)
Description
【発明の詳細な説明】 〔発明の利用分野〕 本発明は、Si半導体基板の電解エッチング方法に関す
る。Description: FIELD OF THE INVENTION The present invention relates to a method for electrolytically etching a Si semiconductor substrate.
従来の電解エッチング方法としては、例えば「アイ
イー イー イー トランザクションズ オン エレク
トロン デバイセス（IEEE TRANSACTIONS ON ELECTRON
DVICES VOL.36,No.4,APRIL 1989.p.663〜“Study of El
ectrochemical Etch−Stop for High−Precision Thick
ness Control of Silicon Membrans"」に記載されてい
るものがある。Conventional electrolytic etching methods include, for example,
IEEE TRANSACTIONS ON ELECTRON
DVICES VOL.36, No.4, APRIL 1989.p.663 ~ “Study of El
ectrochemical Etch-Stop for High-Precision Thick
ness Control of Silicon Membrans ".
第４図は、上記のごとき従来方法に用いる電解エッチ
ング装置の一例の断面図である。第４図に示す方法は、
３電極定電位電解法と呼ばれるものであり、Si基板とエ
ッチング液界面の電位を所望の定電位に固定しながらエ
ッチング操作を行うことが出来る、という特徴を有す
る。FIG. 4 is a sectional view of an example of an electrolytic etching apparatus used in the conventional method as described above. The method shown in FIG.
This is called a three-electrode constant potential electrolysis method, and has a feature that the etching operation can be performed while fixing the potential at the interface between the Si substrate and the etchant at a desired constant potential.
第４図において、１はｐ型又はｎ型のSi半導体基板、
２は比較電極、３は対向電極であり、これらは全てエッ
チング液４で満たされたエッチング槽５内に設けられて
いる。また、上記のSi半導体基板１、比較電極２および
対向電極３はエッチング槽５外に設けられたポテンショ
スタット６に接続されている。このポテンショスタット
６は、比較電極２に対するSi半導体基板１の電位Ｖが所
望の値となるように、対向電極３とSi半導体基板１間に
流れる電流Ｉを制御する。In FIG. 4, 1 is a p-type or n-type Si semiconductor substrate,
Reference numeral 2 denotes a reference electrode and reference numeral 3 denotes a counter electrode, all of which are provided in an etching bath 5 filled with an etching solution 4. Further, the Si semiconductor substrate 1, the comparison electrode 2 and the counter electrode 3 are connected to a potentiostat 6 provided outside the etching bath 5. The potentiostat 6 controls the current I flowing between the counter electrode 3 and the Si semiconductor substrate 1 so that the potential V of the Si semiconductor substrate 1 with respect to the comparison electrode 2 becomes a desired value.
次に、第５図は、上記第４図の装置において、エッチ
ング液４として水酸化カリウム（KOH）水溶液を用いた
場合におけるｐ型Siおよびｎ型Siの電位Ｖに対する電流
Ｉの関係を示した図である。なお、電流Ｉの値は電流密
度（mA/cm2）に換算して表示した。第５図において、OC
P（Open Circuit Potential）は自然開放電位、すなわ
ち無電解時の自然発生電位であり、また、PP（Passivat
ion Potential）は不働態化電位、すなわちSi基板表面
に不働態膜が形成され、これがエッチングマスクとなっ
てエッチングが停止する電位である。Next, FIG. 5 shows the relationship between the current I and the potential V of p-type Si and n-type Si when using an aqueous solution of potassium hydroxide (KOH) as the etching solution 4 in the apparatus of FIG. FIG. The value of the current I was converted into a current density (mA / cm 2 ) and displayed. In FIG. 5, OC
P (Open Circuit Potential) is a spontaneous open potential, that is, a spontaneously generated potential during electroless, and PP (Passivat
The ion potential is a passivation potential, that is, a potential at which a passivation film is formed on the surface of the Si substrate and this serves as an etching mask to stop etching.
第５図によれば、ｎ型Siの不働態化電位PPNに対して
ｐ型Siの不働態化電位PPPが約0.2V高いことが判る。し
たがって、ｐ型領域とｎ型領域とを含むSi基板の電解エ
ッチングを行なう際に、PPNより高くPPPより低い範囲に
電位Ｖを維持しながら電解エッチングを行なえば、ｎ型
領域をエッチングせずにｐ型領域のみを選択的にエッチ
ングすることが出来る。According to Figure 5, passivation potential PP P of p-type Si with respect to the passivation potential PP N of n-type Si is about 0.2V higher it is seen. Therefore, when performing electrolytic etching of the Si substrate including a p-type region and the n-type region, by performing electrolytic etching while maintaining the potential V in the range lower than the higher PP P than PP N, thereby etching the n-type region Instead, only the p-type region can be selectively etched.
第６図は、上記のごとき選択エッチングを行なう電解
エッチング装置の断面図である。第６図において、Si半
導体基板20は、ｐ型基板８上にｎ型エピタキシャル層７
を形成したものであり、ｎ型エピタキシャル層７にポテ
ンショスタット６が接続されている。またｐ型基板８の
一方の面の一部にはエッチングマスク９としてSiO2等が
形成されている。また、それ以外の部分はエッチング液
４に接触しないように保護膜10で覆われている。FIG. 6 is a sectional view of an electrolytic etching apparatus for performing selective etching as described above. In FIG. 6, an Si semiconductor substrate 20 has an n-type epitaxial layer 7 on a p-type substrate 8.
The potentiostat 6 is connected to the n-type epitaxial layer 7. On a part of one surface of the p-type substrate 8, SiO 2 or the like is formed as an etching mask 9. The other portions are covered with a protective film 10 so as not to come into contact with the etching solution 4.
第６図の装置において、PPNより高くPPPより低い範囲
に電位Ｖを維持しながら電解エッチングを行なえば、ｐ
型基板８中のエッチングマスク９で覆われていない部分
のみがエッチングされ、ｎ型エピタキシャル層７に達す
るとエッチングが自動的に停止するので、Si半導体基板
20を破線で示したような形状に正確にエッチングするこ
とが出来る。The apparatus of FIG. 6, by performing electrolytic etching while maintaining the potential V in the range lower than the higher PP P than PP N, p
Only the portion of the mold substrate 8 that is not covered with the etching mask 9 is etched, and when the n-type epitaxial layer 7 is reached, the etching is automatically stopped.
20 can be accurately etched into the shape shown by the broken line.
しかし、上記のごとき従来の電解エッチング方法にお
いては、エッチング液の温度や撹拌状態の微妙な変化や
ばらつき、およびSiの溶解に伴うエッチング液中の濃度
変化により、不働態化電位PPの変化やばらつきを生じ
る。そのため、例えば前記従来例のように0.2V程度ある
いはそれ以下の電位制御を大口径のSi半導体基板に対し
て行なうことは非常に困難であり、前記の方法を用いて
作られる半導体装置の製造歩留まりを著しく低下させる
という問題があった。However, in the conventional electrolytic etching method as described above, the change or variation in the passivation potential PP is caused by subtle changes or variations in the temperature or stirring state of the etching solution, and changes in the concentration in the etching solution due to dissolution of Si. Is generated. For this reason, it is very difficult to control the potential of about 0.2 V or less on a large-diameter Si semiconductor substrate as in the conventional example, and the production yield of the semiconductor device manufactured using the above method is extremely difficult. Has been significantly reduced.
本発明は、上記のごとき従来技術の問題を解決するた
めになされたものであり、高安定で、高精度であり、し
かも高速のエッチングを実現することの出来る電解エッ
チング方法を提供することを目的とする。The present invention has been made in order to solve the problems of the prior art as described above, and has as its object to provide an electrolytic etching method capable of achieving high stability, high accuracy, and high-speed etching. And
上記の目的を達成するため、本発明においては、特許
請求の範囲に記載するように構成している。In order to achieve the above object, the present invention is configured as described in the claims.
すなわち、本発明は、塩基性のエッチング液の濃度、
温度、撹拌速度およびSi半導体基板の電位を制御するこ
とによってエッチング速度やｎ型Siとｐ型Siの不働態化
電位の特性が変化するという本発明者の知見に基づいて
行なわれたものである。そして、エッチング液の温度、
濃度、撹拌速度およびSi半導体基板の電位を、エッチン
グの開始時にはエッチング速度が大きくなる値に制御
し、エッチングがｐ型領域とｎ型領域との境界面付近に
到達した後はｐ型Siとｎ型Siの不働態化電位の差が大き
くなる値に制御するように構成したものである。なお、
撹拌速度とはSi基板上を流れるエッチング液の流動速度
である。That is, the present invention provides a concentration of a basic etching solution,
It is based on the knowledge of the present inventors that the etching rate and the characteristics of the passivation potential of n-type Si and p-type Si change by controlling the temperature, the stirring speed, and the potential of the Si semiconductor substrate. . And the temperature of the etchant,
The concentration, the stirring speed, and the potential of the Si semiconductor substrate are controlled to values that increase the etching speed at the start of etching, and after the etching reaches the vicinity of the boundary between the p-type region and the n-type region, p-type Si and n The structure is such that the difference in the passivation potential of the type Si is controlled to a value that increases. In addition,
The stirring speed is the flow speed of the etchant flowing on the Si substrate.
上記のごとき条件に合致する実施例としては、例え
ば、後記第２図および第３図の特性に示すごとく、エッ
チング液としてアンモニア水を用い、飽和濃度で、比較
的高温（例えば90℃程度）、高撹拌速度（例えば10cm/s
ec程度）でエッチングを開始し、エッチングがｐ型Si領
域とｎ型Si領域との境界面付近に到達した後は比較的低
温度（例えば50℃程度）に制御するものが挙げられる。As an embodiment that meets the above conditions, for example, as shown in the characteristics of FIG. 2 and FIG. 3 described below, ammonia water is used as an etchant, a saturated concentration, a relatively high temperature (for example, about 90 ° C.), High stirring speed (for example, 10cm / s
(about ec), and after the etching reaches the vicinity of the boundary between the p-type Si region and the n-type Si region, the temperature is controlled to a relatively low temperature (for example, about 50 ° C.).
上記のように制御することにより、本発明において
は、微妙な調節の不要なエッチング初期にはエッチング
を高速度で行ない、精密度の要求される範囲ではｐ型Si
とｎ型Siの特性差を大きくして選択性を向上させること
が出来るので、安定かつ高精度で、しかも高速で選択エ
ッチングを行なうことが出来る。By controlling as described above, in the present invention, etching is performed at a high speed in the initial stage of etching that does not require delicate adjustment, and p-type Si is used in a range where precision is required.
Since the selectivity can be improved by increasing the characteristic difference between n-type and n-type Si, selective etching can be performed stably, with high accuracy, and at high speed.
第１図は、本発明の方法を実施するために用いた電解
エッチング装置の一実施例の断面図である。FIG. 1 is a sectional view of an embodiment of an electrolytic etching apparatus used for carrying out the method of the present invention.
第１図において、１はｐ型またはｎ型のSi半導体基
板、２は比較電極、３は対向電極であり、これらは全て
エッチング液４で満たされたエッチング槽５内に設けら
れている。また、上記のSi半導体基板１、比較電極２お
よび対向電極３はエッチング槽５外に設けられたポテン
ショスタット６に接続されている。このポテンショスタ
ット６は、比較電極２に対するSi半導体基板１の電位Ｖ
が所望の値となるように、対向電極３とSi半導体基板１
間に流れる電流Ｉを制御する。また、コントローラ11は
ポテンショスタット６、マスフローコントローラ12、撹
拌器14およびヒータ15を駆動するためのコントローラで
ある。また、マスフローコントローラ12は外部から供給
されるアンモニアガスの流量を所望の値に制御し、ノズ
ル13を介してエッチング液４中にバブリングするために
用いるものであり、これによってエッチング液４中のア
ンモニア濃度を所望の値に維持することが出来る。な
お、エッチング液４としてはアンモニア水を用いた。ま
た、撹拌器14は撹拌速度、すなわちSi半導体基板１上を
流れるエッチング液４の流動速度を制御するものであ
り、ヒータ15はエッチング液４の温度調節を行なうもの
である。In FIG. 1, 1 is a p-type or n-type Si semiconductor substrate, 2 is a reference electrode, and 3 is a counter electrode, all of which are provided in an etching bath 5 filled with an etching solution 4. Further, the Si semiconductor substrate 1, the comparison electrode 2 and the counter electrode 3 are connected to a potentiostat 6 provided outside the etching bath 5. The potentiostat 6 controls the potential V of the Si semiconductor substrate 1 with respect to the reference electrode 2.
Electrode 3 and Si semiconductor substrate 1 such that
The current I flowing therebetween is controlled. The controller 11 is a controller for driving the potentiostat 6, the mass flow controller 12, the agitator 14, and the heater 15. The mass flow controller 12 controls the flow rate of the ammonia gas supplied from the outside to a desired value, and is used for bubbling into the etching solution 4 through the nozzle 13. The concentration can be maintained at a desired value. In addition, ammonia water was used as the etching solution 4. The stirrer 14 controls the stirring speed, that is, the flow speed of the etching solution 4 flowing on the Si semiconductor substrate 1, and the heater 15 controls the temperature of the etching solution 4.
第２図は、第１図に示した電解エッチング装置によ
り、各種操作条件によるｐ型Siおよびｎ型Siのエッチン
グ速度を測定した結果を示す特性図である。なお、第２
図の特性は、アンモニア水の濃度を各温度における飽和
濃度に保った場合の値である。FIG. 2 is a characteristic diagram showing the results of measuring the etching rates of p-type Si and n-type Si under various operating conditions using the electrolytic etching apparatus shown in FIG. The second
The characteristics in the figure are values when the concentration of the ammonia water is maintained at the saturation concentration at each temperature.
第２図の結果によれば、90℃のような比較的高温で
は、撹拌速度を増すとｎ型Siのエッチング速度は緩やか
に増加するが、ｐ型Siのエッチング速度は低下する。ま
た、70℃では両者のエッチング速度差は殆どない。ま
た、50℃のような比較的低温では、撹拌速度が高いほど
両者の差は縮まる傾向がある。According to the results of FIG. 2, at a relatively high temperature such as 90 ° C., when the stirring speed is increased, the etching rate of n-type Si is gradually increased, but the etching rate of p-type Si is decreased. At 70 ° C., there is almost no difference between the two etching rates. At a relatively low temperature such as 50 ° C., the difference tends to decrease as the stirring speed increases.
次に、第３図は、各種操作条件における不働態化電位
PPの変化を示す特性図である。なお、第３図の特性は、
アンモニア水の濃度を各温度における飽和濃度に保った
場合の値である。Next, FIG. 3 shows the passivation potential under various operating conditions.
FIG. 4 is a characteristic diagram showing a change in PP. The characteristics in FIG.
This is a value when the concentration of ammonia water is kept at the saturation concentration at each temperature.
第３図の結果によれば、液温が高い場合（例えば90
℃）は、撹拌速度を増しても不働態化電位PPの変化は小
さいが、低温になるに従って撹拌速度を増すと不働態化
電位PPはマイナス側にシフトし、かつ低温ではｐ型Siと
ｎ型Siの各々の不働態化電位PPの差が大きくなる。According to the results of FIG. 3, when the liquid temperature is high (for example, 90
° C), the change in the passivation potential PP is small even when the stirring speed is increased, but when the stirring speed is increased as the temperature decreases, the passivation potential PP shifts to the negative side, and at low temperatures, the p-type Si and n The difference in the passivation potential PP of each type Si becomes large.
なお、上記第２図および第３図の特性は、エッチング
液の濃度が飽和濃度である場合を例示したが、濃度を低
下するに従って各操作条件による特性の差が少なくな
る。したがって本発明のように特性差を利用する場合に
は、飽和濃度或いはそれに近い範囲の比較的濃いエッチ
ング液を用いる方が望ましい。Although the characteristics in FIGS. 2 and 3 are exemplified in the case where the concentration of the etching solution is a saturated concentration, the difference in characteristics due to each operation condition decreases as the concentration decreases. Therefore, when utilizing the difference in characteristics as in the present invention, it is desirable to use a relatively dense etchant having a saturation concentration or a range close to the saturation concentration.
上記の原理を利用して電解エッチングを行なう場合に
は、例えば、Si半導体基板１として、前記第６図に示し
たようなｐ型領域とｎ型領域とを有する基板を用いる。When performing electrolytic etching using the above principle, for example, a substrate having a p-type region and an n-type region as shown in FIG. 6 is used as the Si semiconductor substrate 1.
そして、まずｐ型Siのエッチング速度の大きい高温
（90℃程度）でエッチングを開始し、ｐ型Si領域をエッ
チングする。なお、第２図の特性から判るように、高温
度では撹拌速度が大きくなるとｐ型Siのエッチング速度
は多少低下するが、温度が高ければエッチング速度は全
体として大きな範囲にある。そして半導体ウェハ表面の
エッチング液の均一性を保つことを考慮すると、撹拌速
度を比較的大きな値（例えば10cm/sec程度）にする方が
望ましい。Then, first, etching is started at a high temperature (about 90 ° C.) where the etching rate of p-type Si is high, and the p-type Si region is etched. As can be seen from the characteristics of FIG. 2, at high temperatures, the etching rate of p-type Si slightly decreases as the stirring speed increases, but as the temperature increases, the etching rate falls in a large range as a whole. In consideration of maintaining the uniformity of the etchant on the surface of the semiconductor wafer, it is desirable to set the stirring speed to a relatively large value (for example, about 10 cm / sec).
次に、ｐ型Siのエッチングが進行し、ｎ型Siとの界面
付近に到達した場合には、ｐ型Siとｎ型Siとの不働態化
電位PPの差の大きい条件、すなわち低温（例えば50℃程
度）となるようにに制御する。この際、エッチング液中
のアンモニア濃度を、温度に係らず飽和状態に保つた
め、マスフローコントローラ12を制御して適当なアンモ
ニアガス量でバブリングする。また、このバブリングに
よって撹拌速度を変化するので、最適な操作電位が変化
する。そのため、Si半導体基板の電位も最適値に制御す
る。Next, when the etching of the p-type Si proceeds and reaches the vicinity of the interface with the n-type Si, the condition where the difference in the passivation potential PP between the p-type Si and the n-type Si is large, that is, low temperature (for example, (About 50 ° C). At this time, in order to keep the ammonia concentration in the etching solution in a saturated state regardless of the temperature, the mass flow controller 12 is controlled to perform bubbling with an appropriate amount of ammonia gas. Further, since the stirring speed is changed by the bubbling, the optimum operating potential is changed. Therefore, the potential of the Si semiconductor substrate is also controlled to an optimum value.
上記のように制御することにより、微妙な調節の不要
なエッチング初期にはエッチングを高速度で行ない、精
密度の要求される範囲ではｐ型Siとｎ型Siの特性差を大
きくして選択性を向上させることが出来るので、電解エ
ッチングによるｐ型Siの選択エッチングを、より安定か
つ高精度で、しかも高速に行なうことが可能となる。By controlling as described above, etching is performed at a high speed in the initial stage of etching that does not require delicate adjustment, and in the range where precision is required, the difference in characteristics between p-type Si and n-type Si is increased to achieve selectivity. Therefore, selective etching of p-type Si by electrolytic etching can be performed more stably, with higher accuracy, and at a higher speed.
本発明は、上記のように最適な操作条件を予め決めて
おき、これに従って各種操作条件を制御するというエッ
チング方法であり、これによって、電解エッチングによ
る歩留まり低下を防止するだけでなく、作られる半導体
素子の特性のばらつきを最小限に抑えることが可能であ
る。The present invention is an etching method in which the optimum operating conditions are determined in advance as described above, and various operating conditions are controlled in accordance with the predetermined operating conditions. This prevents not only a reduction in yield due to electrolytic etching, but also a semiconductor manufacturing method. Variations in element characteristics can be minimized.
なお、これまでの実施例では、エッチング液としてア
ンモニア水を用いた場合について説明したが、これに限
らず、温度、撹拌速度、濃度などの操作条件によってエ
ッチング速度や不純物型に対する選択性および不働態化
電位PPが変化するような塩基性の溶液であれば、他のい
かなる溶液をも使用することが出来る。In the above examples, the case where ammonia water was used as the etching liquid was described. However, the present invention is not limited to this, and the etching rate and the selectivity to the impurity type and the passivation depending on the operating conditions such as the temperature, the stirring speed, and the concentration. Any other solution can be used as long as it is a basic solution that changes the activation potential PP.
以上説明したごとく、本発明においては、Si半導体基
板の電解エッチング法において、溶液の温度、濃度、撹
拌速度およびSi基板の電位条件を各々独立に制御するこ
とにより、高安定、高精度、高速の選択エッチングを実
現することが出来、したがって選択性電解エッチングに
おける製造歩留まりを大幅に向上させることが出来る、
という優れた効果が得られる。As described above, in the present invention, in the electrolytic etching method of the Si semiconductor substrate, by controlling the temperature, concentration, stirring speed and the potential condition of the Si substrate independently of each other, a high stability, a high accuracy, and a high speed are achieved. Selective etching can be realized, and therefore, the production yield in selective electrolytic etching can be greatly improved.
An excellent effect is obtained.
第１図は本発明の方法を実施するために用いた電解エッ
チング装置の一実施例の断面図、第２図はエッチングに
おける撹拌速度とエッチング速度との関係を示す特性
図、第３図は液温と不働態電位PPとの関係を示す特性
図、第４図は従来のエッチング装置の一例の断面図、第
５図はエッチングにおける電位と電流密度との関係を示
す特性図、第６図は従来の選択的エッチングを行なうエ
ッチング装置の一例の断面図である。 ＜符号の説明＞ １……Si半導体基板 ２……比較電極 ３……対向電極 ４……エッチング液 ５……エッチング槽 ６……ポテンショスタット ７……ｎ型エピタキシャル層 ８……ｐ型基板 ９……エッチングマスク 10……保護膜 11……コントローラ 12……マスフローコントローラ 13……ノズル 14……撹拌器 15……ヒータ 20……ｐ型領域とｎ型領域とを有するSi半導体基板FIG. 1 is a cross-sectional view of one embodiment of an electrolytic etching apparatus used for carrying out the method of the present invention, FIG. 2 is a characteristic diagram showing a relationship between a stirring speed and an etching speed in etching, and FIG. FIG. 4 is a characteristic diagram showing the relationship between the temperature and the passive potential PP, FIG. 4 is a cross-sectional view of an example of a conventional etching apparatus, FIG. 5 is a characteristic diagram showing the relationship between the potential and the current density in etching, and FIG. It is sectional drawing of an example of the conventional etching apparatus which performs selective etching. <Description of References> 1 ... Si semiconductor substrate 2 ... Reference electrode 3 ... Counter electrode 4 ... Etching liquid 5 ... Etching bath 6 ... Potentiometer 7 ... N-type epitaxial layer 8 ... P-type substrate 9 ... Etching mask 10 ... Protective film 11 ... Controller 12 ... Mass flow controller 13 ... Nozzle 14 ... Stirrer 15 ... Heater 20 ... Si semiconductor substrate having p-type region and n-type region
Claims (1)
体基板を塩基性のエッチング液中に浸漬し、かつ上記Si
半導体基板に電圧を印加しながらエッチングを行なう電
解エッチング方法において、 エッチング液の温度、濃度、撹拌速度およびSi半導体基
板の電位を、エッチングの開始時にはエッチング速度が
大きくなる値に制御し、エッチングがｐ型Si領域とｎ型
Si領域との境界面付近に到達した後はｐ型Siとｎ型Siの
不働態化電位の差が大きくなる値に制御することを特徴
とする電解エッチング方法。An Si semiconductor substrate having a p-type Si region and an n-type Si region is immersed in a basic etching solution, and
In an electrolytic etching method in which etching is performed while applying a voltage to a semiconductor substrate, the temperature, concentration, agitation speed, and potential of the Si semiconductor substrate of the etchant are controlled to values that increase the etching speed at the start of etching, and the etching is p Si region and n-type
An electrolytic etching method characterized in that after reaching near a boundary surface with a Si region, the difference in the passivation potential between p-type Si and n-type Si is controlled to a value that increases.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP02251917A JP3127458B2 (en) | 1990-09-25 | 1990-09-25 | Electrolytic etching method |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP02251917A JP3127458B2 (en) | 1990-09-25 | 1990-09-25 | Electrolytic etching method |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04132224A JPH04132224A (en) | 1992-05-06 |
| JP3127458B2 true JP3127458B2 (en) | 2001-01-22 |
Family
ID=17229888
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP02251917A Expired - Fee Related JP3127458B2 (en) | 1990-09-25 | 1990-09-25 | Electrolytic etching method |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3127458B2 (en) |
-
1990
- 1990-09-25 JP JP02251917A patent/JP3127458B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH04132224A (en) | 1992-05-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4706374A (en) | Method of manufacture for semiconductor accelerometer | |
| JPH0496227A (en) | Etching method | |
| JPS6130038A (en) | Etching method | |
| US5173149A (en) | Method of etching semiconductor substrate | |
| JP3127458B2 (en) | Electrolytic etching method | |
| JPH04115530A (en) | Manufacture of semiconductor device | |
| JP3127457B2 (en) | Si etching method | |
| US4251299A (en) | Planar epitaxial refill using liquid phase epitaxy | |
| JPH0645617A (en) | Manufacture of single-crystal thin-film member | |
| JP3109703B2 (en) | Membrane structure, method of manufacturing the same, and microdevice using the same | |
| JP3724431B2 (en) | Semiconductor substrate etching method | |
| JP2671392B2 (en) | Method for manufacturing semiconductor device | |
| JPH01291429A (en) | Electrolytic etching of semiconductor substrate | |
| JP2000091307A (en) | Etching method for semiconductor | |
| US3988770A (en) | Deep finger diodes | |
| US3424954A (en) | Silicon oxide tunnel diode structure and method of making same | |
| Hara et al. | Anisotropic wet etching of aluminum electrodes by an evacuated etching system | |
| JP3531519B2 (en) | Silicon wafer etching method | |
| JPS639124A (en) | Semiconductor etching apparatus | |
| JPS62172731A (en) | Etching method | |
| JPS6272179A (en) | Manufacture of thin compound semiconductor device | |
| JPH05144800A (en) | Manufacture of semiconductor device | |
| CN114038747A (en) | Manufacturing method of split gate MOSFET | |
| JPH0160939B2 (en) | ||
| JPS6056799B2 (en) | Method of forming patterned copper layer |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081110 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091110 Year of fee payment: 9 |
|
| LAPS | Cancellation because of no payment of annual fees |