JP3126665U - Adコンバータ入力回路 - Google Patents

Adコンバータ入力回路 Download PDF

Info

Publication number
JP3126665U
JP3126665U JP2006006866U JP2006006866U JP3126665U JP 3126665 U JP3126665 U JP 3126665U JP 2006006866 U JP2006006866 U JP 2006006866U JP 2006006866 U JP2006006866 U JP 2006006866U JP 3126665 U JP3126665 U JP 3126665U
Authority
JP
Japan
Prior art keywords
voltage
converter
operational amplifier
input circuit
input
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2006006866U
Other languages
English (en)
Inventor
祥治 斎藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Funai Electric Co Ltd
Original Assignee
Funai Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Funai Electric Co Ltd filed Critical Funai Electric Co Ltd
Priority to JP2006006866U priority Critical patent/JP3126665U/ja
Application granted granted Critical
Publication of JP3126665U publication Critical patent/JP3126665U/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Amplifiers (AREA)
  • Analogue/Digital Conversion (AREA)

Abstract

【課題】簡易な構成でありながら、出力電圧をADコンバータの最大入力電圧内に収めつつ、ADコンバータに入力するアナログ音声信号のゲインを調整するオペアンプとして複数の規格のオペアンプを用いることができるADコンバータ入力回路を提供する。
【解決手段】ADコンバータ入力回路1を介してアナログ音声信号をADコンバータ4に入力する。ADコンバータ入力回路1は、信号入力回路2、オペアンプ3を備える。信号入力回路2の電源電圧V1を、ADコンバータ入力回路1の出力電圧V5をオペアンプ3のゲインで除した値に設定することで、信号入力回路2でアナログ音声信号の波形をクリップさせて、アナログ音声信号の最大電圧を制限する。オペアンプ3の増幅率をR2、R1で調整すると共に、オペアンプ3の電源電圧V2をクリップしない電圧に設定しているので、オペアンプの規格によらず最大入力電圧内のアナログ音声信号を出力する。
【選択図】図1

Description

本考案は、ADコンバータの入力電圧の振幅を抑制するADコンバータ入力回路に関する。
従来、ADコンバータに入力するアナログ音声信号のゲインを、オペアンプで調整すると共に、オペアンプの電源電圧を調整することによりオペアンプの出力電圧を調整し、ADコンバータに入力することが行なわれている。この構成では、オペアンプから出力されるアナログ音声信号の電圧は、オペアンプに印加する電源電圧を越えることはなく、これを越える振幅のアナログ音声信号が入力されても出力信号波形がクリップしてしまうことを利用して、ADコンバータに入力されるアナログ音声信号が最大入力電圧内に抑制することができる。この構成によれば、ADコンバータの破壊を防ぐことができると共に、AD変換時のアナログ音声信号のクリップを抑えることができる。
例えば、ADコンバータの最大入力電圧を5.3Vとした場合、オペアンプの出力を5.3Vで信号波形をクリップさせるためには、オペアンプの電源電圧をADコンバータの最大入力電圧の5.3Vとすればよい。ただし、内部損失が0というオペアンプはないから、実際には、最大5.3Vの電圧でクリップさせるためには、オペアンプの電源電圧を6Vにする必要があるものや、電源電圧を6.3Vにする必要があるものが存在する。このようにオペアンプによって規格も異なっており、オペアンプのクリップ特性(即ち、オペアンプの電源電圧と入力するアナログ音声信号とクリップする電圧との関係)が異なるから、このクリップ特性を用いてADコンバータの入力信号の振幅を最大入力電圧内に抑制するには、このオペアンプの規格に合わせて、オペアンプの電源電圧やゲインを調整する必要があった。
特許文献1、2には、ADコンバータに入力するアナログ音声信号の振幅を変化させ、ADコンバータの精度を上げる旨の記載がある。
特開平7−7426号公報 特開平9−307441号公報 特開平11−20154号公報
しかしながら、ADコンバータの前段のオペアンプを取り替える度に、このオペアンプの電源電圧を調整するのはわずらわしく、調整のための人件費がかかり、製造工程が柔軟でなくなり、コストアップになるという問題があった。
特許文献1の構成では、オフセット回路のみならず、レベル判定回路も必要となり、回路が複雑である問題があった。
そこで、本考案は、簡易な構成でありながら、ADコンバータに入力するアナログ音声信号のゲインを調整するオペアンプとして複数の規格のオペアンプを用いても、ADコンバータの最大入力電圧内に収めることができるADコンバータ入力回路を提供することを目的とする。
本考案は、上述の課題を解決するための手段を以下のように構成している。
(1) 本考案は、
アナログ音声信号を信号入力回路とオペアンプとを介してADコンバータに入力する電子回路に対し、ADコンバータの入力電圧の振幅を抑制するADコンバータ入力回路において、
前記オペアンプの電源電圧を、予め定められている前記ADコンバータの最大入力電圧以上であって、予め定められている前記オペアンプの最大直流電圧内の十分高い電圧に設定し、
前記信号入力回路の電源電圧を、前記ADコンバータの最大入力電圧を前記オペアンプのゲインで除した電圧以下に設定し、
前記アナログ音声信号の入力レベルに関わらず、ADコンバータの入力電圧の最大値が前記最大入力電圧以下となるようにしたことを特徴とする。
この構成では、前記オペアンプの電源電圧を予め定められている前記ADコンバータの最大入力電圧以上であって、前記オペアンプの最大直流電圧内の十分高い電圧に設定しているので、オペアンプの出力電圧がクリップすることがなく、オペアンプの種類、具体的には、オペアンプのクリップ特性(即ち、オペアンプの電源電圧と入力するアナログ音声信号とクリップする電圧との関係)によらず、所定のゲインに設定することができる。
また、前記信号入力回路の電源電圧以上の振幅のアナログ音声信号が入力されても、信号入力回路の出力信号の波形がクリップし、オペアンプに入力される電圧の振幅を信号入力回路の電源電圧以下に抑制できる。ここで、前記信号入力回路の電源電圧を、前記ADコンバータの最大入力電圧を前記オペアンプのゲインで除した電圧以下に設定しているから、このクリップが生じる電圧は、「前記オペアンプのゲインで除した電圧以下」になる。この「前記オペアンプのゲインで除した電圧以下」は、オペアンプのゲインを逆算したものである。したがって、ADコンバータ入力回路の出力信号、即ち、信号入力回路の出力信号をオペアンプで増幅した信号が、ADコンバータの入力電圧が低電圧から前記最大入力電圧の範囲になることを保証できる。このように前記信号入力回路の電源電圧を設定したので、前記アナログ音声信号の入力レベル(即ち、信号入力回路に入力するアナログ音声信号の電圧の振幅)に関わらず、ADコンバータの入力電圧の最大値が前記最大入力電圧以下となるようにすることができる。
例えば、ADコンバータの前記最大入力電圧が5V、オペアンプのゲインを0.5とすれば、信号入力回路の電源電圧を10Vに設定する。信号入力回路の出力は電源電圧以上にならないから、アナログ音声信号のレベルがどれだけ大きくても、信号入力回路の出力電圧は、10V以下となる。よって、オペアンプの出力は、(10V×0.5=5V)が最大となり、ADコンバータの入力電圧は5Vを越えることはない。
以上のとおり、(A)オペアンプの電源電圧を前記オペアンプの最大直流電圧内の十分高い電圧に設定し、オペアンプの出力信号がクリップしないように設定しているので、オペアンプのクリップ特性に関わらず、オペアンプのゲインが一定になる。また、(B)信号入力回路で、前記オペアンプのゲインで除した電圧以下に設定してアナログ音声信号をクリップさせて、振幅を制限しており、この信号入力回路に設定した電源電圧は、オペアンプの出力信号が、ADコンバータの最大入力電圧になるよう逆算したものとなっている。
したがって、これら(A)、(B)により、ADコンバータ入力回路の出力をADコンバータの最大入力電圧内に収めつつ、ADコンバータに入力するアナログ音声信号のゲインを調整するオペアンプとして複数の規格のオペアンプを用いることができる。したがって、オペアンプの代替品を用いてより柔軟な生産工程が実現できるから、生産コストを下げることができる。
なお、「ADコンバータの最大入力電圧」とは、ADコンバータに入力する交流電圧をいい、「オペアンプの最大直流電圧内の十分高い電圧」とは、使用するオペアンプが複数ある場合の個々のオペアンプの定格で定められた最大直流電圧内の値であって、信号入力回路の出力電圧を入力したときに、オペアンプの出力電圧がクリップしない電圧である。
(2) 本考案は、
前記信号入力回路は、複数のアナログ音声信号系統を選択するセレクタで構成されていることを特徴とする。
このように構成したので、セレクタが前記信号入力回路を兼ね備えているから、セレクタを要する回路では、ADコンバータ入力回路の回路構成を簡略化できる。
簡易な構成でありながら、ADコンバータ入力回路の出力をADコンバータの最大入力電圧内に収めつつ、ADコンバータに入力するアナログ音声信号のゲインを調整するオペアンプとして複数の規格のオペアンプを用いることができる。したがって、オペアンプの代替品を用いて、より柔軟な生産工程が実現できるから、生産コストを下げることができる。
図1を用いて、本実施形態に係るADコンバータ入力回路(点線内、図中1で図示)の回路図について説明する。図1に示すように、ADコンバータ入力回路1は、ADコンバータ4の入力回路である。本実施形態で使用するADコンバータ4の最大入力電圧は、5Vであり、ADコンバータ入力回路1の出力電圧を5.3Vに抑制する必要がある。本実施形態のADコンバータ入力回路1は、この抑制する方法に特徴があり、ADコンバータ入力回路1は、信号入力回路2とオペアンプ3を備えている。また、ADコンバータ入力回路1は、外部からアナログ音声信号を入力する入力端子101を付加的に備えている。
なお、2点鎖線で示す矢印は、ADコンバータ入力回路1とADコンバータ4を含む回路のうち、矢印の先が示す部分の電圧V1〜V3を指し示すものであり、2点鎖線の四角形の内部に示す電圧の変化51〜53は、この矢印で示した各部の電圧V1〜V3の時間変化を模式的に表したものである。
入力端子101は、ピンケーブルのアナログ音声信号を受け付ける入力端子などで構成する。
信号入力回路2は、これに印加する電源電圧V1を越えるアナログ音声信号を入力すると、出力信号の波形がクリップして、振幅を電源電圧V1以下に抑制する素子、回路で構成する。例えば、FET,トランジスタ等で構成する。信号入力回路2は、入力端子101からアナログ音声信号の入力を受ける。このとき、入力電圧V3についての電圧の変化51に示すように、電源電圧V1の10Vを越える12Vの振幅のアナログ音声信号を入力できる。このような10Vの振幅を越えるアナログ音声信号を信号入力回路2に入力すると、電圧の変化52に示すように、信号入力回路2の出力信号V4の波形にクリップC2が生じ、信号入力回路2の出力電圧V4を10Vに抑制することができる。
オペアンプ3としては、汎用品を用いることができる。オペアンプ3の電源電圧V2は、オペアンプ3の出力電圧(信号入力回路2の最大出力電圧10V×ゲイン0.5=5V以下)を十分に上回る電圧であって、オペアンプ3の規格で定められた最大直流電圧、例えば10Vに設定する。これにより、オペアンプ3がクリップすることを回避できる。このようにオペアンプ3の電源電圧V2を、オペアンプ3がクリップする電圧を超えるように設定しているので、オペアンプ3のゲインは、オペアンプ3の互換品の種類に関わらず、抵抗R1、R2により決定され、そのゲインは−R2/R1となる。この実施形態では、このR1、R2の抵抗値を調整して、オペアンプ3のゲインを−0.5としている。このように、オペアンプ3のゲインは、オペアンプ3の互換品の種類によらないから、種々の互換品を製造ラインの都合に応じて用いることができる。
電圧の変化53に示すように、信号入力回路2により、信号入力回路2の出力電圧V4を信号の波高値を10V以下に抑制しており、オペアンプ3のゲインの絶対値を0.5としているので、ADコンバータ入力回路1の出力電圧V5をADコンバータの最大入力電圧(5.3V)以下の5V以下に抑えることができる(電圧の変化53参照)。
また、この構成によれば、ADコンバータ4に入力する電圧を抑制するのに、オペアンプ3のクリップ特性を用いていないから、オペアンプ3の種類やオペアンプ3に印加する電源電圧に関わらず、ADコンバータ4に入力される電圧を最大入力電圧内の5Vに抑制できる。したがって、オペアンプ3に印加する電源電圧V2を一定電圧の10Vとしていても、オペアンプ3の互換品の種類に関わらず、ADコンバータ4に入力されるアナログ音声信号の電圧の振幅を5V以下に抑制できる。
ここで、信号入力回路2の電源電圧V1を求める方法について補足する。本実施形態のADコンバータ入力回路1では、信号入力回路2の電源電圧を前記ADコンバータの最大入力電圧(5.3V)を前記オペアンプのゲイン(0.5)で除した電圧(10.6V)以下に設定すればよい。本実施形態の信号入力回路2の電源電圧V1は、10Vとしている。このようにすれば、ADコンバータ入力回路1の出力電圧V5をADコンバータの最大入力電圧以下に抑制できる。
図2を用いて、本実施形態に係るADコンバータ入力回路の回路図の信号入力回路2として、マルチプレクサ2Aを用いたADコンバータ入力回路1Aの回路例について説明する。図1と図2は対応しており、同じ機能の部分は、図1と同一の符号を用いており、この部分の構成については、以上の説明を準用する。また、図1と図2が対応関係にある部分は、図1の符号に対してAを付加している。以下ではこの実施例と図1のADコンバータ入力回路1との相違点を中心に説明する。
図2の実施例では、信号入力回路2としてマルチプレクサ2Aを用いており、複数の入力端子101、102から入力したアナログ音声信号を選択できる。本実施形態の信号入力回路2として使用できるマルチプレクサ2Aの例としては、4052、4053を用いることができる。この構成で、マルチプレクサ2Aの電源電圧V1、およびオペアンプ3の電源電圧V2を10Vとし、オペアンプ3のゲインが0.5となるように、抵抗R1、R2を調整すれば、図1のADコンバータ入力回路1と同様の作用により、図1の電圧の変化51〜53と同様の電圧の変化51A〜53Aが得られる。したがって、図2に示すこの実施例でも、オペアンプ3の種類やオペアンプ3に印加する電源電圧に関わらず、ADコンバータ4に入力するアナログ音声信号の振幅を5V以下に抑制できる。また、複数の入力端子101、102のアナログ音声信号を選択する必要がある構成では、マルチプレクサ2Aが図1の信号入力回路2の機能を兼ね備えているから、付加的構成を必要としない。
なお、図2の実施例でも、マルチプレクサ2Aの電源電圧を前記ADコンバータの最大入力電圧(5.3V)を前記オペアンプのゲイン(0.5)で除した電圧(10.6V)以下に設定すればよい。
本実施形態に係るADコンバータ入力回路の回路図 本実施形態に係るADコンバータ入力回路の回路図
符号の説明
1−ADコンバータ入力回路、 2−信号入力回路、2A−マルチプレクサ
3−オペアンプ、 4−ADコンバータ
V1−電源電圧、 V2−電源電圧、 V3−入力電圧
V4−出力電圧、 V5−出力電圧
51−電圧の変化、 52−電圧の変化、 53−電圧の変化
51A−電圧の変化、 52A−電圧の変化、 53A−電圧の変化
C1−クリップ、 C2−クリップ、 C3−クリップ、 C4−クリップ
101−入力端子、 102−入力端子

Claims (3)

  1. アナログ音声信号を信号入力回路とオペアンプとを介してADコンバータに入力する電子回路に対し、ADコンバータの入力電圧の振幅を抑制するADコンバータ入力回路において、
    前記信号入力回路は、複数のアナログ音声信号系統を選択するセレクタで構成されており、
    前記オペアンプの電源電圧を、予め定められている前記ADコンバータの最大入力電圧以上であって、予め定められている前記オペアンプの最大直流電圧内の十分高い電圧に設定し、
    前記セレクタの電源電圧を、前記ADコンバータの最大入力電圧を前記オペアンプのゲインで除した電圧以下に設定し、
    前記アナログ音声信号の入力レベルに関わらず、ADコンバータの入力電圧の最大値が前記最大入力電圧以下となるようにしたことを特徴とするADコンバータ入力回路。
  2. アナログ音声信号を信号入力回路とオペアンプとを介してADコンバータに入力する電子回路に対し、ADコンバータの入力電圧の振幅を抑制するADコンバータ入力回路において、
    前記オペアンプの電源電圧を、予め定められている前記ADコンバータの最大入力電圧以上であって、予め定められている前記オペアンプの最大直流電圧内の十分高い電圧に設定し、
    前記信号入力回路の電源電圧を、前記ADコンバータの最大入力電圧を前記オペアンプのゲインで除した電圧以下に設定し、
    前記アナログ音声信号の入力レベルに関わらず、ADコンバータの入力電圧の最大値が前記最大入力電圧以下となるようにしたことを特徴とするADコンバータ入力回路。
  3. 前記信号入力回路は、複数のアナログ音声信号系統を選択するセレクタで構成されている請求項2に記載のADコンバータ入力回路。
JP2006006866U 2006-08-24 2006-08-24 Adコンバータ入力回路 Expired - Fee Related JP3126665U (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006006866U JP3126665U (ja) 2006-08-24 2006-08-24 Adコンバータ入力回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006006866U JP3126665U (ja) 2006-08-24 2006-08-24 Adコンバータ入力回路

Publications (1)

Publication Number Publication Date
JP3126665U true JP3126665U (ja) 2006-11-02

Family

ID=43476437

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006006866U Expired - Fee Related JP3126665U (ja) 2006-08-24 2006-08-24 Adコンバータ入力回路

Country Status (1)

Country Link
JP (1) JP3126665U (ja)

Similar Documents

Publication Publication Date Title
US7372324B2 (en) Digital amplifier
US8243956B2 (en) Auto bias microphone system for use with multiple loads and method of forming same
US7583809B2 (en) Sound signal processing device and sound signal processing method
JP2009049671A (ja) 出力制限回路、d級パワーアンプ、音響機器
US10298188B2 (en) Class-D amplifier
US9136799B2 (en) Amplifier using voltage variable power supply
US7061326B2 (en) Transmission circuit capable of efficiently operating a power amplifier
CN111901725B (zh) 音频功放电路及其功率限制方法
EP0473166B1 (en) Amplifying circuit
JP7271393B2 (ja) 半導体集積回路、車載電子部品、車載電子機器
JP3126665U (ja) Adコンバータ入力回路
US11183975B2 (en) Window based supply voltage conditioning circuit for noise filtering
US20090066419A1 (en) Variable gain amplifier circuits
JP3858209B2 (ja) 電圧−電流変換回路
JPH1117478A (ja) 電力増幅装置
JP2007005958A (ja) 電力増幅器
CN109039333B (zh) 增益控制放大装置
CN108055012B (zh) 音频功率放大器
US20030169112A1 (en) Variable gain amplifier with low power consumption
JP4985972B2 (ja) 増幅器
JP7279903B1 (ja) 電源システム、電源システムが実行する処理方法およびプログラム
JP2859880B2 (ja) 可変利得増幅回路
JP2644774B2 (ja) 増幅回路
US20060055462A1 (en) Amplifier circuit and gain control method
US20090051428A1 (en) Agc circuit

Legal Events

Date Code Title Description
A623 Registrability report

Free format text: JAPANESE INTERMEDIATE CODE: A623

Effective date: 20060828

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101011

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111011

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111011

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121011

Year of fee payment: 6

LAPS Cancellation because of no payment of annual fees