JP3126654B2 - アクティブマトリクス型液晶表示装置 - Google Patents

Description

【発明の詳細な説明】

【０００１】

【発明が属する技術分野】本明細書で開示する発明は、
結晶性珪素を用いた半導体装置で制御するアクティブマ
トリクス型液晶表示装置の構成に関する。特に、その画
素領域の構成に関する。

【０００２】

【従来の技術】最近、安価なガラス基板上に薄膜トラン
ジスタ（ＴＦＴ）を作製する技術が急速に発達してきて
いる。その理由は、アクティブマトリクス型液晶表示装
置の需要が高まったことにある。

【０００３】アクティブマトリクス型液晶表示装置は、
マトリクス状に配置された数百万個もの各画素のそれぞ
れにＴＦＴを配置し、各画素電極に出入りする電荷をＴ
ＦＴのスイッチング機能により制御するものである。

【０００４】各画素電極と対向電極との間には液晶が挟
み込まれ、一種のコンデンサーを形成している。従っ
て、ＴＦＴによりこのコンデンサーへの電荷の出入りを
制御することで液晶の電気光学特性を変化させ、液晶パ
ネルを透過する光を制御して画像表示を行うことが出来
る。

【０００５】ここで、従来のアクティブマトリクス型液
晶表示装置における画素領域の構成図を図５に示す。図
５（Ａ）に示す様に、ゲート線５０１とそれに平行に形
成された容量線５０２がデータ線５０３と格子状に交差
している。それらで囲まれた領域内には画素電極５０４
が配置されている。容量線５０２と画素電極５０４は第
１、第２の層間絶縁膜を介して立体的に重なり、保持容
量を形成している。

【０００６】なお、５０５で示されるのはＴＦＴの活性
層を構成する半導体膜であり、５０６はデータ線とのコ
ンタクト部、５０７は画素電極とのコンタクト部であ
る。この時の等価回路は図６（Ａ）の様になっている。

【０００７】ところで、図５（Ａ）に示す様にこれまで
はゲート線５０１およびデータ線５０３で囲まれた領域
と画素電極５０４は立体的に重ならないような構造とし
ていた。これは、画素電極が層間絶縁膜を介してデータ
線やゲート線と立体的に重なる構造とすると、その間に
寄生容量が発生して液晶表示の動作速度を落としてしま
うためである。

【０００８】しかし、上記のような構造とするとデータ
線やゲート線と画素電極との間には図５（Ａ）に示すよ
うなすきま部分５０８が生じてしまう。このすきま部分
５０８は画素電極の縁部分に当たるため電界が乱れて画
像表示がぼやけるといった問題を持つ。また、すきま部
分５０８から漏れた光が鮮明な画像表示をぼかす原因と
なる。

【０００９】また、ＴＦＴの活性層を構成する半導体膜
５０５に光が照射されると、光励起現象が発生してリー
ク電流が増加するという問題が生じる。

【００１０】そこで、図５（Ｂ）に示す様に、すきま部
分やＴＦＴの設置箇所等の画像表示を行う必要箇所以外
をブラックマトリクス５０９で遮光して視野に入らない
ようにする構成が一般的である。ブラックマトリクス５
０９としては、クロム（Ｃｒ）やチタン（Ｔｉ）等がよ
く用いられる。

【００１１】この構成ではブラックマトリクス５０９を
設けるが故に画像表示可能な領域１０が内側にせばめら
れてしまうことになる。即ち、ゲート線５０１およびデ
ータ線５０３で囲まれた領域を最大限に有効利用するこ
とが出来ない。また、容量線５０２はゲート線５０１と
同じ物質で形成されるため、遮光性を有する場合がほと
んどである。

【００１２】従って、容量線５０２およびブラックマト
リクス５０９を設けることで画像表示可能な領域５１０
は必要以上に狭くなり、開口率を上げるうえで大きな障
害となっている。

【００１３】

【発明が解決しようとする課題】本明細書で開示する発
明は、上記従来の問題点を解決するための技術を提供す
るものである。即ち、容量線やブラックマトリクスとい
った液晶パネルの開口率を上げるうえで障害となるもの
を使用せず、高開口率を実現する技術を提供することを
課題とする。

【００１４】

【課題を解決するための手段】本明細書で開示する第１
の発明の構成は、ゲート電極および該ゲート電極から延
在するゲート線を覆って形成される第１の層間絶縁膜
と、前記第１の層間絶縁膜上に形成される配線電極およ
び該配線電極から延在するデータ線と、前記配線電極お
よび該配線電極から延在するデータ線を覆って形成され
る第２の層間絶縁膜と、前記第２の層間絶縁膜上に形成
される透明導電膜でなる画素電極と、を有し、前記ゲー
ト線と前記画素電極の少なくとも一部は前記第１の層間
絶縁膜のみを介して保持容量として機能しうるコンデン
サーを形成することを特徴とする。

【００１５】また、第２の発明の構成は、ゲート電極お
よび該ゲート電極から延在するゲート線を覆って形成さ
れる第１の層間絶縁膜と、前記第１の層間絶縁膜上に形
成される配線電極および該配線電極から延在するデータ
線と、前記配線電極および該配線電極から延在するデー
タ線を覆って形成される第２の層間絶縁膜と、前記第２
の層間絶縁膜上に形成される透明導電膜でなる画素電極
と、を有し、前記画素電極の少なくとも一部は前記ゲー
ト電極から延在するゲート線と前記配線電極から延在す
るデータ線とによって遮光されていることを特徴とす
る。

【００１６】上記構成でなる本発明の概略を図１の模式
図を用いて説明する。図１において、１０１で示される
のがゲート電極から延在するゲート線、１０２がＴＦＴ
のソース領域と接続する配線電極から延在するデータ線
である。また、１０３の太線で示されるのがＩＴＯ等の
透明導電性膜でなる画素電極である。

【００１７】第１の発明の主旨は、ゲート線１０１と画
素電極１０３とを利用して保持容量１０４を形成するこ
とである。ただし、ある一つの画素に注目した時、その
画素の保持容量を形成するゲート線が上からＮ本目のゲ
ート線である時、その保持容量を形成する画素電極はＮ
＋１本目のゲート線により制御される画素ＴＦＴによっ
て電圧を印加される。

【００１８】上記構成とすると、保持容量にデータが書
き込まれる時はその保持容量を形成するゲート線の走査
が終了しているので、保持容量の電圧レベルがゲート電
圧の変化に引っ張られて降下するのを防ぐことが出来
る。

【００１９】また、本来ゲート線１０１と画素電極１０
３との間には第１、第２の層間絶縁膜が存在する。しか
しながら、本発明では画素電極１０３を成膜する前に、
予め保持容量１０４となる領域を選択的にエッチングし
てある。そのため、保持容量１０４はゲート線１０１と
画素電極１０３との間に陽極酸化膜と第１の層間絶縁膜
との積層膜、または陽極酸化膜のみを有した構造となっ
ている。

【００２０】そのため、第１の層間絶縁膜はできる限り
比誘電率の高い材料を用いるのが望ましい。なぜなら
ば、比誘電率が高い程、保持容量のキャパシティーを稼
ぐことが出来るからである。また、第１の層間絶縁膜の
膜厚をできる限り薄くすることで同様の効果を得ること
が出来る。

【００２１】次に、第２の発明の主旨は、図１に示す様
に画素電極１０３の縁がゲート線１０１およびデータ線
１０２の上に重なるようにすることである。即ち、ゲー
ト線１０１やデータ線１０２をブラックマトリクスとし
て代用することになる。

【００２２】この場合、問題となるのは画素電極１０３
とゲート線１０１またはデータ線１０２との間で形成さ
れる寄生容量である。しかしながら、本発明においては
第２の層間絶縁膜として低い比誘電率を持つ有機性樹脂
材料や無機性材料を用いるため、寄生容量を極力小さく
することが出来る。

【００２３】さらに、有機性樹脂材料や無機性材料を１
〜５μｍ程度に膜厚を稼いで成膜するため、寄生容量を
無視しうるレベルに抑えることが可能である。

【００２４】以上の様に、本発明の必要条件としては陽
極酸化膜および第１の層間絶縁膜の比誘電率は第２の層
間絶縁膜の比誘電率よりも高いことが挙げられる。望ま
しくは、第１の層間絶縁膜は比誘電率のできるだけ高い
材料、第２の層間絶縁膜は比誘電率のできるだけ低い材
料を用いると良い。

【００２５】なお、図１で示す構成の画素領域の等価回
路は図６（Ｂ）で示される構成となる。

【００２６】また、図１に示す様に配線電極および該配
線電極から延在するデータ線の形成と同時に、少なくと
もチャネルを形成する領域を遮光する遮光膜１０５を設
けることで半導体層の光励起を防ぐことが出来る。

【００２７】上記構成でなる発明について、以下に記載
する実施例でもって詳細な説明を行うこととする。

【実施例】

〔実施例１〕本実施例では、本発明を利用して図１で示
した構成を有する画素領域を形成する例を示す。具体的
にはゲート線とデータ線でもってブラックマトリクスを
代用する技術と、ゲート線でもって容量線を代用する技
術の詳細な説明を行なうこととする。

【００２８】図３に示すのは、図１で示した画素領域を
構成する画素ＴＦＴの作製工程図である。まず、表面に
下地膜として2000Åの絶縁膜を有したガラス基板３０１
の上に、図示しない非晶質珪素膜500 Åの厚さに成膜す
る。絶縁膜は酸化珪素（ＳｉＯ₂ ）、酸化窒化珪素（Ｓ
ｉＯ_X Ｎ_Y ）、窒化珪素膜（ＳｉＮ）等をプラズマＣＶ
Ｄ法や減圧熱ＣＶＤ法により成膜すれば良い。

【００２９】次に、この図示しない非晶質珪素膜を加熱
またはレーザーアニール、もしくは両者を併用するなど
の手段により結晶化する。また、結晶化の際、結晶化を
助長する金属元素を添加すると効果的である。

【００３０】結晶化が終了したら、得られた図示しない
結晶性珪素膜をパターニングして島状半導体層３０２を
形成する。島状半導体層３０２を形成したら、後にゲー
ト絶縁膜として機能する酸化珪素膜３０３を1500Åの厚
さに成膜する。勿論、酸化窒化珪素膜や窒化珪素膜であ
っても良い。

【００３１】次に、遮光性を有した導電性被膜３０４を
3000Åの厚さに成膜する。本実施例では、0.2 ｗｔ％の
スカンジウムを含有したアルミニウム膜を用いる。スカ
ンジウムは加熱処理等の際にアルミニウム表面に発生す
るヒロックやウィスカーといった突起物を抑える効果を
持つ。このアルミニウム膜３０４は後にゲート電極とし
て機能する。

【００３２】こうして、図３（Ａ）の状態が得られる。
図３（Ａ）の状態が得られたら、電解溶液中でアルミニ
ウム膜３０４を陽極として陽極酸化を行う。電解溶液と
しては、３％の酒石酸のエチレングリコール溶液をアン
モニア水で中和して、ＰＨ＝６．９２に調整したものを
使用する。また、白金を陰極として化成電流５ｍＡ、到
達電圧１０Ｖとして処理する。

【００３３】こうして形成される図示しない薄く緻密な
陽極酸化膜は、アルミニウム膜３０４をパターニングす
る際にフォトレジストとの密着性を高める効果がある。
また、電圧印加時間を制御することで膜厚を制御でき
る。

【００３４】次に、アルミニウム膜３０４をパターニン
グして、図示しないゲート電極を形成する。ただし、実
質的にゲート電極として機能するのは最終的に残存する
内部の一部分である。

【００３５】次に、２度目の陽極酸化を行い、多孔質の
陽極酸化膜３０５を形成する。電解溶液は３％のシュウ
酸水溶液とし、白金を陰極として化成電流２〜３ｍＡ、
到達電圧８Ｖとして処理する。

【００３６】この時陽極酸化は基板に対して平行な方向
に進行する。また、電圧印加時間を制御することで多孔
質の陽極酸化膜３０５の長さを制御できる。

【００３７】さらに、アルミニウム膜のパターニングに
使用した図示しないフォトレジストを専用の剥離液で除
去した後、３度目の陽極酸化を行い、図３（Ｂ）の状態
を得る。

【００３８】この陽極酸化には、電解溶液は３％の酒石
酸のエチレングリコール溶液をアンモニア水で中和し
て、ＰＨ＝６．９２に調整したものを使用する。そし
て、白金を陰極として化成電流５〜６ｍＡ、到達電圧１
００Ｖとして処理する。

【００３９】この際形成される陽極酸化膜３０６は、非
常に緻密、かつ、強固である。そのため、ド−ピング工
程などの後工程で生じるダメージや熱からゲート電極３
０７を保護する効果を持つ。

【００４０】また、強固な陽極酸化膜３０６はエッチン
グされにくいため、コンタクトホール開孔の際にエッチ
ング時間が長くなる問題がある。そのため、1000Å以下
の厚さにするのが望ましい。

【００４１】次に、多孔質の陽極酸化膜３０５およびゲ
ート電極３０７をマスクとして酸化珪素膜３０３をドラ
イエッチングし、ゲート絶縁膜３０８を形成する。

【００４２】次いで、イオンドーピング法により、島状
半導体層３０２に不純物を注入する。例えば、Ｎチャネ
ル型ＴＦＴを作製するならば、不純物としてＰ＋イオン
を、Ｐチャネル型ＴＦＴを作製するならば、不純物とし
てＢ＋イオンを注入すれば良い。

【００４３】まず、図３（Ｂ）の状態で１度目のイオン
ドーピングを行う。なお、本実施例ではＰ＋イオンの注
入を加速電圧９０ｋＶ、ドーズ量３×１０¹³原子／ｃｍ
² で行う。

【００４４】すると、ゲイト電極３０７、多孔質の陽極
酸化膜３０５がマスクとなり、後にソース／ドレインと
なる領域３０９、３１０が自己整合的に形成される。
（図３（Ｃ））

【００４５】次に、図３（Ｃ）に示す様に、多孔質の陽
極酸化膜３０５を除去して、２度目のドーピングを行
う。なお、２度目のＰ＋イオンの注入は加速電圧１０ｋ
Ｖ、ドーズ量5 ×１０¹⁴原子／ｃｍ² で行う。

【００４６】すると、ゲイト電極３０７がマスクとな
り、ソース領域３０９、ドレイン領域３１０と比較して
不純物濃度の低い、低濃度不純物領域３１１、３１２が
自己整合的に形成される。

【００４７】同時に、ゲイト電極３０７の直下は不純物
が全く注入されないため、ＴＦＴのチャネルとして機能
する領域３１３が自己整合的に形成される。

【００４８】このようにして形成される低濃度不純物領
域（またはＬＤＤ領域）３１２は、チャネル領域３１３
とドレイン領域３１０との間に高電界が形成されるのを
抑制する効果を持つ。

【００４９】次いで、ＫｒＦエキシマレーザーを200 〜
300mJ/cm² のエネルギー密度で照射することによって、
イオン注入されたＰ＋イオンの活性化を行なう。なお、
活性化は300 〜450 ℃2hr の熱アニールによっても良い
し、レーザーアニールと熱アニールとを併用しても良
い。

【００５０】次に、第１の層間絶縁膜３１４をプラズマ
ＣＶＤ法により成膜する。層間絶縁膜３１４としては、
酸化珪素膜、酸化窒化珪素膜、窒化珪素膜等を用いるこ
とができる。この第１の層間絶縁膜３１４は図１におい
て保持容量１０４の絶縁層となるため、できるだけ比誘
電率の高い絶縁膜を用いることが望ましい。そのため、
本実施例では比誘電率が約７である窒化珪素膜を用い
る。また、その膜厚は1000Å程度に薄くすることで容量
を稼ぐことが可能である。

【００５１】第１の層間絶縁膜３１４を成膜したら、ソ
ース領域３０９にコンタクトホールを形成して、図示し
ないアルミニウム膜を3000Åの厚さに成膜する。次い
で、図示しないアルミニウム膜をパターニングして、ソ
ース電極３１５と遮光膜３１６を形成する。遮光膜３１
６は、チャネル領域３１３の周辺部に光が照射されてキ
ャリアが励起するのを防ぐ役割を担う。（図３（Ｄ））

【００５２】次に、ソース電極３１５、遮光膜３１６を
覆って第２の層間絶縁膜３１７を１〜５μｍの厚さに成
膜する。この第２の層間絶縁膜３１７は有機性樹脂材料
や無機性材料を用いることが出来るが、本実施例では有
機性樹脂材料としてポリイミドを用いる。

【００５３】そして、第２の層間絶縁膜３１７をパター
ニングして、保持容量を形成するための開孔をゲート線
上に形成した後、透明導電性膜でなる画素電極３１８を
形成する。（図３（Ｅ））

【００５４】本発明において、図１のようにゲート線１
０１やデータ線１０２で構成される配線をブラックマト
リクスとして活用すると、画素電極と配線との間の寄生
容量が問題となる。しかしながら、樹脂材料は比誘電率
が2.8 〜3.4 であり、窒化珪素膜等の珪化膜と比較して
低く、さらに容易に膜厚を稼ぐことができるため、寄生
容量を問題ないレベルとすることが可能である。

【００５５】また、樹脂材料３１７の表面は優れた平坦
性を示すため、その上に形成された画素電極３１８も良
好な平坦性を示し、セル組みの際のラビング不良や液晶
への印加電界の乱れをなくすことが出来る。

【００５６】このようにして、図３（Ｅ）に示すような
構造の画素ＴＦＴが作製される。また、本実施例では説
明していないが、同一基板上に駆動回路を組み込む場合
はドライバーＴＦＴと画素ＴＦＴを同時に作製すること
になる。

【００５７】ドライバーＴＦＴは、基本的に画素ＴＦＴ
と同じ工程で作製される。ただし、画素電極は必要な
く、図３（Ｄ）においてソース電極３１５、遮光膜３１
６を形成すると同時にドレイン電極を形成することで完
成することになる。

【００５８】ここで、図１においてＡ−Ｂで示した線で
保持容量１０４を分断した断面図を図４に示す。図４
（Ａ）において、４０１はゲート絶縁膜、４０２はゲー
ト電極から延在するゲート線、４０３は陽極酸化膜であ
る。

【００５９】図４（Ａ）に示す様に、第１の層間絶縁膜
４０４は膜厚が1000Å程度と薄く、かつ、高比誘電率で
あるので画素電極４０５とゲート線４０２との間に保持
容量として機能しうるコンデンサーを形成する。なお、
４０６で示されるのは、隣接する別の画素の画素電極端
である。

【００６０】また、画素電極４０５、４０６はゲート線
４０２と立体的に重なるため、ゲート線４０２にブラッ
クマトリクスと同等の効果を付与することが出来る。こ
の場合、樹脂材料でなる第２の層間絶縁膜４０７は膜厚
が１〜５μｍと厚く、かつ、低比誘電率であるので透明
電極４０５とゲート線４０２との間に形成される寄生容
量の影響は無視することが出来る。

【００６１】また、図４（Ｂ）に示す様に、保持容量の
絶縁層として陽極酸化膜のみを用いた構造とすることも
可能である。この時、保持容量の厚さを500 〜1000Å程
度まで薄くすることが出来る。

【００６２】以上に示したように、第１の層間絶縁層と
して薄い高比誘電率の材料を用い、第２の層間絶縁膜と
して厚い低誘電率の材料を用いることが本発明の必要条
件である。

【００６３】この条件を満たすことで、ゲート線を従来
の容量線として代用することと、ゲート線およびデータ
線を従来のブラックマトリクスとして代用することが出
来る。即ち、アクティブマトリクス型液晶表示装置にお
いて高い開口率を実現することが可能となる。 〔実施例２〕本実施例では、実施例１の島状半導体層の
形状を変化させた例を説明する。画素ＴＦＴやドライバ
ＴＦＴの作製工程は既に実施例１で詳細に説明したので
ここでは省略する。

【００６４】図２において、２０１で示されるのがゲー
ト線、２０２がデータ線、２０３が活性層を構成する島
状半導体層である。図２が示す通り、ゲート線２０１は
そのままゲート電極として機能する。

【００６５】本実施例の特徴は、島状半導体層２０３が
完全にゲート線２０１およびデータ線２０２によって遮
光される点である。このため、画像表示領域には画素電
極２０４とのコンタクト部分のみが突出する構成とな
る。従って、実施例１で必要であったアルミニウム膜で
なる遮光膜３１６を設ける必要もない。

【００６６】他の構成は、実施例１と同様にゲート線２
０１が画素電極２０４と陽極酸化膜と第１の層間絶縁膜
との積層膜または陽極酸化酸化膜のみを介して保持容量
２０５を形成し、ゲート線２０１およびデータ線２０２
がブラックマトリクスの役割を果たしている。

【００６７】従って、本実施例によれば画像表示可能な
領域を最大限に活用した９０％以上の高開口率を有する
液晶表示装置を作製することが可能である。 〔実施例３〕

【００６８】本実施例では、実施例１または実施例２に
おいて島状半導体層に付加価値を加えた例を説明する。
具体的には、チャネル領域のチャネル長およびチャネル
幅がＴＦＴのオン状態とオフ状態とで変化する構造を採
る例である。

【００６９】この技術は本発明者らによって既に報告さ
れているもので、その主旨は、ＴＦＴがオフ状態の時に
実質的にチャネル長を長く、チャネル幅を狭くすること
でオフ電流を低減するものである。以下にその技術の概
要を説明する。

【００７０】図７に示すのは実施例１の工程手順に従っ
て形成した島状半導体層７０１である。後にチャネルと
して機能する領域７０２に対しては選択的にイオン注入
が行なわれる。例えば、Ｎチャネル型ＴＦＴを作製する
場合、Ｐ＋イオンを１×１０¹²〜１×１０¹⁴原子／ｃｍ
² 、好ましくは３×１０¹²〜３×１０¹³原子／ｃｍ²の
ドーズ量でドーピングする。

【００７１】すると、チャネル領域を遮るようにイオン
注入された領域７０３〜７０５が形成される。この領域
７０３〜７０５は必ずしも図７の様に島状半導体層の外
縁に接してなくても構わない。即ち、後にチャネルとな
る領域７０２の内に島状に点在するような状態であって
も良い。

【００７２】このようなイオン注入が施された島状半導
体層を用いて作製したＴＦＴの電気特性の概略を図８を
用いて説明する。

【００７３】図８（Ａ）において８０１はソース領域、
８０２はドレイン領域であり、８０３〜８０５は前述の
ように予めイオン注入した領域であり、浮島領域と呼ぶ
こととする。この時、ドーピングされていない実質的に
真性な半導体領域（ベース領域と呼ぶこととする）８０
６と、浮島領域８０３〜８０５との境界はポテンシャル
バリアが高い。そのため、Ｎチャネル型ＴＦＴがオフ状
態の時はベース領域８０６の矢印に沿って僅かに電子が
移動する。この電子の移動がオフ電流（またはリーク電
流）として観測される。

【００７４】ところが、Ｎチャネル型ＴＦＴがオン状態
の時はベース領域８０６が反転して浮島領域８０３〜８
０５とのポテンシャルバリアが無視しうる程度となるた
め、図８（Ｂ）の矢印で示すような経路で大量の電子が
移動する。この電子の移動がオン電流として観測され
る。

【００７５】このようにＴＦＴのオフ状態とオン状態と
でポテンシャルバリアが変化する様子を図９を用いて概
略説明する。なお、図９においてＶｇはゲート電圧（Ｖ
ｇ＞０）、Ｅｃは伝導帯、Ｅｖは価電子帯、Ｅｆはフェ
ルミレベルを表している。

【００７６】まず、Ｎチャネル型ＴＦＴがオフ状態（ゲ
ートに負電圧が印加された状態）の時、ベース領域８０
６においては図９（Ａ）のようなバンド状態となってい
る。即ち、少数キャリアであるホールが半導体表面に集
まり、電子が払われた状態にあるため、ソース／ドレイ
ン間の電子の移動は極めて少ない。

【００７７】一方、浮島領域８０３〜８０５はＰ＋イオ
ンを注入してあるため、フェルミレベルＥｆは伝導帯Ｅ
ｃの近くへと押し上げられている。この時、浮島領域８
０３〜８０５においては図９（Ｂ）のようなバンド状態
となっている。

【００７８】図９（Ｂ）のように、Ｎ型を示す半導体層
である浮島領域８０３〜８０５においてはゲートに負電
圧を印加しても、エネルギーバンドは僅かにしか曲がら
ない。

【００７９】従って、図９（Ａ）における半導体表面の
価電子帯のエネルギーと図９（Ｂ）における半導体表面
の価電子帯のエネルギーとのエネルギー差がポテンシャ
ルバリアに相当する。そのため、電子がベース領域８０
６と浮島領域８０３〜８０５を往復することはない。

【００８０】次に、Ｎチャネル型ＴＦＴがオン状態（ゲ
ートに正電圧が印加された状態）の時、ベース領域８０
６においては図９（Ｃ）のようなバンド状態となってい
る。即ち、多数キャリアである電子が半導体表面に蓄積
されるため、ソース／ドレイン間には電子の移動が生じ
る。

【００８１】この時、浮島領域８０３〜８０５において
は図９（Ｄ）のようなバンド状態となっている。図９
（Ｄ）に示す様に、前述のゲートに負電圧を印加した時
同様、Ｎ型を示す半導体層である浮島領域８０３〜８０
５においてはゲートに正電圧を印加してもエネルギーバ
ンドは殆ど曲がらない。

【００８２】しかしながら、図９（Ｄ）において元々フ
ェルミレベルＥｆは伝導帯Ｅｃの近くに押し上げられて
いるため、伝導体には多数の電子が常に存在している。

【００８３】従って、ゲートに正電圧を印加した場合、
ベース領域８０６および浮島領域８０３〜８０５は共に
電子が移動し易いバンド状態となっているため、ベース
領域８０６および浮島領域８０３〜８０５の境界のポテ
ンシャルバリアは無視することが出来る。

【００８４】以上の様に、オフ状態ではベース領域８０
６のみが電子の移動経路となり、オン状態ではベース領
域８０６および浮島領域８０３〜８０５が電子の移動経
路となる。

【００８５】即ち、ＴＦＴがオフ状態の時のＷ／Ｌ比に
比べ、オン状態の時のＷ／Ｌ比は遙に大きくなり、オン
電流を損なうことなくオフ電流を低減することが可能で
ある。これにより、オン／オフ電流比を大きくすること
が出来る。

【００８６】このような構造とすると、画素ＴＦＴの島
状半導体層を極力小さくすることが出来る上、オン／オ
フ電流比を大きくすることが出来る。従って、例えば図
１に示すような回路構成を採った場合においても、開口
率を落とすことなく高性能な画素ＴＦＴを配置すること
が可能である。

【００８７】〔実施例４〕本実施例では実施例１乃至実
施例３において、保持容量の形状を変化させた例を示
す。ＴＦＴや保持容量の作製工程は実施例１と同様であ
るので、ここでは説明を省略する。

【００８８】本実施例における保持容量断面構造図を図
１０に示す。図１０（Ａ）において、１１はゲート絶縁
膜、１２はゲート電極から延在するゲート線、１３は陽
極酸化膜である。

【００８９】図１０（Ａ）に示す様に、第１の層間絶縁
膜１４は膜厚が1000Å程度と薄く、かつ、高比誘電率で
あるので画素電極１５とゲート線１２との間に保持容量
として機能しうるコンデンサーを形成する。なお、１６
で示されるのは、隣接する別の画素の画素電極端であ
る。

【００９０】実施例１で説明した図４（Ａ）との相違点
は、図４（Ａ）がゲート線の上面でのみ容量を形成して
いるのに対し、図１０（Ａ）ではゲート線の上面と側面
で容量を形成している点である。

【００９１】また、画素電極１５、１６はゲート線１２
と立体的に重なるため、ゲート線１２にブラックマトリ
クスと同等の効果を付与することが出来る。この場合、
樹脂材料でなる第２の層間絶縁膜１７は膜厚が１〜５μ
ｍと厚く、かつ、低比誘電率であるので画素電極１５と
ゲート線１２との間に形成される寄生容量の影響は無視
することが出来る。

【００９２】また、図１０（Ｂ）に示す様に、保持容量
の絶縁層として陽極酸化膜のみを用いた構造とすること
も可能である。この時、保持容量の厚さを500 〜1000Å
程度まで薄くすることが出来る。

【００９３】以上の様な構造とすることで、保持容量を
さらに大きく確保することが出来る。即ち、アクティブ
マトリクス型液晶表示装置において高い開口率と高精彩
な画像表示を実現することが可能となる。

【００９４】〔実施例５〕本実施例では、第２の層間絶
縁膜としてＬＰＤ（Ｌｉｑｕｉｄ ＰｈａｓｅＤｅｐｏ
ｓｉｔｉｏｎ）法により塗布した絶縁膜を利用する例を
示す。勿論、実施例１で示した様に、低比誘電率であり
膜厚を容易に稼げるものであることが重要である。な
お、画素ＴＦＴやドライバＴＦＴの作製工程は既に実施
例１で詳細に説明したのでここでは省略する。

【００９５】ＬＰＤ法（スピン法とも呼ばれる）による
被膜形成の概要は以下の手順による。なお、説明は無機
性材料である酸化珪素系被膜（ＳｉＯ_X ）の場合につい
て行なうが、他の無機性材料としてＳｉＯＦ膜（比誘電
率3.2 〜3.3 ）や有機性樹脂材料としてポリイミド（比
誘電率2.8 〜3.4 ）等を用いることも出来る。

【００９６】まず、Ｈ₂ ＳｉＦ₆ 溶液を準備し、これに
ＳｉＯ₂:ｘＨ₂ Ｏを加えて３ｈｒの攪拌を行なう。この
時の処理温度は３０℃に保持しておく。次に、攪拌後の
溶液を濾過して、所望の濃度の溶液となるように調節す
る。調節が終了したら、ウォーターバス等で５０℃に達
するまで温めながら攪拌する。

【００９７】以上で、塗布用の溶液の準備が終了する。
また、例えばこの溶液にＨ₃ ＢＯ₃を加えれば膜中にＢ
＋イオンを含有した酸化珪素系被膜（いわゆるＢＳＧと
呼ばれる被膜）を形成することが出来る。

【００９８】上記手順に従って準備した溶液に被処理基
体を浸した後、純粋でリンスして乾燥させれば被膜形成
は完了する。なお、有機性樹脂材料を塗布するのであれ
ば、所望の被膜塗布用溶液を準備し、ＬＰＤ法により被
膜形成を行えば良い。

【００９９】有機性樹脂材料としてはポリイミド等が挙
げられ、比誘電率は2.8 〜3.4 と低い。この場合、スピ
ナー上に保持した被処理基体上に被膜塗布用溶液を塗布
し、スピナーを2000rpm で回転させることで被膜を形成
する。被膜形成後は300 ℃30min 程度のベークを行い膜
質を改善する。

【０１００】以上の様に、ＬＰＤ法による場合、比較的
容易に所望の被膜を形成することが出来る。即ち、スル
ープットを大幅に向上することが可能である。また、溶
液に浸す時間（スピナーを用いる場合は回転数等）や溶
液濃度で自在に膜厚を調節できるため、厚く平坦な被膜
を形成し易い。

【０１０１】

【発明の効果】本明細書で開示する第１の発明によれ
ば、まずゲート線を容量線として代用することが可能と
なる。また、本明細書で開示する第２の発明によれば、
ゲート線およびデータ線をブラックマトリクスとして代
用することが出来る。

【０１０２】以上の発明の効果として、容量線とブラッ
クマトリクスを設けずに画素領域を構成できるため、ゲ
ート線およびデータ線で囲まれた領域を最大限に有効利
用して、９０％以上の高開口率を実現することが可能と
なる。

【０１０３】

【図面の簡単な説明】

【図１】 液晶表示装置における画素領域の構成を示
す図。

【図２】 液晶表示装置における画素領域の構成を示
す図。

【図３】 画素ＴＦＴの作製工程の概略を示す図。

【図４】 保持容量の断面構造を示す図。

【図５】 従来の量の液晶表示装置における画素領域
の構成を示す図。

【図６】 液晶表示装置における画素領域の等価回路
を示す図。

【図７】 半導体層の構造の概略を示す図。

【図８】 半導体層の電気特性の概略を示す図。

【図９】 半導体層のバンド状態の概略を示す図。

【図１０】 保持容量の断面構造を示す図。

【符号の説明】

１０１ ゲート線 １０２ データ線 １０３ 画素電極 １０４ 保持容量 １０５ 遮光膜 ３０１ ガラス基板 ３０２ 島状半導体層 ３０３ 酸化珪素膜 ３０４ 導電性被膜 ３０５ 多孔質の陽極酸化膜 ３０６ 緻密な陽極酸化膜 ３０７ ゲート電極 ３０８ ゲート絶縁膜 ３０９ ソース領域 ３１０ ドレイン領域 ３１１、３１２ 低濃度不純物領域 ３１３ チャネル形成領域 ３１４ 第１の層間絶縁膜 ３１５ 配線電極 ３１６ 遮光膜 ３１７ 第２の層間絶縁膜 ３１８ 画素電極 ５０８ すきま部分 ５０９ ブラックマトリクス ７０１ 島状半導体層 ７０２ チャネル領域 ７０３〜７０５ イオン注入領域 ８０１ ソース領域 ８０２ ドレイン領域 ８０３〜８０５ 浮島領域 ８０６ ベース領域

───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 平７−302912（ＪＰ，Ａ) 特開 平３−288824（ＪＰ，Ａ) 特開 平４−305627（ＪＰ，Ａ) 特開 平６−342809（ＪＰ，Ａ) 特開 平４−43328（ＪＰ，Ａ) 特開 平４−283729（ＪＰ，Ａ) 特開 平６−202154（ＪＰ，Ａ) 特開 平４−68318（ＪＰ，Ａ) 特開 平６−95150（ＪＰ，Ａ) 特開 平３−274029（ＪＰ，Ａ) 特開 平６−67210（ＪＰ，Ａ) (58)調査した分野(Int.Cl.⁷，ＤＢ名) G02F 1/136 G02F 1/1343

Claims (8)

(57)【特許請求の範囲】
1. 【請求項１】ゲート線上の第１の層間絶縁膜、前記第１
   の層間絶縁膜上のデータ線、前記データ線上の第２の層
   間絶縁膜および前記第２の層間絶縁膜上の画素電極を含
   むアクティブマトリクス型液晶表示装置であって、 前記ゲート線と前記画素電極を含む保持容量を有し、前
   記保持容量をなす部分において前記第２の層間絶縁膜が
   除去されている ことを特徴とするアクティブマトリクス
   型液晶表示装置。
2. 【請求項２】 ゲート線上の第１の層間絶縁膜、前記第１
   の層間絶縁膜上のデータ線、前記データ線上の有機性樹
   脂からなる第２の層間絶縁膜および前記第２の層間絶縁
   膜上の画素電極を含むアクティブマトリクス型液晶表示
   装置であって、 前記ゲート線と前記画素電極を含む保持容量を有し、前
   記保持容量をなす部分において前記第２の層間絶縁膜が
   除去されていることを特徴とするアクティブマトリクス
   型液晶表示装置。
3. 【請求項３】請求項１または請求項２において、前記第
   １の層間絶縁膜の比誘電率は前記第２の層間絶縁膜の比
   誘電率よりも高いことを特徴とするアクティブマトリク
   ス型液晶表示装置。
4. 【請求項４】請求項１乃至請求項３のいずれか一におい
   て、前記第１の層間絶縁膜は酸化珪素膜、酸化窒化珪素
   膜もしくは窒化珪素膜であることを特徴とするアクティ
   ブマトリクス型液晶表示装置。
5. 【請求項５】 請求項１乃至請求項４のいずれか一におい
   て、前記画素電極が前記第２の層間絶縁膜を介して前記
   データ線に重なっていることを特徴とするアクティブマ
   トリクス型液晶表示装置。
6. 【請求項６】 請求項１乃至請求項５のいずれか一におい
   て、前記保持容量は前記ゲート線、 前記画素電極および
   前記ゲート線の陽極酸化膜からなることを特徴とするア
   クティブマトリクス型表示装置。
7. 【請求項７】 請求項１乃至請求項５のいずれか一におい
   て、前記保持容量は前記ゲート線、前記画素電極ならび
   に前記ゲート線の陽極酸化膜および前記第１の層間絶縁
   膜からなることを特徴とするアクティブマトリクス型表
   示装置。
8. 【請求項８】請求項１乃至請求項７のいずれか一におい
   て、前記保持容量に含まれたゲート線がＮ本目のゲート
   線である時、前記保持容量に含まれた画素電極は（Ｎ＋
   １）本目のゲート線により制御される画素ＴＦＴによっ
   て電圧を印加されることを特徴とするアクティブマトリ
   クス型液晶表示装置。