JP3123844B2 - 二重化装置 - Google Patents
二重化装置Info
- Publication number
- JP3123844B2 JP3123844B2 JP04338387A JP33838792A JP3123844B2 JP 3123844 B2 JP3123844 B2 JP 3123844B2 JP 04338387 A JP04338387 A JP 04338387A JP 33838792 A JP33838792 A JP 33838792A JP 3123844 B2 JP3123844 B2 JP 3123844B2
- Authority
- JP
- Japan
- Prior art keywords
- input
- circuit
- output
- signal
- central control
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Hardware Redundancy (AREA)
- Multi Processors (AREA)
- Exchange Systems With Centralized Control (AREA)
Description
【０００１】
【産業上の利用分野】本発明は二重化装置に関し、特に
情報処理装置において二重化同期運転を行う中央制御装
置と入出力制御装置との間で同期の不一致検出と同期の
調整とを行う二重化装置に関する。
情報処理装置において二重化同期運転を行う中央制御装
置と入出力制御装置との間で同期の不一致検出と同期の
調整とを行う二重化装置に関する。
【０００２】
【従来の技術】二重化された中央制御装置と入出力制御
装置とがそれぞれの系で別の筺体に実装され、中央制御
装置が同期運転をしており、中央制御装置が片系の入出
力制御装置をアクセスするような運転形態を採るシステ
ムにおいて、従来は中央制御装置の動作クロックごとに
出力バスの不一致の検出をしていた。
装置とがそれぞれの系で別の筺体に実装され、中央制御
装置が同期運転をしており、中央制御装置が片系の入出
力制御装置をアクセスするような運転形態を採るシステ
ムにおいて、従来は中央制御装置の動作クロックごとに
出力バスの不一致の検出をしていた。
【０００３】近来、中央制御装置の処理能力向上ととも
に動作クロックの高速化は留まるところを知らず、特に
ＲＩＳＣプロセッサにおいてはその傾向が顕著である。
に動作クロックの高速化は留まるところを知らず、特に
ＲＩＳＣプロセッサにおいてはその傾向が顕著である。
【０００４】高周波のクロックで動作する中央制御装置
のクロックごとで全出力の一致・不一致をチェックする
ことは、実装する筺体が別となり物理的に距離があると
きには実現不可能となっている。このような場合、従来
は中央制御装置の同期運転方式を断念していた。
のクロックごとで全出力の一致・不一致をチェックする
ことは、実装する筺体が別となり物理的に距離があると
きには実現不可能となっている。このような場合、従来
は中央制御装置の同期運転方式を断念していた。
【０００５】
【発明が解決しようとする課題】この従来システムで
は、上記の同期運転をしない場合には、中央制御装置は
片系だけ動作し、他系の主記憶装置に内容をコピーする
方法が採られるが、他系への書込みデータの転送量が多
く、筺体間のインタフェース信号数の増大を招く。
は、上記の同期運転をしない場合には、中央制御装置は
片系だけ動作し、他系の主記憶装置に内容をコピーする
方法が採られるが、他系への書込みデータの転送量が多
く、筺体間のインタフェース信号数の増大を招く。
【０００６】また、高速大容量のデータ転送を実現する
ために大容量のＦＩＦＯバッファを必要とする。しか
し、この主記憶装置間のＦＩＦＯバッファの容量の増大
化は動作系の変更時間の増大を招き、その結果、系の再
構成時間の増大をもたらしてシステムの信頼性低下の要
因となるという問題点があった。
ために大容量のＦＩＦＯバッファを必要とする。しか
し、この主記憶装置間のＦＩＦＯバッファの容量の増大
化は動作系の変更時間の増大を招き、その結果、系の再
構成時間の増大をもたらしてシステムの信頼性低下の要
因となるという問題点があった。
【０００７】
【課題を解決するための手段】本発明の二重化装置は、
中央制御装置と主記憶装置と入出力制御装置とが０系お
よび１系として二重化されている二重化装置において、
前記０系の中央制御装置と前記０系の入出力制御装置と
は０系バスで接続され、前記１系の中央制御装置と前記
１系の入出力制御装置とは１系バスで接続され、前記０
系の中央制御装置と前記０系の入出力制御装置および前
記１系の中央制御装置と前記１系の入出力制御装置とは
それぞれ０系および１系の筺体に別々に実装されて構成
され、前記各入出力制御装置は自系の前記中央制御装置
とインタフェースする自系インタフェース部と他系の前
記中央制御装置とインタフェースする他系インタフェー
ス部と、両系の前記中央制御装置から入力する入出力指
示信号の時間差を調停する調停回路と、前記入出力指示
信号と両系の前記中央制御装置から入力するアドレスと
データとを保持する自系保持回路と他系保持回路と、前
記調停回路の出力信号及び前記自系保持回路と前記他系
保持回路との保持内容とから両系の前記中央制御装置の
動作の一致不一致を検出する不一致検出回路と、前記不
一致検出回路の出力信号から両系の前記中央制御装置に
対する応答信号を作成して前記応答信号の時間調節を行
なう応答時間調節回路とを備え、二重化同期運転の前記
中央制御装置の動作の時間調停と不一致検出とを行うこ
とを特徴とする。
中央制御装置と主記憶装置と入出力制御装置とが０系お
よび１系として二重化されている二重化装置において、
前記０系の中央制御装置と前記０系の入出力制御装置と
は０系バスで接続され、前記１系の中央制御装置と前記
１系の入出力制御装置とは１系バスで接続され、前記０
系の中央制御装置と前記０系の入出力制御装置および前
記１系の中央制御装置と前記１系の入出力制御装置とは
それぞれ０系および１系の筺体に別々に実装されて構成
され、前記各入出力制御装置は自系の前記中央制御装置
とインタフェースする自系インタフェース部と他系の前
記中央制御装置とインタフェースする他系インタフェー
ス部と、両系の前記中央制御装置から入力する入出力指
示信号の時間差を調停する調停回路と、前記入出力指示
信号と両系の前記中央制御装置から入力するアドレスと
データとを保持する自系保持回路と他系保持回路と、前
記調停回路の出力信号及び前記自系保持回路と前記他系
保持回路との保持内容とから両系の前記中央制御装置の
動作の一致不一致を検出する不一致検出回路と、前記不
一致検出回路の出力信号から両系の前記中央制御装置に
対する応答信号を作成して前記応答信号の時間調節を行
なう応答時間調節回路とを備え、二重化同期運転の前記
中央制御装置の動作の時間調停と不一致検出とを行うこ
とを特徴とする。
【０００８】また、前記調停回路は前記自系インタフェ
ース部から自系の入出力指示信号を受信し、前記他系イ
ンタフェース部から他系の入出力指示信号を受信するも
のであって、前記受信した自系の入出力指示信号をｎク
ロック遅らせ、このｎクロック後に前記他系の入出力指
示信号が来ているかをチェックし、前記両系の入出力指
示信号がそろったときはこの両系の入出力指示信号を前
記不一致検出回路に出力し、前記両系の入出力指示信号
がそろわなかったときは不一致検出信号を前記不一致検
出回路に出力することを特徴とする。
ース部から自系の入出力指示信号を受信し、前記他系イ
ンタフェース部から他系の入出力指示信号を受信するも
のであって、前記受信した自系の入出力指示信号をｎク
ロック遅らせ、このｎクロック後に前記他系の入出力指
示信号が来ているかをチェックし、前記両系の入出力指
示信号がそろったときはこの両系の入出力指示信号を前
記不一致検出回路に出力し、前記両系の入出力指示信号
がそろわなかったときは不一致検出信号を前記不一致検
出回路に出力することを特徴とする。
【０００９】さらに、前記不一致検出回路は前記調停回
路から前記両系の入出力指示信号を受信したとき前記自
系保持回路と前記他系保持回路に保持されている前記ア
ドレスとデータが一致しているかをチェックし、一致し
ていれば受信終了信号を前記応答時間調節回路に送信
し、前記調停回路から前記不一致検出信号を受信したと
きはこの不一致検出信号と受信終了信号とを前記応答時
間調節回路に送信することを特徴とする。
路から前記両系の入出力指示信号を受信したとき前記自
系保持回路と前記他系保持回路に保持されている前記ア
ドレスとデータが一致しているかをチェックし、一致し
ていれば受信終了信号を前記応答時間調節回路に送信
し、前記調停回路から前記不一致検出信号を受信したと
きはこの不一致検出信号と受信終了信号とを前記応答時
間調節回路に送信することを特徴とする。
【００１０】
【実施例】次に、本発明について図面を参照して説明す
る。図１は本発明の二重化装置の一実施例を示すブロッ
ク図である。
る。図１は本発明の二重化装置の一実施例を示すブロッ
ク図である。
【００１１】図１に示すように、本実施例のシステムは
中央制御装置（以下ＣＰＵ）１０と主記憶装置（以下Ｍ
Ｍ）１５と入出力制御装置（以下ＩＯＰ）２０とが、そ
れぞれＣＰＵ１１とＭＭ１６とＩＯＰ２１とで二重化さ
れている。
中央制御装置（以下ＣＰＵ）１０と主記憶装置（以下Ｍ
Ｍ）１５と入出力制御装置（以下ＩＯＰ）２０とが、そ
れぞれＣＰＵ１１とＭＭ１６とＩＯＰ２１とで二重化さ
れている。
【００１２】０系のＣＰＵ１０と０系のＩＯＰ２０は０
系バス３０で接続され、１系のＣＰＵ１１と０系のＩＯ
Ｐ２０とは１系バス４０で接続され、０系のＣＰＵ１０
と０系のＩＯＰ２０と０系のＭＭ１５とは０系の筺体１
に実装され、１系のＣＰＵ１１とＩＯＰ２１とＭＭ１６
とは１系の筺体２に実装されている。
系バス３０で接続され、１系のＣＰＵ１１と０系のＩＯ
Ｐ２０とは１系バス４０で接続され、０系のＣＰＵ１０
と０系のＩＯＰ２０と０系のＭＭ１５とは０系の筺体１
に実装され、１系のＣＰＵ１１とＩＯＰ２１とＭＭ１６
とは１系の筺体２に実装されている。
【００１３】図４（ａ）は図１における入出力制御装置
の一例を示すブロック図、（ｂ）は同図（ａ）の動作を
説明するための図である。
の一例を示すブロック図、（ｂ）は同図（ａ）の動作を
説明するための図である。
【００１４】図４に示すように、例えばＩＯＰ２０は両
系のＣＰＵ１０，１１（図１に図示）とインタフェース
する自系インタフェース部（以下ＳＩＮＴＦ）１００，
他系インタフェース部（以下ＭＩＮＴＦ）１１０と、両
系のＣＰＵ１０，１１から入力する制御信号の時間差を
調停する調停回路（以下ＤＬＹ）５０と、上記の制御信
号と両系のＣＰＵ１０，１１から入力するアドレスとデ
ータを保持するアドレスバッファ（以下ＳＢＦ）６０，
データバッファ（以下ＭＢＦ）７０と、不一致検出回路
（以下ＭＡＴ）８０と、応答時間調節回路（以下ＲＤ
Ｌ）９０とを有している。
系のＣＰＵ１０，１１（図１に図示）とインタフェース
する自系インタフェース部（以下ＳＩＮＴＦ）１００，
他系インタフェース部（以下ＭＩＮＴＦ）１１０と、両
系のＣＰＵ１０，１１から入力する制御信号の時間差を
調停する調停回路（以下ＤＬＹ）５０と、上記の制御信
号と両系のＣＰＵ１０，１１から入力するアドレスとデ
ータを保持するアドレスバッファ（以下ＳＢＦ）６０，
データバッファ（以下ＭＢＦ）７０と、不一致検出回路
（以下ＭＡＴ）８０と、応答時間調節回路（以下ＲＤ
Ｌ）９０とを有している。
【００１５】図２は図１における両中央制御装置の同期
運転動作を説明するための図である。
運転動作を説明するための図である。
【００１６】図２に示すように０系のＣＰＵ１０は０系
のＭＭ１５をアクセスし、１系のＣＰＵ１１は１系のＭ
Ｍ１６をそれぞれアクセスしながら同期して命令実行を
している。
のＭＭ１５をアクセスし、１系のＣＰＵ１１は１系のＭ
Ｍ１６をそれぞれアクセスしながら同期して命令実行を
している。
【００１７】図３は図１における中央制御装置が同期運
転をしている場合の入出力制御装置をアクセスする動作
を説明するための図である。
転をしている場合の入出力制御装置をアクセスする動作
を説明するための図である。
【００１８】この例では、０系のＣＰＵ１０と１系のＣ
ＰＵ１１の両方が０系のＩＯＰ２０をアクセスしてい
る。ＩＯＰ２０は入出力装置（図示省略）に入出力バス
で接続されているが、その入出力制御装置と入出力装置
との接続に関しては公知の技術であり、ここでは記述を
省略する。
ＰＵ１１の両方が０系のＩＯＰ２０をアクセスしてい
る。ＩＯＰ２０は入出力装置（図示省略）に入出力バス
で接続されているが、その入出力制御装置と入出力装置
との接続に関しては公知の技術であり、ここでは記述を
省略する。
【００１９】図４において、０系バス３０を介して０系
のＣＰＵ１０からの入出力指示信号をＳＩＮＴＦ１００
で受信し、一方の１系バス４１を介して１系のＣＰＵ１
１からの入出力指示信号をＭＩＮＴＦ１０で受信する。
のＣＰＵ１０からの入出力指示信号をＳＩＮＴＦ１００
で受信し、一方の１系バス４１を介して１系のＣＰＵ１
１からの入出力指示信号をＭＩＮＴＦ１０で受信する。
【００２０】この例では、０系のＣＰＵ１０は１系のＣ
ＰＵ１１の実装されている筺体２とは別の筺体１に実装
されているため、上記の２つの入出力指示信号は正確に
同時には到着しない。そこで、ＤＬＹ５０はこの時間差
を調停する。
ＰＵ１１の実装されている筺体２とは別の筺体１に実装
されているため、上記の２つの入出力指示信号は正確に
同時には到着しない。そこで、ＤＬＹ５０はこの時間差
を調停する。
【００２１】すなわち、ＤＬＹ５０はＳＩＮＴＦ１００
から自系の入出力指示信号を受信し、またＭＩＮＴＦ１
１０から他系の入出力指示信号を受信し、ｎビットのシ
フトレジスタでＳＩＮＴＦ１００からの自系入出力指示
信号をｎクロック遅らせ、このｎクロック後にＭＩＮＴ
Ｆ１１０から他系の入出力指示信号が来ているかをチェ
ックする。
から自系の入出力指示信号を受信し、またＭＩＮＴＦ１
１０から他系の入出力指示信号を受信し、ｎビットのシ
フトレジスタでＳＩＮＴＦ１００からの自系入出力指示
信号をｎクロック遅らせ、このｎクロック後にＭＩＮＴ
Ｆ１１０から他系の入出力指示信号が来ているかをチェ
ックする。
【００２２】そして、両系の入出力指示信号がそろった
とき、両系の信号をＭＡＴ８０に出力する。また、もし
到着しないときは、不一致検出信号をＭＡＴ８０に出力
する。
とき、両系の信号をＭＡＴ８０に出力する。また、もし
到着しないときは、不一致検出信号をＭＡＴ８０に出力
する。
【００２３】ＭＡＴ８０は両系の入出力指示信号をＤＬ
Ｙ５０から受信し、ＳＢＦ６０，ＭＢＦ７０に保持され
たアドレス，データ情報が一致しているかいないかをチ
ェックし、一致していれば受信終了信号のみをＲＤＬ９
０に送信する。また、もしＤＬＹ５０から不一致検出信
号を受信したら不一致検出信号と受信終了信号をＲＤＬ
９０に送信する。
Ｙ５０から受信し、ＳＢＦ６０，ＭＢＦ７０に保持され
たアドレス，データ情報が一致しているかいないかをチ
ェックし、一致していれば受信終了信号のみをＲＤＬ９
０に送信する。また、もしＤＬＹ５０から不一致検出信
号を受信したら不一致検出信号と受信終了信号をＲＤＬ
９０に送信する。
【００２４】ＲＤＬ９０では、一致時は受信終了信号の
みを、また不一致時は不一致検出信号と受信終了信号と
をＳＩＮＴＦ１００とＭＩＮＴＦ１１０に送信する。こ
の際、両系の筺体間の距離が離れているときは、その接
続長の違いに応じた遅延期間分だけ自系への信号送出を
遅らすことにより、０系のＣＰＵ１０と１系のＣＰＵ１
１への到着時間が同時になるようにし、ＣＰＵ１０，Ｃ
ＰＵ１１の同期動作を続行できるようにする。
みを、また不一致時は不一致検出信号と受信終了信号と
をＳＩＮＴＦ１００とＭＩＮＴＦ１１０に送信する。こ
の際、両系の筺体間の距離が離れているときは、その接
続長の違いに応じた遅延期間分だけ自系への信号送出を
遅らすことにより、０系のＣＰＵ１０と１系のＣＰＵ１
１への到着時間が同時になるようにし、ＣＰＵ１０，Ｃ
ＰＵ１１の同期動作を続行できるようにする。
【００２５】このように本実施例は、別筺体に実装され
同期運転している２つの系のＣＰＵの出力を時間調停し
て一致・不一致検出を行い、応答出力を同時に到着する
ように回路を構成することにより、両系間で不一致が生
じれば、すぐに障害の検出ができるようになる。
同期運転している２つの系のＣＰＵの出力を時間調停し
て一致・不一致検出を行い、応答出力を同時に到着する
ように回路を構成することにより、両系間で不一致が生
じれば、すぐに障害の検出ができるようになる。
【００２６】
【発明の効果】以上説明したように本発明は、別々の筺
体に二重化されて実装された中央制御装置の動作の同期
化と不一致検出とが可能になるので、高性能で高信頼性
の二重化システムを実現できるという効果を有する。
体に二重化されて実装された中央制御装置の動作の同期
化と不一致検出とが可能になるので、高性能で高信頼性
の二重化システムを実現できるという効果を有する。
【図１】本発明の二重化装置の一実施例を示すブロック
図である。
図である。
【図２】図１における両中央制御装置の同期運転動作を
説明するための図である。
説明するための図である。
【図３】図１における中央制御装置が同期運転をしてい
る場合の入出力制御装置をアクセスする動作を説明する
ための図である。
る場合の入出力制御装置をアクセスする動作を説明する
ための図である。
【図４】（ａ）は図１における入出力制御装置の一例を
示すブロック図、（ｂ）は同図（ａ）の動作を説明する
ための図である。
示すブロック図、（ｂ）は同図（ａ）の動作を説明する
ための図である。
１，２ ０系，１系の筺体 １０，１１ ０系，１系の中央制御装置（ＣＰＵ） １５，１６ ０系，１系の主記憶装置（ＭＭ） ２０，２１ ０系，１系の入出力制御装置（ＩＯＰ） ３０ ０系のＣＰＵと０系のＩＯＰを接続するバス ３１ １系のＣＰＵと１系のＩＯＰを接続するバス ４０ ０系のＣＰＵと１系のＩＯＰを接続するバス ４１ １系のＣＰＵと０系のＩＯＰを接続するバス ５０ 調停回路（ＤＬＹ） ６０ アドレスバッファ（ＳＢＦ） ７０ データバッファ（ＭＢＦ） ８０ 不一致検出回路（ＭＡＴ） ９０ 応答時間調節回路（ＲＤＬ） １００ 自系のインタフェース部（ＳＩＮＴＦ） １１０ 他系のインタフェース部（ＭＩＮＴＦ）
Claims (3)
- 【請求項１】 中央制御装置と主記憶装置と入出力制御
装置とが０系および１系として二重化されている二重化
装置において、前記０系の中央制御装置と前記０系の入
出力制御装置とは０系バスで接続され、前記１系の中央
制御装置と前記１系の入出力制御装置とは１系バスで接
続され、前記０系の中央制御装置と前記０系の入出力制
御装置および前記１系の中央制御装置と前記１系の入出
力制御装置とはそれぞれ０系および１系の筺体に別々に
実装されて構成され、前記各入出力制御装置は自系の前
記中央制御装置とインタフェースする自系インタフェー
ス部と他系の前記中央制御装置とインタフェースする他
系インタフェース部と、両系の前記中央制御装置から入
力する入出力指示信号の時間差を調停する調停回路と、
前記入出力指示信号と両系の前記中央制御装置から入力
するアドレスとデータとを保持する自系保持回路と他系
保持回路と、前記調停回路の出力信号及び前記自系保持
回路と前記他系保持回路との保持内容とから両系の前記
中央制御装置の動作の一致不一致を検出する不一致検出
回路と、前記不一致検出回路の出力信号から両系の前記
中央制御装置に対する応答信号を作成して前記応答信号
の時間調節を行なう応答時間調節回路とを備え、二重化
同期運転の前記中央制御装置の動作の時間調停と不一致
検出とを行うことを特徴とする二重化装置。 - 【請求項２】 前記調停回路は前記自系インタフェース
部から自系の入出力指示信号を受信し、前記他系インタ
フェース部から他系の入出力指示信号を受信するもので
あって、前記受信した自系の入出力指示信号をｎクロッ
ク遅らせ、このｎクロック後に前記他系の入出力指示信
号が来ているかをチェックし、前記両系の入出力指示信
号がそろったときはこの両系の入出力指示信号を前記不
一致検出回路に出力し、前記両系の入出力指示信号がそ
ろわなかったときは不一致検出信号を前記不一致検出回
路に出力することを特徴とする請求項１記載の二重化装
置。 - 【請求項３】 前記不一致検出回路は前記調停回路から
前記両系の入出力指示信号を受信したとき前記自系保持
回路と前記他系保持回路に保持されている前記アドレス
とデータが一致しているかをチェックし、一致していれ
ば受信終了信号を前記応答時間調節回路に送信し、前記
調停回路から前記不一致検出信号を受信したときはこの
不一致検出信号と受信終了信号とを前記応答時間調節回
路に送信することを特徴とする請求項２記載の二重化装
置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP04338387A JP3123844B2 (ja) | 1992-12-18 | 1992-12-18 | 二重化装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP04338387A JP3123844B2 (ja) | 1992-12-18 | 1992-12-18 | 二重化装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH06187185A JPH06187185A (ja) | 1994-07-08 |
| JP3123844B2 true JP3123844B2 (ja) | 2001-01-15 |
Family
ID=18317680
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP04338387A Expired - Lifetime JP3123844B2 (ja) | 1992-12-18 | 1992-12-18 | 二重化装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3123844B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5436422B2 (ja) * | 2007-07-24 | 2014-03-05 | ジーイー・アビエイション・システムズ・エルエルシー | 高インテグリティと高可用性のコンピュータ処理モジュール |
| JP5380884B2 (ja) * | 2008-04-04 | 2014-01-08 | 日本電気株式会社 | データ処理装置及び同期方法 |
| JP5581594B2 (ja) * | 2009-02-02 | 2014-09-03 | 日本電気株式会社 | 二重化処理装置、二重化処理システム、方法及びプログラム |
-
1992
- 1992-12-18 JP JP04338387A patent/JP3123844B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH06187185A (ja) | 1994-07-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5255374A (en) | Bus interface logic for computer system having dual bus architecture | |
| US5659696A (en) | Method and apparatus for determining address location and taking one of two actions depending on the type of read/write data transfer required | |
| EP0185609B1 (en) | Coherent interface with wraparound receive and transmit memories | |
| EP0258872B1 (en) | Serial data transfer system | |
| EP1032880B1 (en) | Method and apparatus for switching between source-synchronous and common clock data transfer modes in a multiple agent processing system | |
| US20100325481A1 (en) | Device having redundant core and a method for providing core redundancy | |
| JP3171741B2 (ja) | データ転送レートを整合させるための回路 | |
| US7653764B2 (en) | Fault-tolerant computer and method of controlling data transmission | |
| US6182267B1 (en) | Ensuring accurate data checksum | |
| US20120066545A1 (en) | Fault-tolerant system and fault-tolerant control method | |
| US6389554B1 (en) | Concurrent write duplex device | |
| US20060212619A1 (en) | Data processing system | |
| US6108755A (en) | Asynchronous access system to a shared storage | |
| JP3123844B2 (ja) | 二重化装置 | |
| US7916146B1 (en) | Halt context switching method and system | |
| US20020174282A1 (en) | Multiprocessor system | |
| JPH11191073A (ja) | Ｐｃｉバス処理装置 | |
| JPH04350753A (ja) | 直接メモリアクセス制御器およびデータチャンネルへのインターフェース装置を備えたワークステーション | |
| KR100938612B1 (ko) | 전송 장치, 전송 장치를 갖는 정보 처리 장치 및 제어 방법 | |
| US7254658B2 (en) | Write transaction interleaving | |
| JPH0586582B2 (ja) | ||
| JP3458383B2 (ja) | バス間接続方式 | |
| JP2803616B2 (ja) | 入出力バスインタフェース制御方式 | |
| JPS6130300B2 (ja) | ||
| JP2001022710A (ja) | 複数のバス制御装置を有するシステム |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20001010 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081027 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091027 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091027 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101027 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111027 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121027 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131027 Year of fee payment: 13 |
|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131027 Year of fee payment: 13 |