JP3123762B2 - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JP3123762B2 JP3123762B2 JP03025867A JP2586791A JP3123762B2 JP 3123762 B2 JP3123762 B2 JP 3123762B2 JP 03025867 A JP03025867 A JP 03025867A JP 2586791 A JP2586791 A JP 2586791A JP 3123762 B2 JP3123762 B2 JP 3123762B2
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- resistor
- superconducting
- ringing
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Semiconductor Integrated Circuits (AREA)
- Superconductor Devices And Manufacturing Methods Thereof (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、半導体装置に関し、特
に超伝導配線を用いて高集積化した半導体装置に関す
る。
に超伝導配線を用いて高集積化した半導体装置に関す
る。
【０００２】近年、半導体装置（半導体チップ）の集積
度が上がり配線が微細化されるにつれて、能動回路など
の各種回路素子による信号遅延の外に、配線による信号
遅延も考慮する必要が生じてきた。本発明は、このよう
な配線による信号遅延に対応するために超伝導配線を用
いた半導体装置に関する。
度が上がり配線が微細化されるにつれて、能動回路など
の各種回路素子による信号遅延の外に、配線による信号
遅延も考慮する必要が生じてきた。本発明は、このよう
な配線による信号遅延に対応するために超伝導配線を用
いた半導体装置に関する。
【０００３】
【従来の技術】一般に、配線部分では、信号が配線抵抗
を介して配線容量へ充電されることに基づく信号遅延が
生じている。しかしながら、通常の設計ルールの範囲
（例えば、長さ１cm，幅 1.8μm,厚さ 1μm）において
は、当該配線抵抗はその前段の能動回路の内部抵抗に比
べて十分に小さいので、この配線による信号遅延は能動
回路による信号遅延に対して無視できる程度のものにな
っている。
を介して配線容量へ充電されることに基づく信号遅延が
生じている。しかしながら、通常の設計ルールの範囲
（例えば、長さ１cm，幅 1.8μm,厚さ 1μm）において
は、当該配線抵抗はその前段の能動回路の内部抵抗に比
べて十分に小さいので、この配線による信号遅延は能動
回路による信号遅延に対して無視できる程度のものにな
っている。
【０００４】しかしながら、配線が微細化されて、例え
ば長さ１cm，幅0.3μm,厚さ 0.3μm 程度のスケールに
なると、その抵抗値も増加して配線による信号遅延を無
視できなくなってくる。
ば長さ１cm，幅0.3μm,厚さ 0.3μm 程度のスケールに
なると、その抵抗値も増加して配線による信号遅延を無
視できなくなってくる。
【０００５】このような配線の微細化にたいして、従
来、次のような手法 ′Al配線を液体窒素温度で動作させる。 ′配線として、液体窒素温度で超伝導状態となる高温
超伝導体を用いる（日経エレクトロニクス，1987年11月
30日号，P153〜164 参照）。を採ることにより、その抵
抗値を抑えて配線による信号遅延が大きくならないよう
にしている。
来、次のような手法 ′Al配線を液体窒素温度で動作させる。 ′配線として、液体窒素温度で超伝導状態となる高温
超伝導体を用いる（日経エレクトロニクス，1987年11月
30日号，P153〜164 参照）。を採ることにより、その抵
抗値を抑えて配線による信号遅延が大きくならないよう
にしている。
【０００６】図４〜図10を用いて、これら各種配線によ
る信号遅延を説明する。なお、これらの信号遅延は回路
シミュレータ（ＳＰＩＣＥ）を用いたシミュレーション
によって求めたものである。
る信号遅延を説明する。なお、これらの信号遅延は回路
シミュレータ（ＳＰＩＣＥ）を用いたシミュレーション
によって求めたものである。
【０００７】図４は、シミュレーション対象となる半導
体チップ内の配線構造の概要を示す説明図である。
体チップ内の配線構造の概要を示す説明図である。
【０００８】図において、21はシリコン基板，22はシリ
コン酸化膜，23は配線，ａは配線23の長さ，ｗは配線23
の幅，h は配線23の厚さ，ｄはシリコン基板21と配線23
との間隔，ｓは隣接する配線間の距離を示し、ａ＝１c
m，ｗ＝ 0.3μm, h＝ 0.3μm,d＝ 0.2μm, s＝ 0.5μm
に設定してある。そして、配線とシリコン基板との間お
よび配線相互間を平行平面板で近似したときの、この配
線23の単位長当たりの容量ＣとインダクタンスＬはそれ
ぞれＣ＝0.7pF/cm，Ｌ＝6.0nH/cm、またAl配線の場合の
単位長当たりの抵抗は、液体窒素温度で470オーム/cm
である。
コン酸化膜，23は配線，ａは配線23の長さ，ｗは配線23
の幅，h は配線23の厚さ，ｄはシリコン基板21と配線23
との間隔，ｓは隣接する配線間の距離を示し、ａ＝１c
m，ｗ＝ 0.3μm, h＝ 0.3μm,d＝ 0.2μm, s＝ 0.5μm
に設定してある。そして、配線とシリコン基板との間お
よび配線相互間を平行平面板で近似したときの、この配
線23の単位長当たりの容量ＣとインダクタンスＬはそれ
ぞれＣ＝0.7pF/cm，Ｌ＝6.0nH/cm、またAl配線の場合の
単位長当たりの抵抗は、液体窒素温度で470オーム/cm
である。
【０００９】そして、このシミュレーションにおいて
は、配線23を 100分割した集中定数系として取扱ってお
り、図５は配線23としてAl配線31を液体窒素温度(78K)
で用いたときの等価回路、また図６は配線23として終端
開放の超伝導配線32を用いたときの等価回路である。こ
こで、各配線31,32 の前段にはＣＭＯＳ回路33からなる
能動回路が、後段には負荷となるゲート回路34が接続さ
れており、またＣＭＯＳ回路33への入力としては立ち上
がり時間10ps, 降下時間10ps, パルス巾500ps の台形波
電圧が用いられている。なお、ゲート回路34の入力容量
は無視できる程度のものであり、当該シミュレーション
では考慮に入れていない。
は、配線23を 100分割した集中定数系として取扱ってお
り、図５は配線23としてAl配線31を液体窒素温度(78K)
で用いたときの等価回路、また図６は配線23として終端
開放の超伝導配線32を用いたときの等価回路である。こ
こで、各配線31,32 の前段にはＣＭＯＳ回路33からなる
能動回路が、後段には負荷となるゲート回路34が接続さ
れており、またＣＭＯＳ回路33への入力としては立ち上
がり時間10ps, 降下時間10ps, パルス巾500ps の台形波
電圧が用いられている。なお、ゲート回路34の入力容量
は無視できる程度のものであり、当該シミュレーション
では考慮に入れていない。
【００１０】図７および図８は、それぞれ図５および図
６の等価回路についてのシミュレーション結果であり、
実線は５Ｖの入力電圧，破線は出力電圧を示している。
ここで、５Ｖの入力電圧が与えられてから出力電圧が
4.5Ｖになるまでの伝播遅延時間ｔd は、液体窒素温度
(78K) でAl配線31を用いた場合には324ps 、終端開放の
超伝導配線32を用いた場合には72psである。また、後者
の場合には入力電圧が５Ｖ，０Ｖのいずれの定常状態に
おいても、配線終端での信号の反射によるリンギング
（出力電圧の振動）が生じている。
６の等価回路についてのシミュレーション結果であり、
実線は５Ｖの入力電圧，破線は出力電圧を示している。
ここで、５Ｖの入力電圧が与えられてから出力電圧が
4.5Ｖになるまでの伝播遅延時間ｔd は、液体窒素温度
(78K) でAl配線31を用いた場合には324ps 、終端開放の
超伝導配線32を用いた場合には72psである。また、後者
の場合には入力電圧が５Ｖ，０Ｖのいずれの定常状態に
おいても、配線終端での信号の反射によるリンギング
（出力電圧の振動）が生じている。
【００１１】そして、このようなリンギングを抑制する
ために、図９の等価回路で示される、終端抵抗35を並列
接続した超伝導配線36を用いることが提案されている。
ために、図９の等価回路で示される、終端抵抗35を並列
接続した超伝導配線36を用いることが提案されている。
【００１２】図10は、この終端抵抗35を超伝導配線36の
特性インピーダンスである92.6オーム（他の回路要素
は、図５および図６の等価回路と同一）としたときのシ
ミュレーション結果であり、終端開放の超伝導配線32を
用いた場合（図８）に比べてリンギングが著しく減少し
ていることがわかる。
特性インピーダンスである92.6オーム（他の回路要素
は、図５および図６の等価回路と同一）としたときのシ
ミュレーション結果であり、終端開放の超伝導配線32を
用いた場合（図８）に比べてリンギングが著しく減少し
ていることがわかる。
【００１３】また、図８および図10に現れている伝播遅
延時間ｔd は、各配線31,32,36に共通な位相速度〔（１
／ＬＣ）1/2 ＝1.55×1010cm／ｓ〕に基づくもので超伝
導配線を用いても小さくすることはできない。
延時間ｔd は、各配線31,32,36に共通な位相速度〔（１
／ＬＣ）1/2 ＝1.55×1010cm／ｓ〕に基づくもので超伝
導配線を用いても小さくすることはできない。
【００１４】
【発明が解決しようとする課題】このように、従来、並
列終端抵抗を接続した超伝導配線を高集積化半導体チッ
プの配線として用いることにより、配線容量と配線抵抗
に基づく信号遅延を小さくするとともに、配線終端での
信号の反射によるリンギングを抑えている。
列終端抵抗を接続した超伝導配線を高集積化半導体チッ
プの配線として用いることにより、配線容量と配線抵抗
に基づく信号遅延を小さくするとともに、配線終端での
信号の反射によるリンギングを抑えている。
【００１５】しかしながら、このリンギング抑制のため
の並列終端抵抗の部分で電力消費が生じ、特に図９の等
価回路から明らかなように出力電圧が「Ｈ」の間は当該
並列終端抵抗に直流電流が流れ続けるので、この並列終
端抵抗での電力消費が大きなものになるという問題点が
あった。
の並列終端抵抗の部分で電力消費が生じ、特に図９の等
価回路から明らかなように出力電圧が「Ｈ」の間は当該
並列終端抵抗に直流電流が流れ続けるので、この並列終
端抵抗での電力消費が大きなものになるという問題点が
あった。
【００１６】そこで、本発明では、リンギングを抑制す
るための抵抗を超伝導配線とその前段の能動回路との間
に直列に接続し、当該抵抗には入力電圧が「Ｌ」と
「Ｈ」との間で変化する遷移期間でのみしか直流電流が
流れないようにすることにより、当該抵抗での電力消費
の低減化を図ることを目的とする。
るための抵抗を超伝導配線とその前段の能動回路との間
に直列に接続し、当該抵抗には入力電圧が「Ｌ」と
「Ｈ」との間で変化する遷移期間でのみしか直流電流が
流れないようにすることにより、当該抵抗での電力消費
の低減化を図ることを目的とする。
【００１７】
【課題を解決するための手段】本発明は、配線を微細化
するさいに超伝導配線を用いて配線抵抗の値が大きくな
らないようにすることにより、配線による信号遅延を依
然として無視できる程度のものにした高集積化半導体チ
ップにおいて、超伝導配線の使用に伴うリンギングを抑
えるための抵抗を、当該抵抗での電力消費が少なくてす
む部分に設けるようにしたものである。
するさいに超伝導配線を用いて配線抵抗の値が大きくな
らないようにすることにより、配線による信号遅延を依
然として無視できる程度のものにした高集積化半導体チ
ップにおいて、超伝導配線の使用に伴うリンギングを抑
えるための抵抗を、当該抵抗での電力消費が少なくてす
む部分に設けるようにしたものである。
【００１８】図１は、本発明の原理説明図である。図に
おいて、 １は、半導体装置であり、高集積化された半導体チップ
からなっている。 ２は、能動回路であり、例えばＣＭＯＳインバータより
なる信号増幅器で構成されている。 ３は、超伝導配線であり、例えば液体窒素温度（７８
Ｋ）で超伝導状態になるBiーSrーCaーCuーＯ系やＹーBi
ーCuーＯ系などが用いられている。 ４は、負荷であり、例えばゲート回路で構成され、その
入力容量は配線容量に比べて無視できる程度のものであ
る。 ５は、リンギング抑制用抵抗であり、能動回路２と超伝
導配線３との間に直列接続された、例えば半導体基板内
に拡散抵抗として形成されている。そして、抵抗値は超
伝導配線３の特性インピーダンス〔（Ｌ／Ｃ）1/2 ：Ｌ
は超伝導配線の単位長当たりのインダクタンス，Ｃは超
伝導配線の単位長当たりの容量〕と同じ値に設定されて
いる。
おいて、 １は、半導体装置であり、高集積化された半導体チップ
からなっている。 ２は、能動回路であり、例えばＣＭＯＳインバータより
なる信号増幅器で構成されている。 ３は、超伝導配線であり、例えば液体窒素温度（７８
Ｋ）で超伝導状態になるBiーSrーCaーCuーＯ系やＹーBi
ーCuーＯ系などが用いられている。 ４は、負荷であり、例えばゲート回路で構成され、その
入力容量は配線容量に比べて無視できる程度のものであ
る。 ５は、リンギング抑制用抵抗であり、能動回路２と超伝
導配線３との間に直列接続された、例えば半導体基板内
に拡散抵抗として形成されている。そして、抵抗値は超
伝導配線３の特性インピーダンス〔（Ｌ／Ｃ）1/2 ：Ｌ
は超伝導配線の単位長当たりのインダクタンス，Ｃは超
伝導配線の単位長当たりの容量〕と同じ値に設定されて
いる。
【００１９】
【作用】本発明によれば、超伝導配線を用いた高集積化
半導体チップにおけるリンギング抑制用抵抗を、当該超
伝導配線とこれを駆動する能動回路との間に直列に接続
することにより、入力電圧が「Ｈ」と「Ｌ」の間で変化
する遷移期間のみしか当該抵抗に直流電流が流れないよ
うにしている。そのため、このリンギング抑制用抵抗で
の電力消費は小さなものになり、信号の高速伝播が可能
で実用的な高集積化半導体チップを容易に得ることがで
きる。
半導体チップにおけるリンギング抑制用抵抗を、当該超
伝導配線とこれを駆動する能動回路との間に直列に接続
することにより、入力電圧が「Ｈ」と「Ｌ」の間で変化
する遷移期間のみしか当該抵抗に直流電流が流れないよ
うにしている。そのため、このリンギング抑制用抵抗で
の電力消費は小さなものになり、信号の高速伝播が可能
で実用的な高集積化半導体チップを容易に得ることがで
きる。
【００２０】
【実施例】図２および図３を用いて本発明の実施例を説
明する。図２は、本発明のシミュレーション対象の等価
回路を示しており、ＣＭＯＳインバータ11よりなる信号
増幅器と超伝導配線３との間にリンギング抑制用抵抗５
が直列接続されている。
明する。図２は、本発明のシミュレーション対象の等価
回路を示しており、ＣＭＯＳインバータ11よりなる信号
増幅器と超伝導配線３との間にリンギング抑制用抵抗５
が直列接続されている。
【００２１】そして、リンギング抑制用抵抗５は前記の
ように超伝導配線３の特性インピーダンスである92.6オ
ームに、また他の回路要素は図５，図６および図９の等
価回路と同じように設定されている。
ように超伝導配線３の特性インピーダンスである92.6オ
ームに、また他の回路要素は図５，図６および図９の等
価回路と同じように設定されている。
【００２２】図３は、図２の等価回路についてのシミュ
レーション結果を示しており、その出力電圧波形は図10
の出力電圧波形と略同一で、従来の最良の伝搬遅延時間
やリンギング状態が確保されていることがわかる。
レーション結果を示しており、その出力電圧波形は図10
の出力電圧波形と略同一で、従来の最良の伝搬遅延時間
やリンギング状態が確保されていることがわかる。
【００２３】そして、シミュレーション結果によれば、
リンギング抑制のための並列終端抵抗を接続した従来の
等価回路（図９）と、リンギング抑制のための直列入力
抵抗を接続した本発明の等価回路（図２）とのそれぞれ
の抵抗での電力消費は、 並列終端抵抗・・・13.4×10-12 Ｊ 直列入力抵抗・・・ 1.7×10-12 Ｊ であり、本発明における電力消費は従来のものにくらべ
て約１／８に低減されていることがわかる。
リンギング抑制のための並列終端抵抗を接続した従来の
等価回路（図９）と、リンギング抑制のための直列入力
抵抗を接続した本発明の等価回路（図２）とのそれぞれ
の抵抗での電力消費は、 並列終端抵抗・・・13.4×10-12 Ｊ 直列入力抵抗・・・ 1.7×10-12 Ｊ であり、本発明における電力消費は従来のものにくらべ
て約１／８に低減されていることがわかる。
【００２４】これは、従来の並列終端抵抗には、信号レ
ベルが「Ｈ」または「Ｌ」の期間、継続して直流電流が
流れるのに対して、本発明の直列入力抵抗には信号レベ
ルが「Ｈ」と「Ｌ」との間で変化する遷移期間のみしか
直流電流が流れないためである。
ベルが「Ｈ」または「Ｌ」の期間、継続して直流電流が
流れるのに対して、本発明の直列入力抵抗には信号レベ
ルが「Ｈ」と「Ｌ」との間で変化する遷移期間のみしか
直流電流が流れないためである。
【００２５】
【発明の効果】本発明は、超伝導配線を用いた高集積化
半導体装置において、この超伝導配線の特性インピーダ
ンスの値を持つ抵抗を超伝導配線とその前段である能動
回路との間に直列に接続して、当該抵抗には信号電圧が
「Ｌ」と「Ｈ」との間で変化する遷移期間のみしか直流
電流が流れないようにしているため、従来の最良レベル
の伝搬遅延時間やリンギング状態を確保したままで、こ
のリンギング防止用抵抗での電力消費を少なくすること
ができる。
半導体装置において、この超伝導配線の特性インピーダ
ンスの値を持つ抵抗を超伝導配線とその前段である能動
回路との間に直列に接続して、当該抵抗には信号電圧が
「Ｌ」と「Ｈ」との間で変化する遷移期間のみしか直流
電流が流れないようにしているため、従来の最良レベル
の伝搬遅延時間やリンギング状態を確保したままで、こ
のリンギング防止用抵抗での電力消費を少なくすること
ができる。
【図１】本発明の原理説明図である。
【図２】直列入力抵抗接続の超伝導配線を用いた本発明
の等価回路である。
の等価回路である。
【図３】図２の等価回路についてのシミュレーション結
果を示す説明図である。
果を示す説明図である。
【図４】シミュレーション対象となる半導体チップ内の
配線構造の概要を示す説明図である。
配線構造の概要を示す説明図である。
【図５】Al配線を用いた従来例の等価回路である。
【図６】終端開放の超伝導配線を用いた従来例の等価回
路である。
路である。
【図７】図５の等価回路についてのシミュレーション結
果を示す説明図である。
果を示す説明図である。
【図８】図６の等価回路についてのシミュレーション結
果を示す説明図である。
果を示す説明図である。
【図９】並列終端抵抗接続の超伝導配線を用いた従来例
の等価回路である。
の等価回路である。
【図10】図９の等価回路についてのシミュレーション結
果を示す説明図である。
果を示す説明図である。
図１において、 １・・・半導体装置 ２・・・能動回路 ３・・・超伝導配線 ４・・・負荷 ５・・・リンギング抑制用抵抗
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 27/04 H01L 21/822 H01L 21/3205 H01L 27/18 H01L 39/00
Claims (2)
- 【請求項１】 能動回路と、その出力側に接続される超
伝導配線とを備えた半導体装置において、前記超伝導配
線の特性インピーダンスと等しい値を持つ抵抗を、前記
能動回路と前記超伝導配線との間に直列に接続し、当該
抵抗によってリンギングを抑制するようにしたことを特
徴とする半導体装置。 - 【請求項２】 能動回路は、ＣＭＯＳインバータよりな
る信号増幅器であることを特徴とする請求項１記載の半
導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP03025867A JP3123762B2 (ja) | 1991-02-20 | 1991-02-20 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP03025867A JP3123762B2 (ja) | 1991-02-20 | 1991-02-20 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04264764A JPH04264764A (ja) | 1992-09-21 |
| JP3123762B2 true JP3123762B2 (ja) | 2001-01-15 |
Family
ID=12177747
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP03025867A Expired - Lifetime JP3123762B2 (ja) | 1991-02-20 | 1991-02-20 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3123762B2 (ja) |
-
1991
- 1991-02-20 JP JP03025867A patent/JP3123762B2/ja not_active Expired - Lifetime
Non-Patent Citations (1)
| Title |
|---|
| 岡村廸夫著，「解析 ノイズ・メカニズム」，第２版，ＣＱ出版株式会社，１９８８年５月２０日，ｐ．１５１−１５７ |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH04264764A (ja) | 1992-09-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3512223B2 (ja) | おのおのが大容量性負荷に関連した多数の高速出力ライン用の極低電圧チップ間ｃｍｏｓ論理信号伝送 | |
| EP0475269B1 (en) | Integrated circuit device comprising a wiring substrate and connection method for logic circuits of an integrated circuit device | |
| US6790704B2 (en) | Method for capacitively coupling electronic devices | |
| EP0573807A2 (en) | Zero power transmission line terminator | |
| JPH1093417A (ja) | 伝送ライン・ドライブ用プッシュプル回路 | |
| JPH03209829A (ja) | 集積回路装置 | |
| JP3123762B2 (ja) | 半導体装置 | |
| EP0651511B1 (en) | Semiconductor device having a combination of CMOS circuit and bipolar circuits | |
| JP2000013333A (ja) | ノイズ除去方法および伝送回路 | |
| JP2919292B2 (ja) | 半導体集積回路 | |
| US6313677B1 (en) | Signal transmission circuit, CMOS semiconductor device, and circuit board | |
| JPH0786509A (ja) | 半導体集積回路 | |
| JPH05283611A (ja) | 半導体装置 | |
| JP2864101B2 (ja) | クロック信号配分方式 | |
| JPS60124123A (ja) | ジヨセフソンドライバ回路 | |
| US6380772B1 (en) | Self-limiting pad driver | |
| JPH07221182A (ja) | 半導体装置 | |
| JP3178522B2 (ja) | 出力バッファ回路 | |
| JP2662156B2 (ja) | 集積回路のノイズ低減装置 | |
| JPS6074467A (ja) | Ｍｏｓ型集積回路 | |
| JP2811744B2 (ja) | 半導体集積回路 | |
| JPH03124119A (ja) | 入力増幅回路 | |
| JPS63200556A (ja) | 半導体集積回路のレイアウト法 | |
| JPS61128627A (ja) | 出力ゲ−ト回路 | |
| JPH02174257A (ja) | Ｃｍｏｓ集積回路装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20001010 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071027 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081027 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081027 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091027 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091027 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101027 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111027 Year of fee payment: 11 |
|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111027 Year of fee payment: 11 |