JP3120931B2 - 同期加算装置 - Google Patents
同期加算装置Info
- Publication number
- JP3120931B2 JP3120931B2 JP05248600A JP24860093A JP3120931B2 JP 3120931 B2 JP3120931 B2 JP 3120931B2 JP 05248600 A JP05248600 A JP 05248600A JP 24860093 A JP24860093 A JP 24860093A JP 3120931 B2 JP3120931 B2 JP 3120931B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- adder
- synchronous
- squaring
- synchronous addition
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L7/00—Arrangements for synchronising receiver with transmitter
- H04L7/0054—Detection of the synchronisation error by features other than the received signal transition
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L5/00—Arrangements affording multiple use of the transmission path
- H04L5/02—Channels characterised by the type of signal
- H04L5/06—Channels characterised by the type of signal the signals being represented by different frequencies
Landscapes
- Engineering & Computer Science (AREA)
- Signal Processing (AREA)
- Computer Networks & Wireless Communication (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
- Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
Description
【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、デジタル通信の受信機
等において、サンプリングされた受信信号のパワーを同
期加算する同期加算装置に関し、特に、小規模の回路に
よってそれを実現したものである。
等において、サンプリングされた受信信号のパワーを同
期加算する同期加算装置に関し、特に、小規模の回路に
よってそれを実現したものである。
【０００２】
【従来の技術】デジタル通信においては、受信側は、受
信信号の内から、送信側におけるシンボル（１、０）の
送信時期に対応する時点の受信信号レベルを抽出し、抽
出した信号レベルと閾値との大小を比較して元のシンボ
ルを再生する。
信信号の内から、送信側におけるシンボル（１、０）の
送信時期に対応する時点の受信信号レベルを抽出し、抽
出した信号レベルと閾値との大小を比較して元のシンボ
ルを再生する。
【０００３】狭帯域でデジタル・データを伝送する場合
には、ナイキスト特性の伝送が行なわれ、通常、送信側
と受信側とで、同じルートナイキスト特性のフィルタが
使用される。このようなデジタル伝送では、受信信号か
らシンボルを抽出するためのシンボル・タイミングは、
受信アンプにリミッタアンプを用いない限り、受信信号
の包絡線が最大となる点から得ることができる。
には、ナイキスト特性の伝送が行なわれ、通常、送信側
と受信側とで、同じルートナイキスト特性のフィルタが
使用される。このようなデジタル伝送では、受信信号か
らシンボルを抽出するためのシンボル・タイミングは、
受信アンプにリミッタアンプを用いない限り、受信信号
の包絡線が最大となる点から得ることができる。
【０００４】そのために、受信側では、受信信号を、シ
ンボル・クロック（シンボルの送信周波数）の整数
（Ｎ）倍のサンプリング周波数でデジタル化した後、こ
れらのサンプルにおけるＮ番目毎のサンプルの二乗平均
値を同期加算し、その加算値が最大となるＮ番目毎のサ
ンプルを、送信シンボルを表わすものとして検出する。
ンボル・クロック（シンボルの送信周波数）の整数
（Ｎ）倍のサンプリング周波数でデジタル化した後、こ
れらのサンプルにおけるＮ番目毎のサンプルの二乗平均
値を同期加算し、その加算値が最大となるＮ番目毎のサ
ンプルを、送信シンボルを表わすものとして検出する。
【０００５】デジタル通信では、通信の効率化を図るた
めに、搬送周波数を中心周波数から少しずつ変位させた
複数のサブキャリアを使用して多値を送信することが行
なわれているが、この通信方式の場合には、サブキャリ
ア毎の包絡線の和を用いることにより、シンボル・タイ
ミングの検出性能を向上させることができる。
めに、搬送周波数を中心周波数から少しずつ変位させた
複数のサブキャリアを使用して多値を送信することが行
なわれているが、この通信方式の場合には、サブキャリ
ア毎の包絡線の和を用いることにより、シンボル・タイ
ミングの検出性能を向上させることができる。
【０００６】この同期加算を行なう従来の同期加算装置
は、図３に示すように、各サブキャリアにおける受信信
号の同相成分（Ｉ信号）11をシンボル・クロックのＮ倍
のサンプリング周波数でデジタル化するＡ／Ｄ変換器21
と、各サブキャリアにおける受信信号の直交成分（Ｑ信
号）12を同様のサンプリング周波数でデジタル化するＡ
／Ｄ変換器22と、デジタル化された各サブキャリアの信
号23、24の中心周波数を一致させるために各サブキャリ
アに応じた周波数変換を施す周波数変換器31、32、33、
34と、中心周波数の一致した各サブキャリアのＩ信号お
よびＱ信号のそれぞれに共通のフィルタ特性を適用して
波形整形する波形整形フィルタ51、52、53、54、55、5
6、57、58と、波形整形後の信号61、62、63、64、65、6
6、67、68を２乗する２乗回路71、72、73、73、75、7
6、77、78と、各２乗回路71〜78の出力を加算する加算
器81と、加算器81の出力を前回までの対応するサンプリ
ング期間の積算値に加算する加算回路82と、その加算結
果をそのサンプリング期間別に区分して記憶するメモリ
83と、この加算結果が最大となるサンプリング期間のサ
ンプルを検出する識別点検出回路84とを備えている。
は、図３に示すように、各サブキャリアにおける受信信
号の同相成分（Ｉ信号）11をシンボル・クロックのＮ倍
のサンプリング周波数でデジタル化するＡ／Ｄ変換器21
と、各サブキャリアにおける受信信号の直交成分（Ｑ信
号）12を同様のサンプリング周波数でデジタル化するＡ
／Ｄ変換器22と、デジタル化された各サブキャリアの信
号23、24の中心周波数を一致させるために各サブキャリ
アに応じた周波数変換を施す周波数変換器31、32、33、
34と、中心周波数の一致した各サブキャリアのＩ信号お
よびＱ信号のそれぞれに共通のフィルタ特性を適用して
波形整形する波形整形フィルタ51、52、53、54、55、5
6、57、58と、波形整形後の信号61、62、63、64、65、6
6、67、68を２乗する２乗回路71、72、73、73、75、7
6、77、78と、各２乗回路71〜78の出力を加算する加算
器81と、加算器81の出力を前回までの対応するサンプリ
ング期間の積算値に加算する加算回路82と、その加算結
果をそのサンプリング期間別に区分して記憶するメモリ
83と、この加算結果が最大となるサンプリング期間のサ
ンプルを検出する識別点検出回路84とを備えている。
【０００７】この図３の装置は、データが４つのサブキ
ャリアで伝送され、また、Ａ／Ｄ変換が７倍のオーバー
サンプリング（Ｎ＝７）によって行なわれる場合の構成
を示している。
ャリアで伝送され、また、Ａ／Ｄ変換が７倍のオーバー
サンプリング（Ｎ＝７）によって行なわれる場合の構成
を示している。
【０００８】この同期加算装置では、４つのサブキャリ
アで伝送されたデータが直交検波によりＩ信号11とＱ信
号12とに分離された後、Ａ／Ｄ変換器21、22に入力さ
れ、ここでシンボル・クロックの７倍のサンプリング周
波数でデジタル化される。
アで伝送されたデータが直交検波によりＩ信号11とＱ信
号12とに分離された後、Ａ／Ｄ変換器21、22に入力さ
れ、ここでシンボル・クロックの７倍のサンプリング周
波数でデジタル化される。
【０００９】デジタル化されたＩ信号23とＱ信号24と
は、次いで周波数変換器31〜34に入力する。４つのサブ
キャリアは、それぞれ、中心周波数から−３△ω、−△
ω、△ωおよび３△ωだけ外れた搬送波周波数を有して
いるため、周波数変換器31〜34は、各サブキャリアのＩ
信号23およびＱ信号24に対して、それぞれのサブキャリ
アに応じた周波数変換を行ない、各Ｉ信号23およびＱ信
号24の中心周波数を一致させる。図４には、この時の周
波数変換の状況を示しており、中心から△ωだけずれて
いる周波数（ａ）が、周波数変換器の処理で＋△ω移動
し、サブキャリアは（ｂ）の状態に変換される。
は、次いで周波数変換器31〜34に入力する。４つのサブ
キャリアは、それぞれ、中心周波数から−３△ω、−△
ω、△ωおよび３△ωだけ外れた搬送波周波数を有して
いるため、周波数変換器31〜34は、各サブキャリアのＩ
信号23およびＱ信号24に対して、それぞれのサブキャリ
アに応じた周波数変換を行ない、各Ｉ信号23およびＱ信
号24の中心周波数を一致させる。図４には、この時の周
波数変換の状況を示しており、中心から△ωだけずれて
いる周波数（ａ）が、周波数変換器の処理で＋△ω移動
し、サブキャリアは（ｂ）の状態に変換される。
【００１０】周波数変換器31〜34で処理された信号41〜
48は、波形整形フィルタ51〜58に入力する。これらの波
形整形フィルタ51〜58は、図４（ｂ）の四角形で示され
る、中心周波数の前後一定幅の周波数の信号を取出すこ
とができる特性を備えており、この波形整形フィルタ
で、図４（Ｃ）に示す信号が取出される。
48は、波形整形フィルタ51〜58に入力する。これらの波
形整形フィルタ51〜58は、図４（ｂ）の四角形で示され
る、中心周波数の前後一定幅の周波数の信号を取出すこ
とができる特性を備えており、この波形整形フィルタ
で、図４（Ｃ）に示す信号が取出される。
【００１１】各波形整形フィルタ51〜58の出力は、２乗
回路71〜78で２乗され、包絡線が求められる。２乗回路
71〜78の出力は、加算器81で加算され、４つのサブキャ
リアの包絡線の和が算出される。
回路71〜78で２乗され、包絡線が求められる。２乗回路
71〜78の出力は、加算器81で加算され、４つのサブキャ
リアの包絡線の和が算出される。
【００１２】加算器81の算出した値は、加算回路82にお
いて、メモリ83に記憶されているこれまでの値に加算さ
れる。メモリ83には、オーバーサンプリング数７に対応
して、サンプリング期間１から７までに別けて、それま
での積算値が記憶されており、今、加算器81の算出した
値がサンプリング期間２における値であるときは、それ
までのサンプリング期間２の積算値がメモリ83から読み
出され、その値と加算器81から出力された値とが加算回
路82で加算され、その結果が再びメモリ83のサンプリン
グ期間２の積算値を格納すべき箇所に記憶される。
いて、メモリ83に記憶されているこれまでの値に加算さ
れる。メモリ83には、オーバーサンプリング数７に対応
して、サンプリング期間１から７までに別けて、それま
での積算値が記憶されており、今、加算器81の算出した
値がサンプリング期間２における値であるときは、それ
までのサンプリング期間２の積算値がメモリ83から読み
出され、その値と加算器81から出力された値とが加算回
路82で加算され、その結果が再びメモリ83のサンプリン
グ期間２の積算値を格納すべき箇所に記憶される。
【００１３】識別点検出回路84は、こうしてある時間分
加算されて、メモリ83に格納されたサンプリング期間別
の加算値の中で、最大の値を検出し、そのサンプリング
期間に該当するサンプルをシンボル再現のための最適サ
ンプルとして識別する。
加算されて、メモリ83に格納されたサンプリング期間別
の加算値の中で、最大の値を検出し、そのサンプリング
期間に該当するサンプルをシンボル再現のための最適サ
ンプルとして識別する。
【００１４】
【発明が解決しようとする課題】しかし、従来の同期加
算装置では、４つのサブキャリアの包絡線を求めるため
に周波数変換処理を４回、フィルタ処理を８回行なわな
ければならない。つまり、周波数変換処理は、サブキャ
リア数だけ、また、フィルタ処理は、サブキャリア数の
２倍だけ必要になる。
算装置では、４つのサブキャリアの包絡線を求めるため
に周波数変換処理を４回、フィルタ処理を８回行なわな
ければならない。つまり、周波数変換処理は、サブキャ
リア数だけ、また、フィルタ処理は、サブキャリア数の
２倍だけ必要になる。
【００１５】こうした大量の周波数変換処理やフィルタ
処理を、ハードウェアの拡充によって対処しようとする
と、回路規模が大きくなり、また、ソフトウェアで実現
しようとすると、リアルタイムでの処理が困難になると
いう問題点を有している。
処理を、ハードウェアの拡充によって対処しようとする
と、回路規模が大きくなり、また、ソフトウェアで実現
しようとすると、リアルタイムでの処理が困難になると
いう問題点を有している。
【００１６】本発明は、こうした従来の問題点を解決す
るものであり、周波数変換回路を必要とせず、また、波
形整形フィルタの数を減らすことができる、回路規模の
縮小化が可能な同期加算装置を提供することを目的とし
ている。
るものであり、周波数変換回路を必要とせず、また、波
形整形フィルタの数を減らすことができる、回路規模の
縮小化が可能な同期加算装置を提供することを目的とし
ている。
【００１７】
【課題を解決するための手段】そこで、本発明では、複
数のサブキャリアを通じて伝送された受信信号をサンプ
リングしてデジタル化するＡ／Ｄ変換手段と、各サンプ
ルの同期加算値を算出する算出手段とを備え、最大の同
期加算値に基づいてシンボル識別点を検出するシンボル
識別点検出手段に、算出した同期加算値を出力する同期
加算装置において、Ａ／Ｄ変換手段がサンプリングして
デジタル化した受信信号をサブキャリア別に分解するこ
と無く波形整形する波形整形フィルタと、波形整形フィ
ルタの出力を２乗する２乗手段と、２乗手段の出力から
高調波成分を除く低域通過フィルタとを設け、算出手段
が、低域通過フィルタの出力を用いて同期加算値を算出
するように構成している。
数のサブキャリアを通じて伝送された受信信号をサンプ
リングしてデジタル化するＡ／Ｄ変換手段と、各サンプ
ルの同期加算値を算出する算出手段とを備え、最大の同
期加算値に基づいてシンボル識別点を検出するシンボル
識別点検出手段に、算出した同期加算値を出力する同期
加算装置において、Ａ／Ｄ変換手段がサンプリングして
デジタル化した受信信号をサブキャリア別に分解するこ
と無く波形整形する波形整形フィルタと、波形整形フィ
ルタの出力を２乗する２乗手段と、２乗手段の出力から
高調波成分を除く低域通過フィルタとを設け、算出手段
が、低域通過フィルタの出力を用いて同期加算値を算出
するように構成している。
【００１８】
【作用】この２乗手段は、複数のサブキャリアの信号を
纏めて２乗するために、その出力には、受信信号の包絡
線成分と、その高調波成分とが含まれる。この高調波成
分は低域通過フィルタで除くことができるため、包絡線
成分のみの取出しが可能となる。
纏めて２乗するために、その出力には、受信信号の包絡
線成分と、その高調波成分とが含まれる。この高調波成
分は低域通過フィルタで除くことができるため、包絡線
成分のみの取出しが可能となる。
【００１９】この同期加算装置では、周波数変換回路を
必要とせず、また、波形整形フィルタもサブキャリア数
によらずＩ信号用とＱ信号用との２個で足りる。
必要とせず、また、波形整形フィルタもサブキャリア数
によらずＩ信号用とＱ信号用との２個で足りる。
【００２０】
【実施例】本発明の実施例における同期加算装置は、図
１に示すように、入力するＩ信号11およびＱ信号12をシ
ンボル・レートの数倍の速度でサンプリングしてデジタ
ル化するＡ／Ｄ変換器21および22と、Ｉ信号およびＱ信
号をサブキャリア信号のまま波形整形する合成波形整形
フィルタ35および36と、合成波形整形フィルタ35、36の
出力を２乗する２乗回路37、38と、２乗回路37、38の出
力を加算する加算器39と、加算器39の出力から２乗結果
の高調波成分を取除く低域通過型フィルタ（ＬＰＦ）50
と、ＬＰＦ50の出力をメモリに記憶された積算値に加算
する加算回路82と、各サンプリング期間別の積算値を記
憶するメモリ83と、この積算値の最大値から送信シンボ
ルを再生すべきサンプルを検出する識別点検出回路84と
を備えている。
１に示すように、入力するＩ信号11およびＱ信号12をシ
ンボル・レートの数倍の速度でサンプリングしてデジタ
ル化するＡ／Ｄ変換器21および22と、Ｉ信号およびＱ信
号をサブキャリア信号のまま波形整形する合成波形整形
フィルタ35および36と、合成波形整形フィルタ35、36の
出力を２乗する２乗回路37、38と、２乗回路37、38の出
力を加算する加算器39と、加算器39の出力から２乗結果
の高調波成分を取除く低域通過型フィルタ（ＬＰＦ）50
と、ＬＰＦ50の出力をメモリに記憶された積算値に加算
する加算回路82と、各サンプリング期間別の積算値を記
憶するメモリ83と、この積算値の最大値から送信シンボ
ルを再生すべきサンプルを検出する識別点検出回路84と
を備えている。
【００２１】この装置のＡ／Ｄ変換器21、22には、図２
（ａ）に示すように、４本のサブキャリアによって伝送
される受信信号の同相成分（Ｉ信号）11または直交成分
（Ｑ信号）12が入力し、Ａ／Ｄ変換器21、22は、この入
力信号をシンボル・レートの整数倍のサンプリング速度
でデジタル化する。
（ａ）に示すように、４本のサブキャリアによって伝送
される受信信号の同相成分（Ｉ信号）11または直交成分
（Ｑ信号）12が入力し、Ａ／Ｄ変換器21、22は、この入
力信号をシンボル・レートの整数倍のサンプリング速度
でデジタル化する。
【００２２】Ａ／Ｄ変換器21、22の出力は、合成型波形
整形フィルタ35、36に入力し、ここで波形の整形が行な
われる。合成波形整形フィルタ35、36は、図２（ａ）の
四角で表わされるように、ベースバンド波形整形フィル
タのフィルタ特性を各サブキャリアの中心周波数からの
変位に合わせて周波数変換した後、それらを合成したフ
ィルタ特性を備えており、各サブキャリアを分解せずに
波形整形することができる。この合成型波形整形フィル
タ35、36を通過した信号は、図２（ｂ）に示す信号に整
形される。
整形フィルタ35、36に入力し、ここで波形の整形が行な
われる。合成波形整形フィルタ35、36は、図２（ａ）の
四角で表わされるように、ベースバンド波形整形フィル
タのフィルタ特性を各サブキャリアの中心周波数からの
変位に合わせて周波数変換した後、それらを合成したフ
ィルタ特性を備えており、各サブキャリアを分解せずに
波形整形することができる。この合成型波形整形フィル
タ35、36を通過した信号は、図２（ｂ）に示す信号に整
形される。
【００２３】この信号は、２乗回路37、38で２乗され、
加算器39で加算される。加算器39の出力は、２乗回路3
7、38での２乗のために、図２（ｃ）に示すように、包
絡線成分の他に、その２倍、４倍、６倍の高調波成分を
有している。これらの高調波成分は、図２（ｃ）の四角
で表わされるフィルタ特性を持つ低域通過型フィルタ50
を通過する過程で除去され、図２（ｄ）に示す包絡線の
信号のみが加算回路82に入力する。加算回路82、メモリ
83および識別点検出回路84の動作は、従来の装置（図
３）のそれと変わりが無い。
加算器39で加算される。加算器39の出力は、２乗回路3
7、38での２乗のために、図２（ｃ）に示すように、包
絡線成分の他に、その２倍、４倍、６倍の高調波成分を
有している。これらの高調波成分は、図２（ｃ）の四角
で表わされるフィルタ特性を持つ低域通過型フィルタ50
を通過する過程で除去され、図２（ｄ）に示す包絡線の
信号のみが加算回路82に入力する。加算回路82、メモリ
83および識別点検出回路84の動作は、従来の装置（図
３）のそれと変わりが無い。
【００２４】この同期加算装置において、包絡線の信号
が得られるまでの過程を数式を用いて説明する。
が得られるまでの過程を数式を用いて説明する。
【００２５】４本のサブキャリアで伝送されるこの装置
への受信信号は、（数式１）のＡによって表わすことが
できる。なお、添え字の１、２、３、４は、それぞれサ
ブキャリアの１、２、３、４を表わし、また、（数式
１）は、（数式２）（数式３）（数式４）および（数式
５）で表わされた関係を利用して表現している。
への受信信号は、（数式１）のＡによって表わすことが
できる。なお、添え字の１、２、３、４は、それぞれサ
ブキャリアの１、２、３、４を表わし、また、（数式
１）は、（数式２）（数式３）（数式４）および（数式
５）で表わされた関係を利用して表現している。
【００２６】
【数１】
【数２】
【数３】
【数４】
【数５】
【００２７】受信信号には、周波数オフセットが存在す
るので、周波数オフセットωoffを考慮すると、受信信
号は（数式６）の形で表わされる。
るので、周波数オフセットωoffを考慮すると、受信信
号は（数式６）の形で表わされる。
【００２８】
【数６】
【００２９】この信号に対して、合成波形整形フィルタ
35、36で波形整形が行なわれ、２乗回路37、38で２乗処
理が行なわれ、それらの和が加算器39で算出される。こ
の加算器39から得られる結果は、（数式７）によって表
わすことができる。
35、36で波形整形が行なわれ、２乗回路37、38で２乗処
理が行なわれ、それらの和が加算器39で算出される。こ
の加算器39から得られる結果は、（数式７）によって表
わすことができる。
【００３０】
【数７】
【００３１】（数式７）から明らかなように、加算器39
の出力には、包絡線（ｉ1 2＋ｑ1 2）＋（ｉ2 2＋ｑ2 2）＋
（ｉ3 2＋ｑ3 2）＋（ｉ4 2＋ｑ4 2）の成分と、２倍、４
倍、６倍の高調波成分とが含まれる。この信号の高調波
成分は、低域通過型フィルタ50で除去され、（数式８）
によって表わされる包絡線のデータのみが加算回路82に
送られる。
の出力には、包絡線（ｉ1 2＋ｑ1 2）＋（ｉ2 2＋ｑ2 2）＋
（ｉ3 2＋ｑ3 2）＋（ｉ4 2＋ｑ4 2）の成分と、２倍、４
倍、６倍の高調波成分とが含まれる。この信号の高調波
成分は、低域通過型フィルタ50で除去され、（数式８）
によって表わされる包絡線のデータのみが加算回路82に
送られる。
【００３２】
【数８】
【００３３】このように、実施例の同期加算装置では、
２つの合成型波形整形フィルタと、その合成型波形整形
フィルタの出力を２乗する２乗回路と、２乗によって発
生する高調波成分を除去する低域通過型フィルタとを用
いることによって包絡線データを得ることができる。
２つの合成型波形整形フィルタと、その合成型波形整形
フィルタの出力を２乗する２乗回路と、２乗によって発
生する高調波成分を除去する低域通過型フィルタとを用
いることによって包絡線データを得ることができる。
【００３４】
【発明の効果】以上の実施例の説明から明らかなよう
に、本発明の同期加算装置は、周波数変換器を必要とせ
ず、また、サブキャリア数に関わらず２個の波形整形フ
ィルタと、１個の低域通過型フィルタとを用いるだけで
同期加算を実行することができ、回路構成の小規模化が
可能である。
に、本発明の同期加算装置は、周波数変換器を必要とせ
ず、また、サブキャリア数に関わらず２個の波形整形フ
ィルタと、１個の低域通過型フィルタとを用いるだけで
同期加算を実行することができ、回路構成の小規模化が
可能である。
【図１】本発明の実施例における同期加算装置の構成を
示すブロック図、
示すブロック図、
【図２】実施例における同期加算装置の動作を説明する
周波数軸データ、
周波数軸データ、
【図３】従来の同期加算装置の構成を示すブロック図、
【図４】従来の同期加算装置の動作を説明する周波数軸
データである。
データである。
21、22 Ａ／Ｄ変換器 31〜34 周波数変換器 35、36 合成波形整形フィルタ 37、38、71〜77 ２乗回路 39、81、82 加算回路 50 低域通過型フィルタ 51〜58 波形整形フィルタ 83 メモリ 84 識別点検出回路
フロントページの続き (56)参考文献 特開 昭60−180261（ＪＰ，Ａ) 特開 平７−154383（ＪＰ，Ａ) 特開 平６−291797（ＪＰ，Ａ) 特開 平７−321865（ＪＰ，Ａ) 特開 平７−327057（ＪＰ，Ａ) 米国特許5170413（ＵＳ，Ａ) “16ＱＡＭ／ＴＤＭＡ方式のシンボル タイミング再生方式”，電子情報通信学 会技術研究報告，1993年１月20日，ＶＯ Ｌ．92，Ｎｏ．411，Ｐ．43−48，ＲＣ Ｓ92−106 通信総合研究所季報，1991年２月28 日，ＶＯＬ．37，ＮＯ．１ (58)調査した分野(Int.Cl.7，ＤＢ名) H04J 1/00 H04L 27/00 - 27/38
Claims (1)
- 【請求項１】 複数のサブキャリアを通じて伝送された
受信信号をサンプリングしてデジタル化するＡ／Ｄ変換
手段と、各サンプルの同期加算値を算出する算出手段と
を備え、最大の前記同期加算値に基づいてシンボル識別
点を検出するシンボル識別点検出手段に、算出した前記
同期加算値を出力する同期加算装置において、 前記Ａ／Ｄ変換手段がサンプリングしてデジタル化した
受信信号をサブキャリア別に分解すること無く波形整形
する波形整形フィルタと、前記波形整形フィルタの出力
を２乗する２乗手段と、前記２乗手段の出力から高調波
成分を除く低域通過フィルタとを具備し、前記算出手段
が、前記低域通過フィルタの出力を用いて前記同期加算
値を算出することを特徴とする同期加算装置。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP05248600A JP3120931B2 (ja) | 1993-09-10 | 1993-09-10 | 同期加算装置 |
| EP94114085A EP0643511B1 (en) | 1993-09-10 | 1994-09-08 | Synchronization circuit for subcarrier signal |
| DE69422677T DE69422677T2 (de) | 1993-09-10 | 1994-09-08 | Synchronisierungsschaltung für Unterträgersignal |
| CA002131770A CA2131770C (en) | 1993-09-10 | 1994-09-09 | Synchronization adder circuit |
| US08/302,029 US5574450A (en) | 1993-09-10 | 1994-09-09 | Synchronization adder circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP05248600A JP3120931B2 (ja) | 1993-09-10 | 1993-09-10 | 同期加算装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0787148A JPH0787148A (ja) | 1995-03-31 |
| JP3120931B2 true JP3120931B2 (ja) | 2000-12-25 |
Family
ID=17180535
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP05248600A Expired - Fee Related JP3120931B2 (ja) | 1993-09-10 | 1993-09-10 | 同期加算装置 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US5574450A (ja) |
| EP (1) | EP0643511B1 (ja) |
| JP (1) | JP3120931B2 (ja) |
| CA (1) | CA2131770C (ja) |
| DE (1) | DE69422677T2 (ja) |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE19800718A1 (de) * | 1998-01-12 | 1999-07-22 | Abb Research Ltd | Verfahren zur Übertragung digitaler Daten |
| DE19815603A1 (de) * | 1998-04-07 | 1999-08-19 | Siemens Ag | Anordnung zum Synchronisieren einer Vermittlungseinrichtung und einer Mehrkanalübertragungseinrichtung |
| DE19912379A1 (de) * | 1999-03-19 | 2000-10-12 | Alcatel Sa | Verfahren und Schaltungsanordnung zur Konzentration von analogen Signalen zu einem digitalen Datenstrom in einem Breitbandübertragungssystem |
| US20020196865A1 (en) * | 2001-06-25 | 2002-12-26 | The National University Of Singapore | Cycle-by-cycle synchronous waveform shaping circuits based on time-domain superpostion and convolution |
| JP3914424B2 (ja) | 2001-11-30 | 2007-05-16 | 速 松永 | 行列・逆行列を利用した変調・復調装置 |
| ES2212744B2 (es) * | 2003-01-10 | 2005-03-16 | Diseño De Sistemas En Silicio, S.A. | Procedimiento de sincronizacion en el dominio del tiempo y de la frecuencia de multiples equipos en un sistema de transmision con modulacion ofdm. |
| US7702049B2 (en) * | 2003-09-30 | 2010-04-20 | Intel Corporation | Signal conversion apparatus, systems, and methods |
| US20150081223A1 (en) * | 2013-09-19 | 2015-03-19 | Schlumberger Technology Corporation | Microseismic survey |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6145658A (ja) * | 1984-08-10 | 1986-03-05 | Nec Corp | タイミング位相制御方式 |
| GB2165110B (en) * | 1984-09-06 | 1988-01-20 | Nec Corp | Multiplex data receiver with improved timing phase control apparatus |
| EP0208982B1 (de) * | 1985-07-03 | 1990-09-12 | Siemens Aktiengesellschaft | Digitale Filterweiche, insbesondere für einen Datenempfänger |
| US4941155A (en) * | 1989-11-16 | 1990-07-10 | Bell Communications Research, Inc. | Method and circuitry for symbol timing and frequency offset estimation in time division multiple access radio systems |
| US5170413A (en) * | 1990-12-24 | 1992-12-08 | Motorola, Inc. | Control strategy for reuse system assignments and handoff |
-
1993
- 1993-09-10 JP JP05248600A patent/JP3120931B2/ja not_active Expired - Fee Related
-
1994
- 1994-09-08 EP EP94114085A patent/EP0643511B1/en not_active Expired - Lifetime
- 1994-09-08 DE DE69422677T patent/DE69422677T2/de not_active Expired - Fee Related
- 1994-09-09 US US08/302,029 patent/US5574450A/en not_active Expired - Fee Related
- 1994-09-09 CA CA002131770A patent/CA2131770C/en not_active Expired - Fee Related
Non-Patent Citations (2)
| Title |
|---|
| "１６ＱＡＭ／ＴＤＭＡ方式のシンボルタイミング再生方式"，電子情報通信学会技術研究報告，１９９３年１月２０日，ＶＯＬ．９２，Ｎｏ．４１１，Ｐ．４３−４８，ＲＣＳ９２−１０６ |
| 通信総合研究所季報，１９９１年２月２８日，ＶＯＬ．３７，ＮＯ．１ |
Also Published As
| Publication number | Publication date |
|---|---|
| CA2131770A1 (en) | 1995-03-11 |
| EP0643511A1 (en) | 1995-03-15 |
| DE69422677D1 (de) | 2000-02-24 |
| US5574450A (en) | 1996-11-12 |
| DE69422677T2 (de) | 2000-06-15 |
| CA2131770C (en) | 1999-06-08 |
| EP0643511B1 (en) | 2000-01-19 |
| JPH0787148A (ja) | 1995-03-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2526931B2 (ja) | Ｐｓｋ信号復調装置 | |
| EP0148198A1 (en) | DATA DETECTOR USING PROBABILISTIC INFORMATION IN RECEIVED SIGNALS. | |
| JP3120931B2 (ja) | 同期加算装置 | |
| WO1993002506A1 (en) | Programmable noise bandwidth reduction by means of digital averaging | |
| JPH09321660A (ja) | スペクトル拡散パルス位置変調通信方法，スペクトル拡散パルス位置変調送信機及びスペクトル拡散パルス位置変調受信機 | |
| US5574456A (en) | Signal processing method and apparatus therefor | |
| JP2875467B2 (ja) | 同期加算装置 | |
| US4577335A (en) | Coherent data communications technique | |
| JPH084277B2 (ja) | デジタル通信システム | |
| US9692626B2 (en) | Very high bit rate RFID receiver | |
| EP2161891A1 (en) | Parallel sampling device, parallel sampling method, receiving device, and receiving method | |
| JP3049587B2 (ja) | 復調装置 | |
| JP2795761B2 (ja) | Ｍｓｋ信号復調回路 | |
| JP2685433B2 (ja) | 復調方式 | |
| KR100289404B1 (ko) | 국소대칭강제파형부를 이용한 패턴지터를 줄이는 장치 및 방법 | |
| JP3101855B2 (ja) | 復調装置 | |
| CN118400762A (en) | Anti-interference processing system and method for analog signals | |
| JP3346832B2 (ja) | デジタル処理型復調装置 | |
| JP2681399B2 (ja) | ３値／２値変換装置 | |
| JPH0316451A (ja) | バースト検出装置 | |
| JP3998637B2 (ja) | 雑音排除情報伝送方法 | |
| JP2512021B2 (ja) | ディジタル信号記録再生装置 | |
| JPS59122135A (ja) | 音声圧縮伝送方式 | |
| JPH02180452A (ja) | データ伝送システム | |
| JP2501206B2 (ja) | マルチフレ−ム化信号伝送方式 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |