JP3119737B2 - Driving method and driving circuit for liquid crystal display element - Google Patents

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【０００１】[0001]

【産業上の利用分野】本発明は液晶表示素子を高速に駆
動する方法及び駆動回路に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method and a driving circuit for driving a liquid crystal display element at high speed.

【０００２】[0002]

【従来の技術】従来ツイスティッドネマチック（ＴＮ）
又はスーパーツイスティッドネマチック（ＳＴＮ）など
の単純マトリクス方式液晶表示素子には、電圧平均化法
とよばれる駆動法が用いられてきた。この駆動法では、
走査線数をＮ、フレーム周期をＴとしたとき、選択期間
にはＴ／Ｎ、非選択期間には（Ｎ−１）Ｔ／Ｎの時間が
割り当てられる。即ち、１フレーム内に、Ｎ本中１本の
選択パルスが存在し、他は、ＯＮ電圧選択パルスの１／
ｂの波高値をもつバイアス波で構成される印加波形で成
り立っている。図５（ａ）のＡに印加波形を示した。横
軸は時間、縦軸は電圧である。2. Description of the Related Art Conventional twisted nematic (TN)
Or the simple matrix type liquid crystal display device, such as a super twisted nematic (STN), the driving method has been used called voltage averaging method. In this driving method,
When the number of scanning lines is N and the frame period is T, T / N is assigned to the selection period and (N-1) T / N is assigned to the non-selection period. In other words, one selection pulse out of N exists in one frame, and the other selection pulse is 1 / of the ON voltage selection pulse.
It consists of an applied waveform composed of a bias wave having a peak value of b. FIG. 5A shows an applied waveform. The horizontal axis is time, and the vertical axis is voltage.

【０００３】[0003]

【発明が解決しようとする課題】この電圧平均化法にお
いては、液晶がいわゆる実効値応答としての挙動を示す
ことが前提となっており、これにより所定のコントラス
ト比を得ることができる。図５（ｂ）のＣに実効値応答
の様子を示す。横軸は時間、縦軸は液晶層の両側に偏光
板を配置した際の透過光強度である。This voltage averaging method is based on the premise that the liquid crystal behaves as a so-called effective value response, whereby a predetermined contrast ratio can be obtained. The state of the effective value response is shown at C in FIG. The horizontal axis represents time, and the vertical axis represents transmitted light intensity when polarizing plates are arranged on both sides of the liquid crystal layer.

【０００４】ところが、端末に用いられた液晶表示装置
におけるマウス表示又はビデオ表示に対応できるような
高速応答性を有する液晶素子を駆動する場合、上述の駆
動法を用いると液晶分子の分子軸方向が、電圧に対して
追随しやすいため、図５（ｂ）のＢのように、光学応答
波形がいわゆるピーク値応答的な挙動を示すようにな
り、実効値応答を示すＣから外れるようになる。即ち、
選択期間に立ち上がった光学応答波形が、非選択期間で
は保持できず、減衰の割合が大きくなるので、透過率平
均レベルが下がり、コントラスト比が低下するという問
題点が生じる。However, when driving a liquid crystal element having a high-speed response capable of responding to a mouse display or a video display in a liquid crystal display device used for a terminal, the above-mentioned driving method can be used to drive liquid crystal molecules. molecular axis direction is, and is easy to follow the voltage, as shown in B of FIG. 5 (b), now the optical response waveform exhibits a so-called peak response behavior, the C indicating the effective value response It comes off. That is,
Since the optical response waveform that rises during the selection period cannot be held during the non-selection period and the rate of attenuation increases, there arises a problem that the average transmittance level decreases and the contrast ratio decreases.

【０００５】このような問題は、数百以上の高デューテ
ィ比のダイナミック駆動を行なう際にはいわゆる液晶表
示素子の平均応答時間が１５０ｍｓｅｃ以下になると発
生してくるが、特にダイナミック駆動における平均応答
時間１００ｍｓｅｃ以下の液晶表示素子において顕著で
ある。[0005] Such a problem occurs when a dynamic drive with a high duty ratio of several hundreds or more is performed when the average response time of a so-called liquid crystal display element becomes 150 msec or less.
This is remarkable in a liquid crystal display element having a time of 100 msec or less.

【０００６】ここで、液晶表示素子の平均応答時間とは
以下のように本明細書では定義する。即ち、充分時間が
経過した時点でのＯＦＦ電圧での光透過度をＴ_OFF 、Ｏ
Ｎ電圧での光透過度をＴ_ONとし、ＯＦＦ電圧からＯＮ電
圧に切り替えた時刻をｔ₁ 、その後、光透過度Ｔが（Ｔ
_ON−Ｔ_OFF ）×０．９＋Ｔ_OFF となる時刻をｔ₂ 、ま
た、ＯＮ電圧からＯＦＦ電圧に切り替えた時刻をｔ₃ 、
その後、光透過度Ｔが（Ｔ_ON−Ｔ_OFF ）×０．１＋Ｔ
_OFF となる時刻をｔ₄ とすると、平均応答時間τは、 τ＝（（ｔ₄ −ｔ₃ ）＋（ｔ₂ −ｔ₁ ））／２ で表わされる。Here, the average response time of the liquid crystal display element is defined in this specification as follows. That is, the light transmittance at the OFF voltage at the time when a sufficient time has elapsed is represented by T _OFF and O
The light transmittance at the N voltage is T _ON , the time when the OFF voltage is switched to the ON voltage is t ₁ , and thereafter, the light transmittance T is (T
_ON− T _OFF ) × 0.9 + T _OFF is a time t ₂ , and a time when the voltage is switched from the ON voltage to the OFF voltage is t ₃ ,
Thereafter, the light transmittance T becomes (T _ON -T _OFF ) × 0.1 + T
_Assuming that the _OFF time is t ₄ , the average response time τ is represented by τ = ((t ₄ −t ₃ ) + (t ₂ −t ₁ )) / 2.

【０００７】ところで、T.N.Ruckmongathan は低電圧で
の駆動及び表示の均一性を実現するため、いわゆるＩＨ
ＡＴ法を提案している（1988 International Display R
esearch Conference）。その駆動方法は、By the way, TNRuckmongathan order to realize the driving 及 beauty display uniformity at low voltage, so-called IH
Proposed AT method (1988 International Display R
esearch Conference). The driving method is

【０００８】Ｎ本の行電極をそれぞれＭ本の行電極から
なるｐ個（ｐ＝Ｎ／Ｍ）のサブグループに分け、[0008] The N row electrodes are divided into p (p = N / M) subgroups each comprising M row electrodes.

【０００９】任意の１つの列電極であって、選択された
サブグループの表示されるべきデータを、［ｄ_kM+1，ｄ
_kM+2，・・・，ｄ_kM+M］；ｄ_kM+j＝０or１（ここで０は
ＯＦＦ、１はＯＮを表わす。また、ｋは選択されるサブ
グループに応じて０から（ｐ−１）まで変化する）なる
Ｍビット語で表示し、For any one column electrode, the data to be displayed for the selected subgroup is [d _{kM + 1} , d
_{kM + 2, ···, d kM} + M];. d kM + j = 0or1 ( where 0 is OFF, 1 is to Table Wa the ON addition, k is from 0 according to the sub-group to be selected ( p-1), which is expressed as an M-bit word

【００１０】行電極の選択パターンを、 ［ａ_kM+1，ａ_kM+2，・・・，ａ_kM+M］；ａ_kM+j＝０or１ なる２^M （＝Ｑ）種類のＭビット語（ｗ₁ ，ｗ₂ ，・・
・ｗ_Q ）で表示すると、以下に示すステップで駆動する
ことを特徴とするものである。The selection pattern of the row electrode is represented by [a _{kM + 1} , a _{kM + 2} ,..., A _{kM + M} ]; 2 ^M (= Q) kinds of M-bit words (a _{kM + j} = 0 or 1) w _1, w _2, ··
When represented by w _Q ), it is characterized by being driven in the following steps.

【００１１】（１）１番目の行電極のサブグループを選
ぶ。 （２）行電極の選択パターンとして１番目のＭビット語
ｗ₁ を選ぶ。 （３）選択されたサブグループの行電極パターンとデー
タパターンとを排他的論理和でビット毎に比較し、これ
らの排他的論理和の出力の和ｉを求める。 （４）上記の和ｉに対して、列電極の電圧をＶ_i と定め
る。 （５）マトリクスのそれぞれの列について独立にＶ_i を
選ぶ。(1) Select the first row electrode subgroup. (2) as a selection pattern of row electrodes pick first M bit word w _1. (3) The row electrode pattern and the data pattern of the selected subgroup are compared for each bit by exclusive OR, and the sum i of the outputs of these exclusive ORs is obtained. (4) With respect to the above sum i, the voltage of the column electrode is defined as V _i . (5) to select V _i independently for each column of the matrix.

【００１２】（６）行電極と列電極とに同時に、列電極
にはＶ_i を、行電極には行電極選択パターンの第１番目
のｗ₁ を（選択されない行電極は接地され、選択された
行電極は、０に対しては−Ｖ_r 、１に対しては＋Ｖ_r と
する。）、時間Ｔの間、電圧印加する。 （７）新しい行電極の選択パターンｗ₂ が選ばれ、それ
に対応する列電極の電圧が（３）〜（５）の手順と同様
に選ばれ、（６）と同様に列と行を同時に時間Ｔの間、
電圧印加する。(6) At the same time, V _i is applied to the column electrode, and the first w ₁ of the row electrode selection pattern is applied to the row electrode and the row electrode (the unselected row electrode is grounded and selected). Tagyo electrode, and the + V _r relative to -V _r, 1 for 0.), during the time T, to the voltage applied. (7) a new selection pattern w ₂ of row electrodes is selected, the voltage of the column electrode corresponding thereto is selected analogously to the procedure (3) to (5), (6) and at the same time time columns and rows as well During T
Apply voltage.

【００１３】（８）全ての２^M の行電極の選択パターン
が選択されて、１サイクルが完成する。 （９）次の行電極のサブグループが選ばれ、上記（２）
〜（８）のサイクルを連続する。(8) All the 2 ^M row electrode selection patterns are selected to complete one cycle. (9) The next sub-group of row electrodes is selected, and
To (8) are continued.

【００１４】特に、 Ｖ_i ＝Ｖ₀ （Ｍ−２ｉ）／Ｍ Ｖ_r ＝Ｖ₀ Ｎ^1/2 ／Ｍ と選ぶと、電圧実効値のＯＮ／ＯＦＦ比を最大にでき
る。In particular, if V _i = V ₀ (M−2i) / M V _r = V ₀ N ^1/2 / M, the ON / OFF ratio of the effective voltage value can be maximized.

【００１５】このときのＯＮとＯＦＦの実効電圧の比
は、 Ｖ_ON／Ｖ_OFF ＝（（Ｎ^1/2 ＋１）／（Ｎ^1/2 −１））
^1/2 となり、従来より用いられている電圧平均化法における
Ｖ_ON／Ｖ_OFF と等しくなる。したがって、コントラスト
も同等となる。また、マトリクスにおける各点灯部の電
圧実効値が均一になるので、表示パターンによらず均一
な表示が得られる。At this time, the ratio between the ON and OFF effective voltages is V _ON / V _OFF = ((N ^1/2 +1) / (N ^1/2 -1))
^1/2 , which is equal to V _ON / V _OFF in the conventionally used voltage averaging method. Therefore, the contrast is also equal. Further, since the effective voltage value of each lighting portion in the matrix becomes uniform, uniform display can be obtained regardless of the display pattern.

【００１６】ＩＨＡＴ法は、高速応答を示す液晶素子に
適用した場合、必ずしも利点を生ずるわけではなく、ま
た、そのような概念も従来例には示されてなく、液晶表
示素子を高速に駆動する方法とは直接なんら関係のない
ものである。しかし、本発明者は、この方法に新規な改
良を加えることにより、液晶表示素子の高速駆動に極め
て適した駆動方法が得られることを新規に見出し、本発
明に至ったものである。When the IHAT method is applied to a liquid crystal element exhibiting a high-speed response, an advantage is not necessarily obtained. Such a concept is not shown in the conventional example, and the liquid crystal display element is driven at a high speed. It has nothing to do with the method. However, the present inventor has newly found that by adding a novel improvement to this method, a driving method extremely suitable for high-speed driving of a liquid crystal display element can be obtained, and has led to the present invention.

【００１７】[0017]

【課題を解決するための手段】本発明は前述の課題を解
決すべくなされたものであり、行電極と列電極とを有す
る液晶表示素子の駆動方法であって、選択パルス列を、
複数の行電極と同時に、順次印加していくことにより、
行電極の選択を行ない、１フレーム内の前半分と後半分
とでは前記選択パルス列の極性が逆になるようにし、該
選択パルスの印加を１フレーム内で分散することによ
り、選択パルスで励起された光学状態の非選択期間にお
ける減衰を小さくすることを特徴とする液晶表示素子の
駆動方法を提供するものである。SUMMARY OF THE INVENTION The present invention has been made to solve the above-mentioned problem, and has a row electrode and a column electrode.
A method for driving a liquid crystal display device,
By applying voltage simultaneously with multiple row electrodes,
Select the row electrode, the front half and the rear half in one frame
With the above, the polarity of the selection pulse train is reversed,
By dispersing the application of the selection pulse within one frame,
During the non-selection period of the optical state excited by the selection pulse.
The present invention provides a method for driving a liquid crystal display element, characterized in that the attenuation of the liquid crystal display element is reduced .

【００１８】具体的には、Ｎ₁ 本の行電極とＮ₂ 本の列
電極とからなるマトリクス液晶表示素子のＮ₁ 本の行電
極を、それぞれＭ₁ 、Ｍ₂ 、・・・、Ｍ_j 、・・・，Ｍ
_p 本の行電極からなるｐ個の行電極サブグループに分け
て、１つの行電極サブグループを一括して選択する液晶
表示素子の駆動方法であって、行電極に印加する電圧
は、非選択時には０（接地）、選択時には＋Ｖ_r 、−Ｖ
_r （Ｖ_r ＞０）の２種類のいずれかの電位をとるとし、 More specifically, N ₁ row electrodes of a matrix liquid crystal display element comprising N ₁ row electrodes and N ₂ column electrodes are respectively denoted by M ₁ , M _{2 ,.} , ..., M
divided into p-number of row electrodes subgroup consisting of _p of row electrodes, a method of driving a liquid crystal display device which collectively selected one row electrode subgroup, the voltage applied to the row electrodes, the non-selected Sometimes 0 (ground), when selected + _Vr , -V
_r (V _r > 0), and takes one of two potentials,

【００１９】（ａ）それぞれが行電極の電位に対応する
Ｍ個の電位の組（Ｍは一括して選択される行電極の数で
あり、Ｍ₁ 、Ｍ₂ 、・・・、Ｍ_p のいずれか）として表
わされる行電極サブグループの電位状態を、選択時にと
り得る電位状態全てが少なくともそれぞれ一回は現れる
ように順序付けて並べて形成した行電極選択波形を想定
し、(A) M potential sets each corresponding to the potential of a row electrode (M is the number of row electrodes selected collectively, and M ₁ , M ₂ ,..., M _p either a potential state of the row electrode subgroup expressed as) assumes a row electrode selection waveform all can take a potential state is formed side by side ordered so that appeared at least each once at the time of selection,

【００２０】（ｂ）該行電極選択波形を複数個のステー
ジに分け、 （ｃ）行電極サブグループに属する行電極に対して、１
つのステージに含まれる電位状態列がその順序にしたが
って連続的に現れるように電圧印加を行ない（以下、こ
れをｃ工程という）、(B) dividing the row electrode selection waveform into a plurality of stages;
One of the potential state columns included in stage performs voltage applied so that continuously appears in accordance with the order (hereinafter, this is called c step),

【００２１】（ｄ）ｃ工程を全ての行電極のサブグルー
プについて行ない（以下、これをｄ工程という）、 （ｅ）ｄ工程を全てのステージについてその順序にした
がって行なう、ことにより行電極の選択を行なう液晶表
示素子の駆動方法において、(D) Step c is performed for all the sub-groups of row electrodes (hereinafter referred to as step d), and (e) Step d is performed for all stages in the order, thereby selecting the row electrodes. In the method of driving a liquid crystal display element,

【００２２】行電極選択波形に含まれる電位状態の数は
２Ｌ個であり（Ｌは２Ｌ≧２^M の自然数）、かつ前半分
のＬ個の電位状態列と後半分のＬ個の電位状態列とは絶
対値が同じで正負が反対になっているように設ける。 The number of potential states included in the row electrode selection waveform is 2L (L is a natural number of 2L ≧ ^2M ), and the first half L potential state columns and the second half L potential state columns Is provided so that the absolute value is the same and the sign is opposite .

【００２３】即ち、ＩＨＡＴ法のように行電極の１つの
サブグループを選択する際、行電極の全ての選択波形を
まとめて連続に印加するのではなく、行選択波形のうち
の１部分を印加する毎に、選択する行電極のサブグルー
プを更新し、全ての行電極のサブグループを選択した後
に、行選択波形の次の部分に移る方法をとることを一つ
の特徴とするものである。That is, when one sub-group of the row electrodes is selected as in the IHAT method, not all the selected waveforms of the row electrodes are applied collectively and continuously, but one part of the row selection waveform is applied. Each time the sub-group of the row electrode to be selected is updated, all the sub-groups of the row electrodes are selected, and then, the method proceeds to the next part of the row selection waveform.

【００２４】本発明を図２のような実施例に従って詳細
に説明する。簡単のために行電極本数Ｎ₁ を４００と
し、これをＭ＝４本ずつのサブグループに分けることを
考える。したがって、このときサブグループ数ｐは全体
でｐ＝Ｎ₁ ／Ｍ＝１００となる。The present invention will be described in detail according to an embodiment as shown in FIG. For simplicity, it is assumed that the number N ₁ of row electrodes is 400, and this is divided into M = 4 subgroups. Therefore, at this time, the number of subgroups p is p = N ₁ / M = 100 as a whole.

【００２５】ここで、ＭはＮ₁ の約数とすれば、サブグ
ループ内の行電極本数を全てそろえることができるため
駆動回路構成上は簡単で好ましいが、必ずしもそうしな
くても、行電極の本数の少ないサブグループについては
選択パターンの数が減るだけであり、特に支障はない。Here, if M is a divisor of N ₁ , the number of row electrodes in the subgroup can all be equalized, so that the driving circuit configuration is simple and preferable. For subgroups with a small number of, only the number of selection patterns is reduced, and there is no particular problem.

【００２６】ＩＨＡＴ法で提唱されているように、行電
極について、複数本からなるサブグループ単位の選択を
行なうためには、選択電圧を一定にするのではなく、時
間で変化させる必要がある。基本的なＩＨＡＴ法では、
選択電圧を＋Ｖ_r と−Ｖ_r との２値とし、同時に選択す
べき行電極の本数をＭ本とすると、とり得る行電極サブ
グループについての電位状態（これは、それぞれが行電
極の電位に対応するＭ個の電位の組として表わされ、全
部で２^M 種類ある）それぞれの全てを順次、当該行電極
のサブグループについて印加する。この例のように、２
種類の選択電圧は絶対値を等しくして、符号を反対とし
たものを用い、かつ非選択電圧は０（接地）とすること
が、実際の駆動回路を簡単にし、かつ信号が交流化され
るため好ましい。As proposed by the IHAT method, in order to select a plurality of sub-electrodes for a row electrode, it is necessary to change the selection voltage over time, instead of keeping it constant. In the basic IHAT method,
The two values of the selection voltage + V _r and -V _r, the number of row electrodes to be selected at the same time and the M, the potential state of the possible row electrode subgroup (which, to the potential of each row electrode Each of which is represented as a corresponding set of M potentials, of which there are a total of 2 ^M types, are applied sequentially to the subgroup of the row electrode. As in this example, 2
The selection voltages of the same type are of the same absolute value and have the opposite signs, and the non-selection voltage is set to 0 (ground). This simplifies the actual driving circuit and the signal is converted to AC. Therefore, it is preferable.

【００２７】本発明における行電極の選択では、このよ
うな電位状態全てを含む（要素の数２^M 以上の）電位状
態の集合をあらかじめ考える。例えば、本実施例のよう
に１つの行電極サブグループが４本の行電極からなる場
合は、全体としてとり得る電位状態は２⁴ ＝１６通り存
在する。したがって、この場合の行電極の電位状態の集
合は、要素の数が１６以上となる。そして、かかる電位
状態の集合に属する電位状態を順序付けて並べたもの
が、本発明の駆動方法における行電極選択波形となる。In the selection of a row electrode in the present invention, a set of potential states (of 2 ^M or more in number of elements) including all such potential states is considered in advance. For example, when one row electrode subgroup is composed of four row electrodes as in the present embodiment, there are 2 ⁴ = 16 possible potential states as a whole. Therefore, the set of potential states of the row electrodes in this case has 16 or more elements. A row electrode selection waveform in the driving method of the present invention is obtained by arranging the potential states belonging to such a set of potential states in order.

【００２８】電位状態の集合の要素の数は２^M 個とする
（即ち、全ての電位状態を１個ずつ含む集合とする）の
が、最も簡単な構成となるので好ましいが、駆動タイミ
ングの関係では同じ状態を重ねて要素としたり、上記の
選択電位以外の電位が含まれる電位状態を付加すること
も可能である。いずれにしても、１つのサブグループの
選択が完了するためには選択電圧を上記の２値としてと
り得る電位状態の全てが、その行電極のサブグループを
なす行電極に印加されなくてはならない。わかりやすく
するために、以下の説明では、Ｍ＝４で電位状態の集合
の要素数が２⁴＝１６の場合について主に考える。It is preferable that the number of elements of the set of potential states is 2 ^M (that is, a set including all potential states one by one) because it is the simplest configuration. It is also possible to overlap the same state as an element, or to add a potential state including a potential other than the above-described selection potential. In any case, in order to complete the selection of one sub-group, all of the potential states that can take the above-mentioned binary selection voltage must be applied to the row electrodes forming the sub-group of the row electrode. . Easy to understand
For this purpose, the following description mainly considers the case where M = 4 and the number of elements of the set of potential states is 2 ⁴ = 16.

【００２９】この集合を＋Ｖ_r →１，−Ｖ_r →０とし
て、また４本の行電極をａ₁ ，ａ₂ ，ａ₃ ，ａ₄ として
表１に示した。このような１，０で表わした行電極サブ
グループの電位状態それぞれを、以下、選択パターンと
称することにする。なお、この表１のパターンは自然２
進法コードによるものであり、後述する参考例で用いる
技術として示す。 This set is shown in Table 1 as + V _r → 1, −V _r → 0, and the four row electrodes as a ₁ , a ₂ , a ₃ and a ₄ . Each of the potential states of the row electrode subgroup represented by 1, 0 is hereinafter referred to as a selection pattern. Note that the pattern in Table 1 is natural 2
It is based on the binary code and is used in the reference example described later.
Shown as technology.

【００３０】[0030]

【表１】 [Table 1]

【００３１】本発明でも、具体的には、 （１）このような行電極選択波形を複数個のステージに
分け、 （２）行電極サブグループに属する行電極に対して、１
つのステージに含まれる電位状態列がその順序にしたが
って連続的に現れるように電圧印加を行ない、 （３）２の工程を全ての行電極のサブグループについて
行ない、 （４）３の工程を全てのステージについてその順序にし
たがって行なう、ことにより行電極の選択を行なうこと
を１つの特徴とする。In the present invention , specifically, (1) such a row electrode selection waveform is divided into a plurality of stages;
One of the potential state columns included in stage performs voltage applied so that continuously appears in accordance with the order, (3) the second step is performed for the sub-group of all the row electrodes, all (4) 3 steps One of the characteristics is that the selection of the row electrodes is performed by performing the above-mentioned stages in the order.

【００３２】前記の各ステージは１つ以上の電位状態を
含んでいる。行電極選択波形をステージに分ける方法に
ついては、１つのステージに含まれる電位状態を各ステ
ージで必ずしもそろえる必要はないが、駆動回路を簡易
に形成する観点からは、行電極に含まれる電位状態の数
が、２^M 個ある場合は、ステージの数を２^M-j とし、各
ステージに含まれる電位状態の数をそれぞれ等しく２^j
個とすることが、好ましい。Each of the above stages includes one or more potential states. The method of dividing the row electrodes selected waveform to the stage, but not necessarily aligned with each stage the potential state contained in one stage, in view of forming a drive circuit in a simple, potential state contained in the row electrode Is 2 ^M , the number of stages is 2 ^Mj, and the number of potential states included in each stage is equal to 2 ^j
It is preferable to make the number.

【００３３】一方、本発明においては、従来一画面を一
回選択する期間中に１本だけだった選択パルスが、行電
極選択波形が分けられたステージの個数だけ分散されて
現れることになる。この選択パルスがより多く分散され
れば、選択期間に立ち上がった光学応答波形が、非選択
期間で保持しやすくなる。したがって、透過率平均レベ
ルの低下を抑え、コントラスト比の低下を防ぐ観点から
は、上記ステージの個数は多いほうが良く、最も好まし
いのはｊ＝０の場合、言い換えると全てのステージ内に
電位状態が１個だけ含まれるようにした場合である。そ
こで、以下ではわかりやすくするために、ｊ＝０とした
場合について主に説明する。On the other hand, in the present invention, the selection pulse, which was conventionally only one during the period of selecting one screen once, is dispersed by the number of stages into which the row electrode selection waveform is divided.
Appear become Rukoto. If this selection pulse is dispersed more, the optical response waveform that rises during the selection period can be easily held in the non-selection period. Thus, example suppress the decrease in transmittance average level, from the viewpoint of preventing a reduction in contrast ratio, the number of the stages more often than is good, most preferred in the case of j = 0, in other words the potential state in all stages This is a case where only one is included. Therefore, in the following , the case where j = 0 is mainly described for the sake of simplicity .

【００３４】行電極選択パターンが、選択中の行電極に
どのような順序で現れるかは（この順序を以下、行電極
選択コードという）、任意に決めることができる。例え
ば表１に示した番号順に選ぶなら自然２進法の順とな
る。また、ランダムコードやグレイコードを採用するこ
ともできる。The row electrode selection pattern is, whether the current is in any order to the row electrodes of the selected (this order hereinafter referred row electrode selection code), can be arbitrarily determined. For example, if the numbers are selected in the order shown in Table 1, the order is the natural binary system. Also, a random code or a gray code can be adopted.

【００３５】また、行電極のサブグループ内の全ての行
電極について、行電極選択波形の周波数が等しくなるよ
うにした周波数均一化コードを用いることもできる。Ｍ
＝４の場合の一例を表２に示した。なお、この表２のパ
ターンは、後述する参考例で用いる技術として示す。 Further, a frequency equalizing code in which the frequency of the row electrode selection waveform is made equal for all the row electrodes in the row electrode subgroup may be used. M
Table 2 shows an example in the case of = 4. Note that the table in Table 2
The turn is shown as a technique used in a reference example described later.

【００３６】[0036]

【表２】 [Table 2]

【００３７】このような選択パターンそれぞれは、Ｍビ
ット語で表現できる。図２のようなＭ＝４の場合には４
ビット語で表わされ、自然２進法コードの順で行電極が
選択されるとすると、この選択パターンは（ａ₁ ，ａ
₂ ，ａ₃ ，ａ₄ ）＝（０，０，０，０）→（１，０，
０，０）→（０，１，０，０）→−−−→（１，１，
１，１）と変化していくことになる。そして、ｊ＝０即
ち、全てのステージ内に電位状態が１個だけ含まれるよ
うにした場合は、各選択パターン毎に、全ての行電極の
サブグループについて順次電圧が印加されてゆくことに
なる。Each of such selection patterns can be represented by an M-bit word. 4 when M = 4 as shown in FIG.
Assuming that the row electrodes are selected in the order of natural binary code and expressed in bit words, this selection pattern is (a ₁ , a
₂ , a ₃ , a ₄ ) = (0, 0, 0, 0) → (1, 0,
(0,0) → (0,1,0,0) → −−− → (1,1,
1, 1). Then, j = 0 That is, if the potential state in all stages were to include only one, for each selection pattern, so that the sequentially voltages for the sub-group of all of the row electrodes Yuku is applied .

【００３８】図２中の最上段の行電極のサブグループ内
の４本の行電極Ｒ₁ 〜Ｒ₄ について、このようにした場
合の電位の時系列変化を示したのが図１である。図１で
は、選択パターンは自然２進法コードで変化させた。図
１によれば、１００ラインの走査（つまり１００のサブ
グループについて走査する）毎に１本の選択パルスが現
れることが分かる。[0038] in the subgroup of the uppermost row electrodes in FIG. 2
FIG. 1 shows a time-series change of the potential in this case for the _four row electrodes R _{1 to} R ₄ . In FIG. 1, the selection pattern is changed by a natural binary code. According to FIG. 1, one of the selection pulse is seen that current <br/> be every 100 scanning lines (that is, scanned for 100 subgroups).

【００３９】即ち、従来は図５のようにＮラインに１本
の割合で配列されていた選択パルスが、最も頻繁にはＮ
₁ ／Ｍラインに１本の割合で、分散されるようになるた
め、次の選択パルスが立つまでの非選択期間が、従来の
電圧平均化法に比べて短くなる。即ち、光学的変化の度
合いが少なくなるので、輝度及びコントラスト低下の防
止に寄与する。[0039] That is, traditional selection pulses are arranged at a ratio of one to N lines as in FIG. 5, most often N
_{Since one} line is dispersed in the ₁ / M line, the non-selection period until the next selection pulse rises is shorter than that of the conventional voltage averaging method. That is, since the degree of optical variation is reduced, which contributes to the prevention of luminance 及 beauty contrast reduction.

【００４０】以下に、本発明において、列電極に印加す
べき電圧について説明する。Hereinafter, the voltage to be applied to the column electrode in the present invention will be described.

【００４１】行電極がＭ本同時に選択される場合には、
（Ｍ＋１）個の電位レベルから、行電極サブグループの
選択パターンに応じて選ばれた電圧を列電極に印加する
ことにより駆動可能である。この（Ｍ＋１）個の電位レ
ベルは、表示ムラ抑止等の観点から、電圧波形が交流化
された方が有利であることを考慮すると、少なくとも以
下のような条件を満たす電位レベルＶ₀ 、Ｖ₁ 、・・
・、Ｖ_M とされることが好ましい。When M row electrodes are simultaneously selected,
Driving can be performed by applying a voltage selected from (M + 1) potential levels according to the selection pattern of the row electrode subgroup to the column electrodes. The (M + 1) potential levels are at least the potential levels V ₀ , V ₁ satisfying at least the following conditions, considering that it is more advantageous to make the voltage waveform AC from the viewpoint of suppressing display unevenness. , ...
, V _M.

【００４２】即ち、Ｍが奇数のときは（Ｍ＋１＝２
ｋ）、Ｖ_2k-m-1＝−Ｖ_m （ｍは０≦ｍ≦ｋ−１の整数で
Ｖ_2k-m-1＞０）かつ｜Ｖ₀ ｜＞｜Ｖ₁ ｜＞・・・＞｜Ｖ
_k-1 ｜とされ、Ｍが偶数のときは（Ｍ＝２ｋ）、Ｖ_2k-m
＝−Ｖ_m （ｍは０≦ｍ≦ｋ−１の整数でＶ_2k-m＞０）か
つ｜Ｖ₀ ｜＞｜Ｖ₁ ｜＞・・・＞｜Ｖ_k-1 ｜＞｜Ｖ_k ｜
＝０とされる。このうち、本明細書では、便宜上、Ｖ₀
＜Ｖ₁ ＜・・・＜Ｖ_i ＜・・・＜Ｖ_M-1 ＜Ｖ_M となるも
のを採用して、説明する。That is, when M is an odd number, (M + 1 = 2
k), V _2k−m−1 = −V _m (m is an integer of 0 ≦ m ≦ k−1, V _2k−m−1 > 0) and | V ₀ |> | V ₁ |>...> ｜ V
_k-1 |, and when M is an even number (M = 2k), V _2k-m
= −V _m (m is an integer of 0 ≦ m ≦ k−1 and V _2k−m > 0) and | V ₀ |> | V ₁ |>...> | V _k-1 |> | V _k |
= 0. Of these, in this specification, for convenience, V ₀
<V ₁ <adopted what will become the _{··· <V i <··· <V} M-1 <V M, will be explained.

【００４３】このうち、Ｖ₀ 及びＶ_M の絶対値は液晶層
に印加される最大電圧と最小電圧とを決定するものであ
り、液晶素子の構成によって、適宜決定する必要があ
る。[0043] Among them, the absolute value of V ₀ and V _M is for determining the maximum and minimum voltages applied to the liquid crystal layer, depending on the configuration of the liquid crystal element, it is necessary to determine appropriately.

【００４４】次に特定の表示パターンが与えられた場合
の、上記の（Ｍ＋１）個の電位レベルからの電位の選び
方を説明する。Next, how to select a potential from the above (M + 1) potential levels when a specific display pattern is given will be described.

【００４５】図２のような表示パターンを表示する場合
に、これに対応するデータのパターンは、ＯＮを１、Ｏ
ＦＦを０とすると、図中の表のようになり、１本の列電
極では各サブグループに対して、Ｍビット（図２では４
ビット）毎のデータパターンに分割される。例えば列電
極Ｃ₉ では（ｄ₁ ，ｄ₂ ，ｄ₃ ，ｄ₄ ）＝（１，０，
１，０）である。行電極の１つのサブグループが特定の
電位状態にあるときに、それぞれの列電極に印加すべき
電圧を決定するために、行電極の選択パターンのＭビッ
ト語と、列電極のデータパターンのＭビット語とで、ビ
ット毎に排他的論理和の和を作る。When a display pattern as shown in FIG. 2 is displayed, the data pattern corresponding to the display pattern is set to ON, 1, O
Assuming that FF is 0, the table is as shown in the table, and one column electrode has M bits (4 in FIG. 2) for each subgroup.
Is divided into data pattern for each bit). For example, in the column electrode _{C 9 (d 1, d 2} , d 3, d 4) = (1,0,
1,0). To determine the voltage to be applied to each column electrode when one subgroup of row electrodes is in a particular potential state, the M bit word of the row electrode selection pattern and the M bit word of the column electrode data pattern are determined. With the bit word, an exclusive OR is formed for each bit.

【００４６】例えば、図２の行電極の１番目のサブグル
ープが表１の第１番目の電位状態にあるときに、図２の
列電極Ｃ₉ に印加すべき電圧を決定するとする。このと
きの、上記の排他的論理和の和ｉは数１で表わされる。
なお、数１中で上付きのバーは「否定」を表わす。 [0046] For example, the first sub-group of row electrodes of FIG. 2 when in a first numbered potential states of Table 1, to determine the voltage to be applied to the column electrode C ₉ of Fig. At this time, the sum i of the exclusive OR described above is expressed by Expression 1.
It should be noted that the superscript bar in the expression 1 indicates “negation”.

【００４７】[0047]

【数１】 (Equation 1)

【００４８】このようにして、ｉを求めて、Ｖ_i として
表わされる電位になるように列電極に電圧を印加すれば
よい。In this way, when i is obtained and a voltage is applied to the column electrode so as to have a potential represented by V _i ,
Not good.

【００４９】例えば、表１のような選択パターンの順序
としたときで、図２の表示パターンを表示する場合、列
電極Ｃ₁ ，Ｃ₂ ，Ｃ₃ ，Ｃ₉ に印加する電圧は図３のよ
うになる。図で、例えばＲ₁ 〜Ｒ₄ とあるのはＲ₁ 〜Ｒ
₄ の行電極のサブグループが選択されている期間につい
ての電圧変化を示している。ここでＲ₁ 〜Ｒ₄ 、Ｒ₅〜
Ｒ₈ 、Ｒ₉ 〜Ｒ₁₂はそれぞれ独立して描かれている。ま
た、見やすさのため横軸の時間軸は、他のサブグループ
選択期間を省略して描いている。したがって、本発明に
よって、選択パルスを分散して印加する場合（例えばサ
ブ集合の要素の数を１とするｊ＝０の場合）には、グラ
フに示した電圧印加が連続して行なわれるのではなく、
グラフ上のひとつの電圧印加が行なわれた後に、他の行
電極サブグループへの電圧印加が行なわれ、他の行電極
サブグループへの電圧印加の時間が経過した後に、グラ
フ上の次の電圧印加が行なわれることになる。For example, when the display patterns shown in FIG. 2 are displayed in the order of the selection patterns shown in Table 1, the voltages applied to the column electrodes C ₁ , C ₂ , C ₃ , and C ₉ are as shown in FIG. Become like In the figure, for example, R _{1 to} R ₄ are R _{1 to} R
₄ shows a voltage change during a period in which the sub-group of row electrodes ₄ is selected. Here, R _{1 to} R ₄ and R ₅ to
R ₈ and R _{9 to} R ₁₂ are drawn independently. In addition, the time axis on the horizontal axis is drawn with other subgroup selection periods omitted for easy viewing. Therefore, the present invention
Therefore, when the selection pulses are dispersed and applied (for example,
The number of elements of the probe set in the case of j = 0) to 1, instead of rows of voltage appearing applied continuously as shown in the graph,
After one of the voltage applied on the graph is that we row, the voltage applied to the other row electrode subgroups row of cracking, the other row electrodes
After time of the voltage applied to the sub-group has elapsed, the next voltage application on the graph becomes a row of cracking it.

【００５０】なお、ＩＨＡＴ法においては、Ｖ_i ＝Ｖ₀
（Ｍ−２ｉ）／Ｍ，Ｖ_r ＝Ｖ₀ Ｎ₁ ^1/2／Ｍと選ぶことに
より、電圧実効値のＶ_ON／Ｖ_OFF を最大にしている。In the IHAT method, V _i = V ₀
(M-2i) / M, by selecting the ^{_{V r = V 0 N 1 1/2}} / M, has a V _ON / V _OFF of the voltage effective value to the maximum.

【００５１】本発明においては、ダイナミック駆動時の
平均応答時間が１５０ｍｓｅｃ以下の高速応答性液晶表
示素子に関するものであるため、必ずしも上記条件を採
用することが、Ｖ_ON／Ｖ_OFF 比を最大にし、コントラス
ト比を最大にするわけではない。したがって、上記条件
にこだわらず、その近傍で最も良いコントラスト比を得
られるようにＶ_r ，Ｖ_i のレベルを調整することが好ま
しい。In the present invention, since the present invention relates to a high-speed responsive liquid crystal display element having an average response time of 150 msec or less during dynamic driving, it is not always necessary to employ the above conditions to maximize the V _ON / V _OFF ratio, It does not maximize the contrast ratio. Therefore, it is preferable to adjust the levels of V _r and V _i so as to obtain the best contrast ratio in the vicinity thereof, regardless of the above conditions.

【００５２】図２のようなＭ＝４のときは、列電極電圧
の最大値をＶ_C とすると、Ｖ₄ ＝＋Ｖ_c ，Ｖ₃ ＝＋Ｖ_c
／２，Ｖ₂ ＝０，Ｖ₁ ＝−Ｖ_c ／２，Ｖ₀ ＝−Ｖ_c など
と選ぶ。また、Ｖ_r ＝５Ｖ_c となる。この場合の図２の
Ｒ₁ −Ｃ₉ （ＯＮ状態）及びＲ₂ −Ｃ₉ （ＯＦＦ状態）
の電圧変化を示したのが図４である。ただし、これも見
やすさのため横軸の時間軸は図１の非選択状態にある９
９ラインを省略して描いている。When M = 4 as shown in FIG. 2, assuming that the maximum value of the column electrode voltage is V _C , V ₄ = + V _c , V ₃ = + V _{c
/ 2, V 2 = 0,} V 1 = Select the like _{-V c / 2, V 0 =} -V c. In addition, the V _r = 5V _c. In this case, R ₁ -C ₉ (ON state) and R ₂ -C ₉ (OFF state) in FIG.
FIG. 4 shows the change in the voltage. However, the time axis of the horizontal axis is not selected in FIG.
9 lines are omitted.

【００５３】ＩＨＡＴ法においては、前述したように、
本発明の行選択コードについては、特に指定されておら
ず、自然２進法コード等が例示されている。In the IHAT method, as described above,
The row selection code of the present invention is not specified, and a natural binary code or the like is exemplified.

【００５４】しかるに、本発明は、ダイナミック駆動時
の平均応答時間が１５０ｍｓｅｃ以下の高速応答性液晶
表示素子に関するものであり、 単純に自然２進法コード
を採用したのでは、本発明の駆動方法の選択パルス分散
機能を未だ最大限に生かしてはいないことが本出願人に
より解明されてきた。However, the present invention relates to a high-speed responsive liquid crystal display device having an average response time of 150 msec or less during dynamic driving. If a natural binary code is simply adopted, the driving method of the present invention is not applicable. It has been discovered by the applicant that the selective pulse dispersion function has not yet been fully exploited.

【００５５】そこで、この高速駆動時に好適な行電極選
択コードについて次に説明する。The row electrode selection code suitable for the high-speed driving will be described below.

【００５６】即ち、行電極選択波形に含まれる電位状態
の数を２Ｌ個とし（Ｌは２Ｌ≧２^Mの自然数）、かつ、
前半分のＬ個の電位状態列と、後半分のＬ個の電位状態
列とは絶対値が同じで正負が反対になるようにするもの
である（以下、反転コードと呼ぶ）。That is, the number of potential states included in the row electrode selection waveform is 2L (L is a natural number of 2L ≧ ^2M ), and
The L potential state strings in the first half and the L potential state strings in the second half have the same absolute value and opposite signs (hereinafter referred to as inversion codes).

【００５７】具体的には、２Ｌ個のＭビット行電極選択
パターンから行電極選択波形がなっている場合に、第１
番目から第Ｌ番目の行電極選択パターンの列と、第（Ｌ
＋１）番目から第２Ｌ番目の行電極選択パターンの列と
の２つの列を考えたとき、第Ｓ番目の行電極選択パター
ンと第（Ｓ＋Ｌ）番目の行電極選択パターンとの内容
が、否定の関係になるような行電極選択コードを用いる
ことを特徴とする。即ち、第Ｓ番目の行電極選択パター
ンをＷ_S として表わすと、数２のような関係を満たすよ
うに、行電極選択コードが形成されるということであ
る。Specifically, when a row electrode selection waveform is formed from 2L M-bit row electrode selection patterns, the first
And the (L) th row of the row electrode selection pattern.
Considering two columns from the (+1) th to the second L-th row electrode selection pattern, the contents of the S-th row electrode selection pattern and the (S + L) -th row electrode selection pattern are negative. It is characterized by using a row electrode selection code having a relation. That is, when representing the first S-th row electrode selection pattern as W _S, so as to satisfy the like having 2 relations, the row electrode selection code is that is formed.

【００５８】[0058]

【数２】 (Equation 2)

【００５９】Ｍ＝３を例にとって、上記の行電極選択コ
ードについて説明する。表３は、その１例を示してい
る。即ち、反転コードを使用したものである。 The above-mentioned row electrode selection code will be described by taking M = 3 as an example. Table 3 shows one example. That is, an inverted code is used.

【００６０】[0060]

【表３】 [Table 3]

【００６１】このように行電極選択コードを選ぶと、第
１番目から第４番目までの行電極選択パターンの否定を
とったものが、それぞれの順番で第５番目から第８番目
まで並ぶことになる。When the row electrode selection code is selected in this manner, the negations of the first to fourth row electrode selection patterns are arranged in the respective order from the fifth to eighth. Become.

【００６２】図１と同様に、この場合の行電極サブグル
ープＲ₁ 〜Ｒ₃ についての電位の時系列変化を、図７に
示す。ここでＮ＝２４０とした。As in FIG. 1, a time-series change in potential of the row electrode subgroups R _{1 to} R _{3 in} this case is shown in FIG. Here, N = 240.

【００６３】次にこの例の場合の、列電極に印加すべき
電圧について表４に基づいて説明する。Next, the voltages to be applied to the column electrodes in this example will be described with reference to Table 4.

【００６４】[0064]

【表４】 [Table 4]

【００６５】表４に示すとおり、１本の列電極につい
て、行電極サブグループにおけるデータパターン（ｄ
₁ ，ｄ₂ ，ｄ₃ ）のとり得る状態は全部で８通りあり、
これらの組合せで、任意の表示パターンが構成され得
る。各行電極選択パターンとデータパターンのビット毎
の排他的論理和の合計ｉ、及びそのｉにおけるＶ_i を Ｖ_i ＝Ｖ_c （２ｉ−Ｍ）／Ｍ に従って計算した結果が、表４に示されている。ただし
Ｖ_i の値はＶ_c の係数のみ代表して示した。As shown in Table 4, for one column electrode, the data pattern (d
₁ , d ₂ , d ₃ ) have eight possible states,
An arbitrary display pattern can be configured by these combinations. Total i of bitwise exclusive <br/> of each row electrode selection patterns and data patterns, the results of the V _i at the i of 及 patron was calculated according to _{V i = V c (2i-} M) / M is, Table 4 Is shown in However the value of V _i is shown as a representative only factor V _c.

【００６６】この表に基づき、１つのサブグループを選
択している期間に列電極へ印加すべき電圧波形が決定さ
れ、図８のようになる。この図における８通りの波形の
組合せで、任意の表示が可能となる。Based on this table, the voltage waveform to be applied to the column electrode while one subgroup is selected is determined, as shown in FIG. Arbitrary display is possible by combining eight waveforms in this figure.

【００６７】さらに図７におけるＲ₃ 上での印加電圧の
波形を全面ＯＮ（（ｄ₁ ，ｄ₂ ，ｄ₃ ）＝（１，１，
１））のデータパターン、及び全面ＯＦＦ（（ｄ₁ ，ｄ
₂ ，ｄ₃ ）＝（０，０，０））のデータパターンで見る
と、常に４ステージ後に同じ電圧が印加されていること
がわかる。これは全面ＯＦＦ、全面ＯＮ以外のデータパ
ターンでも同じである。Further, the waveform of the applied voltage on R ₃ in FIG. 7 is entirely turned ON ((d ₁ , d ₂ , d ₃ ) = (1, 1,
1)) data pattern and the whole surface OFF ((d ₁ , d
Looking at the data pattern of ( ₂ , d ₃ ) = (0, 0, 0)), it can be seen that the same voltage is always applied after four stages. This is the same for data patterns other than full-surface OFF and full-surface ON.

【００６８】即ち、上述の反転コードを、行電極選択コ
ードとして採用することにより、一画面を走査する周期
（以下、フレーム周期という、また、その逆数をフレー
ム周波数という）の間に絶対値の同じ電位が２回繰り返
されるようにすることができる。That is, by adopting the above-mentioned inversion code as the row electrode selection code, the absolute value of the absolute value is the same during the period for scanning one screen (hereinafter, referred to as frame period, and the reciprocal thereof is referred to as frame frequency). The potential can be repeated twice.

【００６９】つまり、表示をＯＮとする場合には印加電
圧のパルスのうち、絶対値として最大の電圧を持つ＋
（Ｖ_r ＋Ｖ_c ），−（Ｖ_r ＋Ｖ_c ）の印加が最も液晶分
子の動きに寄与すると思われるが、これも４ステージに
１度、即ちフレーム周波数の２倍の周波数で正確に現れ
ることになる。In other words, when the display is turned on, of the pulses of the applied voltage, +
_{(V r + V c),} - although the application of (V _r + V _c) is believed to contribute most to the movement of the liquid crystal molecules, which also every four stages, i.e. exactly appearing at twice the frequency of the frame frequency < br />

【００７０】即ち、従来の電圧平均化法では、液晶の光
学的応答の周波数はフレーム周期に等しかったが、本発
明の駆動方法において行電極選択コードとして反転コー
ドを用いれば、フレーム周波数を実質的に２倍にするこ
とができる。したがってこれにより、ＯＮ輝度、及びコ
ントラスト比を増加させることができる。また、いかな
る表示パターンにおいても液晶の光学的応答周期が一定
なため、均一な表示が得られる。That is, in the conventional voltage averaging method, the frequency of the optical response of the liquid crystal was equal to the frame period. However, when the inversion code was used as the row electrode selection code in the driving method of the present invention, the frame frequency was substantially reduced. Can be doubled. This therefore makes it possible to increase the ON luminance, 及 beauty contrast ratio. Further, since the optical response period of the liquid crystal is constant in any display pattern, a uniform display can be obtained.

【００７１】[0071]

【作用】従来の電圧平均化法では、図５のように選択パ
ルスがＮ₁ 本に１本の割合で配列されている。[Action] In the conventional voltage averaging method, selection pulses as shown in FIG. 5 are arranged at a ratio of one to _one N.

【００７２】したがって、高速応答素子に適用した場
合、非選択期間が、液晶の応答時間（減衰時間）に比べ
長いので、１本の選択パルスで励起された光学状態が、
非選択期間中に減衰し、高速性が増加すればするほど、
減衰の程度も増大する。このため、ＯＮ時の輝度が低下
し、コントラストも低下する。Therefore, when applied to a high-speed response element, the non-selection period is longer than the response time (decay time) of the liquid crystal, so that the optical state excited by one selection pulse is:
The more it decays during the non-selection period and the speed increases,
The degree of attenuation also increases. For this reason, the luminance at the time of ON is reduced, and the contrast is also reduced.

【００７３】これに対し、本発明においては、選択パル
スがＮ₁ ／Ｍ本に１本の割合で分散されているために、
次の選択パルスが立つまでの非選択期間が、上記電圧平
均化法の場合に比べて短くなり、光学状態の変化の度合
いが少なくなるので、輝度及びコントラスト低下の防止
に寄与すると考えられる。On the other hand, in the present invention, since the selection pulse is dispersed at a ratio of one to N ₁ / M,
Non-selection period to stand next selection pulse becomes shorter than that of the voltage averaging method, the degree of change in the optical state is reduced, it believed to contribute to the prevention of luminance 及 beauty contrast reduction.

【００７４】[0074]

【実施例】本発明の駆動方法を実現するために採用した
回路の一例が図６である。液晶表示素子をＮ₁ 本の行電
極とＮ₂ 本の列電極からなるとし、前述のようにＮ₁ 本
の行電極をＭ本の行電極からなるサブグループに分け、
サブグループ毎に一括して選択することとする。また、
表示データはαビットのパラレルデータを転送して表示
する。FIG. 6 shows an example of a circuit employed for realizing the driving method of the present invention. Assuming that the liquid crystal display element is composed of N ₁ row electrodes and N ₂ column electrodes, the N ₁ row electrodes are divided into subgroups of M row electrodes as described above,
It will be selected collectively for each subgroup. Also,
The display data is transferred by transferring α-bit parallel data.

【００７５】選択信号形成は以下のように行なった。The selection signal was formed as follows.

【００７６】まず、基準となるパルス列をパルス発生器
１で発生し、列アドレスカウンタ２のクロックに入力す
る。このパルス列を列アドレスカウンタ２で１／αに分
周したものをクロック信号４として、Ｎ₂ ／α段シフト
レジスタ１５のクロックに入力する。また、列アドレス
カウンタ２でα／Ｎ₂ に分周したものをロード信号５と
して、サブグループカウンタ６のクロック、フリップフ
ロップ７のクロック、Ｎ₂ ／αビットラッチ１６のロー
ド、Ｍ個のＮ₁ ／Ｍ段シフトレジスタ１８のクロック、
及び１個のＮ₁ ／Ｍ段シフトレジスタ１９のクロックに
入力する。ここでＮ ₂ ／α段シフトレジスタ１５及びＮ
₂ ／αビットラッチ１６は、ｇを２^g-1＜Ｍ＋１≦２^g
を満足する自然数とするとｇ×α個が必要となる。First, a pulse train serving as a reference is generated by the pulse generator 1 and is input to the clock of the column address counter 2. The pulse train obtained by dividing the pulse train by 1 / α by the column address counter 2 is input to the clock of the N ₂ / α-stage shift register 15 as a clock signal 4. Further, the frequency divided by α / N ₂ by the column address counter 2 is used as a load signal 5 as a clock of the subgroup counter 6, a clock of the flip-flop 7, a load of the N ₂ / α bit latch 16, and M N _1. / M-stage shift register 18 clock,
Input to clock 及 beauty one N ₁ / M-stage shift register 19. Here, N ₂ / α-stage shift register 15 and N
_{The 2} / α bit latch 16 sets g to 2 ^g-1 <M + 1 ≦ 2 ^g
If a natural number that satisfies is satisfied, g × α pieces are required.

【００７７】さらに、サブグループカウンタでロード信
号５をＭ／Ｎ₁ に分周してフリップフロップ７のデータ
に入力し、フリップフロップ７の出力をフレーム信号８
として行ステージカウンタ９のクロック及び１個のＮ₁
／Ｍ段シフトレジスタ１９のデータに入力する。また、
行ステージカウンタ９のＭビット出力を反転コードに変
換してそれぞれＭ個のＮ₁ ／Ｍ段シフトレジスタ１８の
データに入力する。反転コードへの変換は、あらかじめ
プログラムされたテーブルを参照して形成してもよい
し、電位状態をすべて反転させて形成してもよい。 Further, the load signal 5 is divided into M / N ₁ by the subgroup counter and input to the data of the flip-flop 7, and the output of the flip-flop 7 is
The clock of the row stage counter 9 and one N ₁
Input to the data of the / M-stage shift register 19. Also,
The M-bit output of the row stage counter 9 is converted into an inverted code and input to the data of the M N ₁ / M-stage shift registers 18 respectively. Conversion to inversion code
May be formed with reference to a programmed table
Alternatively, all the potential states may be inverted.

【００７８】Ｍ個のＮ₁ ／Ｍ段シフトレジスタ１８の出
力及び１個のＮ₁ ／Ｍ段シフトレジスタ１９の出力をＮ
₁ ビットの３レベルドライバ２０に入力し、３レベルド
ライバ２０のＮ₁ 本の出力を液晶パネル２１の行電極に
入力する。The outputs of the M N ₁ / M-stage shift registers 18 and the output of one N ₁ / M-stage shift register 19 are represented by N
_{The signal} is input to a _1- bit three-level driver 20, and N ₁ outputs of the three-level driver 20 are input to row electrodes of the liquid crystal panel 21.

【００７９】また、表示データに対応するＯＮ・ＯＦＦ
信号形成は以下のように行なった。表示データ１０は、
Ｍｋ＋１行用，Ｍｋ＋２行用，・・・・，Ｍｋ＋ｋ行用
（ｋ＝０，・・・，Ｎ₁ ／Ｍ−１）のＭ個のＲＡＭ１
１，１１，・・・，１１に分けてそれぞれαビットのデ
ータとして順次書き込みを行ない、列アドレスカウンタ
２の出力をＲＡＭアドレス３としてこれらＭ個のＲＡＭ
１１，１１，・・・，１１に並列に入力してアドレス指
定を行なう。Also, ON / OFF corresponding to the display data
Signal formation was performed as follows. The display data 10 is
M RAMs 1 for Mk + 1 rows, Mk + 2 rows,..., Mk + k rows (k = 0,..., N ₁ / M−1)
.., 11 are sequentially written as α-bit data, and the output of the column address counter 2 is used as the RAM address 3 for these M RAMs.
, 11 are input in parallel to specify an address.

【００８０】αビットの表示データは、Ｍ個のＲＡＭ１
１，１１，・・・，１１から同時に読み出し、それぞれ
行ステージカウンタ９の対応する行とα個の排他的論理
和形成及び加算器１４で排他的論理和をとりかつ加算し
てｇビットの結果とする。その結果をＮ₂ ／α段シフト
レジスタ１５のデータに入力し、クロック信号４により
順次シフトを行ないＮ₂ ／α段のデータが全てそろった
ところで並列出力をＮ₂ ／αビットラッチ１６に送り、
ロード信号５でメモリーする。Ｎ₂ ／αビットラッチ１
６の出力はＬ個のＭ＋１レベルドライバ１７に入力さ
れ、Ｍ＋１レベルドライバ１７のＮ₂ 本の出力をそれぞ
れ液晶パネル２１の列電極に入力する。The α-bit display data is stored in M RAMs 1
, 11,..., And the corresponding row of the row stage counter 9 is subjected to the exclusive OR formation by the α number of exclusive ORs, and the exclusive OR is added and added by the adder 14, and the result is g bits. And Enter the result in the data of the N ₂ / alpha-stage shift register 15, the feed data sequentially subjected to shift N ₂ / alpha stages by the clock signal 4 is a parallel output at which Tsu abacus all N ₂ / alpha-bit latch 16 ,
The memory is performed by the load signal 5. N ₂ / α bit latch 1
The output of 6 is input to the L M + 1 level drivers 17, and the N ₂ outputs of the M + 1 level driver 17 are input to the column electrodes of the liquid crystal panel 21, respectively.

【００８１】（参考例１） 上述の回路構成を用いて平均応答時間が８０ｍｓｅｃ
（２５℃）のＳＴＮ液晶表示素子をＮ₁ ＝２４０、Ｍ＝
４、フレーム周波数９０Ｈｚとして、駆動をしたとこ
ろ、２５℃で最大コントラスト比が８０：１となった。 Reference Example 1 An average response time of 80 msec using the above circuit configuration
(25 ° C.) STN liquid crystal display element, N ₁ = 240, M =
4, the frame frequency 90 Hz, was driving, maximum contrast ratio at 25 ° C. is 80: 1 lead.

【００８２】この際、ｊ＝０（即ち、サブ集合中の要素
の数を１）とし、電位状態の集合から個々の電位状態を
選ぶ順序については表２に示したような周波数均一化コ
ードを用いた。さらに、Ｖ_i ＝Ｖ_c （２ｉ−Ｍ）／Ｍ、
Ｖ_r ＝Ｖ_c Ｎ₁ ^1/2／Ｍと選び、電圧の絶対値は最大のコ
ントラスト比が得られるように調整した。At this time, j = 0 (that is, the number of elements in the sub-set is 1), and the order of selecting each potential state from the set of potential states is as follows. Using. Further, V _i = V _c (2i−M) / M,
V _r = V _c N ₁ ^1/2 / M was selected, and the absolute value of the voltage was adjusted to obtain the maximum contrast ratio.

【００８３】（比較例１） 従来の電圧平均化法で１／２４０デューティ、１／１５
バイアス、フレーム周波数９０Ｈｚで、参考例１と同様
の素子を駆動したところ、最大コントラスト比は４７：
１であった。Comparative Example 1 A conventional voltage averaging method uses 1/240 duty, 1/15
When the same device as in Reference Example 1 was driven at a bias and a frame frequency of 90 Hz, the maximum contrast ratio was 47:
It was one.

【００８４】（比較例２） ＩＨＡＴ法でＮ＝２４０、Ｍ＝４、フレーム周波数９０
Ｈｚで駆動をしたところ、最大コントラスト比が３０：
１となった。(Comparative Example 2) N = 240, M = 4, frame frequency 90 by IHAT method
When driven at 30 Hz, the maximum contrast ratio was 30:
It became 1.

【００８５】（参考例２）上記 の駆動方法で、参考例１と同じ液晶表示素子をフレ
ーム周波数を９０Ｈｚと規定するかわりに、パルス幅１
２μｓｅｃとする以外は同様にして駆動をしたところ、
最大コントラスト比が２５℃で７５：１であった。( Reference Example 2) In the above driving method, the same liquid crystal display element as that of Reference Example 1 was used instead of specifying the frame frequency to be 90 Hz, but having a pulse width of 1 Hz.
When driving was performed in the same manner except that the time was set to 2 μsec,
The maximum contrast ratio was 75: 1 at 25 ° C.

【００８６】（比較例３） 従来の駆動方法で１／２４０デューティ、１／１５バイ
アス、パルス幅１２μｓｅｃで参考例２の液晶表示素子
を駆動したところ、最大コントラスト比は５５：１であ
った。Comparative Example 3 When the liquid crystal display device of Reference Example 2 was driven by a conventional driving method at 1/240 duty, 1/15 bias and a pulse width of 12 μsec, the maximum contrast ratio was 55: 1.

【００８７】（参考例３） 上述の回路構成を用いて平均応答時間が４５ｍｓｅｃ
（２５℃）のＳＴＮ液晶表示素子をＮ₁ ＝２４０、Ｍ＝
３、フレーム周波数９０Ｈｚとして、駆動をしたとこ
ろ、２５℃で最大コントラスト比が３０：１となった。 Reference Example 3 An average response time of 45 msec using the above circuit configuration
(25 ° C.) STN liquid crystal display element, N ₁ = 240, M =
3, the frame frequency 90 Hz, was the driving movement, the maximum contrast ratio at 25 ° C. is 30: 1 lead.

【００８８】この際、ｊ＝０（即ち、サブ集合中の要素
の数を１）とし、電位状態の集合から個々の電位状態を
選ぶ順序については表１に記載した順序の自然２進法コ
ードを用いた。さらに、参考例１及び２と同様にＶ_i ＝
Ｖ_c （２ｉ−Ｍ）／Ｍ、Ｖ_r＝Ｖ_c Ｎ₁ ^1/2／Ｍと選び、
電圧の絶対値は最大のコントラスト比が得られるように
調整した。[0088] In this case, j = 0 (i.e., the number of elements in a subset 1), and natural binary sequence described in Table 1 for the order to choose the individual potential state from the set of potential state Code was used. Furthermore, as in Reference Examples 1 and 2, V _i =
V _c (2i−M) / M, V _r = V _c N ₁ ^1/2 / M,
The absolute value of the voltage was adjusted so as to obtain the maximum contrast ratio.

【００８９】（比較例４） 従来の電圧平均化法で１／２４０デューティ、１／１５
バイアス、フレーム周波数９０Ｈｚで参考例３の素子を
駆動したところ、最大コントラスト比は１８：１となっ
た。(Comparative Example 4) The conventional voltage averaging method uses 1/240 duty, 1/15
When the device of Reference Example 3 was driven at a bias and a frame frequency of 90 Hz, the maximum contrast ratio was 18: 1.

【００９０】（実施例１）上述の回路構成を用いて平均応答時間が４５ｍｓｅｃ
（２５℃）のＳＴＮ液晶表示素子を、 行電極選択コード
として、表３に示した反転コードを用い、Ｎ₁ ＝２４
０、Ｍ＝３、パルス幅２３μｓｅｃとした本発明の駆動
方法で駆動したところ、最大コントラストは５０：１で
あった。(Embodiment 1 ) The average response time is 45 msec using the above circuit configuration.
(25 ° C.) STN liquid crystal display element, using the inverted code shown in Table 3 as the row electrode selection code, N ₁ = 24
Driving of the present invention with 0, M = 3, and pulse width of 23 μsec
When driven by the method , the maximum contrast was 50: 1.

【００９１】（参考例４） 行電極選択コードに、周波数均一化コードを選び、Ｎ₁
＝２４０、Ｍ＝３、パルス幅２３μｓｅｃとして、参考
例３の液晶表示素子を駆動したところ、最大コントラス
トは２５：１であった。( Reference Example 4 ) A frequency equalization code is selected as a row electrode selection code, and N ₁
= 240, M = 3, and pulse width of 23 [mu] sec. When the liquid crystal display device of Reference Example 3 was driven, the maximum contrast was 25: 1.

【００９２】（実施例２） パルス幅を１２μｓｅｃとするほかは、すべて実施例１
と同様の条件としたところ、最大コントラストは６２：
１であった。(Embodiment 2 ) Except that the pulse width was set to 12 μsec, all of Embodiment 1
Under the same conditions as above, the maximum contrast is 62:
It was one.

【００９３】[0093]

【発明の効果】本発明は、選択パルスが１フレーム内で
複数分散することによって、従来の単純マトリクス方式
における電圧平均化法が１フレーム内に１本の選択パル
スしか存在しないのと比べて、光学的状態の変化を少な
く抑制することが可能となったうえ、上述の反転コード
を用いることにより、ＯＮ輝度やコントラスト比を増大
させることができる。これにより、ダイナミック駆動時
の平均応答時間が１００ｍｓｅｃ以下、特に５０ｍｓｅ
ｃ以下の液晶表示素子を駆動する場合に有効である。According to the present invention, a plurality of selection pulses are dispersed in one frame, so that the voltage averaging method in the conventional simple matrix system has only one selection pulse in one frame. after which it becomes possible to reduce suppress the change in the optical state, inversion code described above
To increase ON brightness and contrast ratio
Can be done . As a result, the average response time during dynamic driving is 100 msec or less, especially 50 msec.
This is effective when driving a liquid crystal display element of c or less.

【００９４】また、本発明は基本的にＩＨＡＴ法の特徴
が生かされているので、Ｍ≧４とすれば供給電圧を従来
の電圧平均化法に比べて低減することができるという効
果も有している。Further, since the present invention basically utilizes the features of the IHAT method, if M ≧ 4, the supply voltage can be reduced as compared with the conventional voltage averaging method. ing.

【００９５】この場合Ｍを増加させればさせるほど供給
電圧がさらに低減されていくが、Ｍの数が大きいと、列
電極印加波形のレベル数（Ｍ＋１）も増えてハードウエ
ア上複雑になるので、今のところＭ＝３〜４付近が好ま
しい。In this case, the supply voltage is further reduced as M is increased. However, if the number of M is large, the number of levels (M + 1) of the column electrode applied waveform also increases, and the hardware becomes complicated. For now, it is preferable that M = around 3-4.

【００９６】さらに、行選択コードを自然２進数とし
て、ＩＨＡＴ法と本発明の駆動波形の周波数成分につい
て比較してみると、ＩＨＡＴ法の場合、同一サブグルー
プ内の１行目とＭ行目で選択パルスの周波数成分が大き
く異なっているのに対し、本発明の場合、どの行、どの
列においても選択パルスの周波数成分が変化せず、閾値
電圧の周波数依存性の大きい液晶表示素子でも、均一な
表示を得ることができる。Further, comparing the frequency component of the driving waveform of the present invention with that of the IHAT method using the row selection code as a natural binary number, the IHAT method shows that the first and M rows in the same subgroup are the same. While the frequency components of the selection pulses are greatly different, in the case of the present invention, the frequency components of the selection pulses do not change in any row and any column, and even in a liquid crystal display element having a large frequency dependence of the threshold voltage, Display can be obtained.

【００９７】また、同様に駆動による表示均一性に関し
て、従来の電圧平均化法と比べてもその効果は大であ
る。Similarly, the display uniformity by driving is more effective than the conventional voltage averaging method.

【００９８】従来法は、表示パターンによって駆動波形
の周波数成分が大きく異なり、表示のムラの要因になっ
ていたが、本発明においては、表示パターンによる周波
数成分の変動が少ないので、表示ムラが出にくいと考え
られる。In the conventional method, the frequency component of the driving waveform greatly differs depending on the display pattern, which causes display unevenness. However, in the present invention, since the frequency component does not fluctuate due to the display pattern, display unevenness occurs. It is considered difficult.

【図面の簡単な説明】[Brief description of the drawings]

【図１】行電極のサブグループＲ₁ 〜Ｒ₄ についての電
位の時系列変化を示すグラフ。 FIG. 1 is a graph showing a time-series change in potential for row electrode subgroups R _{1 to} R ₄ .

【図２】液晶表示素子の表示パターンを示す概念図。 FIG. 2 is a conceptual diagram showing a display pattern of a liquid crystal display element .

【図３】図２の表示パターンで列電極Ｃ₁ ，Ｃ₂ ，Ｃ
₃ ，Ｃ₉ に印加する電圧を示すグラフ。 FIG. 3 shows column electrodes C ₁ , C ₂ and C in the display pattern of FIG.
_3, a graph showing the voltage applied to C _9.

【図４】図２の表示パターンでＲ₁ −Ｃ₉ 及びＲ₂ −Ｃ
₉ の電圧を示すグラフ。 FIG. 4 shows R ₁ -C ₉ and R ₂ -C in the display pattern of FIG. 2;
₉ is a graph showing a voltage of ₉ ;

【図５】実効値応答及びピーク値応答を示すグラフ。 FIG. 5 is a graph showing an effective value response and a peak value response .

【図６】本発明の駆動方法を実現する回路の一例を示す
ブロック図。 FIG. 6 is a block diagram showing an example of a circuit for realizing the driving method of the present invention .

【図７】行電極のサブグループＲ₁ 〜Ｒ₃ についての電
位の時系列変化を示すグラフ。 FIG. 7 is a graph showing a time-series change in potential of row electrode subgroups R _{1 to} R ₃ .

【図８】Ｍ＝３のとき列電極へ印加すべき電圧波形を示
すグラフ。 FIG. 8 is a graph showing a voltage waveform to be applied to a column electrode when M = 3 .

【図９】図７のＲ₃ 上に印加される電圧を示すグラフ。 FIG. 9 is a graph showing a voltage applied on R _{3 of} FIG. 7 ;

【符号の説明】[Explanation of symbols]

１：パルス発生器 ２：列アドレスカウンタ ３：ＲＡＭアドレス ４：クロック信号 ５：ロード信号 ６：サブグループカウンタ ７：フリップフロップ ８：フレーム信号 ９：行ステージカウンタ １０：表示データ １１：ＲＡＭ １４：排他的論理和形成及び加算器 １５：Ｎ₂ ／α段シフトレジスタ １６：Ｎ₂ ／α段ビットラッチ １７：Ｍ＋１レベルドライバ １８：Ｎ₁ ／Ｍ段シフトレジスタ １９：Ｎ₁ ／Ｍ段シフトレジスタ ２０：３レベルドライバ ２１：液晶パネル1: pulse generator 2: column address counter 3: RAM address 4: clock signal 5: load signal 6: subgroup counter 7: flip-flop 8: frame signal 9: row stage counter 10: display data 11: RAM 14: exclusive ORs formed and the adder 15: N ₂ / alpha-stage shift register 16: N ₂ / alpha stage bit latch 17: M + 1 level drivers 18: N ₁ / M-stage shift register 19: N ₁ / M-stage shift register 20: 3-level driver 21: LCD panel

───────────────────────────────────────────────────── フロントページの続き (72)発明者 桑田 武志 神奈川県横浜市神奈川区羽沢町1160番地 株式会社旭硝子電子商品開発センター 内 (72)発明者 中川 豊 神奈川県横浜市神奈川区羽沢町1160番地 株式会社旭硝子電子商品開発センター 内 (72)発明者 高 英昌 神奈川県横浜市神奈川区羽沢町1160番地 株式会社旭硝子電子商品開発センター 内 (72)発明者 山下 孝 神奈川県横浜市神奈川区羽沢町1150番地 旭硝子株式会社 中央研究所内 (56)参考文献 特開 昭54−45600（ＪＰ，Ａ) 特公 昭63−15596（ＪＰ，Ｂ２) 日経エレクトロニクス Ｎｏ．618, ｐｐ．179−189 ＩＥＥＥ ．ＴＲＡＮＳＡＣＴＩＯＮ Ｓ ＯＮ ＥＬＥＣＴＲＯＮ ＤＥＶＩ ＣＥＳ ＥＤ−26，Ｎｏ．５，ｐｐ. 795−802 (58)調査した分野(Int.Cl.⁷，ＤＢ名) G02F 1/133 545 G09G 3/36 ──────────────────────────────────────────────────続 き Continued on the front page (72) Inventor Takeshi Kuwata 1160 Hazawa-cho, Kanagawa-ku, Yokohama-shi, Kanagawa Prefecture Inside Asahi Glass Electronics Product Development Center (72) Inventor Yutaka Nakagawa 1160 Hazawa-cho, Kanagawa-ku, Yokohama-shi, Kanagawa Stock Asahi Glass Electronics Product Development Center (72) Inventor Hidemasa Taka 1160 Hazawa-machi, Kanagawa-ku, Yokohama, Kanagawa Prefecture Asahi Glass Electronics Product Development Center (72) Inventor Takashi Yamashita 1150 Hazawa-machi, Kanagawa-ku, Yokohama, Kanagawa Prefecture Asahi Glass Co., Ltd. Central Research Laboratory (56) References JP-A-54-45600 (JP, A) JP-B-63-15596 (JP, B2) Nikkei Electronics No. 618, pp. 179-189 IEEE. TRANSACTION SON ELECTRON DEVI CES ED-26, No. 5, pp. 795-802 (58) Fields investigated (Int. Cl. ⁷ , DB name) G02F 1/133 545 G09G 3/36

Claims (8)

(57)【特許請求の範囲】(57) [Claims] 【請求項１】(1) 行電極と列電極とを有する液晶表示素子のOf a liquid crystal display device having a row electrode and a column electrode
駆動方法であって、選択パルス列を、複数の行電極と同A driving method, in which a selection pulse train is shared with a plurality of row electrodes.
時に、順次印加していくことにより、行電極の選択を行In some cases, the row electrodes are selected by applying
ない、１フレーム内の前半分と後半分とでは前記選択パNo, the first half and the second half within one frame
ルス列の極性が逆になるようにし、該選択パルスの印加The polarity of the pulse train is reversed, and the selection pulse is applied.
を１フレーム内で分散することにより、選択パルスで励Is distributed within one frame, so that
起された光学状態の非選択期間における減衰を小さくすReduce the decay of the induced optical state during the non-selection period.
ることを特徴とする液晶表示素子の駆動方法。A method for driving a liquid crystal display element. 【請求項２】(2) Ｎ本の行電極が備えられ、選択パルス列N row electrodes are provided and a selection pulse train
を、Ｍ本（Ｍ＜Ｎ）の行電極に同時に、順次印加していAre simultaneously and sequentially applied to M (M <N) row electrodes.
くことにより、行電極の選択を行なう請求項１記載の液2. The liquid according to claim 1, wherein the selection of the row electrode is performed by
晶表示素子の駆動方法。Method of driving a crystal display element. 【請求項３】(3) Ｍが３又は４である請求項２記載の液晶表3. The liquid crystal display according to claim 2, wherein M is 3 or 4.
示素子の駆動方法。The driving method of the display element 【請求項４】(4) 平均応答時間が１５０ｍｓｅｃ以下のスーSue with an average response time of 150 msec or less
パーツイステッドネマチック液晶表示素子を用いる請求Claims using a part-staged nematic liquid crystal display device
項１、２又は３記載の液晶表示素子の駆動方法。Item 4. The method for driving a liquid crystal display element according to item 1, 2 or 3. 【請求項５】(5) 平均応答時間が１００ｍｓｅｃ以下のスーSue with an average response time of 100 msec or less
パーツイステッドネマチック液晶表示素子を用いる請求Claims using a part-staged nematic liquid crystal display device
項１、２又は３記載の液晶表示素子の駆動方法。Item 4. The method for driving a liquid crystal display element according to item 1, 2 or 3. 【請求項６】6. 平均応答時間が５０ｍｓｅｃ以下のスーパSuper with an average response time of 50 msec or less
ーツイステッドネマチック液晶表示素子を用いる請求項Claims using a twisted nematic liquid crystal display device
１、２又は３記載の液晶表示素子の駆動方法。4. The method for driving a liquid crystal display device according to 1, 2, or 3. 【請求項７】7. 表示データの極性と、対応する行電極上にDisplay data polarity and corresponding row electrode
印加される選択パルスの極性との排他的論理和に基づいBased on exclusive OR with applied select pulse polarity
て列電極に印加する信号を形成する請求項１〜６のいず7. A signal to be applied to a column electrode by means of
れか１項記載の液晶表示素子の駆動方法。The method for driving a liquid crystal display element according to claim 1. 【請求項８】Claim 8. 請求項７記載の液晶表示素子の駆動方法がA method for driving a liquid crystal display element according to claim 7
行なわれ、サブグループカウンタ、行ステージカウンDone, subgroup counter, row stage count
タ、列アドレスカウンタ、排他的論理和形成器、及び加Data, a column address counter, an exclusive OR generator, and an adder.
算器が配置された液晶表示素子の駆動回路。A driving circuit for a liquid crystal display element in which a calculator is arranged.