JP3119737B2 - 液晶表示素子の駆動方法及び駆動回路 - Google Patents

液晶表示素子の駆動方法及び駆動回路

Info

Publication number
JP3119737B2
JP3119737B2 JP04277865A JP27786592A JP3119737B2 JP 3119737 B2 JP3119737 B2 JP 3119737B2 JP 04277865 A JP04277865 A JP 04277865A JP 27786592 A JP27786592 A JP 27786592A JP 3119737 B2 JP3119737 B2 JP 3119737B2
Authority
JP
Japan
Prior art keywords
liquid crystal
crystal display
driving
selection
row
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP04277865A
Other languages
English (en)
Other versions
JPH05303079A (ja
Inventor
浩士 長谷部
武志 桑田
豊 中川
英昌 高
孝 山下
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Display Corp
AGC Inc
Original Assignee
Asahi Glass Co Ltd
Kyocera Display Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority to EP92111506A priority Critical patent/EP0522510B1/en
Priority to DE69214206T priority patent/DE69214206T2/de
Priority to JP4204479A priority patent/JPH0627905A/ja
Priority to JP20447892A priority patent/JP3373226B2/ja
Priority to US07/910,513 priority patent/US5262881A/en
Priority to JP04277865A priority patent/JP3119737B2/ja
Application filed by Asahi Glass Co Ltd, Kyocera Display Corp filed Critical Asahi Glass Co Ltd
Priority to JP28074992A priority patent/JP3190141B2/ja
Priority to JP4280750A priority patent/JPH0627906A/ja
Publication of JPH05303079A publication Critical patent/JPH05303079A/ja
Priority to US08/174,262 priority patent/US5489919A/en
Priority to US08/477,713 priority patent/US5596344A/en
Priority to US08/479,348 priority patent/US5682177A/en
Application granted granted Critical
Publication of JP3119737B2 publication Critical patent/JP3119737B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Liquid Crystal (AREA)
  • Liquid Crystal Display Device Control (AREA)

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は液晶表示素子を高速に駆
動する方法及び駆動回路に関する。
【0002】
【従来の技術】従来ツイスティッドネマチック(TN)
はスーパーツイスティッドネマチック(STN)など
の単純マトリクス方式液晶表示素子には、電圧平均化法
とよばれる駆動法が用いられてきた。この駆動法では、
走査線数をN、フレーム周期をTとしたとき、選択期間
にはT/N、非選択期間には(N−1)T/Nの時間が
割り当てられる。即ち、1フレーム内に、N本中1本の
選択パルスが存在し、他は、ON電圧選択パルスの1/
bの波高値をもつバイアス波で構成される印加波形で成
り立っている。図5(a)のAに印加波形を示した。横
軸は時間、縦軸は電圧である。
【0003】
【発明が解決しようとする課題】この電圧平均化法にお
いては、液晶がいわゆる実効値応答としての挙動を示す
ことが前提となっており、これにより所定のコントラス
ト比を得ることができる。図5(b)のCに実効値応答
の様子を示す。横軸は時間、縦軸は液晶層の両側に偏光
板を配置した際の透過光強度である。
【0004】ところが、端末に用いられた液晶表示装置
におけるマウス表示又はビデオ表示に対応できるような
高速応答性を有する液晶素子を駆動する場合、上述の駆
動法を用いると液晶分子の分子軸方向が、電圧に対して
追随しやすいため、図5(b)のBのように、光学応答
波形がいわゆるピーク値応答的な挙動を示すようにな
り、実効値応答を示すCから外れるようになる。即ち、
選択期間に立ち上がった光学応答波形が、非選択期間で
は保持できず、減衰の割合が大きくなるので、透過率平
均レベルが下がり、コントラスト比が低下するという問
題点が生じる。
【0005】このような問題は、数百以上の高デューテ
ィ比のダイナミック駆動を行なう際にはいわゆる液晶表
示素子の平均応答時間が150msec以下になると発
生してくるが、特にダイナミック駆動における平均応答
時間100msec以下の液晶表示素子において顕著で
ある。
【0006】ここで、液晶表示素子の平均応答時間とは
以下のように本明細書では定義する。即ち、充分時間が
経過した時点でのOFF電圧での光透過度をTOFF 、O
N電圧での光透過度をTONとし、OFF電圧からON電
圧に切り替えた時刻をt1 、その後、光透過度Tが(T
ON−TOFF )×0.9+TOFF となる時刻をt2 、ま
た、ON電圧からOFF電圧に切り替えた時刻をt3
その後、光透過度Tが(TON−TOFF )×0.1+T
OFF となる時刻をt4 とすると、平均応答時間τは、 τ=((t4 −t3 )+(t2 −t1 ))/2 で表わされる。
【0007】ところで、T.N.Ruckmongathan は低電圧で
の駆動び表示の均一性を実現するため、いわゆるIH
AT法を提案している(1988 International Display R
esearch Conference)。その駆動方法は、
【0008】N本の行電極をそれぞれM本の行電極から
なるp個(p=N/M)のサブグループに分け、
【0009】任意の1つの列電極であって、選択された
サブグループの表示されるべきデータを、[dkM+1,d
kM+2,・・・,dkM+M];dkM+j=0or1(ここで0は
OFF、1はONを表す。また、kは選択されるサブ
グループに応じて0から(p−1)まで変化する)なる
Mビット語で表示し、
【0010】行電極の選択パターンを、 [akM+1,akM+2,・・・,akM+M];akM+j=0or1 なる2M (=Q)種類のMビット語(w1 ,w2 ,・・
・wQ )で表示すると、以下に示すステップで駆動する
ことを特徴とするものである。
【0011】(1)1番目の行電極のサブグループを選
ぶ。 (2)行電極の選択パターンとして1番目のMビット語
1 を選ぶ。 (3)選択されたサブグループの行電極パターンとデー
タパターンとを排他的論理和でビットに比較し、これ
らの排他的論理和の出力の和iを求める。 (4)上記の和iに対して、列電極の電圧をVi と定め
る。 (5)マトリクスのそれぞれの列について独立にVi
選ぶ。
【0012】(6)行電極と列電極とに同時に、列電極
にはVi を、行電極には行電極選択パターンの第1番目
のw1 を(選択されない行電極は接地され、選択された
行電極は、0に対しては−Vr 、1に対しては+Vr
する。)、時間Tの間、電圧印加する。 (7)新しい行電極の選択パターンw2 が選ばれ、それ
に対応する列電極の電圧が(3)〜(5)の手順と同様
に選ばれ、(6)と同様に列と行を同時に時間Tの間、
電圧印加する。
【0013】(8)全ての2M の行電極の選択パターン
が選択されて、1サイクルが完成する。 (9)次の行電極のサブグループが選ばれ、上記(2)
〜(8)のサイクルを連続する。
【0014】特に、 Vi =V0 (M−2i)/M Vr =V01/2 /M と選ぶと、電圧実効値のON/OFF比を最大にでき
る。
【0015】このときのONとOFFの実効電圧の比
は、 VON/VOFF =((N1/2 +1)/(N1/2 −1))
1/2 となり、従来より用いられている電圧平均化法における
ON/VOFF と等しくなる。したがって、コントラスト
も同等となる。また、マトリクスにおける各点灯部の電
圧実効値が均一になるので、表示パターンによらず均一
な表示が得られる。
【0016】IHAT法は、高速応答を示す液晶素子に
適用した場合、必ずしも利点を生ずるわけではなく、ま
た、そのような概念も従来例には示されてなく、液晶表
示素子を高速に駆動する方法とは直接なんら関係のない
ものである。しかし、本発明者は、この方法に新規な改
良を加えることにより、液晶表示素子の高速駆動に極め
て適した駆動方法が得られることを新規に見出し、本発
明に至ったものである。
【0017】
【課題を解決するための手段】本発明は前述の課題を解
決すべくなされたものであり、行電極と列電極とを有す
る液晶表示素子の駆動方法であって、選択パルス列を、
複数の行電極と同時に、順次印加していくことにより、
行電極の選択を行ない、1フレーム内の前半分と後半分
とでは前記選択パルス列の極性が逆になるようにし、該
選択パルスの印加を1フレーム内で分散することによ
り、選択パルスで励起された光学状態の非選択期間にお
ける減衰を小さくすることを特徴とする液晶表示素子の
駆動方法を提供するものである。
【0018】具体的には、1 本の行電極とN2 本の列
電極とからなるマトリクス液晶表示素子のN1 本の行電
極を、それぞれM1 、M2 、・・・、Mj 、・・・,M
p 本の行電極からなるp個の行電極サブグループに分け
て、1つの行電極サブグループを一括して選択する液晶
表示素子の駆動方法であって、行電極に印加する電圧
は、非選択時には0(接地)、選択時には+Vr 、−V
r (Vr >0)の2種類のいずれかの電位をとるとし、
【0019】(a)それぞれが行電極の電位に対応する
M個の電位の組(Mは一括して選択される行電極の数で
あり、M1 、M2 、・・・、Mp のいずれか)として表
わされる行電極サブグループの電位状態を、選択時にと
り得る電位状態全てが少なくともそれぞれ一回は現れ
ように順序付けて並べて形成した行電極選択波形を想定
し、
【0020】(b)該行電極選択波形を複数個のステー
ジに分け、 (c)行電極サブグループに属する行電極に対して、1
つのステージに含まれる電位状態列がその順序にしたが
って連続的に現れるように電圧印加を行ない(以下、こ
れをc工程という)、
【0021】(d)c工程を全ての行電極のサブグルー
プについて行ない(以下、これをd工程という)、 (e)d工程を全てのステージについてその順序にした
がって行なう、ことにより行電極の選択を行なう液晶表
示素子の駆動方法において、
【0022】行電極選択波形に含まれる電位状態の数は
2L個であり(Lは2L≧2M の自然数)、かつ前半分
のL個の電位状態列と後半分のL個の電位状態列とは絶
対値が同じで正負が反対になっているように設ける。
【0023】即ち、IHAT法のように行電極の1つの
サブグループを選択する際、行電極の全ての選択波形を
まとめて連続に印加するのではなく、行選択波形のうち
の1部分を印加するに、選択する行電極のサブグルー
プを更新し、全ての行電極のサブグループを選択した後
に、行選択波形の次の部分に移る方法をとることを一つ
の特徴とするものである。
【0024】本発明を図2のような実施例に従って詳細
に説明する。簡単のために行電極本数N1 を400と
し、これをM=4本ずつのサブグループに分けることを
考える。したがって、このときサブグループ数pは全体
でp=N1 /M=100となる。
【0025】ここで、MはN1 の約数とすれば、サブグ
ループ内の行電極本数を全てそろえることができるため
駆動回路構成上は簡単で好ましいが、必ずしもそうしな
くても、行電極の本数の少ないサブグループについては
選択パターンの数が減るだけであり、特に支障はない。
【0026】IHAT法で提唱されているように、行電
極について、複数本からなるサブグループ単位の選択を
行なうためには、選択電圧を一定にするのではなく、時
間で変化させる必要がある。基本的なIHAT法では、
選択電圧を+Vr と−Vr との2値とし、同時に選択す
べき行電極の本数をM本とすると、とり得る行電極サブ
グループについての電位状態(これは、それぞれが行電
極の電位に対応するM個の電位の組として表わされ、全
部で2M 種類ある)それぞれの全てを順次、当該行電極
のサブグループについて印加する。この例のように、2
種類の選択電圧は絶対値を等しくして、符号を反対とし
たものを用い、かつ非選択電圧は0(接地)とすること
が、実際の駆動回路を簡単にし、かつ信号が交流化され
るため好ましい。
【0027】本発明における行電極の選択では、このよ
うな電位状態全てを含む(要素の数2M 以上の)電位状
態の集合をあらかじめ考える。例えば、本実施例のよう
に1つの行電極サブグループが4本の行電極からなる場
合は、全体としてとり得る電位状態は24 =16通り存
在する。したがって、この場合の行電極の電位状態の集
合は、要素の数が16以上となる。そして、かかる電位
状態の集合に属する電位状態を順序付けて並べたもの
が、本発明の駆動方法における行電極選択波形となる。
【0028】電位状態の集合の要素の数は2M 個とする
(即ち、全ての電位状態を1個ずつ含む集合とする)の
が、最も簡単な構成となるので好ましいが、駆動タイミ
ングの関係では同じ状態を重ねて要素としたり、上記の
選択電位以外の電位が含まれる電位状態を付加すること
も可能である。いずれにしても、1つのサブグループの
選択が完了するためには選択電圧を上記の2値としてと
り得る電位状態の全てが、その行電極のサブグループを
なす行電極に印加されなくてはならない。わかりやすく
するために、以下の説明では、M=4で電位状態の集合
の要素数が24=16の場合について主に考える。
【0029】この集合を+Vr →1,−Vr →0とし
て、また4本の行電極をa1 ,a2 ,a3 ,a4 として
表1に示した。このような1,0で表わした行電極サブ
グループの電位状態それぞれを、以下、選択パターンと
称することにする。なお、この表1のパターンは自然2
進法コードによるものであり、後述する参考例で用いる
技術として示す。
【0030】
【表1】
【0031】本発明でも、具体的には、 (1)このような行電極選択波形を複数個のステージに
分け、 (2)行電極サブグループに属する行電極に対して、1
つのステージに含まれる電位状態列がその順序にしたが
って連続的に現れるように電圧印加を行ない (3)2の工程を全ての行電極のサブグループについて
行ない、 (4)3の工程を全てのステージについてその順序にし
たがって行なう、ことにより行電極の選択を行なうこと
を1つの特徴とする。
【0032】前記の各ステージは1つ以上の電位状態を
含んでいる。行電極選択波形をステージに分ける方法に
ついては、1つのステージに含まれる電位状態を各ステ
ージで必ずしもそろえる必要はないが、駆動回路を簡易
に形成する観点からは、行電極に含まれる電位状態の数
が、2M 個ある場合は、ステージの数を2M-j とし、各
ステージに含まれる電位状態の数をそれぞれ等しく2j
個とすることが、好ましい。
【0033】一方、本発明においては、従来一画面を一
回選択する期間中に1本だけだった選択パルスが、行電
極選択波形が分けられたステージの個数だけ分散されて
現れることになる。この選択パルスがより多く分散され
れば、選択期間に立ち上がった光学応答波形が、非選択
期間で保持しやすくなる。したがって、透過率平均レベ
ルの低下をえ、コントラスト比の低下を防ぐ観点から
は、上記ステージの個数は多いほうが良く、最も好まし
いのはj=0の場合、言い換えると全てのステージ内に
電位状態が1個だけ含まれるようにした場合である。そ
こで、以下ではわかりやすくするために、j=0とした
場合について主に説明する。
【0034】行電極選択パターンが、選択中の行電極に
どのような順序でれるかは(この順序を以下、行電極
選択コードという)、任意に決めることができる。例え
ば表1に示した番号順に選ぶなら自然2進法の順とな
る。また、ランダムコードやグレイコードを採用するこ
ともできる。
【0035】また、行電極のサブグループ内の全ての行
電極について、行電極選択波形の周波数が等しくなるよ
うにした周波数均一化コードを用いることもできる。M
=4の場合の一例を表2に示した。なお、この表2のパ
ターンは、後述する参考例で用いる技術として示す。
【0036】
【表2】
【0037】このような選択パターンそれぞれは、Mビ
ット語で表現できる。図2のようなM=4の場合には4
ビット語で表わされ、自然2進法コードの順で行電極が
選択されるとすると、この選択パターンは(a1 ,a
2 ,a3 ,a4 )=(0,0,0,0)→(1,0,
0,0)→(0,1,0,0)→−−−→(1,1,
1,1)と変化していくことになる。そして、j=0即
ち、全てのステージ内に電位状態が1個だけ含まれるよ
うにした場合は、各選択パターンに、全ての行電極の
サブグループについて順次電圧が印加されてゆくことに
なる。
【0038】図2中の最上段の行電極のサブグループ
の4本の行電極1 〜R4 について、このようにした場
合の電位の時系列変化を示したのが図1である。図1で
は、選択パターンは自然2進法コードで変化させた。図
1によれば、100ラインの走査(つまり100のサブ
グループについて走査する)に1本の選択パルスが
れることが分かる。
【0039】即ち、従来は図5のようにNラインに1本
の割合で配列されていた選択パルスが、最も頻繁にはN
1 /Mラインに1本の割合で、分散されるようになるた
め、次の選択パルスが立つまでの非選択期間が、従来の
電圧平均化法に比べて短くなる。即ち、光学的変化の度
合いが少なくなるので、輝度びコントラスト低下の防
止に寄与する。
【0040】以下に、本発明において、列電極に印加す
べき電圧について説明する。
【0041】行電極がM本同時に選択される場合には、
(M+1)個の電位レベルから、行電極サブグループの
選択パターンに応じて選ばれた電圧を列電極に印加する
ことにより駆動可能である。この(M+1)個の電位レ
ベルは、表示ムラ抑止等の観点から、電圧波形が交流化
された方が有利であることを考慮すると、少なくとも以
下のような条件を満たす電位レベルV0 、V1 、・・
・、VM とされることが好ましい。
【0042】即ち、Mが奇数のときは(M+1=2
k)、V2k-m-1=−Vm (mは0≦m≦k−1の整数で
2k-m-1>0)かつ|V0 |>|V1 |>・・・>|V
k-1 |とされ、Mが偶数のときは(M=2k)、V2k-m
=−Vm (mは0≦m≦k−1の整数でV2k-m>0)か
つ|V0 |>|V1 |>・・・>|Vk-1 |>|Vk
=0とされる。このうち、本明細書では、便宜上、V0
<V1 <・・・<Vi <・・・<VM-1 <VM となるも
のを採用して、説明する。
【0043】このうち、V0 及びVM の絶対値は液晶層
に印加される最大電圧と最小電圧とを決定するものであ
り、液晶素子の構成によって、適宜決定する必要があ
る。
【0044】次に特定の表示パターンが与えられた場合
の、上記の(M+1)個の電位レベルからの電位の選び
方を説明する。
【0045】図2のような表示パターンを表示する場合
に、これに対応するデータのパターンは、ONを1、O
FFを0とすると、図中の表のようになり、1本の列電
極では各サブグループに対して、Mビット(図2では4
ビット)のデータパターンに分割される。例えば列電
極C9 では(d1 ,d2 ,d3 ,d4 )=(1,0,
1,0)である。行電極の1つのサブグループが特定の
電位状態にあるときに、それぞれの列電極に印加すべき
電圧を決定するために、行電極の選択パターンのMビッ
ト語と、列電極のデータパターンのMビット語とで、ビ
ットに排他的論理和の和を作る。
【0046】例えば、図2の行電極の1番目のサブグル
ープが表1の第1番目の電位状態にあるときに、図2の
列電極C9 に印加すべき電圧を決定するとする。このと
きの、上記の排他的論理和の和iは数1で表わされる。
なお、数1中で上付きのバーは「否定」を表わす。
【0047】
【数1】
【0048】このようにして、iを求めて、Vi として
表わされる電位になるように列電極に電圧を印加すれば
い。
【0049】例えば、表1のような選択パターンの順序
としたときで、図2の表示パターンを表示する場合、列
電極C1 ,C2 ,C3 ,C9 に印加する電圧は図3のよ
うになる。図で、例えばR1 〜R4 とあるのはR1 〜R
4 の行電極のサブグループが選択されている期間につい
ての電圧変化を示している。ここでR1 〜R4 、R5
8 、R9 〜R12はそれぞれ独立して描かれている。ま
た、見やすさのため横軸の時間軸は、他のサブグループ
選択期間を省略して描いている。したがって、本発明に
よって、選択パルスを分散して印加する場合(例えばサ
ブ集合の要素の数を1とするj=0の場合)には、グラ
フに示した電圧印加が連続して行われるのではなく、
グラフ上のひとつの電圧印加が行われた後に、他の行
電極サブグループへの電圧印加が行われ、他の行電極
サブグループへの電圧印加の時間が経過した後に、グラ
フ上の次の電圧印加が行われることになる。
【0050】なお、IHAT法においては、Vi =V0
(M−2i)/M,Vr =V01 1/2/Mと選ぶことに
より、電圧実効値のVON/VOFF を最大にしている。
【0051】本発明においては、ダイナミック駆動時の
平均応答時間が150msec以下の高速応答性液晶表
示素子に関するものであるため、必ずしも上記条件を採
用することが、VON/VOFF 比を最大にし、コントラス
ト比を最大にするわけではない。したがって、上記条件
にこだわらず、その近傍で最も良いコントラスト比を得
られるようにVr ,Vi のレベルを調整することが好ま
しい。
【0052】図2のようなM=4のときは、列電極電圧
の最大値をVC とすると、V4 =+Vc ,V3 =+Vc
/2,V2 =0,V1 =−Vc /2,V0 =−Vc など
と選ぶ。また、Vr =5Vc となる。この場合の図2の
1 −C9 (ON状態)及びR2 −C9 (OFF状態)
の電圧変化を示したのが図4である。ただし、これも見
やすさのため横軸の時間軸は図1の非選択状態にある9
9ラインを省略して描いている。
【0053】IHAT法においては、前述したように、
本発明の行選択コードについては、特に指定されておら
ず、自然2進法コード等が例示されている。
【0054】しかるに、本発明は、ダイナミック駆動時
の平均応答時間が150msec以下の高速応答性液晶
表示素子に関するものであり、 単純に自然2進法コード
を採用したのでは、本発明の駆動方法の選択パルス分散
機能を未だ最大限に生かしてはいないことが本出願人に
より解明されてきた。
【0055】そこで、この高速駆動時に好適な行電極選
択コードについて次に説明する。
【0056】即ち、行電極選択波形に含まれる電位状態
の数を2L個とし(Lは2L≧2Mの自然数)、かつ、
前半分のL個の電位状態列と、後半分のL個の電位状態
列とは絶対値が同じで正負が反対になるようにするもの
である(以下、反転コードと呼ぶ)。
【0057】具体的には、2L個のMビット行電極選択
パターンから行電極選択波形がなっている場合に、第1
番目から第L番目の行電極選択パターンの列と、第(L
+1)番目から第2L番目の行電極選択パターンの列と
の2つの列を考えたとき、第S番目の行電極選択パター
ンと第(S+L)番目の行電極選択パターンとの内容
が、否定の関係になるような行電極選択コードを用いる
ことを特徴とする。即ち、第S番目の行電極選択パター
ンをWS として表わすと、数2のような関係を満たすよ
うに、行電極選択コードが形成されるということであ
る。
【0058】
【数2】
【0059】M=3を例にとって、上記の行電極選択コ
ードについて説明する。表3は、その1例を示してい
る。即ち、反転コードを使用したものである。
【0060】
【表3】
【0061】このように行電極選択コードを選ぶと、第
1番目から第4番目までの行電極選択パターンの否定を
とったものが、それぞれの順番で第5番目から第8番目
まで並ぶことになる。
【0062】図1と同様に、この場合の行電極サブグル
ープR1 〜R3 についての電位の時系列変化を、図7に
示す。ここでN=240とした。
【0063】次にこの例の場合の、列電極に印加すべき
電圧について表4に基づいて説明する。
【0064】
【表4】
【0065】表4に示すとおり、1本の列電極につい
て、行電極サブグループにおけるデータパターン(d
1 ,d2 ,d3 )のとり得る状態は全部で8通りあり、
これらの組合せで、任意の表示パターンが構成され得
る。各行電極選択パターンとデータパターンのビット
の排他的論理和の合計i、びそのiにおけるVi を Vi =Vc (2i−M)/M に従って計算した結果が、表4に示されている。ただし
i の値はVc の係数のみ代表して示した。
【0066】この表に基づき、1つのサブグループを選
択している期間に列電極へ印加すべき電圧波形が決定さ
れ、図8のようになる。この図における8通りの波形の
組合せで、任意の表示が可能となる。
【0067】さらに図7におけるR3 上での印加電圧の
波形を全面ON((d1 ,d2 ,d3 )=(1,1,
1))のデータパターン、及び全面OFF((d1 ,d
2 ,d3 )=(0,0,0))のデータパターンで見る
と、常に4ステージに同じ電圧が印加されていること
がわかる。これは全面OFF、全面ON以外のデータパ
ターンでも同じである。
【0068】即ち、上述の反転コードを、行電極選択コ
ードとして採用することにより、一画面を走査する周期
(以下、フレーム周期という、また、その逆数をフレー
ム周波数という)の間に絶対値の同じ電位が2回繰り返
されるようにすることができる。
【0069】つまり、表示をONとする場合には印加電
圧のパルスのうち、絶対値として最大の電圧を持つ+
(Vr +Vc ),−(Vr +Vc )の印加が最も液晶分
子の動きに寄与すると思われるが、これも4ステージに
1度、即ちフレーム周波数の2倍の周波数で正確に現れ
ることになる。
【0070】即ち、従来の電圧平均化法では、液晶の光
学的応答の周波数はフレーム周期に等しかったが、本発
明の駆動方法において行電極選択コードとして反転コー
ドを用いれば、フレーム周波数を実質的に2倍にするこ
とができる。したがってこれにより、ON輝度、びコ
ントラスト比を増加させることができる。また、いかな
る表示パターンにおいても液晶の光学的応答周期が一定
なため、均一な表示が得られる。
【0071】
【作用】従来の電圧平均化法では、図5のように選択パ
ルスがN1 本に1本の割合で配列されている。
【0072】したがって、高速応答素子に適用した場
合、非選択期間が、液晶の応答時間(減衰時間)に比べ
長いので、1本の選択パルスで励起された光学状態が、
非選択期間中に減衰し、高速性が増加すればするほど、
減衰の程度も増大する。このため、ON時の輝度が低下
し、コントラストも低下する。
【0073】これに対し、本発明においては、選択パル
スがN1 /M本に1本の割合で分散されているために、
次の選択パルスが立つまでの非選択期間が、上記電圧平
均化法の場合に比べて短くなり、光学状態の変化の度合
いが少なくなるので、輝度びコントラスト低下の防止
に寄与すると考えられる。
【0074】
【実施例】本発明の駆動方法を実現するために採用した
回路の一例が図6である。液晶表示素子をN1 本の行電
極とN2 本の列電極からなるとし、前述のようにN1
の行電極をM本の行電極からなるサブグループに分け、
サブグループに一括して選択することとする。また、
表示データはαビットのパラレルデータを転送して表示
する。
【0075】選択信号形成は以下のように行なった。
【0076】まず、基準となるパルス列をパルス発生器
1で発生し、列アドレスカウンタ2のクロックに入力す
る。このパルス列を列アドレスカウンタ2で1/αに分
周したものをクロック信号4として、N2 /α段シフト
レジスタ15のクロックに入力する。また、列アドレス
カウンタ2でα/N2 に分周したものをロード信号5と
して、サブグループカウンタ6のクロック、フリップフ
ロップ7のクロック、N2 /αビットラッチ16のロー
ド、M個のN1 /M段シフトレジスタ18のクロック、
び1個のN1 /M段シフトレジスタ19のクロックに
入力する。ここで 2 /α段シフトレジスタ15及び
2 /αビットラッチ16は、gを2g-1<M+1≦2g
を満足する自然数とするとg×α個が必要となる。
【0077】さらに、サブグループカウンタでロード信
号5をM/N1 に分周してフリップフロップ7のデータ
に入力し、フリップフロップ7の出力をフレーム信号8
として行ステージカウンタ9のクロック及び1個のN1
/M段シフトレジスタ19のデータに入力する。また、
行ステージカウンタ9のMビット出力を反転コードに変
換してそれぞれM個のN1 /M段シフトレジスタ18の
データに入力する。反転コードへの変換は、あらかじめ
プログラムされたテーブルを参照して形成してもよい
し、電位状態をすべて反転させて形成してもよい。
【0078】M個のN1 /M段シフトレジスタ18の出
力及び1個のN1 /M段シフトレジスタ19の出力をN
1 ビットの3レベルドライバ20に入力し、3レベルド
ライバ20のN1 本の出力を液晶パネル21の行電極に
入力する。
【0079】また、表示データに対応するON・OFF
信号形成は以下のように行なった。表示データ10は、
Mk+1行用,Mk+2行用,・・・・,Mk+k行用
(k=0,・・・,N1 /M−1)のM個のRAM1
1,11,・・・,11に分けてそれぞれαビットのデ
ータとして順次書き込みを行ない、列アドレスカウンタ
2の出力をRAMアドレス3としてこれらM個のRAM
11,11,・・・,11に並列に入力してアドレス指
定を行なう。
【0080】αビットの表示データは、M個のRAM1
1,11,・・・,11から同時に読み出し、それぞれ
行ステージカウンタ9の対応する行とα個の排他的論理
和形成及び加算器14で排他的論理和をとりかつ加算し
てgビットの結果とする。その結果をN2 /α段シフト
レジスタ15のデータに入力し、クロック信号4により
順次シフトを行ないN2 /α段のデータが全てそろった
ところで並列出力をN2 /αビットラッチ16に送り、
ロード信号5でメモリーする。N2 /αビットラッチ1
6の出力はL個のM+1レベルドライバ17に入力さ
れ、M+1レベルドライバ17のN2 本の出力をそれぞ
れ液晶パネル21の列電極に入力する。
【0081】(参考例1) 上述の回路構成を用いて平均応答時間が80msec
(25℃)のSTN液晶表示素子をN1 =240、M=
4、フレーム周波数90Hzとして駆動をしたとこ
ろ、25℃で最大コントラスト比が80:1となった。
【0082】この際、j=0(即ち、サブ集合中の要素
の数を1)とし、電位状態の集合から個々の電位状態を
選ぶ順序については表2に示したような周波数均一化コ
ードを用いた。さらに、Vi =Vc (2i−M)/M、
r =Vc1 1/2/Mと選び、電圧の絶対値は最大のコ
ントラスト比が得られるように調整した。
【0083】(比較例1) 従来の電圧平均化法で1/240デューティ、1/15
バイアス、フレーム周波数90Hzで、参考例1と同様
の素子を駆動したところ、最大コントラスト比は47:
1であった。
【0084】(比較例2) IHAT法でN=240、M=4、フレーム周波数90
Hzで駆動をしたところ、最大コントラスト比が30:
1となった。
【0085】(参考例2)上記 の駆動方法で、参考例1と同じ液晶表示素子をフレ
ーム周波数を90Hzと規定するかわりに、パルス幅1
2μsecとする以外は同様にして駆動をしたところ、
最大コントラスト比が25℃で75:1であった。
【0086】(比較例3) 従来の駆動方法で1/240デューティ、1/15バイ
アス、パルス幅12μsecで参考例2の液晶表示素子
を駆動したところ、最大コントラスト比は55:1であ
った。
【0087】(参考例3) 上述の回路構成を用いて平均応答時間が45msec
(25℃)のSTN液晶表示素子をN1 =240、M=
3、フレーム周波数90Hzとして、駆動をしたとこ
ろ、25℃で最大コントラスト比が30:1となった。
【0088】この際、j=0(即ち、サブ集合中の要素
の数を1)とし、電位状態の集合から個々の電位状態を
選ぶ順序については表1に記載した順序の自2進法コ
ードを用いた。さらに、参考例1及び2と同様にVi
c (2i−M)/M、Vr=Vc1 1/2/Mと選び、
電圧の絶対値は最大のコントラスト比が得られるように
調整した。
【0089】(比較例4) 従来の電圧平均化法で1/240デューティ、1/15
バイアス、フレーム周波数90Hzで参考例3の素子を
駆動したところ、最大コントラスト比は18:1となっ
た。
【0090】(実施例上述の回路構成を用いて平均応答時間が45msec
(25℃)のSTN液晶表示素子を、 行電極選択コード
として、表3に示した反転コードを用い、N1 =24
0、M=3、パルス幅23μsecとした本発明の駆動
方法で駆動したところ、最大コントラストは50:1で
あった。
【0091】(参考例4) 行電極選択コードに、周波数均一化コードを選び、N1
=240、M=3、パルス幅23μsecとして、参考
例3の液晶表示素子を駆動したところ、最大コントラス
トは25:1であった。
【0092】(実施例) パルス幅を12μsecとするほかは、すべて実施例
と同様の条件としたところ、最大コントラストは62:
1であった。
【0093】
【発明の効果】本発明は、選択パルスが1フレーム内で
複数分散することによって、従来の単純マトリクス方式
における電圧平均化法が1フレーム内に1本の選択パル
スしか存在しないのと比べて、光学的状態の変化を少な
く抑制することが可能となったうえ、上述の反転コード
を用いることにより、ON輝度やコントラスト比を増大
させることができる。これにより、ダイナミック駆動時
の平均応答時間が100msec以下、特に50mse
c以下の液晶表示素子を駆動する場合に有効である。
【0094】また、本発明は基本的にIHAT法の特徴
が生かされているので、M≧4とすれば供給電圧を従来
の電圧平均化法に比べて低減することができるという効
果も有している。
【0095】この場合Mを増加させればさせるほど供給
電圧がさらに低減されていくが、Mの数が大きいと、列
電極印加波形のレベル数(M+1)も増えてハードウエ
ア上複雑になるので、今のところM=3〜4付近が好ま
しい。
【0096】さらに、行選択コードを自然2進数とし
て、IHAT法と本発明の駆動波形の周波数成分につい
て比較してみると、IHAT法の場合、同一サブグルー
プ内の1行目とM行目で選択パルスの周波数成分が大き
く異なっているのに対し、本発明の場合、どの行、どの
列においても選択パルスの周波数成分が変化せず、閾値
電圧の周波数依存性の大きい液晶表示素子でも、均一な
表示を得ることができる。
【0097】また、同様に駆動による表示均一性に関し
て、従来の電圧平均化法と比べてもその効果は大であ
る。
【0098】従来法は、表示パターンによって駆動波形
の周波数成分が大きく異なり、表示のムラの要因になっ
ていたが、本発明においては、表示パターンによる周波
数成分の変動が少ないので、表示ムラが出にくいと考え
られる。
【図面の簡単な説明】
【図1】行電極のサブグループR1 〜R4 についての電
位の時系列変化を示すグラフ
【図2】液晶表示素子の表示パターンを示す概念図
【図3】図2の表示パターンで列電極C1 ,C2 ,C
3 ,C9 に印加する電圧を示すグラフ
【図4】図2の表示パターンでR1 −C9 及びR2 −C
9 の電圧を示すグラフ
【図5】実効値応答及びピーク値応答を示すグラフ
【図6】本発明の駆動方法を実現する回路の一例を示す
ブロック図
【図7】行電極のサブグループR1 〜R3 についての電
位の時系列変化を示すグラフ
【図8】M=3のとき列電極へ印加すべき電圧波形を示
すグラフ
【図9】図7のR3 上に印加される電圧を示すグラフ
【符号の説明】
1:パルス発生器 2:列アドレスカウンタ 3:RAMアドレス 4:クロック信号 5:ロード信号 6:サブグループカウンタ 7:フリップフロップ 8:フレーム信号 9:行ステージカウンタ 10:表示データ 11:RAM 14:排他的論理和形成及び加算器 15:N2 /α段シフトレジスタ 16:N2 /α段ビットラッチ 17:M+1レベルドライバ 18:N1 /M段シフトレジスタ 19:N1 /M段シフトレジスタ 20:3レベルドライバ 21:液晶パネル
───────────────────────────────────────────────────── フロントページの続き (72)発明者 桑田 武志 神奈川県横浜市神奈川区羽沢町1160番地 株式会社旭硝子電子商品開発センター 内 (72)発明者 中川 豊 神奈川県横浜市神奈川区羽沢町1160番地 株式会社旭硝子電子商品開発センター 内 (72)発明者 高 英昌 神奈川県横浜市神奈川区羽沢町1160番地 株式会社旭硝子電子商品開発センター 内 (72)発明者 山下 孝 神奈川県横浜市神奈川区羽沢町1150番地 旭硝子株式会社 中央研究所内 (56)参考文献 特開 昭54−45600(JP,A) 特公 昭63−15596(JP,B2) 日経エレクトロニクス No.618, pp.179−189 IEEE .TRANSACTION S ON ELECTRON DEVI CES ED−26,No.5,pp. 795−802 (58)調査した分野(Int.Cl.7,DB名) G02F 1/133 545 G09G 3/36

Claims (8)

    (57)【特許請求の範囲】
  1. 【請求項1】 行電極と列電極とを有する液晶表示素子の
    駆動方法であって、選択パルス列を、複数の行電極と同
    時に、順次印加していくことにより、行電極の選択を行
    ない、1フレーム内の前半分と後半分とでは前記選択パ
    ルス列の極性が逆になるようにし、該選択パルスの印加
    を1フレーム内で分散することにより、選択パルスで励
    起された光学状態の非選択期間における減衰を小さくす
    ることを特徴とする液晶表示素子の駆動方法。
  2. 【請求項2】 N本の行電極が備えられ、選択パルス列
    を、M本(M<N)の行電極に同時に、順次印加してい
    くことにより、行電極の選択を行なう請求項1記載の液
    晶表示素子の駆動方法。
  3. 【請求項3】 Mが3又は4である請求項2記載の液晶表
    示素子の駆動方法。
  4. 【請求項4】 平均応答時間が150msec以下のスー
    パーツイステッドネマチック液晶表示素子を用いる請求
    項1、2又は3記載の液晶表示素子の駆動方法。
  5. 【請求項5】 平均応答時間が100msec以下のスー
    パーツイステッドネマチック液晶表示素子を用いる請求
    項1、2又は3記載の液晶表示素子の駆動方法。
  6. 【請求項6】 平均応答時間が50msec以下のスーパ
    ーツイステッドネマチック液晶表示素子を用いる請求項
    1、2又は3記載の液晶表示素子の駆動方法。
  7. 【請求項7】 表示データの極性と、対応する行電極上に
    印加される選択パルスの極性との排他的論理和に基づい
    て列電極に印加する信号を形成する請求項1〜6のいず
    れか1項記載の液晶表示素子の駆動方法。
  8. 【請求項8】 請求項7記載の液晶表示素子の駆動方法が
    行なわれ、サブグループカウンタ、行ステージカウン
    タ、列アドレスカウンタ、排他的論理和形成器、及び加
    算器が配置された液晶表示素子の駆動回路。
JP04277865A 1991-07-08 1992-09-22 液晶表示素子の駆動方法及び駆動回路 Expired - Fee Related JP3119737B2 (ja)

Priority Applications (11)

Application Number Priority Date Filing Date Title
EP92111506A EP0522510B1 (en) 1991-07-08 1992-07-07 Driving method of driving a liquid crystal display element
DE69214206T DE69214206T2 (de) 1991-07-08 1992-07-07 Steuerverfahren für ein Flüssigkristallanzeigeelement
JP4204479A JPH0627905A (ja) 1991-07-08 1992-07-08 液晶表示素子の駆動法
JP20447892A JP3373226B2 (ja) 1991-07-08 1992-07-08 液晶表示素子の駆動方法
US07/910,513 US5262881A (en) 1991-07-08 1992-07-08 Driving method of driving a liquid crystal display element
JP04277865A JP3119737B2 (ja) 1991-08-16 1992-09-22 液晶表示素子の駆動方法及び駆動回路
JP28074992A JP3190141B2 (ja) 1991-07-08 1992-09-25 液晶表示素子の駆動法
JP4280750A JPH0627906A (ja) 1991-07-08 1992-09-25 液晶表示素子の駆動法
US08/174,262 US5489919A (en) 1991-07-08 1993-12-28 Driving method of driving a liquid crystal display element
US08/477,713 US5596344A (en) 1991-07-08 1995-06-07 Driving method of driving a liquid crystal display element
US08/479,348 US5682177A (en) 1991-07-08 1995-06-07 Driving method of driving a liquid crystal display element

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP03229606 1991-08-16
JP04277865A JP3119737B2 (ja) 1991-08-16 1992-09-22 液晶表示素子の駆動方法及び駆動回路

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP03229606 Division 1991-07-08 1991-08-16

Publications (2)

Publication Number Publication Date
JPH05303079A JPH05303079A (ja) 1993-11-16
JP3119737B2 true JP3119737B2 (ja) 2000-12-25

Family

ID=26528904

Family Applications (1)

Application Number Title Priority Date Filing Date
JP04277865A Expired - Fee Related JP3119737B2 (ja) 1991-07-08 1992-09-22 液晶表示素子の駆動方法及び駆動回路

Country Status (1)

Country Link
JP (1) JP3119737B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8749466B2 (en) 2007-05-10 2014-06-10 Stanley Electric Co., Ltd. Vertical alignment type liquid crystal display apparatus having improved display uniformity

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5877738A (en) 1992-03-05 1999-03-02 Seiko Epson Corporation Liquid crystal element drive method, drive circuit, and display apparatus
WO1993018501A1 (en) 1992-03-05 1993-09-16 Seiko Epson Corporation Method and circuit for driving liquid crystal elements, and display apparatus
CN1073242C (zh) * 1994-06-03 2001-10-17 精工爱普生株式会社 液晶显示装置的取代方法,液晶显示装置,电子器械及驱动电路
JP3632637B2 (ja) 2001-08-09 2005-03-23 セイコーエプソン株式会社 電気光学装置、その駆動方法、電気光学装置の駆動回路および電子機器

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
IEEE .TRANSACTIONS ON ELECTRON DEVICES ED−26,No.5,pp.795−802
日経エレクトロニクス No.618,pp.179−189

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8749466B2 (en) 2007-05-10 2014-06-10 Stanley Electric Co., Ltd. Vertical alignment type liquid crystal display apparatus having improved display uniformity
US9207471B2 (en) 2007-05-10 2015-12-08 Stanley Electric Co., Ltd. Vertical alignment type liquid crystal display apparatus having improved display uniformity
USRE46345E1 (en) 2007-05-10 2017-03-21 Stanley Electric Co., Ltd Vertical alignment type liquid crystal display apparatus having improved display uniformity

Also Published As

Publication number Publication date
JPH05303079A (ja) 1993-11-16

Similar Documents

Publication Publication Date Title
US6252573B1 (en) Drive method, a drive circuit and a display device for liquid crystal cells
US6483497B1 (en) Matrix display with signal electrode drive having memory
JP3119737B2 (ja) 液晶表示素子の駆動方法及び駆動回路
JPH0546127A (ja) 液晶表示素子の駆動法
JP3373226B2 (ja) 液晶表示素子の駆動方法
JP3190141B2 (ja) 液晶表示素子の駆動法
JP3368926B2 (ja) 液晶表示素子の駆動法
JP3357173B2 (ja) 画像表示装置の駆動方法
JPH0627907A (ja) 液晶表示素子の駆動法
JP3776113B2 (ja) 液晶表示装置の駆動回路
JP3513016B2 (ja) 液晶表示装置の駆動方法及び駆動回路
JP3500382B2 (ja) 液晶表示素子の駆動方法および駆動回路
JP2005331978A5 (ja)
JP2004220040A (ja) 液晶表示装置の駆動回路
JPH0627906A (ja) 液晶表示素子の駆動法
JPH05297836A (ja) 液晶表示素子の駆動方法
JPH0627905A (ja) 液晶表示素子の駆動法
JP3618141B2 (ja) 画像表示装置の駆動法
JPH08160919A (ja) 画像表示装置の駆動方法
JP3415965B2 (ja) 画像表示装置の駆動方法
JPH08160390A (ja) 画像表示装置を駆動する方法
JP3630185B2 (ja) 液晶パネルの駆動方法
JPH0580297A (ja) 平面型表示デバイスのマトリツクス駆動方法
JPH08160920A (ja) 画像表示装置の駆動法
JP2000250492A (ja) 液晶表示装置の駆動方法および駆動装置

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091013

Year of fee payment: 9

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313117

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091013

Year of fee payment: 9

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20091013

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101013

Year of fee payment: 10

LAPS Cancellation because of no payment of annual fees