JP3116665B2 - Manufacturing method of laminated electrode - Google Patents
Manufacturing method of laminated electrodeInfo
- Publication number
- JP3116665B2 JP3116665B2 JP05174597A JP17459793A JP3116665B2 JP 3116665 B2 JP3116665 B2 JP 3116665B2 JP 05174597 A JP05174597 A JP 05174597A JP 17459793 A JP17459793 A JP 17459793A JP 3116665 B2 JP3116665 B2 JP 3116665B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- electrode
- manufacturing
- bus line
- resist
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Liquid Crystal (AREA)
Description
【0001】[0001]
【産業上の利用分野】本発明は酸化物透明導電材料とア
ルミニウムの組合せよりなる積層電極の製造方法に関す
る。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for manufacturing a laminated electrode comprising a combination of a transparent conductive oxide material and aluminum.
【0002】液晶表示装置の駆動素子である薄膜トラン
ジスタや、太陽電池,ファクシミリなどの受光素子とし
て使用されるフォトセンサ等においては、透光性の優れ
た酸化物透明導電材料と比抵抗の小さいアルミニウムと
を積層してデバイスが作られている。以下、液晶表示装
置に使用されている薄膜トランジスタを例として本発明
を説明する。In a thin film transistor which is a driving element of a liquid crystal display device, a photo sensor used as a light receiving element such as a solar cell or a facsimile, and the like, an oxide transparent conductive material having excellent translucency and aluminum having a small specific resistance are used. The device is made by laminating. Hereinafter, the present invention will be described using a thin film transistor used in a liquid crystal display device as an example.
【0003】液晶表示装置には単純マトリックス型とア
クティブマトリックス型とがあり、用途により使い分け
されているが、アクティブマトリックス型は画素ごとに
薄膜トランジスタ(以下TFT)を備えて構成されてお
り、特定の画素を選択する場合にそのTFTをONさ
せ、それ以外のTFTをOFFにしておけることから、
走査線の数が多くてもクロストーク(Cross-talk) を抑
制することができ、高いコントラストを得ることができ
る。そのため大型テレビなどの大面積表示に使用されて
いる。There are two types of liquid crystal display devices, a simple matrix type and an active matrix type, which are used depending on the application. The active matrix type is provided with a thin film transistor (hereinafter, referred to as a TFT) for each pixel. Is selected, the TFT can be turned on and the other TFTs can be turned off.
Even if the number of scanning lines is large, cross-talk can be suppressed and a high contrast can be obtained. Therefore, it is used for large-area displays such as large televisions.
【0004】[0004]
【従来の技術】アクティブマトリックス型の液晶表示装
置を構成するTFTにはソース・ドレイン電極とゲート
電極との配置によりスタガード型と逆スタガード型とが
あり、それぞれ使用されている。こゝで、バスライン,
ゲート電極,ソース・ドレイン電極などの構成材料とし
てはアルミニウム(Al),タンタル(Ta), クローム(Cr)な
どが着目されているが、TaやCrは耐薬品性が優れている
ものゝ、金属自体の抵抗率が高く問題がある。また、Al
は抵抗率は低いものゝ、腐食性に問題があり、そのため
腐食性を他の技術でカバーして使用されている。一方、
画素を構成する透明電極としては酸化錫(SnO2) と酸化
インジウム(In2O3) の固溶体(略称ITO)よりなる酸
化物透明導電材料が使用されている。2. Description of the Related Art TFTs constituting an active matrix type liquid crystal display device are classified into a staggered type and an inverted staggered type according to the arrangement of a source / drain electrode and a gate electrode. Here, the bus line,
Aluminum (Al), tantalum (Ta), chromium (Cr), etc. have attracted attention as constituent materials for gate electrodes, source / drain electrodes, etc. Ta and Cr have excellent chemical resistance. There is a problem with its high resistivity. Also, Al
Has a low resistivity, but has a problem with corrosiveness. Therefore, corrosiveness is covered by other technologies. on the other hand,
As a transparent electrode forming a pixel, an oxide transparent conductive material made of a solid solution (abbreviated as ITO) of tin oxide (SnO 2 ) and indium oxide (In 2 O 3 ) is used.
【0005】図2はスタガー型TFTの断面構造を示す
もので、製法としては、絶縁基板1の上にアルミニウム
(Al) をスパッタ法により600 Å程度の厚さに膜形成し
た後、写真蝕刻技術(フォトリソグラフィ) を用いてパ
ターン形成を行い、ドレインバスライン2を形成する。
(以上同図A) 次に、ドレインバスライン2を含む絶縁基板1の上にI
TOをスパッタ法により約300 Åの厚さに形成してIT
O膜3を形成し、次に、この上にプラズマ気相成長法
(P−CVD法)によりn+ a-Si( 非晶質シリコン) を
200 Å程度に成膜してコンタクト層4を作り、この上に
スピンコート法によりレジスト5を被覆した後、選択露
光と現像を行なって、画素電極形成部の上とドレイン電
極形成部の上にレジスト5を残す。次に、露出している
n+ a-Siよりなるコンタクト層4を四弗化炭素(CF4)ガ
スでドライエンチングして後、ITO膜3を塩素系のエ
ッチング液を用いて選択エッチングを行なう。(以上同
図B) 次に、レジスト5を溶解除去した後、n+ a-Siよりなる
コンタクト層4を表面に備えた基板1の上にP−CVD
法によりa-Siよりなる半導体層6を約400 Åの厚さに、
更にこの上にSi3N4 よりなるゲート絶縁層7を約3000Å
の厚さに形成し、この上にAlよりなるゲート電極膜8を
約800 Åの厚さ形成する。次に、基板1の上にレジスト
を被覆し、選択露光と現像を行なって、ゲート電極パタ
ーニング用と素子分離用のレジストパターン9を作る。
(以上同図C) 次に、露出しているゲート電極膜8の部分を燐酸(H3PO
4)系の液で、また、ゲート絶縁層7, 半導体6およびコ
ンタクト層4をCF4 系のガスでドライエッチングする
と、絶縁基板1の上にドレイン電極12とソース電極11を
挟んで、a-Si半導体層6とSi3N4 ゲート絶縁層7とゲー
ト電極13の積層体よりなるTFTができ上がる。(以上
同図D) 以上のようにしてスタガード型TFTは作られている
が、絶縁基板1の上には同図より明らかなようにAlより
なる多数のドレインバスライン2が画素電極として働く
ソース電極11を挟んでパターン形成されている。FIG. 2 shows a cross-sectional structure of a staggered TFT. The manufacturing method is such that after a film of aluminum (Al) is formed on an insulating substrate 1 to a thickness of about 600 mm by a sputtering method, a photolithography technique is used. A pattern is formed using (photolithography) to form a drain bus line 2.
Next, I is placed on the insulating substrate 1 including the drain bus line 2.
TO is formed to a thickness of about 300 mm by sputtering and IT
An O film 3 is formed, and then n + a-Si (amorphous silicon) is formed thereon by a plasma vapor deposition method (P-CVD method).
A contact layer 4 is formed by forming a film to a thickness of about 200 °, and a resist 5 is coated thereon by a spin coating method, and then selectively exposed and developed to form a contact layer 4 on the pixel electrode forming portion and the drain electrode forming portion. The resist 5 is left. Next, after the exposed contact layer 4 made of n + a-Si is dry-etched with carbon tetrafluoride (CF 4 ) gas, the ITO film 3 is selectively etched using a chlorine-based etchant. Do. Next, after the resist 5 is dissolved and removed, P-CVD is performed on the substrate 1 having the contact layer 4 made of n + a-Si on the surface.
The semiconductor layer 6 made of a-Si is formed to a thickness of about 400
Further, a gate insulating layer 7 made of Si 3 N 4 is further formed on this to about 3000Å.
The gate electrode film 8 made of Al is formed thereon to a thickness of about 800. Next, a resist is coated on the substrate 1 and subjected to selective exposure and development to form a resist pattern 9 for gate electrode patterning and element isolation.
Next, the exposed portion of the gate electrode film 8 is covered with phosphoric acid (H 3 PO 3).
4) in liquid systems and also, the gate insulating layer 7 and the semiconductor 6 and the contact layer 4 is dry-etched with CF 4 based gas, across the drain electrode 12 and source electrode 11 on the insulating substrate 1, a- A TFT composed of a laminate of the Si semiconductor layer 6, the Si 3 N 4 gate insulating layer 7, and the gate electrode 13 is completed. (D in the same figure) A staggered TFT is manufactured as described above. On the insulating substrate 1, a large number of drain bus lines 2 made of Al serve as pixel electrodes as apparent from the figure. The pattern is formed with the electrode 11 interposed therebetween.
【0006】然し、先に記したようにドレインバスライ
ン2を覆っているITO膜3の厚さは数百100 Å程度と
薄いことからピンホールやクラックの発生は避けられ
ず、また、ITO膜3の選択エッチングは酸やアルカリ
などの薬品を用いて行なわれる(ウエットエッチング)
ことから、Alが部分的にエッチングされてドレインバス
ライン2の断線が生じ易く、液晶表示装置の信頼性を低
下させている。そこで、ドレインバスライン2の耐蝕性
の向上が必要である。However, as described above, since the thickness of the ITO film 3 covering the drain bus line 2 is as thin as about several hundreds of mm, the occurrence of pinholes and cracks cannot be avoided. Selective etching 3 is performed using a chemical such as acid or alkali (wet etching)
For this reason, Al is partially etched, so that disconnection of the drain bus line 2 is likely to occur, which lowers the reliability of the liquid crystal display device. Therefore, it is necessary to improve the corrosion resistance of the drain bus line 2.
【0007】[0007]
【発明が解決しようとする課題】Alは抵抗率の低い金属
であり、通電量の大きなバスラインの構成材料として適
している。然し、耐蝕性が劣るためにクローム(Cr)やモ
リブデン(Mo)などがバスラインや電極の構成材料として
使用されてきた。然し、Alが使用できればこれに越した
ことはない。こゝで問題となるのはAl自体ではなく、バ
スラインなど既にパターン形成してあるAl上にITO膜
や絶縁膜の形成を行った後に化学エッチングを適用して
パターン形成を行なう際に、ITO膜や絶縁膜が薄いた
めにピンホールやクラックが存在しており、これらの欠
陥を通じてエッチング液が侵入してAlを侵すことであ
る。Al is a metal having a low resistivity and is suitable as a constituent material of a bus line having a large amount of electricity. However, chrome (Cr), molybdenum (Mo), and the like have been used as constituent materials of bus lines and electrodes due to poor corrosion resistance. However, if Al can be used, there is nothing better than this. The problem here is not Al itself, but when forming a pattern by applying chemical etching after forming an ITO film or insulating film on Al which has already been patterned such as a bus line, Pinholes and cracks exist because the film and the insulating film are thin, and the etchant penetrates through these defects to attack Al.
【0008】また、写真蝕刻工程で使用されるポジ型レ
ジスト(例えば、品名MP-1400,シプレイ社) の現像処理
に使用する現像液( 例えば、品名MF-319) にはアルカリ
溶液( テトラメチルアンモニウムハイドロオキサイド)
を使用するため、ITOとAlが接触している状態では電
気化学現象が生じ、異常な腐食が発生すると云う問題が
ある。Further, an alkaline solution (eg, tetramethylammonium) is used in a developing solution (eg, MF-319) used for developing a positive resist (eg, MP-1400, Shipley) used in the photolithography process. (Hydroxide)
Therefore, when ITO and Al are in contact with each other, an electrochemical phenomenon occurs and abnormal corrosion occurs.
【0009】そこで、化学エッチングを行なう前に陽極
酸化や酸化雰囲気例えばO2 気中で加熱する方法が採ら
れている。然し、陽極酸化はAl上に絶縁皮膜が被覆して
いる場合には有効であるが、ITO膜のような導電膜を
被覆してある場合は電圧印加により導電膜が溶解してし
まうため使用できない。また、O2 気中での加熱も耐蝕
性向上にそれ程の効果は認められていない。そこで、Al
の上をITO膜のような導電膜を接触して形成してある
場合にAlの腐食を防ぐ効果的な方法を実用化することが
課題である。Therefore, a method is employed in which anodic oxidation or heating in an oxidizing atmosphere, for example, O 2 gas is performed before performing chemical etching. However, anodic oxidation is effective when an insulating film is coated on Al, but cannot be used when a conductive film such as an ITO film is coated because the conductive film is dissolved by voltage application. . In addition, heating in O 2 air has not been recognized to be so effective in improving corrosion resistance. So, Al
The problem is to put into practical use an effective method for preventing the corrosion of Al when a conductive film such as an ITO film is formed in contact with the top.
【0010】[0010]
【課題を解決するための手段】上記の課題は透明絶縁基
板上にAlとITOを積層した電極の製造工程において、
基板上に形成したAl薄膜パターンの上部にITOを被覆
した後、減圧水蒸気雰囲気下で加熱処理を行い、ピンホ
ールまたはクラックを通して露出しているAl薄膜の表面
を酸化することを特徴として積層電極の製造方法を構成
することにより解決することができる。Means for Solving the Problems The above-mentioned problems are encountered in a process of manufacturing an electrode in which Al and ITO are laminated on a transparent insulating substrate.
After coating the upper part of the Al thin film pattern formed on the substrate with ITO, heat treatment is performed in a reduced pressure steam atmosphere to oxidize the surface of the Al thin film exposed through pinholes or cracks. The problem can be solved by configuring a manufacturing method.
【0011】[0011]
【作用】本発明は200 〜600 ℃のような高温に加熱した
水蒸気処理を行なって露出しているAlをアルミナ(γ´
Al2O3)に変えるものである。すなわち、Alは大気中に置
くと急速に酸化が進行して厚さが数10Åで非常に密な構
造の不動態皮膜(非晶質のAl酸化皮膜) を生じ、この厚
さは加熱温度によってもそれ程増加せず、そのために耐
蝕性の向上には余り寄与しない。一方、Alは水に対して
は容易に酸化(腐食) し、処理温度により異なるものゝ
バイヤーライト(Al2O3-3H2O)やベーミット(Al2O3-H2
O)を生ずると云う性質がある。According to the present invention, the exposed Al is subjected to steam treatment heated to a high temperature such as 200 to 600 ° C. to convert the exposed Al into alumina (γ ′
Al 2 O 3 ). In other words, Al rapidly oxidizes when placed in the atmosphere, forming a very dense passive film (amorphous Al oxide film) with a thickness of several tens of millimeters, and this thickness depends on the heating temperature. Does not increase so much and therefore does not contribute much to the improvement of corrosion resistance. On the other hand, Al easily oxidizes (corrodes) to water and varies depending on the processing temperature. Bayer light (Al 2 O 3 -3H 2 O) or boehmite (Al 2 O 3 -H 2 O)
O).
【0012】そこで、本発明はAlに200 〜600℃以上の
高温の水蒸気処理を行なうことにより強制的にベーミッ
トを作り、これを加熱により脱水させる方法をとること
により比較的厚くて密なγ´Al2O3 を得るものであり、
我々の実験では2MV/cm2の絶縁耐圧を得ることがで
きた。Therefore, the present invention provides a relatively thick and dense .gamma. ' To obtain Al 2 O 3 ,
In our experiments, a dielectric strength of 2 MV / cm 2 was obtained.
【0013】また、この方法を採る場合の利点は洗浄や
乾燥の工程が不要なことであり、これにより量産化に寄
与するところが大きい。An advantage of adopting this method is that washing and drying steps are not required, which greatly contributes to mass production.
【0014】[0014]
【実施例】ガラスよりなる絶縁基板1の上にスパッタ法
によりAl膜15を約600 Åの厚さに膜形成した後、この上
にスピンコート法によりレジストを被覆し、選択露光と
現像処理によりドレインバスライン形成位置にのみレジ
ストパターン16を作った。(以上第1図A) 次に、H3PO4 系のエッチング液によりAl膜15の選択エッ
チングを行ってドレインバスライン2を作った後、スパ
ッタ法によりITO膜19を800 Åの厚さに形成したが、
この際にドレインバスライン2の上にはピンホール17や
クラック18が不可避的に発生している。( 以上同図B) 次に、この絶縁基板1を排気装置を備えた電気炉に入
れ、絶縁基板1を400 ℃に加熱し、排気系で装置内を1.
0 torrに保ちつゝ、加熱水蒸気20を200 sccmの流量で供
給して1時間保持し、ピンホール17とクラック18の下の
Al露出部をγ´Al 2O3 21に変えた。( 以上同図C) 次に、この上にレジストを被覆し、選択露光と現像処理
によりそれぞれのドレインバスライン2とこれに連絡す
るドレイン電極とソース電極形成部のみにレジストパタ
ーン22を形成した。( 以上同図D) 続いて、HCl 系のエッチング液でITO膜19を選択エッ
チングし、次に、レジストパターン22を除くことにより
同図Eに示すようなパターンを得たが、この選択エッチ
ングにおいて、ドレインバスライン2に対するエッチン
グは全く生じなかった。DESCRIPTION OF THE PREFERRED EMBODIMENTS Sputtering method on an insulating substrate 1 made of glass
After forming an Al film 15 to a thickness of about 600 mm by
Is coated with a resist by spin coating,
The resist is applied only to the drain bus line
I made strike pattern 16. (End of Fig. 1A)ThreePOFourSelective etching of Al film 15
After making drain bus line 2
The ITO film 19 was formed to a thickness of 800 mm by the
At this time, the pinhole 17 and the
Cracks 18 are inevitably occurring. Next, the insulating substrate 1 is put into an electric furnace equipped with an exhaust device.
Then, the insulating substrate 1 is heated to 400 ° C., and the inside of the apparatus is evacuated to 1.
While maintaining the pressure at 0 torr, supply heated steam 20 at a flow rate of 200 sccm.
And hold it for one hour, under pinhole 17 and crack 18
Al exposed part is γ´Al TwoOThreeChanged to 21. Next, a resist is coated on this, selective exposure and development processing are performed.
Contact each drain bus line 2 by
Resist pattern only on the drain and source electrode formation areas
Horn 22 was formed. (D in the same figure) Subsequently, the ITO film 19 is selectively etched with an HCl-based etchant.
And then removing the resist pattern 22
A pattern as shown in FIG.
In the drain bus line 2
No bugs occurred.
【0015】[0015]
【発明の効果】本発明の実施によりAlとITOとを積層
して電極を構成すると共にAlを導体線路とするデバイス
において、Alを不安なく使用することができ、これによ
りパターンの微細化と性能の向上が可能となる。According to the present invention, in a device in which Al and ITO are laminated to form an electrode and Al is used as a conductor line, Al can be used without fear, thereby minimizing the pattern and improving the performance. Can be improved.
【図1】 本発明の実施工程を示す断面図である。FIG. 1 is a cross-sectional view showing an embodiment of the present invention.
【図2】 スタガード型TFTの製造工程を示す断面図
である。FIG. 2 is a cross-sectional view illustrating a manufacturing process of a staggered TFT.
2 ドレインバスライン 3,19 ITO膜 11 ソース電極 12 ドレイン電極 13 ゲート電極 15 Al膜 17 ピンホール 18 クラック 20 加熱水蒸気 2 Drain bus line 3,19 ITO film 11 Source electrode 12 Drain electrode 13 Gate electrode 15 Al film 17 Pinhole 18 Crack 20 Heated steam
───────────────────────────────────────────────────── フロントページの続き (72)発明者 和田 保 神奈川県川崎市中原区上小田中1015番地 富士通株式会社内 (72)発明者 瀧澤 裕 神奈川県川崎市中原区上小田中1015番地 富士通株式会社内 (56)参考文献 特開 平4−217378(JP,A) (58)調査した分野(Int.Cl.7,DB名) G02F 1/1343 ──────────────────────────────────────────────────続 き Continuing on the front page (72) Inventor: Tamotsu Wada, Fujitsu Limited, 1015 Uedanaka, Nakahara-ku, Kawasaki City, Kanagawa Prefecture 56) References JP-A-4-217378 (JP, A) (58) Fields investigated (Int. Cl. 7 , DB name) G02F 1/1343
Claims (1)
透明導電材料を積層した電極の製造工程において、前記
基板上に形成したアルミニウム薄膜パターンの上部に酸
化物透明導電材料を被覆した後、減圧水蒸気雰囲気下で
加熱処理を行い、ピンホールまたはクラックを通して露
出しているアルミニウム薄膜の表面を酸化することを特
徴とする積層電極の製造方法。In a manufacturing process of an electrode in which aluminum and an oxide transparent conductive material are laminated on a transparent insulating substrate, an oxide transparent conductive material is coated on an aluminum thin film pattern formed on the substrate, and then the reduced pressure steam is applied. A method for manufacturing a laminated electrode, comprising performing heat treatment in an atmosphere to oxidize the surface of an aluminum thin film exposed through pinholes or cracks.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP05174597A JP3116665B2 (en) | 1993-07-15 | 1993-07-15 | Manufacturing method of laminated electrode |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP05174597A JP3116665B2 (en) | 1993-07-15 | 1993-07-15 | Manufacturing method of laminated electrode |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH0728072A JPH0728072A (en) | 1995-01-31 |
JP3116665B2 true JP3116665B2 (en) | 2000-12-11 |
Family
ID=15981358
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP05174597A Expired - Fee Related JP3116665B2 (en) | 1993-07-15 | 1993-07-15 | Manufacturing method of laminated electrode |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3116665B2 (en) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100973801B1 (en) * | 2003-04-23 | 2010-08-03 | 삼성전자주식회사 | Method for forming a metal wire, thin film transistor array panel the metal wire, and manufacturing method thereof |
JP2011091352A (en) * | 2009-09-28 | 2011-05-06 | Kobe Steel Ltd | Thin-film transistor substrate, method of manufacturing the same, and display device |
JPWO2020045089A1 (en) * | 2018-08-29 | 2021-08-10 | 住友電気工業株式会社 | Composite member and its manufacturing method |
-
1993
- 1993-07-15 JP JP05174597A patent/JP3116665B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JPH0728072A (en) | 1995-01-31 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR19990083238A (en) | Liquid crystal display, matrix array substrate and manufacturihg method thereof | |
JP2000002892A (en) | Liquid crystal display device, matrix array substrate, and manufacture thereof | |
JPH02260661A (en) | Film transistor for active matrix liquid circuit dioplag element | |
JPH05323373A (en) | Production of thin film transistor panel | |
WO2013143294A1 (en) | Array substrate and manufacturing method thereof, and display device | |
JP2007027768A (en) | Manufacturing method of tft substrate | |
JP3116665B2 (en) | Manufacturing method of laminated electrode | |
WO2006109585A1 (en) | Substrate provided with conductive layer, display unit and production method for substrate provided with conductive layer | |
JPH0818058A (en) | Film transistor array and liquid crystal display | |
CN111834446B (en) | Thin film transistor, manufacturing method thereof, array substrate and display panel | |
JP3724787B2 (en) | Electrode substrate, method for producing the same, and liquid crystal display device including the electrode substrate | |
JP3265622B2 (en) | Manufacturing method of liquid crystal display device | |
JP2006202961A (en) | Processing method using printing pattern and printing pattern forming apparatus | |
JPS59149060A (en) | Manufacture of thin-film transistor | |
JP3210072B2 (en) | Thin film transistor matrix device and manufacturing method thereof | |
JPH02272774A (en) | Active matrix circuit board | |
KR960012270B1 (en) | Forming pattern method of transparent electrode | |
JP2007114811A (en) | Method of manufacturing liquid crystal display device | |
KR910008117B1 (en) | Thin film transistor saved energy | |
KR101023319B1 (en) | Array substrate for LCD and the fabrication method | |
JP2007041374A (en) | Manufacturing method of electrode substrate and manufacturing method of liquid crystal display | |
JPH0797191B2 (en) | Active matrix cell and manufacturing method thereof | |
JPS63119256A (en) | Manufacture of active matrix substrate | |
JP2001110711A (en) | Eliminating method of organic thin film, manufacturing method of semiconductor device and liquid crystal display device using the method, and eliminating equipment of organic thin film used for manufacturing | |
JPH117848A (en) | Method for forming conductive film |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20000905 |
|
LAPS | Cancellation because of no payment of annual fees |