JP3110397B2 - 不揮発性半導体記憶装置の書き込み方法および記録媒体 - Google Patents
不揮発性半導体記憶装置の書き込み方法および記録媒体Info
- Publication number
- JP3110397B2 JP3110397B2 JP29132498A JP29132498A JP3110397B2 JP 3110397 B2 JP3110397 B2 JP 3110397B2 JP 29132498 A JP29132498 A JP 29132498A JP 29132498 A JP29132498 A JP 29132498A JP 3110397 B2 JP3110397 B2 JP 3110397B2
- Authority
- JP
- Japan
- Prior art keywords
- memory cell
- write
- writing
- threshold value
- voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- For Increasing The Reliability Of Semiconductor Memories (AREA)
- Read Only Memory (AREA)
Description
【０００１】
【発明の属する技術分野】本発明は、不揮発性半導体記
憶装置の書き込み方法および記録媒体に関し、特に、メ
モリセルへの初回書き込みの前後にメモリセルのしきい
値を測定することにより、最適な書き込み条件を決定す
るようにした不揮発性半導体記憶装置の書き込み方法お
よび記録媒体に関する。
憶装置の書き込み方法および記録媒体に関し、特に、メ
モリセルへの初回書き込みの前後にメモリセルのしきい
値を測定することにより、最適な書き込み条件を決定す
るようにした不揮発性半導体記憶装置の書き込み方法お
よび記録媒体に関する。
【０００２】
【従来の技術】図１０は、書き込み後のメモリセルのし
きい値がばらついている場合のメモリセルの保持特性を
示すグラフである。縦軸はメモリセルのしきい値電圧を
表し、横軸は保持時間を表している。データが書き込ま
れているメモリセルのしきい値は、現状ではある一定の
レベルを超えているという条件のみを満たしたものにな
っている。メモリセルがデータを保持しているかどうか
は、Ｗ＿Ｂ＿Ｖ電圧（メモリセルにデータが書き込まれ
たと判定されるしきい値の電圧レベル）よりも、しきい
値電圧の方が高いか否かで判別される。
きい値がばらついている場合のメモリセルの保持特性を
示すグラフである。縦軸はメモリセルのしきい値電圧を
表し、横軸は保持時間を表している。データが書き込ま
れているメモリセルのしきい値は、現状ではある一定の
レベルを超えているという条件のみを満たしたものにな
っている。メモリセルがデータを保持しているかどうか
は、Ｗ＿Ｂ＿Ｖ電圧（メモリセルにデータが書き込まれ
たと判定されるしきい値の電圧レベル）よりも、しきい
値電圧の方が高いか否かで判別される。
【０００３】従って、Ｗ＿Ｂ＿Ｖ電圧に対して、ある程
度高いレベルからしきい値が下降していったのか、或い
は、Ｗ＿Ｂ＿Ｖ電圧とほぼ同一のレベルのところから下
降したのかが判別できない。このため、例えば、Ｗ＿Ｂ
＿Ｖ電圧に対して２ボルト（Ｖ）高いレベルにしきい値
があるメモリセルのサンプル２と、Ｗ＿Ｂ＿Ｖ電圧に対
して０．５Ｖ高いレベルにしきい値のあるメモリセルの
サンプル３において、保持時間に対して、サンプル２、
サンプル３のそれぞれのしきい値が共に下降した（保持
抜けした）場合、メモリセルのサンプル３のしきい値は
すぐにＷ＿Ｂ＿Ｖ電圧より低くなるので、メモリセルの
サンプル３に対しては、すぐに保持不良として判別する
ことができる。ところが、メモリセルのサンプル２のし
きい値は、サンプル３の場合のように、すぐにはＷ＿Ｂ
＿Ｖ電圧より低くはならないので、サンプル２に対して
は、保持不良として判別するまでには時間がかかってし
まう。
度高いレベルからしきい値が下降していったのか、或い
は、Ｗ＿Ｂ＿Ｖ電圧とほぼ同一のレベルのところから下
降したのかが判別できない。このため、例えば、Ｗ＿Ｂ
＿Ｖ電圧に対して２ボルト（Ｖ）高いレベルにしきい値
があるメモリセルのサンプル２と、Ｗ＿Ｂ＿Ｖ電圧に対
して０．５Ｖ高いレベルにしきい値のあるメモリセルの
サンプル３において、保持時間に対して、サンプル２、
サンプル３のそれぞれのしきい値が共に下降した（保持
抜けした）場合、メモリセルのサンプル３のしきい値は
すぐにＷ＿Ｂ＿Ｖ電圧より低くなるので、メモリセルの
サンプル３に対しては、すぐに保持不良として判別する
ことができる。ところが、メモリセルのサンプル２のし
きい値は、サンプル３の場合のように、すぐにはＷ＿Ｂ
＿Ｖ電圧より低くはならないので、サンプル２に対して
は、保持不良として判別するまでには時間がかかってし
まう。
【０００４】図１１は、書き込み時のメモリセルのしき
い値を一定にそろえた場合のメモリセルの保持特性を示
すグラフである。縦軸はメモリセルのしきい値を表し、
横軸は保持時間を表している。書き込み後のメモリセル
のしきい値を一定にそろえていれば、Ｗ＿Ｂ＿Ｖ電圧に
対して高すぎるしきい値を持つメモリセルは存在しなく
なり、早期にメモリセルの保持抜けを発見することがで
きる。
い値を一定にそろえた場合のメモリセルの保持特性を示
すグラフである。縦軸はメモリセルのしきい値を表し、
横軸は保持時間を表している。書き込み後のメモリセル
のしきい値を一定にそろえていれば、Ｗ＿Ｂ＿Ｖ電圧に
対して高すぎるしきい値を持つメモリセルは存在しなく
なり、早期にメモリセルの保持抜けを発見することがで
きる。
【０００５】
【発明が解決しようとする課題】書き込み後のメモリセ
ルのしきい値を一定レベルに収めるための解決策は、例
えば、特開平７−０３７３９５、及び特開平７−１６９
２８４においてすでに開示されている。特開平７−０３
７３９５においては、書き込み条件を可変とする装置が
開示されている。しかしながら、書き込み可変手段とし
て具体的な手段が示されておらず、単に書き込み条件を
可変とする手段を有するということが述べられている。
一方、特開平７−１６９２８４においては、各書き込み
毎にΔＶppだけしきい値を上昇させ、書き込み後のしき
い値の分布をΔＶppに収めるというものであるが、その
ための具体的な根拠や手段が示されていない。
ルのしきい値を一定レベルに収めるための解決策は、例
えば、特開平７−０３７３９５、及び特開平７−１６９
２８４においてすでに開示されている。特開平７−０３
７３９５においては、書き込み条件を可変とする装置が
開示されている。しかしながら、書き込み可変手段とし
て具体的な手段が示されておらず、単に書き込み条件を
可変とする手段を有するということが述べられている。
一方、特開平７−１６９２８４においては、各書き込み
毎にΔＶppだけしきい値を上昇させ、書き込み後のしき
い値の分布をΔＶppに収めるというものであるが、その
ための具体的な根拠や手段が示されていない。
【０００６】また、上記いずれの例においても、図１２
の書き込みフローに示すように、書き込み前のメモリセ
ルの初期しきい値を測定していない。即ち、ステップＳ
１において初回書き込みパルスを印加し、ステップＳ２
において、しきい値電圧を測定する。次に、ステップＳ
３において、最適書き込みパルスを設定し、ステップＳ
４において、ステップＳ３において設定された最適書き
込みパルスを印加する。
の書き込みフローに示すように、書き込み前のメモリセ
ルの初期しきい値を測定していない。即ち、ステップＳ
１において初回書き込みパルスを印加し、ステップＳ２
において、しきい値電圧を測定する。次に、ステップＳ
３において、最適書き込みパルスを設定し、ステップＳ
４において、ステップＳ３において設定された最適書き
込みパルスを印加する。
【０００７】このように、初回書き込み後のメモリセル
のしきい値のみを測定しただけでは、図１３に示すよう
に、初回書き込み直後のしきい値が、セルＡとセルＢと
で同一であるが、２回目に、１回目と同一の書き込みパ
ルスを印加しても、セルＡとセルＢの書き込み後のしき
い値が大きく異なる場合がある。
のしきい値のみを測定しただけでは、図１３に示すよう
に、初回書き込み直後のしきい値が、セルＡとセルＢと
で同一であるが、２回目に、１回目と同一の書き込みパ
ルスを印加しても、セルＡとセルＢの書き込み後のしき
い値が大きく異なる場合がある。
【０００８】つまり、２回目以降の書き込み後のメモリ
セルのしきい値を正確に予測するためには、初回書き込
みの前後に、メモリセルのしきい値を測定する必要があ
る。
セルのしきい値を正確に予測するためには、初回書き込
みの前後に、メモリセルのしきい値を測定する必要があ
る。
【０００９】本発明はこのような状況に鑑みてなされた
ものであり、書き込み後のメモリセルのしきい値の分布
を狭小化するとともに、書き込み時間を短縮化し、又は
書き込み時のストレスを低減させることができるように
するものである。
ものであり、書き込み後のメモリセルのしきい値の分布
を狭小化するとともに、書き込み時間を短縮化し、又は
書き込み時のストレスを低減させることができるように
するものである。
【００１０】
【課題を解決するための手段】請求項１に記載の不揮発
性半導体記憶装置の書き込み方法は、書き込み信号を印
加して、メモリセルの電荷蓄積層の電荷蓄積量を変化さ
せ、しきい値電圧を制御することにより、データの書き
込みを行う不揮発性半導体記憶装置の書き込み方法であ
って、メモリセルに対して、最初の書き込み信号を印加
する前後に、メモリセルのしきい値を測定し、測定され
たメモリセルのしきい値に基づいて、書き込み条件を決
定し、決定した書き込み条件に対応した書き込み信号を
メモリセルに印加することを特徴とする。請求項２に記
載の不揮発性半導体記憶装置の書き込み方法は、書き込
み信号を印加して、メモリセルの電荷蓄積層の電荷蓄積
量を変化させ、しきい値電圧を制御することにより、デ
ータの書き込みを行う不揮発性半導体記憶装置の書き込
み方法であって、メモリセルに対して、最初の書き込み
信号を印加する前後に、メモリセルのしきい値を測定
し、測定されたメモリセルのしきい値に基づいて、書き
込み条件を決定し、決定した書き込み条件に対応した書
き込み信号をメモリセルに印加したときのメモリセルの
しきい値の変動が、所定の範囲以内となる書き込み時間
を検出し、検出された書き込み時間ずつ、メモリに対す
る書き込みを行い、書き込み後のしきい値が所定の基準
値に達するまで、メモリセルに対する書き込みを繰り返
し行うことを特徴とする。また、書き込み条件は、書き
込み信号の電圧の大きさに関するものであるようにする
ことができる。また、書き込み条件は、書き込み信号の
書き込み時間に関するものであるようにすることができ
る。また、書き込み信号のメモリセルへの印加は、複数
のメモリセルに対して同時に行われるようにすることが
できる。請求項６に記載の記録媒体は、請求項１に記載
の不揮発性半導体記憶装置の書き込み方法を実行可能な
プログラムが記録されていることを特徴とする。本発明
に係る不揮発性半導体記憶装置の書き込み方法において
は、書き込み信号を印加して、メモリセルの電荷蓄積層
の電荷蓄積量を変化させ、しきい値電圧を制御すること
により、データの書き込みを行う不揮発性半導体記憶装
置の書き込み方法であって、メモリセルに対して、最初
の書き込み信号を印加する前後に、メモリセルのしきい
値を測定し、測定されたメモリセルのしきい値に基づい
て、書き込み条件を決定し、決定した書き込み条件に対
応した書き込み信号をメモリセルに印加する。
性半導体記憶装置の書き込み方法は、書き込み信号を印
加して、メモリセルの電荷蓄積層の電荷蓄積量を変化さ
せ、しきい値電圧を制御することにより、データの書き
込みを行う不揮発性半導体記憶装置の書き込み方法であ
って、メモリセルに対して、最初の書き込み信号を印加
する前後に、メモリセルのしきい値を測定し、測定され
たメモリセルのしきい値に基づいて、書き込み条件を決
定し、決定した書き込み条件に対応した書き込み信号を
メモリセルに印加することを特徴とする。請求項２に記
載の不揮発性半導体記憶装置の書き込み方法は、書き込
み信号を印加して、メモリセルの電荷蓄積層の電荷蓄積
量を変化させ、しきい値電圧を制御することにより、デ
ータの書き込みを行う不揮発性半導体記憶装置の書き込
み方法であって、メモリセルに対して、最初の書き込み
信号を印加する前後に、メモリセルのしきい値を測定
し、測定されたメモリセルのしきい値に基づいて、書き
込み条件を決定し、決定した書き込み条件に対応した書
き込み信号をメモリセルに印加したときのメモリセルの
しきい値の変動が、所定の範囲以内となる書き込み時間
を検出し、検出された書き込み時間ずつ、メモリに対す
る書き込みを行い、書き込み後のしきい値が所定の基準
値に達するまで、メモリセルに対する書き込みを繰り返
し行うことを特徴とする。また、書き込み条件は、書き
込み信号の電圧の大きさに関するものであるようにする
ことができる。また、書き込み条件は、書き込み信号の
書き込み時間に関するものであるようにすることができ
る。また、書き込み信号のメモリセルへの印加は、複数
のメモリセルに対して同時に行われるようにすることが
できる。請求項６に記載の記録媒体は、請求項１に記載
の不揮発性半導体記憶装置の書き込み方法を実行可能な
プログラムが記録されていることを特徴とする。本発明
に係る不揮発性半導体記憶装置の書き込み方法において
は、書き込み信号を印加して、メモリセルの電荷蓄積層
の電荷蓄積量を変化させ、しきい値電圧を制御すること
により、データの書き込みを行う不揮発性半導体記憶装
置の書き込み方法であって、メモリセルに対して、最初
の書き込み信号を印加する前後に、メモリセルのしきい
値を測定し、測定されたメモリセルのしきい値に基づい
て、書き込み条件を決定し、決定した書き込み条件に対
応した書き込み信号をメモリセルに印加する。
【００１１】
【発明の実施の形態】図１は、本発明の不揮発性半導体
記憶装置の書き込み方法が適用される一実施の形態の処
理例を示すフローチャートである。
記憶装置の書き込み方法が適用される一実施の形態の処
理例を示すフローチャートである。
【００１２】書き込みを行なう１又は複数のメモリセル
に対して、所定の電圧の電気パルスを同時に印加する書
き込みモードと、メモリセルの読み出しによって書き込
み判定を行なうベリファイモードとを有するフラッシュ
メモリ等において、書き込みモードに入ると、ステップ
Ｓ１において、メモリセルの初期のしきい値（Ｖt）を
測定し、これを記憶した後、ステップＳ２において、書
き込みパルス電圧高Ｖpp 0、書き込みパルス電圧幅Ｔpw0
である初回の書き込みパルス電圧をメモリセルに印加し
て書き込みを行なう。
に対して、所定の電圧の電気パルスを同時に印加する書
き込みモードと、メモリセルの読み出しによって書き込
み判定を行なうベリファイモードとを有するフラッシュ
メモリ等において、書き込みモードに入ると、ステップ
Ｓ１において、メモリセルの初期のしきい値（Ｖt）を
測定し、これを記憶した後、ステップＳ２において、書
き込みパルス電圧高Ｖpp 0、書き込みパルス電圧幅Ｔpw0
である初回の書き込みパルス電圧をメモリセルに印加し
て書き込みを行なう。
【００１３】初回書き込みの後、ステップＳ３におい
て、メモリセルのしきい値を再度測定し、これを記憶す
る。ステップＳ４においては、ステップＳ１及びステッ
プＳ３において得られたメモリセルのしきい値より、メ
モリセルの特性に合った書き込みパルス電圧を選択し、
ステップＳ５において、選択された書き込み電圧（印
加）パルスをメモリセルに印加する。このようにして、
書き込みモードを終了する。
て、メモリセルのしきい値を再度測定し、これを記憶す
る。ステップＳ４においては、ステップＳ１及びステッ
プＳ３において得られたメモリセルのしきい値より、メ
モリセルの特性に合った書き込みパルス電圧を選択し、
ステップＳ５において、選択された書き込み電圧（印
加）パルスをメモリセルに印加する。このようにして、
書き込みモードを終了する。
【００１４】次に、図１に示したフローチャートのステ
ップＳ４における最適書き込みパルス設定における最適
書き込みパルスの選択の詳細な処理手順について、図２
のフローチャートを参照して説明する。また、図３乃至
図５を参照して、ステップＳ４における書き込みパルス
電圧の選択方法を示す。
ップＳ４における最適書き込みパルス設定における最適
書き込みパルスの選択の詳細な処理手順について、図２
のフローチャートを参照して説明する。また、図３乃至
図５を参照して、ステップＳ４における書き込みパルス
電圧の選択方法を示す。
【００１５】図２のフローチャートのステップＢ１にお
いては、図１のステップＳ１及びステップＳ３より得ら
れたメモリセルのしきい値より、初回書き込みの前後に
おけるメモリセルのしきい値の変動の様子と、図３に示
すような、あらかじめ用意してある評価サンプルのデー
タとが比較され、最も近い特性を示すサンプルのデータ
が採用される。図３は、各サンプルＡ乃至Ｅの初回書き
込みパルスによるメモリセルのしきい値の変動を表して
いる。縦軸はメモリセルのしきい値電圧を表し、横軸
は、初回書き込みパルス幅を表している。
いては、図１のステップＳ１及びステップＳ３より得ら
れたメモリセルのしきい値より、初回書き込みの前後に
おけるメモリセルのしきい値の変動の様子と、図３に示
すような、あらかじめ用意してある評価サンプルのデー
タとが比較され、最も近い特性を示すサンプルのデータ
が採用される。図３は、各サンプルＡ乃至Ｅの初回書き
込みパルスによるメモリセルのしきい値の変動を表して
いる。縦軸はメモリセルのしきい値電圧を表し、横軸
は、初回書き込みパルス幅を表している。
【００１６】図４は、図２のステップＢ１において選択
されたサンプルの、各書き込みパルス電圧におけるしき
い値の変動のようすを示すグラフである。図４の書き込
みパルス電圧Ｖppは、Ｖppaが最も高く、Ｖppb、
Ｖppc、Ｖppd、Ｖppeの順に低くなっていくとする。メ
モリセルが書き込まれたと判定されるしきい値の電圧レ
ベル（Ｗ＿Ｂ＿Ｖ電圧）に達するまでのメモリセルのし
きい値の変動が直線性を示す範囲で、印加する書き込み
パルス電圧を決定する。
されたサンプルの、各書き込みパルス電圧におけるしき
い値の変動のようすを示すグラフである。図４の書き込
みパルス電圧Ｖppは、Ｖppaが最も高く、Ｖppb、
Ｖppc、Ｖppd、Ｖppeの順に低くなっていくとする。メ
モリセルが書き込まれたと判定されるしきい値の電圧レ
ベル（Ｗ＿Ｂ＿Ｖ電圧）に達するまでのメモリセルのし
きい値の変動が直線性を示す範囲で、印加する書き込み
パルス電圧を決定する。
【００１７】図４の場合、書き込みパルス電圧Ｖ
ppeは、Ｗ＿Ｂ＿Ｖ電圧に達する前にしきい値の変動が
直線性を失っているため、選択対称から除外され、書き
込み判定レベル（Ｗ＿Ｂ＿Ｖ電圧）まで線形に変動する
書き込みパルス電圧Ｖppa乃至Ｖppe間の所定の電圧が選
択される（ステップＢ２）。
ppeは、Ｗ＿Ｂ＿Ｖ電圧に達する前にしきい値の変動が
直線性を失っているため、選択対称から除外され、書き
込み判定レベル（Ｗ＿Ｂ＿Ｖ電圧）まで線形に変動する
書き込みパルス電圧Ｖppa乃至Ｖppe間の所定の電圧が選
択される（ステップＢ２）。
【００１８】書き込み時間を最短にして書き込みたい場
合は、上記選択されたＶppの範囲から最も書き込み時間
Ｔpwの短いＶppaが選択され、書き込み時のメモリセル
にかかるストレスを最小にしたい場合は、上記選択され
たＶppの範囲から最も印加電圧の低いＶppdが選択され
る。
合は、上記選択されたＶppの範囲から最も書き込み時間
Ｔpwの短いＶppaが選択され、書き込み時のメモリセル
にかかるストレスを最小にしたい場合は、上記選択され
たＶppの範囲から最も印加電圧の低いＶppdが選択され
る。
【００１９】即ち、ステップＢ３において、書き込み時
間の短縮が目的であるか否かが判定され、書き込み時間
の短縮が目的である場合、ステップＢ４に進み、書き込
み時間Ｔpwが最短であるＴpwaに対応する印加電圧Ｖppa
が選択される。一方、ステップＢ３において、書き込み
ストレスの低減が目的であると判定された場合、ステッ
プＢ５に進み、最低印加電圧Ｖppdが選択される。
間の短縮が目的であるか否かが判定され、書き込み時間
の短縮が目的である場合、ステップＢ４に進み、書き込
み時間Ｔpwが最短であるＴpwaに対応する印加電圧Ｖppa
が選択される。一方、ステップＢ３において、書き込み
ストレスの低減が目的であると判定された場合、ステッ
プＢ５に進み、最低印加電圧Ｖppdが選択される。
【００２０】以上のようにして決定された最適書き込み
パルスによって、図１のステップＳ５において、メモリ
セルに対して２回目の書き込みが行われ、書き込みモー
ドを終了する。
パルスによって、図１のステップＳ５において、メモリ
セルに対して２回目の書き込みが行われ、書き込みモー
ドを終了する。
【００２１】以上のように、上記実施の形態において
は、書き込み後のメモリセルのしきい値の分布を狭小化
するとともに、書き込み時間を短縮、又は書き込み時の
ストレスを低減する書き込み方法を提供することができ
る。
は、書き込み後のメモリセルのしきい値の分布を狭小化
するとともに、書き込み時間を短縮、又は書き込み時の
ストレスを低減する書き込み方法を提供することができ
る。
【００２２】次に、書き込み後のメモリセルのしきい値
分布を均一化する第２の実施の形態の処理例について説
明する。
分布を均一化する第２の実施の形態の処理例について説
明する。
【００２３】図５は、書き込み後のメモリセルのしきい
値の分布の幅を一定範囲ΔＶt内に収めるための処理例
を説明するフローチャートである。図５に示したフロー
チャートは、図１に示したフローチャートに対して、２
回目の書き込みパルス印加以降の部分を変更したもので
あり、書き込みパルス電圧を複数回に分けてメモリセル
に印加し、各書き込みパルス電圧印加毎に、メモリセル
のしきい値が書き込みレベル（Ｗ＿Ｂ＿Ｖ電圧）に達し
たか否かを判定するようにしている。
値の分布の幅を一定範囲ΔＶt内に収めるための処理例
を説明するフローチャートである。図５に示したフロー
チャートは、図１に示したフローチャートに対して、２
回目の書き込みパルス印加以降の部分を変更したもので
あり、書き込みパルス電圧を複数回に分けてメモリセル
に印加し、各書き込みパルス電圧印加毎に、メモリセル
のしきい値が書き込みレベル（Ｗ＿Ｂ＿Ｖ電圧）に達し
たか否かを判定するようにしている。
【００２４】図５のステップＳ１乃至ステップＳ３は、
図１におけるステップＳ１乃至ステップＳ３と同一であ
るため、その説明は省略する。
図１におけるステップＳ１乃至ステップＳ３と同一であ
るため、その説明は省略する。
【００２５】図５のステップＣ４においては、ステップ
Ｓ１およびステップＳ３で得られたメモリセルのしきい
値より、メモリセルの特性に合った書き込みパルス電圧
が選択される。
Ｓ１およびステップＳ３で得られたメモリセルのしきい
値より、メモリセルの特性に合った書き込みパルス電圧
が選択される。
【００２６】図６は、しきい値分布一定化の処理手順を
説明するフローチャートである。図６のステップＢ１乃
至ステップＢ５における処理は、図１乃至図４を参照し
て上述した第１の実施の形態の処理手順を説明する図２
のフローチャートのステップＢ１乃至ステップＢ５にお
ける処理と同一であるため、その説明は省略する。ステ
ップＤ６においては、図７を参照して後述するように、
書き込み後のしきい値が一定値だけ増加するのに要する
書き込み時間が選択される。
説明するフローチャートである。図６のステップＢ１乃
至ステップＢ５における処理は、図１乃至図４を参照し
て上述した第１の実施の形態の処理手順を説明する図２
のフローチャートのステップＢ１乃至ステップＢ５にお
ける処理と同一であるため、その説明は省略する。ステ
ップＤ６においては、図７を参照して後述するように、
書き込み後のしきい値が一定値だけ増加するのに要する
書き込み時間が選択される。
【００２７】図７は、書き込み後のメモリセルのしきい
値の分布をΔＶt以内に収めるための書き込みパルス幅
を選択する方法を説明するためのグラフである。縦軸は
メモリセルのしきい値を表し、横軸は書き込み時間を表
している。
値の分布をΔＶt以内に収めるための書き込みパルス幅
を選択する方法を説明するためのグラフである。縦軸は
メモリセルのしきい値を表し、横軸は書き込み時間を表
している。
【００２８】上記書き込みパルス電圧の選択において、
最も書き込み時間の短いサンプルＢのＶppbを選択した
とする。このとき、書き込みパルス電圧Ｖppbを印加し
たときのメモリセルのしきい値の変動が、図７に示した
グラフのようになっている場合、書き込み後のメモリセ
ルのしきい値の分布の幅を一定範囲内ΔＶtに収めるた
めに、メモリセルのしきい値がΔＶtだけ変動するのに
要する書き込み時間ＴpwBを選択する（図６のステップ
Ｄ６）。
最も書き込み時間の短いサンプルＢのＶppbを選択した
とする。このとき、書き込みパルス電圧Ｖppbを印加し
たときのメモリセルのしきい値の変動が、図７に示した
グラフのようになっている場合、書き込み後のメモリセ
ルのしきい値の分布の幅を一定範囲内ΔＶtに収めるた
めに、メモリセルのしきい値がΔＶtだけ変動するのに
要する書き込み時間ＴpwBを選択する（図６のステップ
Ｄ６）。
【００２９】サンプルＢとは異なった特性を示す他のサ
ンプルについても、そのサンプルのしきい値がΔＶtだ
け変動する書き込みパルス幅を選択することによって、
書き込み後のメモリセルのしきい値の分布を、ΔＶt以
内にすることができる。
ンプルについても、そのサンプルのしきい値がΔＶtだ
け変動する書き込みパルス幅を選択することによって、
書き込み後のメモリセルのしきい値の分布を、ΔＶt以
内にすることができる。
【００３０】以上のようにして決定した書き込み時間に
対応する書き込みパルスを、図５のステップＣ５におい
てメモリセルに印加し、次に、ステップＣ６において、
書き込み終了毎の書き込みレベルの判定を行い、ステッ
プＣ７において、メモリセルのしきい値が書き込みレベ
ル（Ｗ＿Ｂ＿Ｖ電圧）に達しているか否かが判定され
る。判定の結果、メモリセルのしきい値が書き込みレベ
ル（Ｗ＿Ｂ＿Ｖ電圧）に達していない場合、ステップＣ
５に戻り、再度、上記選択された最適書き込みパルス幅
で書き込みが行われ、ステップＣ５乃至Ｃ７の処理が繰
り返し実行される。一方、ステップＣ７において、メモ
リセルのしきい値が書き込みレベルに達していると判定
された場合、処理を終了する。
対応する書き込みパルスを、図５のステップＣ５におい
てメモリセルに印加し、次に、ステップＣ６において、
書き込み終了毎の書き込みレベルの判定を行い、ステッ
プＣ７において、メモリセルのしきい値が書き込みレベ
ル（Ｗ＿Ｂ＿Ｖ電圧）に達しているか否かが判定され
る。判定の結果、メモリセルのしきい値が書き込みレベ
ル（Ｗ＿Ｂ＿Ｖ電圧）に達していない場合、ステップＣ
５に戻り、再度、上記選択された最適書き込みパルス幅
で書き込みが行われ、ステップＣ５乃至Ｃ７の処理が繰
り返し実行される。一方、ステップＣ７において、メモ
リセルのしきい値が書き込みレベルに達していると判定
された場合、処理を終了する。
【００３１】次に、複数ビット（複数のメモリセル）に
対して同時に書き込みを行う第３の実施の形態の処理例
について説明する。図８は、複数ビットに対して同時に
書き込みを行う場合において、メモリセルのしきい値を
測定する手順を説明するフローチャートである。ベリフ
ァイとは、ある一定の電圧をメモリセルのコントロール
ゲートに印加した際に、印加されたメモリセルから０又
は１のデータを読み出すことによって、このメモリセル
のしきい値が、印加した電圧（ベリファイ電圧）に対し
て高いか低いかを判断することである。
対して同時に書き込みを行う第３の実施の形態の処理例
について説明する。図８は、複数ビットに対して同時に
書き込みを行う場合において、メモリセルのしきい値を
測定する手順を説明するフローチャートである。ベリフ
ァイとは、ある一定の電圧をメモリセルのコントロール
ゲートに印加した際に、印加されたメモリセルから０又
は１のデータを読み出すことによって、このメモリセル
のしきい値が、印加した電圧（ベリファイ電圧）に対し
て高いか低いかを判断することである。
【００３２】複数のメモリセルに対して、同一のベリフ
ァイ電圧を印加し、印加された複数のメモリセルを同時
に読み出すことによって、各セルのしきい値がベリファ
イ電圧よりも高いか低いかを同時に判断することができ
る。そして、このベリファイを、ベリファイ電圧を変化
させて複数回繰り返すことにより、複数ビットのしきい
値を同時に知ることができる。
ァイ電圧を印加し、印加された複数のメモリセルを同時
に読み出すことによって、各セルのしきい値がベリファ
イ電圧よりも高いか低いかを同時に判断することができ
る。そして、このベリファイを、ベリファイ電圧を変化
させて複数回繰り返すことにより、複数ビットのしきい
値を同時に知ることができる。
【００３３】図８のステップＥ１において、ベリファイ
電圧を決める変数（Ｘ）の初期値が設定される（Ｘ＝
０）。次に、ステップＥ２において、変数Ｘの値に１だ
け加算される。次に、ステップＥ３に進み、上記設定さ
れたベリファイ電圧（Ｖveri＝Ｖx）が、複数のメモリ
セルに対して同時に印加される。
電圧を決める変数（Ｘ）の初期値が設定される（Ｘ＝
０）。次に、ステップＥ２において、変数Ｘの値に１だ
け加算される。次に、ステップＥ３に進み、上記設定さ
れたベリファイ電圧（Ｖveri＝Ｖx）が、複数のメモリ
セルに対して同時に印加される。
【００３４】ステップＥ４においては、ベリファイ電圧
が印加された複数のメモリセルのデータが読み出され、
ステップＥ５において、ステップＥ４において読み出さ
れたデータが格納される。
が印加された複数のメモリセルのデータが読み出され、
ステップＥ５において、ステップＥ４において読み出さ
れたデータが格納される。
【００３５】このとき、メモリセルのしきい値がベリフ
ァイ電圧以上になっているとき、０が読み出され、ベリ
ファイ電圧以下になっているとき、１が読み出される。
ァイ電圧以上になっているとき、０が読み出され、ベリ
ファイ電圧以下になっているとき、１が読み出される。
【００３６】次に、ステップＥ６において、読み出され
たデータがすべて０であれば、ベリファイ動作を終了
し、読み出されたデータの少なくとも１つが１であれ
ば、ステップＥ２に戻り、ステップＥ２以降の処理が繰
り返し実行される。
たデータがすべて０であれば、ベリファイ動作を終了
し、読み出されたデータの少なくとも１つが１であれ
ば、ステップＥ２に戻り、ステップＥ２以降の処理が繰
り返し実行される。
【００３７】ステップＥ２に戻ると、ベリファイ電圧を
設定する変数の値を１だけ増加させて、ベリファイ電圧
を上昇させ、ステップＥ３において、再びベリファイ動
作を行い、以下同様にして、読み出したデータの全てが
０となるまでステップＥ２乃至ステップＥ６の処理が繰
り返し実行される。
設定する変数の値を１だけ増加させて、ベリファイ電圧
を上昇させ、ステップＥ３において、再びベリファイ動
作を行い、以下同様にして、読み出したデータの全てが
０となるまでステップＥ２乃至ステップＥ６の処理が繰
り返し実行される。
【００３８】ベリファイ電圧の増加分は任意の値とし、
増加分を小さくすればするほど、精度良くメモリセルの
しきい値を測定することができる。
増加分を小さくすればするほど、精度良くメモリセルの
しきい値を測定することができる。
【００３９】図９は、８ｂｉｔ同時書き込み時のメモリ
セルのしきい値の測定結果の例を示している。複数のベ
リファイ電圧で複数回ベリファイ動作を繰り返すことに
より、図９に示すような読み出しデータを得ることがで
きる。図９に示した例の場合、ベリファイ電圧Ｖveri＝
Ｖ９としたところで読み出しデータの８ｂｉｔ全てが０
となり、しきい値測定フローを終了する。
セルのしきい値の測定結果の例を示している。複数のベ
リファイ電圧で複数回ベリファイ動作を繰り返すことに
より、図９に示すような読み出しデータを得ることがで
きる。図９に示した例の場合、ベリファイ電圧Ｖveri＝
Ｖ９としたところで読み出しデータの８ｂｉｔ全てが０
となり、しきい値測定フローを終了する。
【００４０】図９に示した例の場合、ｂｉｔ１はベリフ
ァイ電圧Ｖveri＝Ｖ５までは、読み出しデータが１で、
ベリファイ電圧Ｖveri＝Ｖ６以降の読み出しデータが０
となっている。このことから、ｂｉｔ１に対応するメモ
リセルのしきい値は、Ｖ５とＶ６の間であることがわか
る。他のｂｉｔも同様にして、しきい値を測定すること
ができる。
ァイ電圧Ｖveri＝Ｖ５までは、読み出しデータが１で、
ベリファイ電圧Ｖveri＝Ｖ６以降の読み出しデータが０
となっている。このことから、ｂｉｔ１に対応するメモ
リセルのしきい値は、Ｖ５とＶ６の間であることがわか
る。他のｂｉｔも同様にして、しきい値を測定すること
ができる。
【００４１】図８に示した、複数ｂｉｔ同時書き込み時
のしきい値測定フローに基づいた処理によって得られた
しきい値により、それぞれのｂｉｔに対して最適な書き
込み印加パルスが設定される。この最適書き込み印加パ
ルス設定の手順としては、書き込み回数を最低にする場
合は、図２に示したフローチャートで示される処理を、
また、書き込み後のしきい値のばらつきを一定範囲にす
る場合は、図６に示したフローチャートで示される処理
を、それぞれのｂｉｔに対して適用する。
のしきい値測定フローに基づいた処理によって得られた
しきい値により、それぞれのｂｉｔに対して最適な書き
込み印加パルスが設定される。この最適書き込み印加パ
ルス設定の手順としては、書き込み回数を最低にする場
合は、図２に示したフローチャートで示される処理を、
また、書き込み後のしきい値のばらつきを一定範囲にす
る場合は、図６に示したフローチャートで示される処理
を、それぞれのｂｉｔに対して適用する。
【００４２】これらの処理を説明するフローチャート
は、第１の実施の形態及び第２の実施の形態の場合と同
様であるので、ここではその説明は省略する。
は、第１の実施の形態及び第２の実施の形態の場合と同
様であるので、ここではその説明は省略する。
【００４３】以上のようにして設定された各ｂｉｔ毎の
最適書き込みパルスによって、ぞれぞれのｂｉｔに書き
込みパルスを印加し、書き込み回数を最低にする場合は
そのまま書き込み動作を終了し、書き込み後のメモリセ
ルのしきい値の分布を一定範囲内にする場合は、ベリフ
ァイ動作及び書き込み動作を繰り返し、全てのｂｉｔが
書き込まれたところで書き込み動作を終了する。
最適書き込みパルスによって、ぞれぞれのｂｉｔに書き
込みパルスを印加し、書き込み回数を最低にする場合は
そのまま書き込み動作を終了し、書き込み後のメモリセ
ルのしきい値の分布を一定範囲内にする場合は、ベリフ
ァイ動作及び書き込み動作を繰り返し、全てのｂｉｔが
書き込まれたところで書き込み動作を終了する。
【００４４】以上説明したように、上記各実施の形態の
処理方法においては、メモリセルへの初回書き込みの前
後に、メモリセルのしきい値を測定し、その結果から最
適な書き込み条件を決定することによって、書き込み後
のメモリセルのしきい値分布幅を狭小化することがで
き、かつ、書き込み時間の短縮化、或いは書き込みスト
レスの低減化を実現することができる。
処理方法においては、メモリセルへの初回書き込みの前
後に、メモリセルのしきい値を測定し、その結果から最
適な書き込み条件を決定することによって、書き込み後
のメモリセルのしきい値分布幅を狭小化することがで
き、かつ、書き込み時間の短縮化、或いは書き込みスト
レスの低減化を実現することができる。
【００４５】
【発明の効果】以上の如く、本発明に係る不揮発性半導
体記憶装置の書き込み方法によれば、メモリセルに対し
て、最初の書き込み信号を印加する前後に、メモリセル
のしきい値を測定し、測定されたメモリセルのしきい値
に基づいて、書き込み条件を決定し、決定した書き込み
条件に対応する書き込み信号をメモリセルに印加するよ
うにしたので、書き込み後のメモリセルのしきい値の分
布を狭小化するとともに、書き込み時間を短縮化した
り、書き込み時のストレスを低減させることができる。
体記憶装置の書き込み方法によれば、メモリセルに対し
て、最初の書き込み信号を印加する前後に、メモリセル
のしきい値を測定し、測定されたメモリセルのしきい値
に基づいて、書き込み条件を決定し、決定した書き込み
条件に対応する書き込み信号をメモリセルに印加するよ
うにしたので、書き込み後のメモリセルのしきい値の分
布を狭小化するとともに、書き込み時間を短縮化した
り、書き込み時のストレスを低減させることができる。
【図１】本発明の不揮発性半導体記憶装置の書き込み方
法が適用される一実施の形態の処理例を説明するフロー
チャートである。
法が適用される一実施の形態の処理例を説明するフロー
チャートである。
【図２】図１の最適書き込みパルスの選択方法を説明す
るフローチャートである。
るフローチャートである。
【図３】各サンプルの初回書き込みパルスによるメモリ
セルのしきい値の変動を示すグラフである。
セルのしきい値の変動を示すグラフである。
【図４】特定サンプルの各書き込みパルス電圧における
メモリセルのしきい値の変動を示すグラフである。
メモリセルのしきい値の変動を示すグラフである。
【図５】書き込み後のメモリセルのしきい値を一定範囲
内に収める場合の書き込みモードの処理手順を説明する
フローチャートである。
内に収める場合の書き込みモードの処理手順を説明する
フローチャートである。
【図６】図５における最適書き込みパルスの選択の処理
手順を説明するフローチャートである。
手順を説明するフローチャートである。
【図７】メモリセルの書き込み後のしきい値を一定範囲
内に収めるための最適書き込みパルス幅の選択方法を説
明するグラフである。
内に収めるための最適書き込みパルス幅の選択方法を説
明するグラフである。
【図８】複数ｂｉｔ同時書き込み時のしきい値測定手順
を説明するフローチャートである。
を説明するフローチャートである。
【図９】８ｂｉｔ同時書き込み時のメモリセルしきい値
測定方法を説明する図である。
測定方法を説明する図である。
【図１０】従来の書き込み後のメモリセルのしきい値が
ばらついている場合のメモリセルの保持特性を示すグラ
フである。
ばらついている場合のメモリセルの保持特性を示すグラ
フである。
【図１１】書き込み時のメモリセルのしきい値を一定に
そろえた場合のメモリセルの保持特性を示すグラフであ
る。
そろえた場合のメモリセルの保持特性を示すグラフであ
る。
【図１２】従来の書き込みモードの処理手順を説明する
フローチャートである。
フローチャートである。
【図１３】初期書き込みと２回目以降の書き込みを行っ
た場合のメモリセルのしきい値と書き込み時間の相関の
例を示すグラフである。
た場合のメモリセルのしきい値と書き込み時間の相関の
例を示すグラフである。
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 平７−37395（ＪＰ，Ａ) 特開 平10−177795（ＪＰ，Ａ) 特開 平７−169284（ＪＰ，Ａ) 特開 昭64−78494（ＪＰ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) G11C 16/02
Claims (6)
- 【請求項１】 書き込み信号を印加して、メモリセルの
電荷蓄積層の電荷蓄積量を変化させ、しきい値電圧を制
御することにより、データの書き込みを行う不揮発性半
導体記憶装置の書き込み方法であって、 前記メモリセルに対して、最初の書き込み信号を印加す
る前後に、前記メモリセルのしきい値を測定し、 測定された前記メモリセルのしきい値に基づいて、書き
込み条件を決定し、 決定した前記書き込み条件に対応した書き込み信号を前
記メモリセルに印加することを特徴とする不揮発性半導
体記憶装置の書き込み方法。 - 【請求項２】 書き込み信号を印加して、メモリセルの
電荷蓄積層の電荷蓄積量を変化させ、しきい値電圧を制
御することにより、データの書き込みを行う不揮発性半
導体記憶装置の書き込み方法であって、 前記メモリセルに対して、最初の書き込み信号を印加す
る前後に、前記メモリセルのしきい値を測定し、 測定された前記メモリセルのしきい値に基づいて、書き
込み条件を決定し、 決定した前記書き込み条件に対応した書き込み信号を前
記メモリセルに印加したときの前記メモリセルのしきい
値の変動が、所定の範囲以内となる書き込み時間を検出
し、 検出された前記書き込み時間ずつ、前記メモリに対する
書き込みを行い、 書き込み後のしきい値が所定の基準値に達するまで、前
記メモリセルに対する書き込みを繰り返し行うことを特
徴とする不揮発性半導体記憶装置の書き込み方法。 - 【請求項３】 前記書き込み条件は、前記書き込み信号
の電圧の大きさに関するものであることを特徴とする請
求項１または２に記載の不揮発性半導体記憶装置の書き
込み方法。 - 【請求項４】 前記書き込み条件は、前記書き込み信号
の書き込み時間に関するものであることを特徴とする請
求項１または２に記載の不揮発性半導体記憶装置の書き
込み方法。 - 【請求項５】 前記書き込み信号の前記メモリセルへの
印加は、複数のメモリセルに対して同時に行われること
を特徴とする請求項１または２に記載の不揮発性半導体
記憶装置の書き込み方法。 - 【請求項６】 請求項１に記載の不揮発性半導体記憶装
置の書き込み方法を実行可能なプログラムが記録されて
いる記録媒体。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP29132498A JP3110397B2 (ja) | 1998-09-30 | 1998-09-30 | 不揮発性半導体記憶装置の書き込み方法および記録媒体 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP29132498A JP3110397B2 (ja) | 1998-09-30 | 1998-09-30 | 不揮発性半導体記憶装置の書き込み方法および記録媒体 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000113686A JP2000113686A (ja) | 2000-04-21 |
| JP3110397B2 true JP3110397B2 (ja) | 2000-11-20 |
Family
ID=17767444
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP29132498A Expired - Fee Related JP3110397B2 (ja) | 1998-09-30 | 1998-09-30 | 不揮発性半導体記憶装置の書き込み方法および記録媒体 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3110397B2 (ja) |
Families Citing this family (17)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002288988A (ja) | 2001-03-28 | 2002-10-04 | Mitsubishi Electric Corp | 不揮発性半導体記憶装置 |
| JP3965287B2 (ja) | 2001-10-09 | 2007-08-29 | シャープ株式会社 | 不揮発性半導体記憶装置およびその書き込み時間決定方法 |
| US7190620B2 (en) * | 2002-01-31 | 2007-03-13 | Saifun Semiconductors Ltd. | Method for operating a memory device |
| US7177199B2 (en) | 2003-10-20 | 2007-02-13 | Sandisk Corporation | Behavior based programming of non-volatile memory |
| JP4282636B2 (ja) | 2005-06-22 | 2009-06-24 | 株式会社東芝 | 不揮発性半導体記憶装置とそのデータ書き込み方法 |
| US7877564B2 (en) * | 2006-08-05 | 2011-01-25 | Benhov Gmbh, Llc | Memory configuration and method for calibrating read/write data based on performance characteristics of the memory configuration |
| KR100780773B1 (ko) * | 2006-11-03 | 2007-11-30 | 주식회사 하이닉스반도체 | 플래시 메모리소자의 프로그램 시작 바이어스 설정방법 및이를 이용한 프로그램 방법 |
| KR100824203B1 (ko) * | 2007-04-03 | 2008-04-21 | 주식회사 하이닉스반도체 | 플래시 메모리 소자의 프로그램 방법 |
| KR100960479B1 (ko) * | 2007-12-24 | 2010-06-01 | 주식회사 하이닉스반도체 | 플래시 메모리 장치 및 동작 방법 |
| KR100996108B1 (ko) * | 2009-01-21 | 2010-11-22 | 주식회사 하이닉스반도체 | 불휘발성 메모리 장치의 프로그램 방법 |
| KR101596830B1 (ko) * | 2009-04-02 | 2016-02-24 | 삼성전자주식회사 | 비휘발성 메모리 장치의 쓰기 방법 |
| KR101893332B1 (ko) | 2009-11-13 | 2018-08-31 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 반도체 장치 및 반도체 장치의 구동 방법 |
| JP2011258260A (ja) * | 2010-06-07 | 2011-12-22 | Toshiba Corp | 不揮発性半導体記憶装置 |
| JP2012123856A (ja) | 2010-12-06 | 2012-06-28 | Toshiba Corp | 不揮発性半導体記憶装置 |
| US8848464B2 (en) * | 2011-04-29 | 2014-09-30 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method of driving semiconductor device |
| JP5380508B2 (ja) | 2011-09-27 | 2014-01-08 | 株式会社東芝 | 不揮発性半導体記憶装置 |
| JP6365457B2 (ja) * | 2015-08-05 | 2018-08-01 | 株式会社デンソー | 半導体記憶装置、及びその書込み方法 |
-
1998
- 1998-09-30 JP JP29132498A patent/JP3110397B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2000113686A (ja) | 2000-04-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3110397B2 (ja) | 不揮発性半導体記憶装置の書き込み方法および記録媒体 | |
| US8339864B2 (en) | Method of programming nonvolatile memory device | |
| US7542344B2 (en) | Non-volatile memory device and self-compensation method thereof | |
| EP0740837B1 (en) | Method and circuitry for storing discrete amounts of charge in a single memory element | |
| US7064983B2 (en) | Method for programming a reference cell | |
| US7764550B2 (en) | Method of programming a non-volatile memory | |
| US7167395B1 (en) | Non-volatile semiconductor memory | |
| EP0856188B1 (en) | A flash eeprom memory with separate reference array | |
| JP3672435B2 (ja) | 不揮発性メモリ装置 | |
| US7405975B2 (en) | Threshold value read method of nonvolatile semiconductor memory device and nonvolatile semiconductor memory device | |
| KR950020743A (ko) | 프로그램된 기준(programmed reference) | |
| US20070025167A1 (en) | Method for testing a memory device, test unit for testing a memory device and memory device | |
| JP6887044B1 (ja) | 半導体記憶装置および読出し方法 | |
| EP0886864B1 (en) | Programming flash memory using distributed learning methods | |
| US8310877B2 (en) | Read conditions for a non-volatile memory (NVM) | |
| JP3204379B2 (ja) | 不揮発性半導体記憶装置 | |
| US7315482B2 (en) | Memory device with a plurality of reference cells on a bit line | |
| US20070036007A1 (en) | Sticky bit buffer | |
| KR100908662B1 (ko) | 불휘발성반도체기억장치 | |
| US20070253248A1 (en) | Method for programming a reference cell | |
| JP3848064B2 (ja) | 半導体不揮発性メモリの試験方法 | |
| JP3965287B2 (ja) | 不揮発性半導体記憶装置およびその書き込み時間決定方法 | |
| KR20090017270A (ko) | 멀티 비트 프로그래밍 장치 및 방법 | |
| US20080056035A1 (en) | Method and apparatus for adaptive programming of flash memory, flash memory devices, and systems including flash memory having adaptive programming capability | |
| US8064262B2 (en) | Semiconductor device and method using stress information |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |