JP3109329B2 - Clamp circuit and IC tester using the same - Google Patents
Clamp circuit and IC tester using the sameInfo
- Publication number
- JP3109329B2 JP3109329B2 JP05151488A JP15148893A JP3109329B2 JP 3109329 B2 JP3109329 B2 JP 3109329B2 JP 05151488 A JP05151488 A JP 05151488A JP 15148893 A JP15148893 A JP 15148893A JP 3109329 B2 JP3109329 B2 JP 3109329B2
- Authority
- JP
- Japan
- Prior art keywords
- diode
- level
- input terminal
- clamping
- current
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Testing Of Individual Semiconductor Devices (AREA)
- Tests Of Electronic Circuits (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Description
【０００１】[0001]
【産業上の利用分野】この発明はクランプ回路、とくに
検査されるＩＣの出力電圧を測定することによりＩＣの
良否を判定するＩＣテスタなどの入力回路に有利に適用
されるクランプ回路についてのものである。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a clamp circuit, and more particularly to a clamp circuit which is advantageously applied to an input circuit such as an IC tester which determines the quality of an IC by measuring an output voltage of the IC to be inspected. is there.
【０００２】[0002]
【従来の技術】従来技術によるＩＣテスタの入力回路の
構成および検査されるＩＣ（以下、ＤＵＴという。）の
接続を図３により説明する。2. Description of the Related Art The configuration of an input circuit of an IC tester and the connection of an IC to be inspected (hereinafter referred to as a DUT) will be described with reference to FIG.
【０００３】図３の１はＤＵＴ、２はＤＵＴの出力端子
とＩＣテスタの入力回路を接続する同軸ケーブルであ
る。ＩＣテスタの入力回路は、比較器３、比較電圧源
（Ｖ３）８およびクランプ回路３１により構成され、ク
ランプ回路３１はクランプ用ダイオードＤ１・Ｄ２およ
びクランプ電圧源４・５で構成される。比較器３は、Ｄ
ＵＴ１の出力状態（Ｈｉｇｈレベル、Ｌｏｗレベル）の
判定を基準電圧源８の出力３ｂと比較することで行う判
定回路であり、判定出力３ｃをＩＣテスタの試験制御部
に与え、ＤＵＴ１の動作の良否を判定させる。FIG. 3 shows a DUT 1 and a coaxial cable 2 connecting an output terminal of the DUT and an input circuit of an IC tester. The input circuit of the IC tester includes a comparator 3, a comparison voltage source (V3) 8, and a clamp circuit 31, and the clamp circuit 31 includes clamp diodes D1 and D2 and clamp voltage sources 4.5. Comparator 3 has D
This is a judgment circuit for judging the output state (High level, Low level) of the UT1 by comparing the output 3b of the reference voltage source 8 with the output 3b of the UT1. Is determined.
【０００４】次にクランプ回路３１について説明する。
クランプ回路３１はダイオードＤ１、Ｄ２およびクラン
プ電源４、５で構成されている。ＤＵＴ１の出力信号は
同軸ケーブル２を通じて比較器３に接続されるが、ＤＵ
Ｔ１の出力インピーダンスは同軸ケーブル２の特性イン
ピーダンスよりの数分の１であることと、比較器３は高
入力インピーダンスであるため、同軸ケーブル２の特性
インピーダンスと整合できない。このため、クランプ回
路３１がない場合、比較器３の入力端子３ａで反射波を
生じ、この反射波により比較器３の入力波形にリンギン
グ（振動）が生じて比較器３が誤動作する。Next, the clamp circuit 31 will be described.
The clamp circuit 31 includes diodes D1 and D2 and clamp power supplies 4 and 5. The output signal of the DUT 1 is connected to the comparator 3 through the coaxial cable 2,
Since the output impedance of T1 is a fraction of the characteristic impedance of the coaxial cable 2 and the comparator 3 has a high input impedance, it cannot match the characteristic impedance of the coaxial cable 2. Therefore, when the clamp circuit 31 is not provided, a reflected wave is generated at the input terminal 3a of the comparator 3, and the reflected wave causes ringing (vibration) in the input waveform of the comparator 3, thereby causing the comparator 3 to malfunction.
【０００５】図４は、ＤＵＴ１の出力波形（実線）と、
クランプ回路３１が無い場合に入力端子３ａに現れる波
形（破線）を示したものである。図４に示すようにクラ
ンプ回路３１がない場合には、ＤＵＴ１の出力波形がＨ
ｉｇｈレベルからＬｏｗレベルに変化すると、反射波が
生じてリンギングが発生しているのがわかる。クランプ
回路の目的はこの反射波を低減することで比較器３の誤
動作を防止することにある。FIG. 4 shows the output waveform (solid line) of the DUT 1 and
This shows a waveform (broken line) appearing at the input terminal 3a when there is no clamp circuit 31. When the clamp circuit 31 is not provided as shown in FIG.
When the level changes from the high level to the low level, it can be seen that a reflected wave is generated and ringing is generated. The purpose of the clamp circuit is to prevent the comparator 3 from malfunctioning by reducing this reflected wave.
【０００６】次に図３に示した従来技術におけるクラン
プ回路３１の動作を説明する。ダイオードＤ１とクラン
プ電圧源４はＤＵＴ１の出力がＨｉｇｈレベルからＬｏ
ｗレベルへの変化、すなわち立下り時の反射波の低減す
る。クランプ電圧源４の電圧はほぼＤＵＴ１のＬｏｗレ
ベルと同じ電圧に設定されている。このため、反射によ
ってダイオードＤ１のカソード（比較器の入力３ａ）の
電圧がＬｏｗレベルよりさらに負側へ駆動されると、ダ
イオードＤ１に電流が流れることにより反射波の振幅を
おさえることができる。Next, the operation of the clamp circuit 31 in the prior art shown in FIG. 3 will be described. The diode D1 and the clamp voltage source 4 change the output of the DUT1 from a high level to a low level.
The change to the w level, that is, the reflected wave at the time of falling is reduced. The voltage of the clamp voltage source 4 is set to substantially the same voltage as the Low level of the DUT 1. Therefore, when the voltage of the cathode of the diode D1 (the input 3a of the comparator) is driven to a more negative side than the Low level due to the reflection, the current flows through the diode D1 to suppress the amplitude of the reflected wave.
【０００７】一方、ダイオードＤ２とクランプ電圧源５
はＤＵＴ１の出力がＬｏｗレベルからＨｉｇｈレベルへ
の変化、すなわち立上り時の反射波を低減する。クラン
プ電圧源５の電圧は、ほぼＤＵＴ１のＨｉｇｈレベルと
同じ電圧に設定されている。このため、反射によってダ
イオードＤ２のアノード（比較器の入力３ａ）の電圧が
Ｈｉｇｈレベルよりさらに正側へ駆動されると、ダイオ
ードＤ２に電流が流れて立下り時と同様に反射波の振幅
をおさえることができる。On the other hand, the diode D2 and the clamp voltage source 5
Reduces the change in the output of the DUT 1 from the low level to the high level, that is, the reflected wave when the output rises. The voltage of the clamp voltage source 5 is set to substantially the same voltage as the High level of the DUT 1. For this reason, when the voltage of the anode (input 3a of the comparator) of the diode D2 is driven to a more positive side than the High level due to reflection, a current flows through the diode D2 and the amplitude of the reflected wave is suppressed as in the case of the falling. be able to.
【０００８】[0008]
【発明が解決しようとする課題】しかし、このような従
来技術におけるクランプ回路では、クランプ電圧源４お
よび５の電圧値は正常なＤＵＴ１のＨｉｇｈレベルまた
はＬｏｗレベル値をもとに設定するため、不良品のＤＵ
Ｔ１を検査したときにダイオードＤ１・Ｄ２に予期せぬ
過大電流が流れ、クランプ回路３１が劣化破損すること
があった。したがって、従来のクランプ回路を用いたＩ
Ｃテスタは、耐久性が低く、作業性が悪くなるという欠
点があった。However, in such a conventional clamp circuit, since the voltage values of the clamp voltage sources 4 and 5 are set based on the high level or low level value of the normal DUT 1, the voltage is improper. Good DU
When T1 is inspected, an unexpectedly large current flows through the diodes D1 and D2, and the clamp circuit 31 may be deteriorated and damaged. Therefore, I using the conventional clamp circuit
The C tester has the drawbacks of low durability and poor workability.
【０００９】この発明は、不良のＩＣを検査した場合で
も劣化破損することのないクランプ回路およびこれを用
いたＩＣテスタを提供することを目的とする。SUMMARY OF THE INVENTION It is an object of the present invention to provide a clamp circuit which does not deteriorate even when a defective IC is inspected, and an IC tester using the same.
【００１０】[0010]
【課題を解決するための手段】この目的を達成するため
に、この発明は、入力端子３ａのＨｉｇｈレベルからＬ
ｏｗレベルへの立ち下がり時の反射波を低減する第１の
クランプ手段と、入力端子３ａのＬｏｗレベルからＨｉ
ｇｈレベルへの立ち上がり時の反射波を低減する第２の
クランプ手段とを備えたクランプ回路において、第１の
クランプ手段は、入力端子３ａにカソードが接続された
第１のクランプ用ダイオードＤ１と、第１のクランプ用
ダイオードＤ１からＬｏｗレベルの入力端子３ａに向か
って流すことができる最大の電流値が設定された第１の
定電流源６と、第１の定電流源６とアノードが接続され
た第１の電流吸収用ダイオードＤ３と、第１の電流吸収
用ダイオードＤ３のカソードに接続されたＬｏｗレベル
に設定されたクランプ用電圧源４とを備える。また、第
２のクランプ手段は、入力端子３ａにアノードが接続さ
れた第２のクランプ用ダイオードＤ２と、Ｈｉｇｈレベ
ルの入力端子３ａから第２のクランプ用ダイオードＤ２
に向かって流すことができる最大の電流値が設定された
第２の定電流源７と、第２の定電流源７とカソードが接
続された第２の電流吸収用ダイオードＤ４と、第２の電
流吸収用ダイオードＤ４のアノードに接続されたＨｉｇ
ｈレベルに設定されたクランプ用電圧源とを備える。In order to achieve the above object, the present invention provides a method for changing the input terminal 3a from a high level to a low level.
a first clamping means for reducing a reflected wave at the time of falling to the low level, and a high level from the low level of the input terminal 3a to the high level.
In a clamp circuit provided with a second clamp means for reducing a reflected wave at the time of rising to a gh level, the first clamp means comprises: a first clamping diode D1 having a cathode connected to the input terminal 3a; A first constant current source 6 in which the maximum current value that can flow from the first clamping diode D1 toward the low-level input terminal 3a is set, and the first constant current source 6 is connected to the anode. A first current absorbing diode D3 and a low-level clamping voltage source 4 connected to the cathode of the first current absorbing diode D3. The second clamping means includes a second clamping diode D2 having an anode connected to the input terminal 3a, and a second clamping diode D2 having a high-level input terminal 3a.
A second constant current source 7 in which a maximum current value that can flow toward the second constant current source 7 is set; a second current absorbing diode D4 having the cathode connected to the second constant current source 7; Hig connected to the anode of the current absorbing diode D4
and a clamping voltage source set to the h level.
【００１１】またこの発明によれば、ＤＵＴ１の出力電
圧値を基準電圧と比較することによりＤＵＴ１の良否を
判定するＩＣテスタは、ＤＵＴ１の出力電圧値を入力す
る入力回路の入力端子３ａにカソードが接続された第１
のクランプ用ダイオードＤ１と、第１のクランプ用ダイ
オードＤ１からＬｏｗレベルの入力端子３ａに向かって
流すことができる最大の電流値が設定された第１の定電
流源６と、第１の定電流源６とアノードが接続された第
１の電流吸収用ダイオードＤ３と、第１の電流吸収用ダ
イオードＤ３のカソードに接続されたＬｏｗレベルに設
定されたクランプ用電圧源４とを備えた第１のクランプ
手段と、入力端子３ａにアノードが接続された第２のク
ランプ用ダイオードＤ２と、Ｈｉｇｈレベルの入力端子
３ａから第２のクランプ用ダイオードＤ２に向かって流
すことができる最大の電流値が設定された第２の定電流
源７と、第２の定電流源７とカソードが接続された第２
の電流吸収用ダイオードＤ４と、第２の電流吸収用ダイ
オードＤ４のアノードに接続されたＨｉｇｈレベルに設
定されたクランプ用電圧源とを備えた第２のクランプ手
段とを備える。第１のクランプ手段は入力端子３ａのＨ
ｉｇｈレベルからＬｏｗレベルへの立ち下がり時の反射
波を低減し、第２のクランプ手段は入力端子３ａのＬｏ
ｗレベルからＨｉｇｈレベルへの立ち上がり時の反射波
を低減する。Further, according to the present invention, the IC tester for judging pass / fail of the DUT 1 by comparing the output voltage value of the DUT 1 with the reference voltage has a cathode connected to the input terminal 3a of the input circuit for inputting the output voltage value of the DUT 1. Connected first
, A first constant current source 6 in which the maximum current value that can flow from the first clamping diode D1 toward the low-level input terminal 3a is set, and a first constant current A first current absorbing diode D3 having a source 6 connected to the anode and a clamping voltage source 4 set to a low level connected to the cathode of the first current absorbing diode D3; Clamping means, a second clamping diode D2 having an anode connected to the input terminal 3a, and a maximum current value that can flow from the high-level input terminal 3a toward the second clamping diode D2 are set. A second constant current source 7 and a second constant current source 7
And a second clamping means having a high-level clamping voltage source connected to the anode of the second current absorbing diode D4. The first clamping means is the H of the input terminal 3a.
The reflected wave at the time of the fall from the high level to the low level is reduced, and the second clamp means is configured to control the Lo of the input terminal 3a.
The reflected wave at the time of rising from the w level to the high level is reduced.
【００１２】[0012]
【作用】この発明によれば、入力端子３ａがＨｉｇｈレ
ベルからＬｏｗレベルへ立ち下がったとき、定電流源６
よりクランプ用ダイオードＤ１を介して入力端子３ａに
電流が流れ、入力端子３ａがＬｏｗレベルからＨｉｇｈ
レベルへ立ち上がったとき、クランプ用ダイオードＤ２
を介して入力端子３ａより定電流源７に電流が流れる。
これら定電流源６・７によりクランプ回路に過大電流が
流れず、クランプ回路の劣化破壊を防止できる。According to the present invention, when the input terminal 3a falls from the high level to the low level, the constant current source 6
A current flows through the input terminal 3a through the clamp diode D1, and the input terminal 3a changes from the low level to the high level.
When it rises to the level, the clamping diode D2
, A current flows from the input terminal 3a to the constant current source 7.
These constant current sources 6 and 7 prevent an excessive current from flowing through the clamp circuit, thereby preventing deterioration and destruction of the clamp circuit.
【００１３】[0013]
【実施例】つぎに、この発明によるクランプ回路をＩＣ
テスタの入力回路に適用したときの実施例を示すブロッ
ク図を図１に示す。図１の１は検査されるＩＣであるＤ
ＵＴ、１ａはＤＵＴ１の出力端子、２は検査されるＤＵ
Ｔ１をＩＣテスタの入力回路に接続するための同軸ケー
ブルである。Next, a clamp circuit according to the present invention will be described with reference to an IC.
FIG. 1 is a block diagram showing an embodiment when applied to an input circuit of a tester. 1 in FIG. 1 is D which is an IC to be inspected.
UT, 1a is output terminal of DUT1, 2 is DU to be inspected
This is a coaxial cable for connecting T1 to the input circuit of the IC tester.
【００１４】ＩＣテスタの入力回路は、ＤＵＴ１の出力
電圧がＨｉｇｈレベルかＬｏｗレベルかを判定するため
の基準電圧となる基準電圧源（Ｖ３）８と、ＤＵＴ１の
出力電圧を入力端子３ａに基準電圧源８の出力電圧を入
力端子３ｂにそれぞれ入力してＤＵＴ１の出力電圧を判
定する比較器３と、入力端子３ａに発生するリンギング
を防止するクランプ回路３３により構成されている。実
施例でも比較器３は、ＤＵＴ１の出力状態（Ｈｉｇｈレ
ベル、Ｌｏｗレベル）の判定を基準電圧源８の出力３ｂ
と比較することでその判定出力３ｃをＩＣテスタの試験
制御部に与え、ＤＵＴ１の動作の良否を判定させる。The input circuit of the IC tester includes a reference voltage source (V3) 8 serving as a reference voltage for determining whether the output voltage of the DUT 1 is at a high level or a low level, and the output voltage of the DUT 1 is supplied to an input terminal 3a. It comprises a comparator 3 for inputting the output voltage of the source 8 to the input terminal 3b to determine the output voltage of the DUT 1, and a clamp circuit 33 for preventing ringing occurring at the input terminal 3a. Also in the embodiment, the comparator 3 determines the output state (High level, Low level) of the DUT 1 by using the output 3b of the reference voltage source 8.
By comparison with the above, the determination output 3c is provided to the test control unit of the IC tester, and the quality of the operation of the DUT 1 is determined.
【００１５】また、クランプ回路３３は、クランプ用ダ
イオードＤ１・Ｄ２、クランプ用ダイオードＤ１・Ｄ２
に電流が流れないとき、定電流源６・７からの電流を吸
収する電流吸収用ダイオードＤ３・Ｄ４、電流制限値を
決める定電流源６（Ｉ１）・７（Ｉ２）およびクランプ
電圧源４（Ｖ１）・５（Ｖ２）により構成され、これら
各構成要素が図１に示すように接続されている。クラン
プ電圧源４はＤＵＴ１のＬｏｗレベルにほぼ等しい電圧
値に、クランプ電圧源５はＤＵＴ１のＨｉｇｈレベルに
ほぼ等しい電圧値に、それぞれ設定される。The clamp circuit 33 includes clamp diodes D1 and D2 and clamp diodes D1 and D2.
When current does not flow through the constant current sources 6 and 7, current absorbing diodes D3 and D4 for absorbing the current from the constant current sources 6 and 7, the constant current sources 6 (I1) and 7 (I2) for determining the current limit value, and the clamp voltage source 4 ( V1) .5 (V2), and these components are connected as shown in FIG. The clamp voltage source 4 is set to a voltage value approximately equal to the low level of the DUT 1, and the clamp voltage source 5 is set to a voltage value approximately equal to the high level of the DUT 1.
【００１６】定電流源６はダイオードＤ１からＬｏｗレ
ベルを出力しているＤＵＴ１に向かって流すことができ
る最大の電流値が設定される。また、定電流源７はＨｉ
ｇｈレベルを出力しているＤＵＴ１からダイオードＤ２
に向かって流すことができる最大の電流値が設定され
る。なお、定電流源６・７は電流極性が互いに逆のもの
である。The constant current source 6 is set to the maximum current value that can flow from the diode D1 toward the DUT 1 that outputs a low level. The constant current source 7 is Hi
gh level is output from DUT1 to diode D2.
The maximum current value that can flow toward is set. The constant current sources 6 and 7 have current polarities opposite to each other.
【００１７】次にクランプ用ダイオードＤ１・Ｄ２の電
流を制限する動作について説明する。なお、ここではＤ
ＵＴ１の出力がＨｉｇｈレベルからＬｏｗレベルに変化
するときについて説明する。Next, the operation of limiting the current of the clamping diodes D1 and D2 will be described. Here, D
The case where the output of the UT1 changes from a high level to a low level will be described.
【００１８】Ｈｉｇｈレベルの状態では、定電流源６の
電流はダイオードＤ３を通ってクランプ電圧源４に流れ
込んでいる。ダイオードＤ３のアノードの電圧はクラン
プ電圧源４の電圧（Ｌｏｗレベル）より、ダイオードＤ
３の順方向電圧分だけ高い電圧ではあるが、ほぼＬｏｗ
レベルと同一であり、クランプ用のダイオードＤ１は逆
バイアス（カソードがＨｉｇｈレベル、アノードがＬｏ
ｗレベル）されている。In the High level state, the current of the constant current source 6 flows into the clamp voltage source 4 through the diode D3. The voltage of the anode of the diode D3 is higher than the voltage of the clamp voltage source 4 (Low level).
3, although the voltage is higher by the forward voltage of 3, but almost low.
Level, and the diode D1 for clamping is reverse biased (the cathode is at the high level and the anode is at the low level).
w level).
【００１９】図４で、比較器３の入力端子３ａおよびク
ランプ用のダイオードＤ１のカソードは反射によって、
Ｌｏｗレベルよりさらに負側に駆動されるため、定電流
源６からの電流はダイオードＤ１に流れだし、反射波を
減少させることができる。In FIG. 4, the input terminal 3a of the comparator 3 and the cathode of the clamping diode D1 are reflected by
Since the current is driven further to the negative side than the Low level, the current from the constant current source 6 starts to flow to the diode D1, and the reflected wave can be reduced.
【００２０】このとき、ダイオードＤ１から同軸ケーブ
ル２を通してＤＵＴ１に流れる電流の最大値は定電流源
６の電流設定によって決まる。定電流源６の電流値はあ
らかじめダイオードＤ１が劣化破損しない値に設定され
ているため、従来のように君付回路３３が劣化破損する
ことはない。なお、ＤＵＴ１の出力がＬｏｗレベルから
Ｈｉｇｈレベルに変化するときは、クランプ用のダイオ
ードＤ２のカソードに接続される回路により同様の電流
制限動作がおこなわれる。At this time, the maximum value of the current flowing from the diode D1 to the DUT 1 through the coaxial cable 2 is determined by the current setting of the constant current source 6. Since the current value of the constant current source 6 is set in advance to a value at which the diode D1 is not deteriorated and damaged, the degradation of the attached circuit 33 is not caused unlike the conventional case. When the output of the DUT 1 changes from the low level to the high level, a similar current limiting operation is performed by a circuit connected to the cathode of the clamping diode D2.
【００２１】ところで、ＤＵＴ１の端子は入力と出力を
共用することがある。このため、ＩＣテスタにおいては
ＤＵＴ１の出力を判定する入力回路とＤＵＴ１にテスト
パターンなど信号を与えるドライバ回路を結合している
ことが多い。図２は、このようなＩＣに適用可能なＩＣ
テスタの入力回路に本発明を適用したときの実施例の構
成図である。なお、この実施例において図１と同じ構成
要素には同一の符号を記し、符号３５によりクランプ回
路を示している。Incidentally, the terminal of the DUT 1 sometimes shares input and output. For this reason, an IC tester often couples an input circuit that determines the output of the DUT 1 and a driver circuit that supplies a signal such as a test pattern to the DUT 1. FIG. 2 shows an IC applicable to such an IC.
FIG. 4 is a configuration diagram of an embodiment when the present invention is applied to an input circuit of a tester. In this embodiment, the same components as those in FIG. 1 are denoted by the same reference numerals, and reference numeral 35 denotes a clamp circuit.
【００２２】入力回路として使用するときと、ドライバ
回路として使用するときの切換えはＩ／Ｏ切換信号で行
なわれる。また、定電圧源（Ｖ４）９と（Ｖ５）１０
は、ドライバ回路が動作するとき、クランプ用のダイオ
ードＤ１、Ｄ２を逆バイアスにして、テストパターンの
信号入力を出力するドライバ回路１１に影響を与えない
ようにするためにある。定電圧源９、１０はそれぞれダ
イオードＤ５、Ｄ６を通して、クランプ用のダイオード
Ｄ１のアノードとＤ２のカソードに接続する。Switching between when used as an input circuit and when used as a driver circuit is performed by an I / O switching signal. Further, the constant voltage sources (V4) 9 and (V5) 10
The reason is that when the driver circuit operates, the diodes D1 and D2 for clamping are reverse-biased so as not to affect the driver circuit 11 that outputs the signal input of the test pattern. The constant voltage sources 9 and 10 are connected to the anode of the clamping diode D1 and the cathode of D2 through diodes D5 and D6, respectively.
【００２３】入力回路として使用するときは、インバー
タ１２を介して入力したＩ／Ｏ切換信号によってドライ
バ１１の出力は高インピーダンス状態になり、影響をを
あたえないようにする。このとき、定電圧源９は定電圧
源４の設定上限値（Ｌｏｗレベルの上限値）、定電圧源
１０は定電圧源５の設定下限値（Ｈｉｇｈレベルの下限
値）のそれぞれの電圧を出力するようにＩ／Ｏ切換信号
で制限される。When used as an input circuit, the output of the driver 11 is brought into a high impedance state by an I / O switching signal input via the inverter 12, so that the output is not affected. At this time, the constant voltage source 9 outputs the set upper limit value (lower level upper limit value) of the constant voltage source 4, and the constant voltage source 10 outputs the set lower limit value (high level lower limit value) of the constant voltage source 5. To be controlled by the I / O switching signal.
【００２４】一方、ドライバ回路１１を使用するとき
は、定電圧源９はドライバ回路１１のＬｏｗレベル出力
電圧の下限値、定電圧源１０はＨｉｇｈレベル出力電圧
の上限値をそれぞれ出力するようＩ／Ｏ切換信号によっ
て制御される。この動作によってドライバ回路１１が動
作するときは、ダイオードＤ１、Ｄ２が常に逆バイアス
状態になる。On the other hand, when the driver circuit 11 is used, the constant voltage source 9 outputs the lower limit value of the low level output voltage of the driver circuit 11 and the constant voltage source 10 outputs the upper limit value of the high level output voltage. It is controlled by the O switching signal. When the driver circuit 11 operates by this operation, the diodes D1 and D2 are always in a reverse bias state.
【００２５】定電流源６・７の電流値は３０〜５０ｍＡ
が一般的に用いられる。他の実施例としては、ＤＵＴ１
に電流負荷の印加回路として使用できる。このときは、
ＤＵＴ１のＬｏｗレベル出力時のすい込み電流規格値を
定電流源６に設定し、Ｈｉｇｈレベル出力時の出力電流
規格値を定電流７に設定し、さらに定電圧源４・５を電
流切換電圧に設定する。The current value of the constant current sources 6.7 is 30 to 50 mA
Is generally used. As another embodiment, DUT1
Can be used as a current load application circuit. At this time,
The standard value of the sink current at the time of low level output of the DUT 1 is set to the constant current source 6, the standard value of the output current at the time of high level output is set to the constant current 7, and the constant voltage sources 4.5 are set to the current switching voltage. Set.
【００２６】なお、上述した実施例では本発明をＩＣテ
スタの入力回路に適用したが、本発明はとくにＩＣテス
タに限定されるものではなく、クランプ用ダイオードに
過電流の流れる可能性のある他の装置にも適用可能であ
る。In the above-described embodiment, the present invention is applied to the input circuit of the IC tester. However, the present invention is not particularly limited to the IC tester. It is also applicable to the device of the above.
【００２７】[0027]
【発明の効果】この発明によれば、検査を行うＩＣが不
良であり、クランプ回路に過電流が流れる場合であって
も、定電流源により流れる電流が制限されるためクラン
プ回路が劣化破損することはない。このため、不良ＩＣ
によりＩＣテスタが破壊されることがなくなり、ＩＣテ
スタの耐久性および作業性が大幅に向上する。According to the present invention, even when the IC to be inspected is defective and an overcurrent flows through the clamp circuit, the current flowing by the constant current source is limited, so that the clamp circuit is deteriorated and damaged. Never. Therefore, the defective IC
Thereby, the IC tester is not destroyed, and the durability and workability of the IC tester are greatly improved.
【図１】この発明によるクランプ回路をＩＣテスタの入
力回路に適用したときの構成図である。FIG. 1 is a configuration diagram when a clamp circuit according to the present invention is applied to an input circuit of an IC tester.
【図２】この発明によるクランプ回路を備えたＩＣテス
タにおける入力回路と、ドライバ回路を組み合わせたと
きの実施例を示す構成図である。FIG. 2 is a configuration diagram showing an embodiment in which an input circuit and a driver circuit in an IC tester including a clamp circuit according to the present invention are combined.
【図３】従来のＩＣテスタの入力回路におけるクランプ
回路を示した構成図である。FIG. 3 is a configuration diagram showing a clamp circuit in an input circuit of a conventional IC tester.
【図４】検査を行うＩＣの出力波形とクランプ回路が無
いときの入力波形とを示した波形図である。FIG. 4 is a waveform diagram showing an output waveform of an IC to be tested and an input waveform when there is no clamp circuit.
１ 検査対象ＩＣ ２ 同軸ケーブル ３ 比較器 ４・５・９・１０ 定電圧源 ６・７ 定電流源 ８ 基準電圧源 １１ ドライバ回路 １２ インバータ Ｄ１・Ｄ２ クランプ用ダイオード Ｄ３・Ｄ４ 電流吸収用ダイオード DESCRIPTION OF SYMBOLS 1 IC to be inspected 2 Coaxial cable 3 Comparator 4 ・ 5 ・ 9 ・ 10 Constant voltage source 6.7 Constant current source 8 Reference voltage source 11 Driver circuit 12 Inverter D1 ・ D2 Clamping diode D3 ・ D4 Current absorbing diode
Claims (2)
ｗレベルへの立ち下がり時の反射波を低減する第１のク
ランプ手段と、入力端子(3a)のＬｏｗレベルからＨｉｇ
ｈレベルへの立ち上がり時の反射波を低減する第２のク
ランプ手段とを備えたクランプ回路において、 第１のクランプ手段は、入力端子(3a)にカソードが接続
された第１のクランプ用ダイオード(D1)と、第１のクラ
ンプ用ダイオード(D1)からＬｏｗレベルの入力端子(3a)
に向かって流すことができる最大の電流値が設定された
第１の定電流源(6) と、第１の定電流源(6) とアノード
が接続された第１の電流吸収用ダイオード(D3)と、第１
の電流吸収用ダイオード(D3)のカソードに接続されたＬ
ｏｗレベルに設定されたクランプ用電圧源(4) とを備
え、 第２のクランプ手段は、入力端子(3a)にアノードが接続
された第２のクランプ用ダイオード(D2)と、Ｈｉｇｈレ
ベルの入力端子(3a)から第２のクランプ用整流器(D2)に
向かって流すことができる最大の電流値が設定された第
２の定電流源(7) と、第２の定電流源(7) とカソードが
接続された第２の電流吸収用ダイオード(D4)と、第２の
電流吸収用ダイオード(D4)のアノードに接続されたＨｉ
ｇｈレベルに設定されたクランプ用電圧源とを備えるこ
とを特徴とするクランプ回路。1. An input terminal (3a) changes from a high level to a low level.
first clamp means for reducing the reflected wave at the time of falling to the w level; and a high level from the low level of the input terminal (3a).
a second clamping means for reducing the reflected wave at the time of rising to the h level, wherein the first clamping means comprises a first clamping diode (1) having a cathode connected to the input terminal (3a). D1) and a low-level input terminal (3a) from the first clamping diode (D1).
A first constant current source (6) in which the maximum current value that can flow toward the first constant current source (6) and a first current absorbing diode (D3 ) And the first
Connected to the cathode of the current absorbing diode (D3)
a clamp voltage source (4) set at the low level, the second clamp means includes a second clamp diode (D2) having an anode connected to the input terminal (3a), and a high-level input. A second constant current source (7) having a maximum current value that can flow from the terminal (3a) toward the second clamp rectifier (D2); a second constant current source (7); A second current absorbing diode (D4) connected to the cathode, and a Hi connected to the anode of the second current absorbing diode (D4).
and a clamping voltage source set to a gh level.
することによりＩＣ(1) の良否を判定するＩＣテスタに
おいて、 ＩＣ(1) の出力電圧値を入力する入力回路の入力端子(3
a)にカソードが接続された第１のクランプ用ダイオード
(D1)と、第１のクランプ用ダイオード(D1)からＬｏｗレ
ベルの入力端子(3a)に向かって流すことができる最大の
電流値が設定された第１の定電流源(6) と、第１の定電
流源(6) とアノードが接続された第１の電流吸収用ダイ
オード(D3)と、第１の電流吸収用ダイオード(D3)のカソ
ードに接続されたＬｏｗレベルに設定されたクランプ用
電圧源(4) とを備えた第１のクランプ手段と、 入力端子(3a)にアノードが接続された第２のクランプ用
ダイオード(D2)と、Ｈｉｇｈレベルの入力端子(3a)から
第２のクランプ用ダイオード(D2)に向かって流しうる最
大の電流値が設定された第２の定電流源(7) と、第２の
定電流源(7) とカソードが接続された第２の電流吸収用
ダイオード(D4)と、第２の電流吸収用ダイオード(D4)の
アノードに接続されたＨｉｇｈレベルに設定されたクラ
ンプ用電圧源とを備えた第２のクランプ手段とを備え、 第１のクランプ手段は入力端子(3a)のＨｉｇｈレベルか
らＬｏｗレベルへの立ち下がり時の反射波を低減し、第
２のクランプ手段は入力端子(3a)のＬｏｗレベルからＨ
ｉｇｈレベルへの立ち上がり時の反射波を低減すること
を特徴とするＩＣテスタ。2. An input terminal of an input circuit for inputting an output voltage value of an IC (1) in an IC tester for judging the quality of the IC (1) by comparing the output voltage value of the IC (1) with a reference voltage. (3
a) a first clamping diode with a cathode connected to a)
(D1), a first constant current source (6) in which a maximum current value that can flow from the first clamping diode (D1) toward the low-level input terminal (3a) is set; A constant current source (6) and a first current absorbing diode (D3) having an anode connected thereto, and a low level clamped diode connected to the cathode of the first current absorbing diode (D3). A first clamping means having a voltage source (4), a second clamping diode (D2) having an anode connected to the input terminal (3a), and a second clamping diode (D2) connected to the high-level input terminal (3a). A second constant current source (7) in which the maximum current value that can flow toward the clamping diode (D2) is set, and a second current absorption in which the second constant current source (7) and the cathode are connected High level connected to the anode of the current diode (D4) and the anode of the second current absorbing diode (D4) And a second clamp means having a voltage source for clamping, wherein the first clamp means reduces a reflected wave of the input terminal (3a) when the input terminal (3a) falls from a high level to a low level. Means are from the low level of the input terminal (3a) to H
An IC tester characterized by reducing reflected waves at the time of rising to the high level.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP05151488A JP3109329B2 (en) | 1993-05-28 | 1993-05-28 | Clamp circuit and IC tester using the same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP05151488A JP3109329B2 (en) | 1993-05-28 | 1993-05-28 | Clamp circuit and IC tester using the same |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH06342033A JPH06342033A (en) | 1994-12-13 |
| JP3109329B2 true JP3109329B2 (en) | 2000-11-13 |
Family
ID=15519600
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP05151488A Expired - Fee Related JP3109329B2 (en) | 1993-05-28 | 1993-05-28 | Clamp circuit and IC tester using the same |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3109329B2 (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH09115836A (en) * | 1995-09-29 | 1997-05-02 | Hyundai Electron Ind Co Ltd | Thin film vapor deposition apparatus |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3599256B2 (en) * | 1996-02-29 | 2004-12-08 | 株式会社アドバンテスト | Voltage applied current measurement circuit |
| US7119547B2 (en) | 2004-02-10 | 2006-10-10 | Advantest Corporation | Testing apparatus |
-
1993
- 1993-05-28 JP JP05151488A patent/JP3109329B2/en not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH09115836A (en) * | 1995-09-29 | 1997-05-02 | Hyundai Electron Ind Co Ltd | Thin film vapor deposition apparatus |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH06342033A (en) | 1994-12-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6275023B1 (en) | Semiconductor device tester and method for testing semiconductor device | |
| US20060010360A1 (en) | Semiconductor testing apparatus and method of testing semiconductor | |
| CN107329071B (en) | Performance test circuit, device and method of IGBT driver | |
| GB2314712A (en) | Comparator for semiconductor testing device | |
| US20020015272A1 (en) | Switch device and overcurrent controlling method | |
| JP3109329B2 (en) | Clamp circuit and IC tester using the same | |
| JPH0659027B2 (en) | Driver circuit | |
| US5757202A (en) | Semiconductor device having a test mode setting circuit | |
| US6801556B2 (en) | Optical source driver with output load detection circuit | |
| US6028443A (en) | Test circuit for semiconductor integrated logic circuit using tristate buffers allowing control circuit for tristate to be tested | |
| US4553049A (en) | Oscillation prevention during testing of integrated circuit logic chips | |
| US6292342B1 (en) | Voltage protection circuit for semiconductor test system | |
| US20030135803A1 (en) | Scan cell circuit and scan chain consisting of same for test purpose | |
| US6744271B2 (en) | Internal generation of reference voltage | |
| US6507231B1 (en) | Programmable clamp for output circuit | |
| EP1703291A1 (en) | Buffer circuit and driver circuit | |
| JP2996416B2 (en) | IC test equipment | |
| JPH0843488A (en) | Semiconductor testing apparatus | |
| JP3536478B2 (en) | Diode clamp circuit | |
| JPH0322298A (en) | Semiconductor memory device | |
| JP3439298B2 (en) | Clock loss detection circuit | |
| JPH11237438A (en) | Semiconductor testing device | |
| JPH08220196A (en) | Semiconductor integrated circuit device and testing method | |
| KR910003203B1 (en) | Test circuit using protecting circuit in i.c. chip | |
| JPH09288151A (en) | Power-supply circuit for external load circuit |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |