JP3108979U - メモリモジュール - Google Patents

Abstract

【課題】修理の過程を大幅に簡素化でき、修理に掛かる時間を大幅に短縮することができ、全体の修理に掛かるコストを減少させることができるメモリモジュールを提供する。
【解決手段】
複数の接続端子２２と、EEPROM２３とを有する基板１０と、前記基板１０上に組立てられているメモリチップ２０とによって構成されており、それぞれの基板１０のお互いの結合面には第一結合部材１０１と、第二結合部材１０２とが設けられており、上記構造によって修理の過程を大幅に簡素化でき、修理に掛かる時間を大幅に短縮することができ、更に、全体の修理に掛かるコストを減少させることができる。
【選択図】 図１

Description

本考案は、メモリモジュールに係り、特に、一つの基板上に複数のメモリチップが設けられているメモリモジュールが、複数の基板に分割されており、それが連結してメモリモジュールが構成されており、大幅に検査、修理に掛かる時間を短縮することができ、コストを減少させることができるメモリモジュールの新構造に関わる。

メモリモジュールは規格化された製品であり、一般のコンピュータ、ノートパソコン、工業用のコンピュータ、プリンタ等の製品に使用されている。科学技術の発展に伴い、メモリモジュールの容量は益々大きくなり、速度も益々速くなっているが、メモリモジュールの主な構造は未だに改良されたことがない。公知構造のメモリモジュールは全て一つの基板であり、その上に複数のメモリチップが設けられており、仮に前記基板が破損した場合、上面に溶接されている全てのメモリチップを取り外し、新しい基板に取り替え、再びメモリチップを溶接する必要があり、仮にメモリチップが破損した場合、同様に基板から破損したメモリチップを取り外した後、良好なメモリチップを溶接する必要がある。このような時間も労力も掛かる修理の過程によって、多大なコスト増加が発生してしまう。現在の産業上の競争の下、更に迅速なサービス品質が求められており、公知構造のメモリモジュールにおいては修理に掛かる時間が長く掛かってしまい、顧客にサービスに対する悪い印象を与え兼ねない。その他、一般のメモリモジュールのメーカーは一定数量の製品を在庫しておき、製品の修理、交換に対応するが、過多な製品の在庫は生産コストの増加を招き、更には不良在庫を抱えてしまう。

本考案の目的は、修理の過程を大幅に簡素化でき、修理に掛かる時間を大幅に短縮することができるメモリモジュールを提供することであり、メモリモジュールの基板が破損した時、破損した部分のメモリチップだけを修理、交換すればよく、全てのメモリモジュール上のメモリチップを取り外す必要がなく、破損したメモリチップの修理に関しては、そのメモリチップの修理、或いは交換だけで済み、製品の修理、交換を迅速に行うことができ、修理時間を短縮できる。

本考案の次の目的は、修理や交換のための在庫数量を減らすことができ、それによって全体のコストを下げることができるメモリモジュールを提供することである。

前記課題を解決するために、
請求項１の考案は、複数の基板と、メモリチップとからなり、
前記複数の基板は、お互いに結合して一体となっており、それぞれの基板の下縁部には接続端子が設けられており、一体に結合されているそれぞれの基板間には第一結合部材と、第二結合部材が設けられており、
前記メモリチップは、それぞれの基板上に電気的に通信できるように組立てられている
ことを特徴とするメモリモジュールである。

請求項２の考案は、前記第一結合部材は、凸形であり、前記第二結合部材は前記凸形を嵌合することができる凹溝であることを特徴とする請求項１記載のメモリモジュールである。

請求項３の考案は、前記第一結合部材は、鳩尾状の凸形であり、前記第二結合部材は前記鳩尾状の凸形を嵌合することができる鳩尾状の凹溝であることを特徴とする請求項１記載のメモリモジュールである。

請求項４の考案は、前記複数の基板の数量は、二つ、四つ、六つ、八つ、或いはそれ以上にすることができることを特徴とする請求項１記載のメモリモジュールである。

請求項５の考案は、前記複数の基板の左右両側の外縁には、更に、係合溝が設けられており、メモリモジュールをコネクタに電気的に通信できるように挿入した後、コネクタ上の係合部材によって固定することができることを特徴とする請求項１記載のメモリモジュールである。

請求項６の考案は、前記複数の基板の中の一枚には、更に、EEPROMが設けられていることを特徴とする請求項１記載のメモリモジュールである。

本考案によるメモリモジュールは、複数の基板を嵌合し、連結してメモリモジュールを形成し、挿接して使用するものであり、最も優れている点としては、前述の構造により、検査時、ある一つのメモリチップや、ある基板の回路に瑕疵があることが発見された場合、瑕疵が存在するメモリモジュールだけを交換すればよく、公知構造のように、全体を交換する必要がなく、部品修理に掛かるコストを大幅に減少させることができ、交換、修理の過程において、本考案はそれぞれの基板が凹凸の嵌合方式であるので、大幅に修理に掛かる時間を短縮することができる。

図１、２、３に示すように、本考案のメモリモジュールは、複数のメモリチップ２０のピンによって電気的に通信できるように接続されており、それぞれの基板１０下縁部には接続端子２２が設けられており、コネクタ３０の接触端子３３と接触している。間に位置するそれぞれの基板１０の両側には第一結合面１１と第二結合面１２が設けられており、前記第一結合面１１には第一結合部材１０１が設けられており、本実施形態においては、上下に配列する二つの鳩尾状の凸形であり、前記第二結合面１２上には第二結合部材１０２が設けられており、本実施形態においては、鳩尾状の凸形である前記第一結合部材１０１を嵌入することができる鳩尾状の凹溝である。左右両側の基板１０の外縁にはそれぞれ係合溝１３が設けられており、コネクタ３０の係合部材３１によって固定されている。最も外側の基板１０上にはEEPROM２３が設けられており、各基板１０とメモリチップ２０のデータの整合と保存に用いられている。

本考案のそれぞれの基板１０上の回路は、公知構造の一つの板体に全体が配置される回路とすることができ、それぞれが独立して設置されており、前記コネクタ３０によってマザーボードと電気的に通信できるように接続されている。或いは、それぞれの基板１０上に接触ばね片を設け、それぞれの基板１０上の回路と接続することができる。

上述の電子回路の設計は、他の特許の保護範疇であり、本考案が請求するものではないので、更なる説明は行わない。

その他、図１に示すように、本考案の別の実施形態において、各接続端子２２はそれぞれの基板１０と分離することができ、各基板１０に挿設することができる。

図２に示すように、それぞれの基板１０をお互いに嵌合し、連結した後、公知構造のものと同様の一枚の基板が形成され、コネクタ３０の収容溝３２に挿入して使用することができ、図３に示すように、コネクタ３０の接触端子３３によって、回路板１４と電気的な通信ができるように接続される（図４参照）。

上述の説明から分かるように、本考案によるメモリモジュールは、複数の基板１０を嵌合し、連結してメモリモジュールを形成し、挿接して使用するものであり、最も優れている点は、前述の構造により、検査時、ある一つのメモリチップ２０や、ある基板１０の回路に瑕疵があることが発見された場合、瑕疵が存在するメモリモジュールだけを交換すればよく、公知構造のように、全体を交換する必要がなく、部品修理に掛かるコストを大幅に減少させることができ、交換、修理の過程において、本考案はそれぞれの基板１０が凹凸の嵌合方式であるので、大幅に修理に掛かる時間を短縮することができる。

図５は、本考案によるメモリモジュールの第二の実施形態を示す斜視図であり、構造に関して、前述の第一の実施形態と異なる点は、前記基板１０’は四枚で構成されており、それぞれの基板１０’上には二つのメモリチップ２０’が設けられており、その他の構造は第一の実施形態と同様であり、同様に本考案の目的を達成することができる。

図６は、本考案によるメモリモジュールの第三の実施形態を示す斜視図であり、前記基板１０’は二枚で構成されており、それぞれの基板１０’上には四つのメモリチップ２０’が設けられており、その他の構造は第一の実施形態と同様であり、同様に本考案の目的を達成することができる。

図７は本考案によるメモリモジュールの第四の実施形態を示す斜視図であり、本実施形態においては、第一結合部材１０１’が凸形となっており、第二結合部材１０２’が凹形となっており、前記第一結合部材１０１’と第二結合部材１０２’の数量はそれぞれ一つずつであり、その他の構造は第一の実施形態と同様であり、同様に本考案の目的を達成することができる。

以上のことから、本考案のメモリモジュールは確実に目的を達成できるものであるが、上述の詳細な説明は本考案の比較的好適な実施形態を示したものであり、本考案に基づく各種の修飾、変化は本考案の請求範囲に含まれる。

本考案によるメモリモジュールの斜視分解図である。 本考案によるメモリモジュールの斜視図である。 本考案によるメモリモジュールをコネクタに挿入した様子を示す斜視図である。 図３の４−４’における断面図である。 本考案によるメモリモジュールの第二の実施形態を示す斜視図である。 本考案によるメモリモジュールの第三の実施形態を示す斜視図である。 本考案によるメモリモジュールの第四の実施形態を示す斜視図である。

符号の説明

１ メモリモジュール
１０ 複数の基板
１１ 第一結合面
１２ 第二結合面
１３ 係合溝
２０ メモリチップ
２１ ピン
２２ 接続端子
２３ EEPROM
３０ コネクタ
３１ 係合部材
３２ 収容溝
３３ 接触端子
１０１ 第一結合部材
１０２ 第二結合部材
２０’ メモリチップ
１０１’第一結合部材
１０２’第二結合部材

Claims (6)

1. 複数の基板と、メモリチップとからなり、
   前記複数の基板は、お互いに結合して一体となっており、それぞれの基板の下縁部には接続端子が設けられており、一体に結合されているそれぞれの基板間には第一結合部材と、第二結合部材が設けられており、
   前記メモリチップは、それぞれの基板上に電気的に通信できるように組立てられている
   ことを特徴とするメモリモジュール。
2. 前記第一結合部材は、凸形であり、前記第二結合部材は前記凸形を嵌合することができる凹溝であることを特徴とする請求項１記載のメモリモジュール。
3. 前記第一結合部材は、鳩尾状の凸形であり、前記第二結合部材は前記鳩尾状の凸形を嵌合することができる鳩尾状の凹溝であることを特徴とする請求項１記載のメモリモジュール。
4. 前記複数の基板の数量は、二つ、四つ、六つ、八つ、或いはそれ以上にすることができることを特徴とする請求項１記載のメモリモジュール。
5. 前記複数の基板の左右両側の外縁には、更に、係合溝が設けられており、メモリモジュールをコネクタに電気的に通信できるように挿入した後、コネクタ上の係合部材によって固定することができることを特徴とする請求項１記載のメモリモジュール。
6. 前記複数の基板の中の一枚には、更に、EEPROMが設けられていることを特徴とする請求項１記載のメモリモジュール。

Images