JP3108307B2 - 液晶駆動回路 - Google Patents
液晶駆動回路Info
- Publication number
- JP3108307B2 JP3108307B2 JP07014309A JP1430995A JP3108307B2 JP 3108307 B2 JP3108307 B2 JP 3108307B2 JP 07014309 A JP07014309 A JP 07014309A JP 1430995 A JP1430995 A JP 1430995A JP 3108307 B2 JP3108307 B2 JP 3108307B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- bias voltage
- data
- liquid crystal
- switching
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3611—Control of matrices with row and column drivers
- G09G3/3622—Control of matrices with row and column drivers using a passive matrix
Landscapes
- Engineering & Computer Science (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Liquid Crystal (AREA)
- Liquid Crystal Display Device Control (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、液晶を駆動するための
バイアス電圧供給回路を備えた液晶駆動回路に係わり、
特に、バイアス方式を変更可能な同回路に関する。
バイアス電圧供給回路を備えた液晶駆動回路に係わり、
特に、バイアス方式を変更可能な同回路に関する。
【０００２】
【従来の技術】液晶の駆動方式には、１／２バイアス、
１／３バイアス等、複数のバイアス方式があり、これら
複数のバイアス方式を選択的に使用できるようにした回
路構成が従来より提案されている。図６は、バイアス電
圧発生回路を内蔵する従来の液晶駆動回路であって、１
／３デューティ・１／３バイアス方式と１／３デューテ
ィ・１／２バイアス方式の２種類の駆動方式を切り換え
可能な例を示している。
１／３バイアス等、複数のバイアス方式があり、これら
複数のバイアス方式を選択的に使用できるようにした回
路構成が従来より提案されている。図６は、バイアス電
圧発生回路を内蔵する従来の液晶駆動回路であって、１
／３デューティ・１／３バイアス方式と１／３デューテ
ィ・１／２バイアス方式の２種類の駆動方式を切り換え
可能な例を示している。
【０００３】図６において、１は図示しないマイコン等
のシステムコントローラから送出されるクロック信号Ｃ
Ｌを入力するクロック入力端子、２はシステムコントロ
ーラからシリアルデータとして送出される表示データＤ
Ｉとバイアス方式切換用の切換データＤＲを入力するデ
ータ入力端子、３はデータ入力端子２に入力された表示
データ及び切換データをクロック入力端子１に入力され
たクロック信号ＣＬに基づき取り込むシフトレジスタ、
４はラッチ信号発生回路６からのラッチパルスＬにより
シフトレジスタ３の内容をラッチするラッチ回路であ
り、切換データＤＲをラッチする切換データ保持用ラッ
チ５を含んでいる。
のシステムコントローラから送出されるクロック信号Ｃ
Ｌを入力するクロック入力端子、２はシステムコントロ
ーラからシリアルデータとして送出される表示データＤ
Ｉとバイアス方式切換用の切換データＤＲを入力するデ
ータ入力端子、３はデータ入力端子２に入力された表示
データ及び切換データをクロック入力端子１に入力され
たクロック信号ＣＬに基づき取り込むシフトレジスタ、
４はラッチ信号発生回路６からのラッチパルスＬにより
シフトレジスタ３の内容をラッチするラッチ回路であ
り、切換データＤＲをラッチする切換データ保持用ラッ
チ５を含んでいる。
【０００４】また、７はセグメントドライバ出力波形制
御回路８とセグメントドライバ出力波形生成回路９とか
ら成り、出力端子１０ａ，１０ｂ，………，１０ｎから
液晶パネルのセグメントに対して出力波形を供給するセ
グメントドライバ、１１はコモンドライバ出力波形制御
回路１２とコモンドライバ出力波形生成回路１３とから
成り、出力端子１４ａ，１４ｂ，１４ｃから液晶パネル
のコモンに対して出力波形を供給するコモンドライバで
ある。また、１９は同一抵抗値Ｒ１の３つの抵抗から成
る抵抗分割回路にて構成され、３レベルのバイアス電圧
Ｖ１（＝ＶDD），Ｖ２，Ｖ３と接地電圧ＶSSを、セグメ
ントドライバ７及びコモンドライバ１１に供給するバイ
アス電圧発生回路である。
御回路８とセグメントドライバ出力波形生成回路９とか
ら成り、出力端子１０ａ，１０ｂ，………，１０ｎから
液晶パネルのセグメントに対して出力波形を供給するセ
グメントドライバ、１１はコモンドライバ出力波形制御
回路１２とコモンドライバ出力波形生成回路１３とから
成り、出力端子１４ａ，１４ｂ，１４ｃから液晶パネル
のコモンに対して出力波形を供給するコモンドライバで
ある。また、１９は同一抵抗値Ｒ１の３つの抵抗から成
る抵抗分割回路にて構成され、３レベルのバイアス電圧
Ｖ１（＝ＶDD），Ｖ２，Ｖ３と接地電圧ＶSSを、セグメ
ントドライバ７及びコモンドライバ１１に供給するバイ
アス電圧発生回路である。
【０００５】更に、１０１，１０２，１０３，１０４
は、バイアス電圧発生回路１９から出力されるバイアス
電圧Ｖ１，Ｖ２，Ｖ３，ＶSSを、各々コモン及びセグメ
ントドライバに供給するバイアス電圧供給ライン、１６
ａ，１６ｂ，１８は各バイアス電圧供給ライン間に接続
されたトランスミッションゲート、１７ａ，１７ｂは各
バイアス電圧供給ライン１０２，１０３に挿入されたト
ランスミッションゲートであり、これらのトランスミッ
ションゲートはラッチ５からの切換データＤＲもしくは
その反転信号ＢＤＲによりオンオフ制御されることによ
り、バイアス方式の切換回路を構成する。
は、バイアス電圧発生回路１９から出力されるバイアス
電圧Ｖ１，Ｖ２，Ｖ３，ＶSSを、各々コモン及びセグメ
ントドライバに供給するバイアス電圧供給ライン、１６
ａ，１６ｂ，１８は各バイアス電圧供給ライン間に接続
されたトランスミッションゲート、１７ａ，１７ｂは各
バイアス電圧供給ライン１０２，１０３に挿入されたト
ランスミッションゲートであり、これらのトランスミッ
ションゲートはラッチ５からの切換データＤＲもしくは
その反転信号ＢＤＲによりオンオフ制御されることによ
り、バイアス方式の切換回路を構成する。
【０００６】そこで、システムコントローラから表示デ
ータ及び切換データとクロック信号が送出されると、シ
フトレジスタ３にはクロックに同期して表示データ及び
切換データが取り込まれ、取り込みが終了した時点でラ
ッチパルスＬにより、表示データ及び切換データがラッ
チ回路４にラッチされる。ラッチされた表示データは、
３ビットづつセグメントドライバ７のセグメントドライ
バ出力波形制御回路８に印加され、ここでは、タイミン
グ発生回路１５から発生するタイミング信号に同期して
表示データに対応した４つのセグメントドライバ出力波
形制御信号が生成される。
ータ及び切換データとクロック信号が送出されると、シ
フトレジスタ３にはクロックに同期して表示データ及び
切換データが取り込まれ、取り込みが終了した時点でラ
ッチパルスＬにより、表示データ及び切換データがラッ
チ回路４にラッチされる。ラッチされた表示データは、
３ビットづつセグメントドライバ７のセグメントドライ
バ出力波形制御回路８に印加され、ここでは、タイミン
グ発生回路１５から発生するタイミング信号に同期して
表示データに対応した４つのセグメントドライバ出力波
形制御信号が生成される。
【０００７】また、コモンドライバ１１においては、各
コモンドライバ出力波形制御回路１２において、タイミ
ング発生回路１５から発生するタイミング信号に同期し
て４つのコモンドライバ出力波形制御信号が生成され
る。ところで、バイアス電圧供給ラインには、トランス
ミッションゲート１６ａ，１６ｂ，１７ａ，１７ｂ，１
８が接続されているため、これらのオンオフによって異
なるバイアス電圧がコモン及びセグメントドライバに供
給される。
コモンドライバ出力波形制御回路１２において、タイミ
ング発生回路１５から発生するタイミング信号に同期し
て４つのコモンドライバ出力波形制御信号が生成され
る。ところで、バイアス電圧供給ラインには、トランス
ミッションゲート１６ａ，１６ｂ，１７ａ，１７ｂ，１
８が接続されているため、これらのオンオフによって異
なるバイアス電圧がコモン及びセグメントドライバに供
給される。
【０００８】即ち、１／３デューティ・１／３バイアス
方式の場合は、切換データＤＲを「０」とすることで、
トランスミッションゲート１６ａ，１６ｂ，１８がオフ
し、１７ａ，１７ｂがオンするため、セグメントドライ
バ７へのバイアス電圧供給ライン１０１，１０５，１０
６，１０４はその電圧レベルが、各々、ＶDD，2/3ＶD
D，1/3ＶDD,ＶSSとなる。これらのバイアス電圧供給ラ
インは１０１、１０５、１０６、１０４は、４つのトラ
ンスミッションゲート９を介して各セグメント出力端子
１０ａ，１０ｂ，………，１０ｎに接続されており、各
セグメントドライバ出力波形制御回路８からの４つのセ
グメントドライバ出力波形制御信号により、この４つの
トランスミッションゲート９の開閉を制御して、セグメ
ントドライバ出力波形が形成される。そして、このセグ
メントドライバ出力波形が出力端子１０ａ，１０ｂ，…
……，１０ｎから出力され液晶パネルに印加される。
方式の場合は、切換データＤＲを「０」とすることで、
トランスミッションゲート１６ａ，１６ｂ，１８がオフ
し、１７ａ，１７ｂがオンするため、セグメントドライ
バ７へのバイアス電圧供給ライン１０１，１０５，１０
６，１０４はその電圧レベルが、各々、ＶDD，2/3ＶD
D，1/3ＶDD,ＶSSとなる。これらのバイアス電圧供給ラ
インは１０１、１０５、１０６、１０４は、４つのトラ
ンスミッションゲート９を介して各セグメント出力端子
１０ａ，１０ｂ，………，１０ｎに接続されており、各
セグメントドライバ出力波形制御回路８からの４つのセ
グメントドライバ出力波形制御信号により、この４つの
トランスミッションゲート９の開閉を制御して、セグメ
ントドライバ出力波形が形成される。そして、このセグ
メントドライバ出力波形が出力端子１０ａ，１０ｂ，…
……，１０ｎから出力され液晶パネルに印加される。
【０００９】また、コモンドライバ１１へのバイアス電
圧供給ライン１０１、１０２、１０３、１０４の電圧レ
ベルも、各々、ＶDD，2/3ＶDD，1/3ＶDD,ＶSSとなり、
これらのラインは、セグメントドライバ７における場合
と同様に、４つのトランスミッションゲート１３を介し
て各コモン出力端子１４ａ，１４ｂ，１４ｃに接続され
ており、各コモンドライバ出力波形制御回路１２からの
４つのコモンドライバ出力波形制御信号により、この４
つのトランスミッションゲート１３の開閉を制御して、
コモンドライバ出力波形が形成される。そして、このコ
モンドライバ出力波形が出力端子１４ａ，１４ｂ，１４
ｃから出力され液晶パネルに印加される。
圧供給ライン１０１、１０２、１０３、１０４の電圧レ
ベルも、各々、ＶDD，2/3ＶDD，1/3ＶDD,ＶSSとなり、
これらのラインは、セグメントドライバ７における場合
と同様に、４つのトランスミッションゲート１３を介し
て各コモン出力端子１４ａ，１４ｂ，１４ｃに接続され
ており、各コモンドライバ出力波形制御回路１２からの
４つのコモンドライバ出力波形制御信号により、この４
つのトランスミッションゲート１３の開閉を制御して、
コモンドライバ出力波形が形成される。そして、このコ
モンドライバ出力波形が出力端子１４ａ，１４ｂ，１４
ｃから出力され液晶パネルに印加される。
【００１０】従って、この場合は、図８ア〜エに示すよ
うに、Ｔ／６時間毎にバイアス電圧が４レベルに変化す
るコモンドライバ出力波形ＣＯＭ１，ＣＯＭ２，ＣＯＭ
３と、セグメントドライバ出力波形Ｓｎが得られる。一
方、１／３デューティ・１／２バイアス方式の場合は、
切換データＤＲを「１」とすることで、トランスミッシ
ョンゲート１６ａ，１６ｂ，１８がオンし、１７ａ，１
７ｂがオフするため、セグメントドライバ７へのバイア
ス電圧供給ライン１０１，１０５の電圧レベルはＶDD、
１０４，１０６の電圧レベルはＶSSとなる。タイミング
発生回路１５からは、ＤＲの値に関係なく同一のタイミ
ング信号が出力されるので、各セグメントドライバ出力
波形制御回路８から４つのトランスミッションゲート９
に出力されるの４つのセグメントドライバ出力波形制御
信号も同一の信号であり、従って、図９のエに示すよう
に、Ｔ／６時間毎にＶDDもしくはＶSSのいずれかの電圧
レベルをとるセグメントドライバ出力波形Ｓｎが形成さ
れる。
うに、Ｔ／６時間毎にバイアス電圧が４レベルに変化す
るコモンドライバ出力波形ＣＯＭ１，ＣＯＭ２，ＣＯＭ
３と、セグメントドライバ出力波形Ｓｎが得られる。一
方、１／３デューティ・１／２バイアス方式の場合は、
切換データＤＲを「１」とすることで、トランスミッシ
ョンゲート１６ａ，１６ｂ，１８がオンし、１７ａ，１
７ｂがオフするため、セグメントドライバ７へのバイア
ス電圧供給ライン１０１，１０５の電圧レベルはＶDD、
１０４，１０６の電圧レベルはＶSSとなる。タイミング
発生回路１５からは、ＤＲの値に関係なく同一のタイミ
ング信号が出力されるので、各セグメントドライバ出力
波形制御回路８から４つのトランスミッションゲート９
に出力されるの４つのセグメントドライバ出力波形制御
信号も同一の信号であり、従って、図９のエに示すよう
に、Ｔ／６時間毎にＶDDもしくはＶSSのいずれかの電圧
レベルをとるセグメントドライバ出力波形Ｓｎが形成さ
れる。
【００１１】また、コモンドライバ１１へのバイアス電
圧供給ライン１０１の電圧レベルはＶDD、１０２及び１
０３の電圧レベルは1/2ＶDD、１０４の電圧レベルはＶS
Sとなり、各コモンドライバ出力波形制御回路１２から
の４つのコモンドライバ出力波形制御信号もＤＲの値に
関係なく同一の信号が出力されるので、４つのトランス
ミッションゲート１３を介して、図９ア〜ウに示すよう
なＴ／６時間毎にバイアス電圧が３レベルに変化するコ
モンドライバ出力波形ＣＯＭ１，ＣＯＭ２，ＣＯＭ３が
形成される。
圧供給ライン１０１の電圧レベルはＶDD、１０２及び１
０３の電圧レベルは1/2ＶDD、１０４の電圧レベルはＶS
Sとなり、各コモンドライバ出力波形制御回路１２から
の４つのコモンドライバ出力波形制御信号もＤＲの値に
関係なく同一の信号が出力されるので、４つのトランス
ミッションゲート１３を介して、図９ア〜ウに示すよう
なＴ／６時間毎にバイアス電圧が３レベルに変化するコ
モンドライバ出力波形ＣＯＭ１，ＣＯＭ２，ＣＯＭ３が
形成される。
【００１２】尚、図８及び９において、セグメントドラ
イバ出力波形としては、コモンドライバ出力波形ＣＯＭ
１に対応する点灯波形のみを示している。ところで、セ
グメント出力端子１０ａ，１０ｂ，………，１０ｎ及び
コモン出力端子１４ａ，１４ｂ，１４ｃに接続される液
晶パネルの負荷が大きい場合、これら出力端子から液晶
パネルへの電流の供給量が多くなる。このような場合、
バイアス電圧発生回路１９の抵抗値Ｒ１が大きいと、コ
モン及びセグメント出力波形が歪み、液晶パネルの早期
劣化と表示品質の低下を招くこととなる。
イバ出力波形としては、コモンドライバ出力波形ＣＯＭ
１に対応する点灯波形のみを示している。ところで、セ
グメント出力端子１０ａ，１０ｂ，………，１０ｎ及び
コモン出力端子１４ａ，１４ｂ，１４ｃに接続される液
晶パネルの負荷が大きい場合、これら出力端子から液晶
パネルへの電流の供給量が多くなる。このような場合、
バイアス電圧発生回路１９の抵抗値Ｒ１が大きいと、コ
モン及びセグメント出力波形が歪み、液晶パネルの早期
劣化と表示品質の低下を招くこととなる。
【００１３】そこで、従来は、バイアス発生回路１９の
抵抗値Ｒ１を小さく設定しておき、負荷の小さい液晶パ
ネルから負荷の大きい液晶パネルまで全てについて、寿
命及び表示品質を保証できるようにしていた。又、ＩＣ
の消費電流を抑えたい場合は、図７に示すように、内蔵
のバイアス電圧発生回路２０では、抵抗分割回路の抵抗
値Ｒ２を大きく設定しておくと共に、ＩＣ外部に、小さ
な抵抗値Ｒ３の抵抗分割回路にてなる外付けのバイアス
電圧発生回路２１を、バイアス電圧発生回路２０と並列
に接続可能とし、負荷の大きい液晶パネルのときは、こ
の外付けのバイアス電圧発生回路２１を用いるよう構成
したものもあった。
抵抗値Ｒ１を小さく設定しておき、負荷の小さい液晶パ
ネルから負荷の大きい液晶パネルまで全てについて、寿
命及び表示品質を保証できるようにしていた。又、ＩＣ
の消費電流を抑えたい場合は、図７に示すように、内蔵
のバイアス電圧発生回路２０では、抵抗分割回路の抵抗
値Ｒ２を大きく設定しておくと共に、ＩＣ外部に、小さ
な抵抗値Ｒ３の抵抗分割回路にてなる外付けのバイアス
電圧発生回路２１を、バイアス電圧発生回路２０と並列
に接続可能とし、負荷の大きい液晶パネルのときは、こ
の外付けのバイアス電圧発生回路２１を用いるよう構成
したものもあった。
【００１４】
【発明が解決しようとする課題】図６に示す回路では、
バイアス電圧発生回路１９の抵抗値Ｒ１が小さく設定さ
れているため、消費電流が大きくなり、従って、負荷の
小さい液晶パネルを駆動する場合には、無駄な電流を消
費してしまうという問題があった。また、図７の回路で
は、使用する液晶パネルに応じて外付けの抵抗を必要と
するため、外付け部品の増加を招くと共に、ＩＣが動作
を停止しているときにも、外付けの抵抗で電流を消費し
てしまい、低電流化を図るためには不向きであった。
バイアス電圧発生回路１９の抵抗値Ｒ１が小さく設定さ
れているため、消費電流が大きくなり、従って、負荷の
小さい液晶パネルを駆動する場合には、無駄な電流を消
費してしまうという問題があった。また、図７の回路で
は、使用する液晶パネルに応じて外付けの抵抗を必要と
するため、外付け部品の増加を招くと共に、ＩＣが動作
を停止しているときにも、外付けの抵抗で電流を消費し
てしまい、低電流化を図るためには不向きであった。
【００１５】
【課題を解決するための手段】本発明は、表示制御用の
タイミング信号を発生するタイミング発生回路と、表示
データ及び前記タイミング信号に基づきセグメントドラ
イバ出力波形を形成するセグメントドライバと、前記タ
イミング信号に応じてコモンドライバ出力波形を形成す
るコモンドライバと、前記セグメントドライバ及びコモ
ンドライバに液晶を駆動するためのバイアス電圧を供給
し、各々の電流供給量が異なる複数のバイアス電圧発生
回路と、電流供給量選択用の選択データに応じて前記複
数のバイアス電圧発生回路の１もしくは複数を選択する
選択回路と、バイアス方式切換用の切換データに応じて
前記バイアス電圧発生回路から前記セグメントドライバ
及びコモンドライバに供給するバイアス電圧値を切り換
える切換回路とを設けて液晶駆動回路を構成することに
より、上記課題を解決するものである。
タイミング信号を発生するタイミング発生回路と、表示
データ及び前記タイミング信号に基づきセグメントドラ
イバ出力波形を形成するセグメントドライバと、前記タ
イミング信号に応じてコモンドライバ出力波形を形成す
るコモンドライバと、前記セグメントドライバ及びコモ
ンドライバに液晶を駆動するためのバイアス電圧を供給
し、各々の電流供給量が異なる複数のバイアス電圧発生
回路と、電流供給量選択用の選択データに応じて前記複
数のバイアス電圧発生回路の１もしくは複数を選択する
選択回路と、バイアス方式切換用の切換データに応じて
前記バイアス電圧発生回路から前記セグメントドライバ
及びコモンドライバに供給するバイアス電圧値を切り換
える切換回路とを設けて液晶駆動回路を構成することに
より、上記課題を解決するものである。
【００１６】又、本発明は、表示制御用のタイミング信
号を発生するタイミング発生回路と、表示データ及び前
記タイミング信号に基づきセグメントドライバ出力波形
を形成するセグメントドライバと、前記タイミング信号
に応じてコモンドライバ出力波形を形成するコモンドラ
イバと、前記セグメントドライバ及びコモンドライバに
液晶を駆動するためのバイアス電圧をバイアス電圧供給
ラインを介して供給し各々の電流供給量が異なる複数の
バイアス電圧発生回路と、前記バイアス電圧供給ライン
に接続されバイアス方式切換用の切換データに応じて前
記バイアス電圧発生回路から前記セグメントドライバ及
びコモンドライバに供給するバイアス電圧値を切り換え
る切換回路と、前記切換データ及び電流供給量選択用の
選択データをデコードするデコード回路と、該デコード
回路のデコード出力に応じて前記複数のバイアス電圧発
生回路の電流供給量を選択する選択回路とを設けて液晶
駆動回路を構成することにより、上記課題を解決するも
のである。
号を発生するタイミング発生回路と、表示データ及び前
記タイミング信号に基づきセグメントドライバ出力波形
を形成するセグメントドライバと、前記タイミング信号
に応じてコモンドライバ出力波形を形成するコモンドラ
イバと、前記セグメントドライバ及びコモンドライバに
液晶を駆動するためのバイアス電圧をバイアス電圧供給
ラインを介して供給し各々の電流供給量が異なる複数の
バイアス電圧発生回路と、前記バイアス電圧供給ライン
に接続されバイアス方式切換用の切換データに応じて前
記バイアス電圧発生回路から前記セグメントドライバ及
びコモンドライバに供給するバイアス電圧値を切り換え
る切換回路と、前記切換データ及び電流供給量選択用の
選択データをデコードするデコード回路と、該デコード
回路のデコード出力に応じて前記複数のバイアス電圧発
生回路の電流供給量を選択する選択回路とを設けて液晶
駆動回路を構成することにより、上記課題を解決するも
のである。
【００１７】更に、本発明において、前記複数のバイア
ス電圧発生回路は、各々が複数の抵抗分割回路にて構成
され所定の抵抗分割点が前記バイアス電圧供給ラインに
接続され、前記選択回路は、前記複数の抵抗分割回路中
に挿入され電源電圧と前記バイアス電圧供給ライン間の
抵抗の接続状態を切り換えるための複数のゲート回路を
含み、該ゲート回路の開閉を前記デコード回路の出力に
より制御することにより電流供給量を選択することを特
徴とする。
ス電圧発生回路は、各々が複数の抵抗分割回路にて構成
され所定の抵抗分割点が前記バイアス電圧供給ラインに
接続され、前記選択回路は、前記複数の抵抗分割回路中
に挿入され電源電圧と前記バイアス電圧供給ライン間の
抵抗の接続状態を切り換えるための複数のゲート回路を
含み、該ゲート回路の開閉を前記デコード回路の出力に
より制御することにより電流供給量を選択することを特
徴とする。
【００１８】更に、本発明において、前記複数のゲート
回路は、前記バイアス電圧供給ラインに接続される前記
所定の抵抗分割点と電源電圧との間に挿入され、前記デ
コード回路の出力により開閉することによって前記バイ
アス電圧供給ラインと電源電圧間の抵抗値を変更するこ
とを特徴とする。更に、本発明は、前記表示データと切
換データ及び選択データを入力するシフトレジスタと、
該シフトレジスタの内容をラッチするラッチ回路とを備
えることを特徴とする。
回路は、前記バイアス電圧供給ラインに接続される前記
所定の抵抗分割点と電源電圧との間に挿入され、前記デ
コード回路の出力により開閉することによって前記バイ
アス電圧供給ラインと電源電圧間の抵抗値を変更するこ
とを特徴とする。更に、本発明は、前記表示データと切
換データ及び選択データを入力するシフトレジスタと、
該シフトレジスタの内容をラッチするラッチ回路とを備
えることを特徴とする。
【００１９】更に、本発明においては、前記表示データ
はシリアルデータとして入力され、前記切換データ及び
選択データは前記表示データと一連のシリアルデータと
して入力されるデータであることを特徴とする。
はシリアルデータとして入力され、前記切換データ及び
選択データは前記表示データと一連のシリアルデータと
して入力されるデータであることを特徴とする。
【００２０】
【作用】本発明では、切換データ及び選択データを入力
するだけで、所望のバイアス方式に切り換えられるよう
になると共に、負荷の小さい液晶パネルに対しては電流
供給量を小さくし、負荷の大きい液晶パネルに対しては
電流供給量を大きくすることができるようになる。
するだけで、所望のバイアス方式に切り換えられるよう
になると共に、負荷の小さい液晶パネルに対しては電流
供給量を小さくし、負荷の大きい液晶パネルに対しては
電流供給量を大きくすることができるようになる。
【００２１】又、切換データ及び選択データは、表示デ
ータと一連のシリアルデータであるので、データの入力
端子は表示データと兼用でき、且つ、シフトレジスタや
ラッチ回路等の回路構成はビット数を増やすだけで対応
できる。
ータと一連のシリアルデータであるので、データの入力
端子は表示データと兼用でき、且つ、シフトレジスタや
ラッチ回路等の回路構成はビット数を増やすだけで対応
できる。
【００２２】
【実施例】図１は、本発明の実施例の構成を示すブロッ
ク図であり、図示した各構成要素は全てＬＳＩに内蔵さ
れている。また、図６，７の従来例と同一構成には同一
符号を付している。ここでは、図示しないシステムコン
トローラから、表示データＤＩの直後に、バイアス方式
切換用の１ビットの切換データＤＲと電流供給量選択用
の１ビットの選択データＣＵを一連のシリアルデータと
して送出するようにしており、このため、シフトレジス
タ２３及びラッチ回路２４は、従来のシフトレジスタ３
及びラッチ回路４より１ビットだけビット数が多い構成
になっている。そして、ラッチ回路２４においては最終
ビット位置のラッチ２５が選択データ用のラッチであ
る。更に、この実施例では、２つのＡＮＤゲート２６
１，２６２より成り、ラッチ５からの切換データＤＲの
反転信号ＢＤＲと、ラッチ２５からの選択データＣＵ及
びその反転信号ＢＣＵをデコードして信号Ｃ，Ｄ，Ｅ，
Ｆを出力するデコーダ２６を設けている。
ク図であり、図示した各構成要素は全てＬＳＩに内蔵さ
れている。また、図６，７の従来例と同一構成には同一
符号を付している。ここでは、図示しないシステムコン
トローラから、表示データＤＩの直後に、バイアス方式
切換用の１ビットの切換データＤＲと電流供給量選択用
の１ビットの選択データＣＵを一連のシリアルデータと
して送出するようにしており、このため、シフトレジス
タ２３及びラッチ回路２４は、従来のシフトレジスタ３
及びラッチ回路４より１ビットだけビット数が多い構成
になっている。そして、ラッチ回路２４においては最終
ビット位置のラッチ２５が選択データ用のラッチであ
る。更に、この実施例では、２つのＡＮＤゲート２６
１，２６２より成り、ラッチ５からの切換データＤＲの
反転信号ＢＤＲと、ラッチ２５からの選択データＣＵ及
びその反転信号ＢＣＵをデコードして信号Ｃ，Ｄ，Ｅ，
Ｆを出力するデコーダ２６を設けている。
【００２３】また、バイアス電圧発生回路としては、抵
抗分割回路の抵抗値Ｒ４を小さな値に設定することによ
り電流供給量を大きくした第１のバイアス電圧発生回路
２７と、抵抗分割回路の抵抗値Ｒ５を大きな値に設定す
ることにより電流供給量を小さくした第２のバイアス電
圧発生回路２９とを設けている。各バイアス電圧発生回
路２７，２９は、各々、第１及び第２の２列の抵抗分割
回路２７１，２９１及び２７２，２９２から構成されて
おり、各抵抗分割回路２７１，２７２，２９１，２９２
において、電源電位ＶDDと第１の抵抗の間に第１のトラ
ンスミッションゲ−ト２８ａ，２８ｃ，３０ａ，３０ｃ
が、接地電位ＶSSと第３の抵抗の間に第２のトランスミ
ッションゲ−ト２８ｂ，２８ｄ，３０ｂ，３０ｄが、各
々挿入されている。そして、デコーダ２６の出力Ｃ，
Ｄ，Ｅ，Ｆを、各々、トランスミッションゲート２８ｂ
及び２８ｃ，２８ａ及び２８ｄ，３０ａ及び３０ｄ，３
０ｂ及び３０ｃに、オンオフ制御信号として入力してい
る。
抗分割回路の抵抗値Ｒ４を小さな値に設定することによ
り電流供給量を大きくした第１のバイアス電圧発生回路
２７と、抵抗分割回路の抵抗値Ｒ５を大きな値に設定す
ることにより電流供給量を小さくした第２のバイアス電
圧発生回路２９とを設けている。各バイアス電圧発生回
路２７，２９は、各々、第１及び第２の２列の抵抗分割
回路２７１，２９１及び２７２，２９２から構成されて
おり、各抵抗分割回路２７１，２７２，２９１，２９２
において、電源電位ＶDDと第１の抵抗の間に第１のトラ
ンスミッションゲ−ト２８ａ，２８ｃ，３０ａ，３０ｃ
が、接地電位ＶSSと第３の抵抗の間に第２のトランスミ
ッションゲ−ト２８ｂ，２８ｄ，３０ｂ，３０ｄが、各
々挿入されている。そして、デコーダ２６の出力Ｃ，
Ｄ，Ｅ，Ｆを、各々、トランスミッションゲート２８ｂ
及び２８ｃ，２８ａ及び２８ｄ，３０ａ及び３０ｄ，３
０ｂ及び３０ｃに、オンオフ制御信号として入力してい
る。
【００２４】ここで、デコーダ２６においては、ＡＮＤ
ゲート２６１，２６２の出力が信号Ｃ，Ｆとなり、選択
データＣＵ及びその反転信号ＢＣＵが信号Ｄ，Ｅとな
る。又、抵抗分割回路２７１，２９１の第１抵抗と第２
抵抗の間の分割点Ａがバイアス電圧供給ライン１０２に
接続され、抵抗分割回路２７２，２９２の第２抵抗と第
３抵抗の間の分割点Ｂがバイアス電圧供給ライン１０３
に接続されている。バイアス電圧供給ライン１０１，１
０４は、抵抗分割回路２７２の電源電圧ＶDD及びＶSSに
直接接続されている。
ゲート２６１，２６２の出力が信号Ｃ，Ｆとなり、選択
データＣＵ及びその反転信号ＢＣＵが信号Ｄ，Ｅとな
る。又、抵抗分割回路２７１，２９１の第１抵抗と第２
抵抗の間の分割点Ａがバイアス電圧供給ライン１０２に
接続され、抵抗分割回路２７２，２９２の第２抵抗と第
３抵抗の間の分割点Ｂがバイアス電圧供給ライン１０３
に接続されている。バイアス電圧供給ライン１０１，１
０４は、抵抗分割回路２７２の電源電圧ＶDD及びＶSSに
直接接続されている。
【００２５】次に、本実施例の動作を詳しく説明する。
表示データと切換データ及び選択データからなるシリア
ルデータがデータ端子２に入力され、クロック信号ＣＬ
がクロック端子１に入力されると、シフトレジスタ２３
にはクロックに同期して、表示データと切換データ及び
選択データが取り込まれる。取り込み後、ラッチ信号Ｌ
が印加されると、シフトレジスタ２３の表示データと切
換データ及び選択データはラッチ回路２４にラッチされ
る。詳しくは、切換データ及び選択データはラッチ回路
２４中のラッチ５及び２５にラッチされる。
表示データと切換データ及び選択データからなるシリア
ルデータがデータ端子２に入力され、クロック信号ＣＬ
がクロック端子１に入力されると、シフトレジスタ２３
にはクロックに同期して、表示データと切換データ及び
選択データが取り込まれる。取り込み後、ラッチ信号Ｌ
が印加されると、シフトレジスタ２３の表示データと切
換データ及び選択データはラッチ回路２４にラッチされ
る。詳しくは、切換データ及び選択データはラッチ回路
２４中のラッチ５及び２５にラッチされる。
【００２６】今、切換データＤＲ＝「０」、選択データ
ＣＵ＝「０」であると、バイアス電圧供給ラインに接続
されたトランスミッションゲートのうち１７ａ，１７ｂ
がオンし、１６ａ，１６ｂ，１８がオフするので、各供
給ラインは独立した状態即ち１／３バイアス方式に対応
した状態になる。バイアス電圧発生回路２７，２９で
は、デコーダ２６の出力Ｃ，Ｄ，Ｅ，Ｆは各々「００１
１」となるため、図２の第１行目に示すように、バイア
ス電圧発生回路２９の全てのトランスミッションゲ−ト
３０ａ〜３０ｄがオンし、バイアス電圧発生回路２７の
全てのトランスミッションゲ−ト２８ａ〜２８ｄがオフ
する。従って、セグメントドライバ７へのバイアス電圧
供給ライン１０１，１０５，１０６，１０４には、バイ
アス電圧発生回路２９からバイアス電圧ＶDD，2/3ＶD
D，1/3ＶDD,ＶSSが供給されることとなる。
ＣＵ＝「０」であると、バイアス電圧供給ラインに接続
されたトランスミッションゲートのうち１７ａ，１７ｂ
がオンし、１６ａ，１６ｂ，１８がオフするので、各供
給ラインは独立した状態即ち１／３バイアス方式に対応
した状態になる。バイアス電圧発生回路２７，２９で
は、デコーダ２６の出力Ｃ，Ｄ，Ｅ，Ｆは各々「００１
１」となるため、図２の第１行目に示すように、バイア
ス電圧発生回路２９の全てのトランスミッションゲ−ト
３０ａ〜３０ｄがオンし、バイアス電圧発生回路２７の
全てのトランスミッションゲ−ト２８ａ〜２８ｄがオフ
する。従って、セグメントドライバ７へのバイアス電圧
供給ライン１０１，１０５，１０６，１０４には、バイ
アス電圧発生回路２９からバイアス電圧ＶDD，2/3ＶD
D，1/3ＶDD,ＶSSが供給されることとなる。
【００２７】ここで、バイアス電圧発生回路２９では、
抵抗値Ｒ５が大きいため、セグメント及びコモンのドラ
イバ７，１１への電流供給量は小さくなり、よって、負
荷の小さな液晶パネルを接続する場合には、無駄な電流
を消費することなく、最適な駆動が行える。次に、切換
データＤＲ＝「０」、選択データＣＵ＝「１」である
と、トランスミッションゲート１６ａ，１６ｂ，１７
ａ，１７ｂ，１８は、前述と同様、１／３バイアス方式
に対応した状態になる。又、デコーダ２６の出力Ｃ，
Ｄ，Ｅ，Ｆは各々「１１００」となるため、図２の第２
行目に示すように、バイアス電圧発生回路２７の全ての
トランスミッションゲ−ト２８ａ〜２８ｄがオンし、バ
イアス電圧発生回路２９の全てのトランスミッションゲ
−ト３０ａ〜３０ｄがオフする。従って、セグメントド
ライバ７へのバイアス電圧供給ライン１０１，１０５，
１０６，１０４には、バイアス電圧発生回路２７からバ
イアス電圧ＶDD，2/3ＶDD，1/3ＶDD,ＶSSが供給される
こととなる。
抵抗値Ｒ５が大きいため、セグメント及びコモンのドラ
イバ７，１１への電流供給量は小さくなり、よって、負
荷の小さな液晶パネルを接続する場合には、無駄な電流
を消費することなく、最適な駆動が行える。次に、切換
データＤＲ＝「０」、選択データＣＵ＝「１」である
と、トランスミッションゲート１６ａ，１６ｂ，１７
ａ，１７ｂ，１８は、前述と同様、１／３バイアス方式
に対応した状態になる。又、デコーダ２６の出力Ｃ，
Ｄ，Ｅ，Ｆは各々「１１００」となるため、図２の第２
行目に示すように、バイアス電圧発生回路２７の全ての
トランスミッションゲ−ト２８ａ〜２８ｄがオンし、バ
イアス電圧発生回路２９の全てのトランスミッションゲ
−ト３０ａ〜３０ｄがオフする。従って、セグメントド
ライバ７へのバイアス電圧供給ライン１０１，１０５，
１０６，１０４には、バイアス電圧発生回路２７からバ
イアス電圧ＶDD，2/3ＶDD，1/3ＶDD,ＶSSが供給される
こととなる。
【００２８】バイアス電圧発生回路２７では、抵抗値Ｒ
４が小さいため、セグメント及びコモンのドライバ７，
１１への電流供給量は大きくなり、よって、負荷の大き
な液晶パネルを接続する場合には出力波形を歪ませるこ
と無く、最適な駆動が行える。切換データＤＲ＝
「１」、選択データＣＵ＝「０」の場合は、バイアス電
圧供給ラインに接続されたトランスミッションゲートの
うち１７ａ，１７ｂがオフし、１６ａ，１６ｂ，１８が
オンするので、セグメントドライバ７においては供給ラ
イン１０１と１０５が接続されこのラインは電圧ＶDDに
固定され、供給ライン１０４と１０６が接続されこのラ
インは電圧ＶSSに固定される。コモンドライバ１１にお
いては供給ライン１０２と１０３が接続され、これらラ
インはセグメントドライバへの供給ライン１０５及び１
０６と切り放される。つまり、１／２バイアス方式に対
応した状態になる。
４が小さいため、セグメント及びコモンのドライバ７，
１１への電流供給量は大きくなり、よって、負荷の大き
な液晶パネルを接続する場合には出力波形を歪ませるこ
と無く、最適な駆動が行える。切換データＤＲ＝
「１」、選択データＣＵ＝「０」の場合は、バイアス電
圧供給ラインに接続されたトランスミッションゲートの
うち１７ａ，１７ｂがオフし、１６ａ，１６ｂ，１８が
オンするので、セグメントドライバ７においては供給ラ
イン１０１と１０５が接続されこのラインは電圧ＶDDに
固定され、供給ライン１０４と１０６が接続されこのラ
インは電圧ＶSSに固定される。コモンドライバ１１にお
いては供給ライン１０２と１０３が接続され、これらラ
インはセグメントドライバへの供給ライン１０５及び１
０６と切り放される。つまり、１／２バイアス方式に対
応した状態になる。
【００２９】又、デコーダ２６の出力Ｃ，Ｄ，Ｅ，Ｆは
各々「００１０」となるため、図２の第３行目に示すよ
うに、バイアス電圧発生回路２９のトランスミッション
ゲ−ト３０ａと３０ｄのみがオンし、電流はＶDDから、
トランスミッションゲート３０ａ，Ａ点，トランスミッ
ションゲート１８，Ｂ点，トランスミッションゲート３
０ｄを通して、ＶSSに流れる。よって、供給ライン１０
２，１０３には、抵抗分割回路２９１の第１抵抗と抵抗
分割回路２９２の第３抵抗によって、１／２に分割され
た電圧1/2ＶDDが供給されることとなる。ここで、バイ
アス電圧発生回路２９では、抵抗値Ｒ５が大きいため、
セグメント及びコモンのドライバ７，１１への電流供給
量は小さくなる。
各々「００１０」となるため、図２の第３行目に示すよ
うに、バイアス電圧発生回路２９のトランスミッション
ゲ−ト３０ａと３０ｄのみがオンし、電流はＶDDから、
トランスミッションゲート３０ａ，Ａ点，トランスミッ
ションゲート１８，Ｂ点，トランスミッションゲート３
０ｄを通して、ＶSSに流れる。よって、供給ライン１０
２，１０３には、抵抗分割回路２９１の第１抵抗と抵抗
分割回路２９２の第３抵抗によって、１／２に分割され
た電圧1/2ＶDDが供給されることとなる。ここで、バイ
アス電圧発生回路２９では、抵抗値Ｒ５が大きいため、
セグメント及びコモンのドライバ７，１１への電流供給
量は小さくなる。
【００３０】一方、切換データＤＲ＝「１」、選択デー
タＣＵ＝「１」の場合は、デコーダ２６の出力Ｃ，Ｄ，
Ｅ，Ｆは各々「０１００」となるため、図２の第４行目
に示すように、バイアス電圧発生回路２７のトランスミ
ッションゲ−ト２８ａと２８ｄのみがオンし、電流はＶ
DDから、トランスミッションゲート２８ａ，Ａ点，トラ
ンスミッションゲート１８，Ｂ点，トランスミッション
ゲート２８ｄを通して、ＶSSに流れる。よって、供給ラ
イン１０２，１０３には、抵抗分割回路２７１の第１抵
抗と抵抗分割回路２７２の第３抵抗によって、１／２に
分割された電圧1/2ＶDDが供給されることとなる。バイ
アス電圧発生回路２７では、抵抗値Ｒ４が小さいため、
セグメント及びコモンのドライバ７，１１への電流供給
量は大きくなる。
タＣＵ＝「１」の場合は、デコーダ２６の出力Ｃ，Ｄ，
Ｅ，Ｆは各々「０１００」となるため、図２の第４行目
に示すように、バイアス電圧発生回路２７のトランスミ
ッションゲ−ト２８ａと２８ｄのみがオンし、電流はＶ
DDから、トランスミッションゲート２８ａ，Ａ点，トラ
ンスミッションゲート１８，Ｂ点，トランスミッション
ゲート２８ｄを通して、ＶSSに流れる。よって、供給ラ
イン１０２，１０３には、抵抗分割回路２７１の第１抵
抗と抵抗分割回路２７２の第３抵抗によって、１／２に
分割された電圧1/2ＶDDが供給されることとなる。バイ
アス電圧発生回路２７では、抵抗値Ｒ４が小さいため、
セグメント及びコモンのドライバ７，１１への電流供給
量は大きくなる。
【００３１】このように、切換データ及び選択データに
より、接続する液晶パネルに応じて最適なバイアス方式
及び電流供給量を選択できる。ところで、図１に示す実
施例では、バイアス電圧発生回路を複数の抵抗分割回路
で構成しているが、仮に、バイアス電圧発生回路が従来
のように唯一の抵抗分割回路で構成されている場合に
は、抵抗分割点Ａ，Ｂと供給ライン１０２，１０３との
間に、トランスミッションゲートを挿入しなくては成ら
なくなり、コモンドライバの場合はこの１個のトランス
ミッションゲートを介して、又、セグメントドライバに
おいてはこのトランスミッションゲートと１７ａ又は１
７ｂの合計２個のトランスミッションゲートを介して、
バイアス電圧を供給しなくては成らなくなり、低電圧時
には、これらトランスミッションゲートのオンインピー
ダンスが相対的に大きくなり、このために正確なバイア
ス電圧が供給できなくなる。
より、接続する液晶パネルに応じて最適なバイアス方式
及び電流供給量を選択できる。ところで、図１に示す実
施例では、バイアス電圧発生回路を複数の抵抗分割回路
で構成しているが、仮に、バイアス電圧発生回路が従来
のように唯一の抵抗分割回路で構成されている場合に
は、抵抗分割点Ａ，Ｂと供給ライン１０２，１０３との
間に、トランスミッションゲートを挿入しなくては成ら
なくなり、コモンドライバの場合はこの１個のトランス
ミッションゲートを介して、又、セグメントドライバに
おいてはこのトランスミッションゲートと１７ａ又は１
７ｂの合計２個のトランスミッションゲートを介して、
バイアス電圧を供給しなくては成らなくなり、低電圧時
には、これらトランスミッションゲートのオンインピー
ダンスが相対的に大きくなり、このために正確なバイア
ス電圧が供給できなくなる。
【００３２】ところが、実施例においては、バイアス電
圧発生回路を複数の抵抗分割回路で構成しているため、
一方の抵抗分割回路２７１，２９１の抵抗分割点Ａを直
接供給ライン１０２に接続し、他方の抵抗分割回路２７
２，２９２の抵抗分割点Ｂを直接供給ライン１０３に接
続することができ、電源電圧ＶDDが低電圧になっても正
確なバイアス電圧を供給ラインに供給できる。
圧発生回路を複数の抵抗分割回路で構成しているため、
一方の抵抗分割回路２７１，２９１の抵抗分割点Ａを直
接供給ライン１０２に接続し、他方の抵抗分割回路２７
２，２９２の抵抗分割点Ｂを直接供給ライン１０３に接
続することができ、電源電圧ＶDDが低電圧になっても正
確なバイアス電圧を供給ラインに供給できる。
【００３３】次に、図３を参照しながら第２の実施例に
ついて説明する。ここでは、選択データＣＵをＣＵ１，
ＣＵ２，ＣＵ３の３ビットで構成するものであり、シフ
トレジスタ３１及びラッチ回路３２は、その分だけビッ
ト数が増えている。又、これらの選択データと切換デー
タＤＲをデコードするデコーダ３４は、具体的には図４
に示すように構成され、その入力ＤＲ，ＣＵ１，ＣＵ
２，ＣＵ３と、出力Ｃ，Ｄ，Ｅ，Ｆとの関係は図１０に
示す通りであり、この場合の各トランスミッションゲー
トのオンオフ状態は、図５に示す通りである。
ついて説明する。ここでは、選択データＣＵをＣＵ１，
ＣＵ２，ＣＵ３の３ビットで構成するものであり、シフ
トレジスタ３１及びラッチ回路３２は、その分だけビッ
ト数が増えている。又、これらの選択データと切換デー
タＤＲをデコードするデコーダ３４は、具体的には図４
に示すように構成され、その入力ＤＲ，ＣＵ１，ＣＵ
２，ＣＵ３と、出力Ｃ，Ｄ，Ｅ，Ｆとの関係は図１０に
示す通りであり、この場合の各トランスミッションゲー
トのオンオフ状態は、図５に示す通りである。
【００３４】先ず、切換データＤＲが「０」の場合、供
給ラインに接続されるトランスミッションゲート１６ａ
〜１８の状態は、上述の実施例と同様、１／３バイアス
に対応した独立状態になり、「１」の場合は１／２バイ
アスに対応した接続状態になることに代わりはない。し
かしながら、バイアス電圧発生回路２７，２９中のトラ
ンスミッションゲートのオンオフ状態は異なる。
給ラインに接続されるトランスミッションゲート１６ａ
〜１８の状態は、上述の実施例と同様、１／３バイアス
に対応した独立状態になり、「１」の場合は１／２バイ
アスに対応した接続状態になることに代わりはない。し
かしながら、バイアス電圧発生回路２７，２９中のトラ
ンスミッションゲートのオンオフ状態は異なる。
【００３５】即ち、データＤＲ，ＣＵ１，ＣＵ２，ＣＵ
３が「００００」のときは、バイアス電圧発生回路２９
の全てのトランスミッションゲートがオンし、バイアス
電圧発生回路２７の全てのトランスミッションゲートが
オフするので、電流供給量は小さくなる。データＤＲ，
ＣＵ１，ＣＵ２，ＣＵ３が「０１００」のときは、バイ
アス電圧発生回路２７の全てのトランスミッションゲー
トがオンし、バイアス電圧発生回路２９の全てのトラン
スミッションゲートがオフするので、電流供給量は大き
くなる。
３が「００００」のときは、バイアス電圧発生回路２９
の全てのトランスミッションゲートがオンし、バイアス
電圧発生回路２７の全てのトランスミッションゲートが
オフするので、電流供給量は小さくなる。データＤＲ，
ＣＵ１，ＣＵ２，ＣＵ３が「０１００」のときは、バイ
アス電圧発生回路２７の全てのトランスミッションゲー
トがオンし、バイアス電圧発生回路２９の全てのトラン
スミッションゲートがオフするので、電流供給量は大き
くなる。
【００３６】そして、データＤＲ，ＣＵ１，ＣＵ２，Ｃ
Ｕ３が「００１０」のときは、バイアス電圧発生回路２
７及び２９の全てのトランスミッションゲートがオンす
るので、２つのバイアス電圧発生回路２７，２９から電
流が供給され、電流供給量は最も大きくなる。次に、デ
ータＤＲ，ＣＵ１，ＣＵ２，ＣＵ３が「１０００」のと
きは、バイアス電圧発生回路２９のトランスミッション
ゲート３０ｂ，３０ｃのみがオンするので、供給ライン
１０２，１０３は、抵抗分割回路２９２の第１及び第２
の２つの抵抗（２Ｒ５）を介して電源電圧ＶDDに接続さ
れ、且つ、抵抗分割回路２９１の第２及び第３の２つの
抵抗（２Ｒ５）を介して電源電圧ＶSSに接続される。つ
まり、この場合は抵抗分割する抵抗値が大きくなり、従
って、電流供給量は最も小さくなる。
Ｕ３が「００１０」のときは、バイアス電圧発生回路２
７及び２９の全てのトランスミッションゲートがオンす
るので、２つのバイアス電圧発生回路２７，２９から電
流が供給され、電流供給量は最も大きくなる。次に、デ
ータＤＲ，ＣＵ１，ＣＵ２，ＣＵ３が「１０００」のと
きは、バイアス電圧発生回路２９のトランスミッション
ゲート３０ｂ，３０ｃのみがオンするので、供給ライン
１０２，１０３は、抵抗分割回路２９２の第１及び第２
の２つの抵抗（２Ｒ５）を介して電源電圧ＶDDに接続さ
れ、且つ、抵抗分割回路２９１の第２及び第３の２つの
抵抗（２Ｒ５）を介して電源電圧ＶSSに接続される。つ
まり、この場合は抵抗分割する抵抗値が大きくなり、従
って、電流供給量は最も小さくなる。
【００３７】データＤＲ，ＣＵ１，ＣＵ２，ＣＵ３が
「１１００」のときは、バイアス電圧発生回路２９のト
ランスミッションゲート３０ａ，３０ｄのみがオンする
ので、供給ライン１０２，１０３は、抵抗分割回路２９
１の第１抵抗（Ｒ５）を介して電源電圧ＶDDに接続さ
れ、且つ、抵抗分割回路２９２の第３抵抗（Ｒ５）を介
して電源電圧ＶSSに接続され、従って、抵抗分割する抵
抗値が上述より小さくなり、電流供給量は若干大きくな
る。
「１１００」のときは、バイアス電圧発生回路２９のト
ランスミッションゲート３０ａ，３０ｄのみがオンする
ので、供給ライン１０２，１０３は、抵抗分割回路２９
１の第１抵抗（Ｒ５）を介して電源電圧ＶDDに接続さ
れ、且つ、抵抗分割回路２９２の第３抵抗（Ｒ５）を介
して電源電圧ＶSSに接続され、従って、抵抗分割する抵
抗値が上述より小さくなり、電流供給量は若干大きくな
る。
【００３８】データＤＲ，ＣＵ１，ＣＵ２，ＣＵ３が
「１０１０」のときは、バイアス電圧発生回路２９の全
てのトランスミッションゲート３０ａ〜３０ｄがオンす
るので、供給ライン１０２，１０３は、抵抗分割回路２
９１の第１抵抗（Ｒ５）及び抵抗分割回路２９２の第
１，第２の２つの抵抗（２Ｒ５）を介して電源電圧ＶDD
に接続され、且つ、抵抗分割回路２９１の第２．第３の
２つの抵抗（２Ｒ５）及び抵抗分割回路２９２の第３の
抵抗（Ｒ５）を介して電源電圧ＶSSに接続され、このた
め、電源電圧ＶDD及びＶSSと供給ライン１０２，１０３
間の抵抗値が２／３・Ｒ５となり、電流供給量は更に大
きくなる。
「１０１０」のときは、バイアス電圧発生回路２９の全
てのトランスミッションゲート３０ａ〜３０ｄがオンす
るので、供給ライン１０２，１０３は、抵抗分割回路２
９１の第１抵抗（Ｒ５）及び抵抗分割回路２９２の第
１，第２の２つの抵抗（２Ｒ５）を介して電源電圧ＶDD
に接続され、且つ、抵抗分割回路２９１の第２．第３の
２つの抵抗（２Ｒ５）及び抵抗分割回路２９２の第３の
抵抗（Ｒ５）を介して電源電圧ＶSSに接続され、このた
め、電源電圧ＶDD及びＶSSと供給ライン１０２，１０３
間の抵抗値が２／３・Ｒ５となり、電流供給量は更に大
きくなる。
【００３９】又、データＤＲ，ＣＵ１，ＣＵ２，ＣＵ３
が「１１１０」のときは、バイアス電圧発生回路２７の
トランスミッションゲート２８ｂ，２８ｃのみがオンす
るので、供給ライン１０２，１０３は、抵抗分割回路２
７２の第１及び第２の２つの直列接続された抵抗（２Ｒ
４）を介して電源電圧ＶDDに接続され、且つ、抵抗分割
回路２７１の第２及び第３の２つの直列された抵抗（２
Ｒ４）を介して電源電圧ＶSSに接続される。従って、抵
抗値２Ｒ４を抵抗値Ｒ５より小さく設定しておくことに
より、この場合の電流供給量は更に大きくなる。
が「１１１０」のときは、バイアス電圧発生回路２７の
トランスミッションゲート２８ｂ，２８ｃのみがオンす
るので、供給ライン１０２，１０３は、抵抗分割回路２
７２の第１及び第２の２つの直列接続された抵抗（２Ｒ
４）を介して電源電圧ＶDDに接続され、且つ、抵抗分割
回路２７１の第２及び第３の２つの直列された抵抗（２
Ｒ４）を介して電源電圧ＶSSに接続される。従って、抵
抗値２Ｒ４を抵抗値Ｒ５より小さく設定しておくことに
より、この場合の電流供給量は更に大きくなる。
【００４０】更に、データＤＲ，ＣＵ１，ＣＵ２，ＣＵ
３が「１００１」のときは、バイアス電圧発生回路２７
のトランスミッションゲート２８ａ，２８ｄのみがオン
するので、供給ライン１０２，１０３は、抵抗分割回路
２７１の第１抵抗（Ｒ４）を介して電源電圧ＶDDに接続
され、且つ、抵抗分割回路２７２の第３抵抗（Ｒ４）を
介して電源電圧ＶSSに接続され、従って、抵抗分割する
抵抗値が上述より小さくなり、電流供給量は更に大きく
なる。
３が「１００１」のときは、バイアス電圧発生回路２７
のトランスミッションゲート２８ａ，２８ｄのみがオン
するので、供給ライン１０２，１０３は、抵抗分割回路
２７１の第１抵抗（Ｒ４）を介して電源電圧ＶDDに接続
され、且つ、抵抗分割回路２７２の第３抵抗（Ｒ４）を
介して電源電圧ＶSSに接続され、従って、抵抗分割する
抵抗値が上述より小さくなり、電流供給量は更に大きく
なる。
【００４１】データＤＲ，ＣＵ１，ＣＵ２，ＣＵ３が
「１１０１」のときは、バイアス電圧発生回路２７の全
てのトランスミッションゲート２８ａ〜２８ｄがオン
し、電源電圧ＶDD及びＶSSと供給ライン１０２，１０３
間の抵抗値が２／３・Ｒ４となり、電流供給量は更に大
きくなる。そして、データＤＲ，ＣＵ１，ＣＵ２，ＣＵ
３が「１０１１」のときは、バイアス電圧発生回路２７
及び２９の全てのトランスミッションゲートがオンする
ので、２つのバイアス電圧発生回路から電流が供給さ
れ、電流供給量は最も大きくなる。
「１１０１」のときは、バイアス電圧発生回路２７の全
てのトランスミッションゲート２８ａ〜２８ｄがオン
し、電源電圧ＶDD及びＶSSと供給ライン１０２，１０３
間の抵抗値が２／３・Ｒ４となり、電流供給量は更に大
きくなる。そして、データＤＲ，ＣＵ１，ＣＵ２，ＣＵ
３が「１０１１」のときは、バイアス電圧発生回路２７
及び２９の全てのトランスミッションゲートがオンする
ので、２つのバイアス電圧発生回路から電流が供給さ
れ、電流供給量は最も大きくなる。
【００４２】このように、複数の選択データによってよ
り細かく電流供給量を選択でき、液晶パネルの負荷に応
じて、無駄な電流を消費することなく最適な駆動が行え
るようになる。以上説明した実施例以外に、必要に応じ
てバイアス電圧発生回路やバイアス電圧レベルの数をも
っと多くしてもよく、それに伴って切換データ及び選択
データのビット数を増やせばよい。更に、駆動方式とし
ては、他の方式にも当然適用できるものである。
り細かく電流供給量を選択でき、液晶パネルの負荷に応
じて、無駄な電流を消費することなく最適な駆動が行え
るようになる。以上説明した実施例以外に、必要に応じ
てバイアス電圧発生回路やバイアス電圧レベルの数をも
っと多くしてもよく、それに伴って切換データ及び選択
データのビット数を増やせばよい。更に、駆動方式とし
ては、他の方式にも当然適用できるものである。
【００４３】
【発明の効果】本発明によれば、接続する液晶パネルの
バイアス方式及び負荷に応じて、バイアス電圧発生回路
から最適な電圧及び電流量を供給でき、従って、複数の
異なるバイアス方式に対応できるようになると共に、無
駄な電流を消費することなく、液晶パネルの寿命と表示
品質を保証することができる。
バイアス方式及び負荷に応じて、バイアス電圧発生回路
から最適な電圧及び電流量を供給でき、従って、複数の
異なるバイアス方式に対応できるようになると共に、無
駄な電流を消費することなく、液晶パネルの寿命と表示
品質を保証することができる。
【００４４】また、切換データ及び選択データを、表示
データと一連のシリアルデータとすることにより、端子
の増加を抑え、且つ、わずかな回路変更のみで上記効果
を得られるようになる。
データと一連のシリアルデータとすることにより、端子
の増加を抑え、且つ、わずかな回路変更のみで上記効果
を得られるようになる。
【図１】本発明の第１実施例の構成を示すブロック図で
ある。
ある。
【図２】第１実施例における切換データ及び選択データ
と各トランスミッションゲートのオンオフ状態を示す図
である。
と各トランスミッションゲートのオンオフ状態を示す図
である。
【図３】第２実施例の構成を示すブロック図である。
【図４】第２実施例におけるデコーダの具体構成を示す
回路図である。
回路図である。
【図５】第２実施例における切換データ及び選択データ
と各トランスミッションゲートのオンオフ状態を示す図
である。
と各トランスミッションゲートのオンオフ状態を示す図
である。
【図６】第１の従来例の構成を示すブロック図である。
【図７】第２の従来例の構成を示すブロック図である。
【図８】１／３デューティ・１／３バイアスの場合のコ
モン及びセグメントのドライバ出力波形を示す波形図で
ある。
モン及びセグメントのドライバ出力波形を示す波形図で
ある。
【図９】１／３デューティ・１／２バイアスの場合のコ
モン及びセグメントのドライバ出力波形を示す波形図で
ある。
モン及びセグメントのドライバ出力波形を示す波形図で
ある。
【図１０】第２実施例におけるデコーダの入力と出力と
の関係を示す図である。
の関係を示す図である。
１ クロック入力端子 ２ データ入力端子 ３，２３，３１ シフトレジスタ ４，２４，３２ ラッチ回路 ７ セグメントドライバ ８ セグメントドライバ出力波形制御回路 ９ セグメントドライバ出力波形生成回路 １０ａ，１０ｂ，………，１０ｎ セグメント出力端子 １１ コモンドライバ １２ コモンドライバ出力波形制御回路 １３ コモンドライバ出力波形生成回路 １４ａ，１４ｂ，１４ｃ コモン出力端子 １５ タイミング発生回路 １９，２０，２１，２７，２９ バイアス電圧発生回路 ２６，３４ デコーダ １６ａ，１６ｂ，１７ａ，１７ｂ，１８ トランスミッ
ションゲート ２８ａ，２８ｂ，２８ｃ，２８ｄ トランスミッション
ゲート ３０ａ，３０ｂ，３０ｃ，３０ｄ トランスミッション
ゲート ２７１，２７２，２９１，２９２ 抵抗分割回路
ションゲート ２８ａ，２８ｂ，２８ｃ，２８ｄ トランスミッション
ゲート ３０ａ，３０ｂ，３０ｃ，３０ｄ トランスミッション
ゲート ２７１，２７２，２９１，２９２ 抵抗分割回路
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 昭64−88494（ＪＰ，Ａ) 特開 平６−214530（ＪＰ，Ａ) 特開 平２−79019（ＪＰ，Ａ) 実開 平３−2322（ＪＰ，Ｕ) (58)調査した分野(Int.Cl.7，ＤＢ名) G02F 1/133 520 G02F 1/133 505 G09G 3/36
Claims (6)
- 【請求項１】 表示制御用のタイミング信号を発生する
タイミング発生回路と、表示データ及び前記タイミング
信号に基づきセグメントドライバ出力波形を形成するセ
グメントドライバと、前記タイミング信号に応じてコモ
ンドライバ出力波形を形成するコモンドライバと、前記
セグメントドライバ及びコモンドライバに液晶を駆動す
るためのバイアス電圧を供給し、各々の電流供給量が異
なる複数のバイアス電圧発生回路と、電流供給量選択用
の選択データに応じて前記複数のバイアス電圧発生回路
の１もしくは複数を選択する選択回路と、バイアス方式
切換用の切換データに応じて前記バイアス電圧発生回路
から前記セグメントドライバ及びコモンドライバに供給
するバイアス電圧値を切り換える切換回路とを備えたこ
とを特徴とする液晶駆動回路。 - 【請求項２】 表示制御用のタイミング信号を発生する
タイミング発生回路と、表示データ及び前記タイミング
信号に基づきセグメントドライバ出力波形を形成するセ
グメントドライバと、前記タイミング信号に応じてコモ
ンドライバ出力波形を形成するコモンドライバと、前記
セグメントドライバ及びコモンドライバに液晶を駆動す
るためのバイアス電圧をバイアス電圧供給ラインを介し
て供給し各々の電流供給量が異なる複数のバイアス電圧
発生回路と、前記バイアス電圧供給ラインに接続されバ
イアス方式切換用の切換データに応じて前記バイアス電
圧発生回路から前記セグメントドライバ及びコモンドラ
イバに供給するバイアス電圧値を切り換える切換回路
と、前記切換データ及び電流供給量選択用の選択データ
をデコードするデコード回路と、該デコード回路のデコ
ード出力に応じて前記複数のバイアス電圧発生回路の電
流供給量を選択する選択回路とを備えたことを特徴とす
る液晶駆動回路。 - 【請求項３】 請求項２記載の液晶駆動回路において、
前記複数のバイアス電圧発生回路は、各々が複数の抵抗
分割回路にて構成され所定の抵抗分割点が前記バイアス
電圧供給ラインに接続され、前記選択回路は、前記複数
の抵抗分割回路中に挿入され電源電圧と前記バイアス電
圧供給ライン間の抵抗の接続状態を切り換えるための複
数のゲート回路を含み、該ゲート回路の開閉を前記デコ
ード回路の出力により制御することにより電流供給量を
選択することを特徴とする液晶駆動回路。 - 【請求項４】 請求項３記載の液晶駆動回路において、
前記複数のゲート回路は、前記バイアス電圧供給ライン
に接続される前記所定の抵抗分割点と電源電圧との間に
挿入され、前記デコード回路の出力により開閉すること
によって前記バイアス電圧供給ラインと電源電圧間の抵
抗値を変更することを特徴とする液晶駆動回路。 - 【請求項５】 請求項１乃至４記載の液晶駆動回路は、
更に、前記表示データ，切換データ及び選択データを入
力するシフトレジスタと、該シフトレジスタの内容をラ
ッチするラッチ回路とを備えたことを特徴とする液晶駆
動回路。 - 【請求項６】 請求項３記載の液晶駆動回路において、
前記表示データはシリアルデータとして入力され、前記
切換データ及び選択データは前記表示データと一連のシ
リアルデータとして入力されるデータであることを特徴
とする液晶駆動回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP07014309A JP3108307B2 (ja) | 1995-01-31 | 1995-01-31 | 液晶駆動回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP07014309A JP3108307B2 (ja) | 1995-01-31 | 1995-01-31 | 液晶駆動回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH08201765A JPH08201765A (ja) | 1996-08-09 |
| JP3108307B2 true JP3108307B2 (ja) | 2000-11-13 |
Family
ID=11857505
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP07014309A Expired - Fee Related JP3108307B2 (ja) | 1995-01-31 | 1995-01-31 | 液晶駆動回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3108307B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6487774B1 (en) | 1998-01-22 | 2002-12-03 | Matsushita Electric Industrial Co., Ltd. | Method of forming an electronic component using ink |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3698137B2 (ja) * | 2002-11-26 | 2005-09-21 | セイコーエプソン株式会社 | 表示ドライバ、電気光学装置及び表示ドライバの制御方法 |
-
1995
- 1995-01-31 JP JP07014309A patent/JP3108307B2/ja not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6487774B1 (en) | 1998-01-22 | 2002-12-03 | Matsushita Electric Industrial Co., Ltd. | Method of forming an electronic component using ink |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH08201765A (ja) | 1996-08-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4748444A (en) | LCD panel CMOS display circuit | |
| US5128974A (en) | Shift register apparatus with improved clock supply | |
| US7649519B2 (en) | Source drivers having controllable output currents and related display devices and methods | |
| US6661259B2 (en) | Driver circuit | |
| US5867057A (en) | Apparatus and method for generating bias voltages for liquid crystal display | |
| US8368671B2 (en) | Display device driving circuit with independently adjustable power supply voltage for buffers | |
| US20070200816A1 (en) | Decoder circuit having level shifting function and liquid crystal drive device using decoder circuit | |
| US6559677B2 (en) | Driving circuit for LCD | |
| US6281890B1 (en) | Liquid crystal drive circuit and liquid crystal display system | |
| JP3108307B2 (ja) | 液晶駆動回路 | |
| US20020093500A1 (en) | Drive circuit and display unit for driving a display device and portable equipment | |
| KR100203794B1 (ko) | 액정 디스플레이 드라이버 | |
| US5508715A (en) | Data selection circuit | |
| JP3108293B2 (ja) | 液晶駆動回路 | |
| JP2000221926A (ja) | ラッチ回路およびこれを搭載した液晶表示装置 | |
| JP2000267064A (ja) | 半導体集積回路装置 | |
| KR100707022B1 (ko) | 액정표시장치 | |
| JPH11150452A (ja) | レベル変換回路および液晶表示装置 | |
| KR100597061B1 (ko) | 2 전이 출력 레벨 시프터를 구비한 ｔｆｔ ｌｃｄ 게이트드라이버 | |
| JP2005301209A (ja) | 薄膜トランジスタ液晶ディスプレイのゲートドライバ回路 | |
| JPH05265407A (ja) | デューティ液晶駆動回路 | |
| JPH1152916A (ja) | 液晶表示装置の駆動電源回路 | |
| KR950002499B1 (ko) | 액정 디스플레이(lcd) 출력 구동 회로 | |
| KR940002015Y1 (ko) | 액정표시장치 구동회로 | |
| JP3425926B2 (ja) | 出力回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070908 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080908 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090908 Year of fee payment: 9 |
|
| LAPS | Cancellation because of no payment of annual fees |