JP3107646U - Compound semiconductor epitaxial wafer - Google Patents
Compound semiconductor epitaxial wafer Download PDFInfo
- Publication number
- JP3107646U JP3107646U JP2004004559U JP2004004559U JP3107646U JP 3107646 U JP3107646 U JP 3107646U JP 2004004559 U JP2004004559 U JP 2004004559U JP 2004004559 U JP2004004559 U JP 2004004559U JP 3107646 U JP3107646 U JP 3107646U
- Authority
- JP
- Japan
- Prior art keywords
- compound semiconductor
- gallium arsenide
- layer
- buffer layer
- epitaxial
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Classifications
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
- Y02E10/00—Energy generation through renewable energy sources
- Y02E10/50—Photovoltaic [PV] energy
Landscapes
- Recrystallisation Techniques (AREA)
Abstract
【課題】 珪素基板と化合物半導体エピタキシャル層の間に発生する格子定数又は熱膨張係数の差異による貫通式転位密度が低減され、また、化合物半導体第１のエピタキシャル層上に、一層の化合物半導体第２のエピタキシャル層を成長させ、さらに、もう一回熱処理することにより、品質の良い結晶体を有する化合物半導体エピタキシャルウエハを提案する。
【解決手段】 本考案は、まず、珪素基板上に、一層の珪素第１のバッファ層を堆積し、また、珪素第１のバッファ層上に、一層の化合物半導体第２のバッファ層を堆積し、また、化合物半導体第２のバッファ層上に、一層の化合物半導体第１のエピタキシャル層を成長させ、そして、熱処理する。
【選択図】図５PROBLEM TO BE SOLVED: To reduce a threading dislocation density due to a difference in lattice constant or thermal expansion coefficient generated between a silicon substrate and a compound semiconductor epitaxial layer, and to form a compound semiconductor second layer on a compound semiconductor first epitaxial layer. A compound semiconductor epitaxial wafer having a high-quality crystal is proposed by growing the epitaxial layer, and further heat-treating the epitaxial layer.
In the present invention, first, a single silicon first buffer layer is deposited on a silicon substrate, and a single compound semiconductor second buffer layer is deposited on the silicon first buffer layer. Also, one compound semiconductor first epitaxial layer is grown on the compound semiconductor second buffer layer, and heat treatment is performed.
[Selection] Figure 5
Description
本考案は、化合物半導体エピタキシャルウエハに関し、特に、珪素質バッファ層、化合物半導体バッファ層、化合物半導体エピタキシャル層を有し、熱処理により製造される、品質のよい化合物半導体エピタキシャルウエハに関する。 The present invention relates to a compound semiconductor epitaxial wafer, and more particularly, to a high-quality compound semiconductor epitaxial wafer having a silicon buffer layer, a compound semiconductor buffer layer, and a compound semiconductor epitaxial layer and manufactured by heat treatment.
急速に電気光学と通信産業との発展とともに、砒化ガリウム（GaAs）等の3-5族化合物は、直接禁止帯（direct
band-gap）や高いキャリア移動度（carrier mobility）及び3-5族化合物の化学組成を調整することによる異なる禁止帯が得られるという材料等の優れた特性により、電気光学と通信素子を作製するための主な基材になっている。3-5族化合物半導体電気光学と通信素子の作製上、主として、砒化ガリウムやリン化ガリウム（GaP）或いはリン化インジウム（InP）等の3-5族化合物を、基板（substrate）とし、格子（lattice）がマッチングする状況下で、エピタクシーを成長させる。いままで、3-5族化合物半導体基板の直径は、一般的に、4インチ以下であるが、珪素基板の場合は、直径が既に12インチまでになり、価額も、3-5族化合物半導体基板より、遥かに安いため、業界は、珪素基板の低い成本という利点と、3-5族化合物半導体高キャリア移動度等という特性とを組み合わせることにより、3-5族化合物半導体薄膜を単結晶珪素基板上に成長させ、発光ダイオード（light
emitting diode）、フォトダイオード（photodiode）、太陽電池（solar cell）、レーザーダイオード、（laser diode）或いは高パワートランジスタ（power
transistor）等の素子を作製して、製造コストを低減する目的を達成できることを希望する。しかし、単結晶珪素と3-5族化合物半導体材料との間には、格子がマッチングしないと熱膨張係数
（thermal expansion coefficient）が異なる問題等があり、例えば、単結晶珪素と砒化ガリウムとの材料は、格子定数が25℃である時、差が約4.1%であり、また、単結晶珪素と砒化ガリウムとの材料は、熱膨張係数が25℃である時、差が約62%である。そのため、3-5族化合物半導体材料を単結晶珪素基板上にエピタクシーする時、格子がマッチングしないことと熱膨張係数が異なる問題などで、化合物半導体エピタキシャル層内に、貫通式転位（threading
dislocation）が形成され、これにより、結晶の品質が悪くなる。
With the rapid development of electro-optics and communications industry, group 3-5 compounds such as gallium arsenide (GaAs)
Fabricate electro-optics and communication devices with excellent properties such as band-gap), high carrier mobility, and materials that can be obtained by adjusting the chemical composition of group 3-5 compounds to produce different forbidden bands It has become the main base material for. 3-5 compound semiconductors For the production of semiconductor electro-optics and communication devices, a group 3-5 compound such as gallium arsenide, gallium phosphide (GaP), or indium phosphide (InP) is used as a substrate and a lattice ( Growing epitaxy under conditions where lattice matches. Until now, the diameter of 3-5 group compound semiconductor substrate is generally 4 inches or less, but in the case of silicon substrate, the diameter is already up to 12 inches, and the price is also 3-5 group compound semiconductor substrate. Since the industry is much cheaper, the industry is combining the advantages of low silicon substrate and the characteristics of 3-5 compound semiconductor high carrier mobility, etc. Grown on a light-emitting diode (light
emitting diode), photodiode, solar cell, laser diode, laser diode or high power transistor (power
It is hoped that the purpose of reducing the manufacturing cost can be achieved by fabricating a device such as a transistor). However, there is a problem that the thermal expansion coefficient is different if the lattice does not match between the single crystal silicon and the group 3-5 compound semiconductor material, for example, the material of single crystal silicon and gallium arsenide. When the lattice constant is 25 ° C., the difference is about 4.1%, and the material of single crystal silicon and gallium arsenide has a difference of about 62% when the thermal expansion coefficient is 25 ° C. Therefore, when epitaxially crystallizing a group 3-5 compound semiconductor material on a single crystal silicon substrate, threading dislocations (threading) are formed in the compound semiconductor epitaxial layer due to problems such as lattice mismatch and thermal expansion coefficient.
dislocation), which results in poor crystal quality.
図1は、従来の砒化ガリウム第２のエピタキシャル層／砒化ガリウム第２のバッファ層／砒化ガリウム第１のエピタキシャル層／砒化ガリウム第１のバッファ層／珪素基板10の断面概念図であり、米国特許案第4,876,219号（以下は、'219特許と称する）に記載されている。図1のように、砒化ガリウム第２のエピタキシャル層／砒化ガリウム第２のバッファ層／砒化ガリウム第１のエピタキシャル層／砒化ガリウム第１のバッファ層／珪素基板10には、珪素基板11、砒化ガリウム第１のバッファ層12、砒化ガリウム第１のエピタキシャル層13、砒化ガリウム第２のバッファ層14、及び砒化ガリウム第２のエピタキシャル層15が含有されている。当該砒化ガリウム第２のエピタキシャル層／砒化ガリウム第２のバッファ層／砒化ガリウム第１のエピタキシャル層／砒化ガリウム第１のバッファ層／珪素基板10を作製する方法は、有機金属化学気相成長（metal-organic
chemical vapor deposition）法を利用し、まず、珪素基板11に対して、堆積工程を行い、また、堆積工程の温度が450℃で、堆積して形成した砒化ガリウム第１のバッファ層12の厚さが5〜20nmである。そして、砒化ガリウム第１のエピタキシャル層のエピタクシー工程を行い、また、エピタクシー工程の温度が650℃で、エピタクシーして形成した砒化ガリウム第１のエピタキシャル層13の厚さが1μmである。そして、もう一つの堆積工程を行い、また、堆積工程の温度も約450℃で、堆積して形成した砒化ガリウム第２のバッファ層14の厚さが5〜20nmである。そして、もう一つの砒化ガリウム第２のエピタキシャル層のエピタクシー工程を行い、また、エピタクシー工程の温度も約650℃であり、エピタクシーして形成した砒化ガリウム第２のエピタキシャル層15の厚さが約2μmである。
FIG. 1 is a conceptual cross-sectional view of a conventional gallium arsenide second epitaxial layer / gallium arsenide second buffer layer / gallium arsenide first epitaxial layer / gallium arsenide first buffer layer / silicon substrate 10, No. 4,876,219 (hereinafter referred to as the '219 patent). As shown in FIG. 1, gallium arsenide second epitaxial layer / gallium arsenide second buffer layer / gallium arsenide first epitaxial layer / gallium arsenide first buffer layer / silicon substrate 10 includes a silicon substrate 11, gallium arsenide. A first buffer layer 12, a gallium arsenide first epitaxial layer 13, a gallium arsenide second buffer layer 14, and a gallium arsenide second epitaxial layer 15 are contained. The method of fabricating the gallium arsenide second epitaxial layer / gallium arsenide second buffer layer / gallium arsenide first epitaxial layer / gallium arsenide first buffer layer / silicon substrate 10 includes metal organic chemical vapor deposition (metal). -organic
First, a deposition process is performed on the silicon substrate 11 using a chemical vapor deposition method, and the thickness of the first buffer layer 12 formed by depositing and forming the deposition process at a temperature of 450 ° C. Is 5 to 20 nm. Then, the epitaxial process of the first epitaxial layer of gallium arsenide is performed. The temperature of the epitaxial process is 650 ° C. The thickness of the first epitaxial layer 13 of gallium arsenide formed by epitaxy is 1 μm. Then, another deposition process is performed, and the deposition process temperature is about 450 ° C., and the thickness of the deposited gallium arsenide second buffer layer 14 is 5 to 20 nm. Then, another epitaxy process of the gallium arsenide second epitaxial layer is performed, and the temperature of the epitaxy process is about 650 ° C. The thickness of the gallium arsenide second epitaxial layer 15 formed by epitaxy Is about 2 μm.
'219特許によれば、二つの砒化ガリウムバッファ層（12、14）と二つの砒化ガリウムエピタキシャル層（13、15）により、珪素基板11上においての砒化ガリウムのエピタクシーの品質が改善される。ところが、この工程は、後の研究者による改革や検証によれば、この工程内に、ＴＣＡ（thermal
cycle annealing）熱処理工程を追加しないと、有効に、砒化ガリウムエピタキシャル層の品質を改善することができないことと分かる。
According to the '219 patent, the two gallium arsenide buffer layers (12, 14) and the two gallium arsenide epitaxial layers (13, 15) improve the quality of the gallium arsenide epitaxy on the silicon substrate 11. However, according to the reforms and verifications made by researchers later, this process includes TCA (thermal
It can be understood that the quality of the gallium arsenide epitaxial layer cannot be effectively improved unless a heat treatment step is added.
図2は、従来の砒化ガリウム第２のエピタキシャル層／砒化インジウムガリウム第２のバッファ層／砒化ガリウム第１のエピタキシャル層／砒化ガリウム第１のバッファ層／珪素基板20の断面概念図であり、米国季刊Y.
Takano et al.、 “Reduction of threading dislocations by InGaAs
interlayer in GaAs layers grown on Si substrate、” Applied Physics Letters Vol.73、 No.20、 1998
pp.2917〜2919.（以下は、Takano等の論文と称する）に記載されている。図2のように、砒化ガリウム第２のエピタキシャル層／砒化インジウムガリウム第２のバッファ層／砒化ガリウム第１のエピタキシャル層／砒化ガリウム第１のバッファ層／珪素基板20には、珪素基板21、砒化ガリウム第１のバッファ層22、砒化ガリウム第１のエピタキシャル層23、砒化インジウムガリウム第２のバッファ層24、及び砒化ガリウム第２のエピタキシャル層25が含有されている。当該砒化ガリウム第２のエピタキシャル層／砒化インジウムガリウム第２のバッファ層／砒化ガリウム第１のエピタキシャル層／砒化ガリウム第１のバッファ層／珪素基板20を作製する方法も、有機金属化学気相成長法を利用し、まず、珪素基板21に対して、堆積工程を行い、また、堆積工程の温度が430℃で、堆積して形成した砒化ガリウム第１のバッファ層22の厚さが50nmである。そして、砒化ガリウム第１のエピタキシャル層23のエピタクシー工程を行い、また、エピタクシー工程の温度が620℃で、エピタクシーして形成した砒化ガリウム第１のエピタキシャル層23の厚さが2μmである。ここで、ＴＣＡ熱処理工程を行い、まず、有機金属化学気相成長システム内にあるエピタキシャルウエハの温度を、300℃まで降下し、当該温度になってから、再び、エピタキシャルウエハを750℃に加熱して、750℃に5分間維持して、その後、再び、温度を300℃まで降下するのは、一つのＴＣ（thermal
cycle）になり、一つや四つのＴＣＡ熱処理を行ってから、さらに、堆積工程を行い、また、堆積工程の温度が620℃で、堆積して形成した砒化インジウムガリウム第２のバッファ層24の厚さが200nmである。そして、更に、砒化ガリウム第２のエピタキシャル層25のエピタクシー工程を行い、また、エピタクシー工程の温度も、620℃で、エピタクシーして形成した砒化ガリウム第２のエピタキシャル層25の厚さが1.8
μmである。
FIG. 2 is a conceptual cross-sectional view of a conventional gallium arsenide second epitaxial layer / indium gallium arsenide second buffer layer / gallium arsenide first epitaxial layer / gallium arsenide first buffer layer / silicon substrate 20. Quarterly Y.
Takano et al., “Reduction of threading dislocations by InGaAs
added in GaAs layers grown on Si substrate, ”Applied Physics Letters Vol.73, No.20, 1998
pp. 2917-2919 (hereinafter referred to as Takano et al.). As shown in FIG. 2, the gallium arsenide second epitaxial layer / indium gallium arsenide second buffer layer / gallium arsenide first epitaxial layer / gallium arsenide first buffer layer / silicon substrate 20 includes a silicon substrate 21 and arsenide. A gallium first buffer layer 22, a gallium arsenide first epitaxial layer 23, an indium gallium arsenide second buffer layer 24, and a gallium arsenide second epitaxial layer 25 are contained. The method of producing the gallium arsenide second epitaxial layer / indium gallium arsenide second buffer layer / gallium arsenide first epitaxial layer / gallium arsenide first buffer layer / silicon substrate 20 is also a metal organic chemical vapor deposition method. First, a deposition process is performed on the silicon substrate 21. The temperature of the deposition process is 430 ° C., and the thickness of the first buffer layer 22 formed by deposition is 50 nm. Then, the epitaxial process of the gallium arsenide first epitaxial layer 23 is performed, the temperature of the epitaxial process is 620 ° C., and the thickness of the gallium arsenide first epitaxial layer 23 formed by epitaxy is 2 μm. . Here, a TCA heat treatment step is performed. First, the temperature of the epitaxial wafer in the metal organic chemical vapor deposition system is lowered to 300 ° C., and after that temperature, the epitaxial wafer is heated again to 750 ° C. The temperature is kept at 750 ° C. for 5 minutes, and then the temperature is lowered again to 300 ° C. by one TC (thermal
cycle), after performing one or four TCA heat treatments, the deposition process is performed, and the deposition process temperature is 620 ° C. The thickness of the indium gallium arsenide second buffer layer 24 deposited and formed is Is 200 nm. Further, an epitaxy process of the gallium arsenide second epitaxial layer 25 is performed, the temperature of the epitaxy process is also 620 ° C., and the thickness of the gallium arsenide second epitaxial layer 25 formed by epitaxy is as follows. 1.8
μm.
Takano等の論文によれば、一つの砒化ガリウム第１のバッファ層22と一つの砒化ガリウム第１のエピタキシャル層23を利用し、ＴＣＡ熱処理を受ける事により貫通式転位を発生する機会を低減して、砒化インジウムガリウム第２のバッファ層24と砒化ガリウム第２のエピタキシャル層25を成長させることによって、珪素基板21上においての砒化ガリウムのエピタクシーの品質が改善される。Takano等の実験結果から分かるように、一回のＴＣＡ熱処理を通す状況下で、砒化ガリウム第１のエピタキシャル層23のニ結晶Ｘ線ロッキングカーブ（double
crystal X-ray rocking curve）を測定すると、半値全幅（full width half maximum）値が280arcsecである。しかし、四回のＴＣＡ熱処理を通す状況下で、砒化ガリウム第１のエピタキシャル層23のニ結晶Ｘ線ロッキングカーブを測定すると、半値全幅値が、140arcsecまで低下する。この現象は、ＴＣＡ熱処理が、珪素基板においての砒化ガリウムのエピタクシーの品質に、明白に有効である。Takano等の論文においては、砒化ガリウム第２のエピタキシャル層25のニ結晶Ｘ線ロッキングカーブ測定結果を、論じていない。
According to Takano et al., The use of one gallium arsenide first buffer layer 22 and one gallium arsenide first epitaxial layer 23 reduces the chance of threading dislocations by undergoing TCA heat treatment. By growing the indium gallium arsenide second buffer layer 24 and the gallium arsenide second epitaxial layer 25, the quality of the gallium arsenide epitaxy on the silicon substrate 21 is improved. As can be seen from the experimental results of Takano et al., A double crystal X-ray rocking curve (double) of the first epitaxial layer 23 of gallium arsenide under the condition of passing through a single TCA heat treatment.
When the crystal X-ray rocking curve is measured, the full width half maximum value is 280 arcsec. However, when the two-crystal X-ray rocking curve of the first epitaxial layer 23 of gallium arsenide is measured under the condition where the four TCA heat treatments are performed, the full width at half maximum decreases to 140 arcsec. This phenomenon is clearly effective for the quality of the gallium arsenide epitaxy on the silicon substrate by the TCA heat treatment. The Takano et al paper does not discuss the measurement result of the double crystal X-ray rocking curve of the second epitaxial layer 25 of gallium arsenide.
図3は、従来の砒化ガリウム第２のエピタキシャル層／砒化ガリウム第１のエピタキシャル層／砒化ガリウム第１のバッファ層／珪素基板30の断面概念図であり、米国季刊Y.
Itoh et al.、 “GaAs heteroepitaxial growth on Si for
solar cell、” Applied Physics Letters Vol.52、 No.19、 1988 pp.1617〜1618.（以下は、Itoh等の論文と称する）に記載されていて、また、Itoh等の論文においての成長法は、日本季刊M.
Akiyama et al.、 “Growth of single domain layer on （100）oriented Si substrate by MOCVD、” Japanese Journal of Applied Physics
Vol.23、 No.11、 1984 pp.L843〜L845.の内容を参照する。図3のように、砒化ガリウム第２のエピタキシャル層／砒化ガリウム第１のエピタキシャル層／砒化ガリウム第１のバッファ層／珪素基板30には、珪素基板31、砒化ガリウム第１のバッファ層32、砒化ガリウム第１のエピタキシャル層33、及び砒化ガリウム第２のエピタキシャル層34が含有されている。当該砒化ガリウム第２のエピタキシャル層／砒化ガリウム第１のエピタキシャル層／砒化ガリウム第１のバッファ層／珪素基板30を作製する方法も、有機金属化学気相成長法を利用し、まず、珪素基板31に対して、堆積工程を行い、また、堆積工程の温度が400℃で、堆積して形成した砒化ガリウム第１のバッファ層32の厚さが、200nmより小さい。そして、砒化ガリウム第１のエピタキシャル層33のエピタクシー工程を行い、また、エピタクシー工程の温度が700℃で、エピタクシーして形成した砒化ガリウム第１のエピタキシャル層33の厚さが1μmである。ここで、ＴＣＡ熱処理工程を行い、まず、有機金属化学気相成長システム内にあるエピタキシャルウエハの温度を、室温まで降下し、当該温度になってから、再び、エピタキシャルウエハを850℃に加熱して、850℃に5分間維持して、その後、再び、温度を700℃まで降下して、砒化ガリウム第２のエピタキシャル層34のエピタクシー成長を行うのは、一つのＴＣエピタクシー工程になり、三回から十三回のＴＣエピタクシー工程を行ってから、同時に、熱処理と砒化ガリウム第２のエピタキシャル層34のエピタクシー成長工程を完成し、形成した砒化ガリウム第２のエピタキシャル層34の厚さが3〜4μmである。
FIG. 3 is a conceptual cross-sectional view of a conventional gallium arsenide second epitaxial layer / gallium arsenide first epitaxial layer / gallium arsenide first buffer layer / silicon substrate 30.
Itoh et al., “GaAs heteroepitaxial growth on Si for
solar cell, “Applied Physics Letters Vol.52, No.19, 1988 pp.1617-1618. (hereinafter referred to as Itoh et al.) and the growth method in Itoh et al. , Japanese quarterly M.
Akiyama et al., “Growth of single domain layer on (100) oriented Si substrate by MOCVD,” Japanese Journal of Applied Physics.
Refer to the contents of Vol.23, No.11, 1984 pp.L843-L845. As shown in FIG. 3, a gallium arsenide second epitaxial layer / gallium arsenide first epitaxial layer / gallium arsenide first buffer layer / silicon substrate 30 include a silicon substrate 31, a gallium arsenide first buffer layer 32, and an arsenic. A gallium first epitaxial layer 33 and a gallium arsenide second epitaxial layer 34 are contained. The method for producing the gallium arsenide second epitaxial layer / gallium arsenide first epitaxial layer / gallium arsenide first buffer layer / silicon substrate 30 also uses a metal organic chemical vapor deposition method. On the other hand, the deposition process is performed, the temperature of the deposition process is 400 ° C., and the thickness of the first buffer layer 32 formed by deposition is smaller than 200 nm. Then, the epitaxial process of the gallium arsenide first epitaxial layer 33 is performed, the temperature of the epitaxial process is 700 ° C., and the thickness of the gallium arsenide first epitaxial layer 33 formed by epitaxy is 1 μm. . Here, a TCA heat treatment step is performed. First, the temperature of the epitaxial wafer in the metal organic chemical vapor deposition system is lowered to room temperature, and after that temperature is reached, the epitaxial wafer is heated again to 850 ° C. It is maintained at 850 ° C. for 5 minutes, and then the temperature is lowered again to 700 ° C. to perform epitaxial growth of the gallium arsenide second epitaxial layer 34 in one TC epitaxy process. After performing thirteen to thirteen TC epitaxy steps, the heat treatment and the epitaxial growth step of the gallium arsenide second epitaxial layer 34 are completed at the same time. The thickness of the formed gallium arsenide second epitaxial layer 34 is 3-4 μm.
Itoh等の論文によれば、一つの砒化ガリウム第１のバッファ層32、一つの砒化ガリウム第１のエピタキシャル層33、及び同時にＴＣＡ熱処理とエピタクシー工程を行うことにより、貫通式転位の発生を低減し、これにより、砒化ガリウム第２のエピタキシャル層34が得られ、珪素基板31上においての砒化ガリウムのエピタクシーの品質が改善される。Itoh等の実験結果から分かるように、三回から十三回のＴＣエピタクシー工程を通してから、砒化ガリウム第２のエピタキシャル層34のニ結晶Ｘ線ロッキングカーブを測定すると、半値全幅値が130arcsecである。これにより、Itoh等が利用する方法は、確実に砒化ガリウムのエピタクシーの品質を改善できるが、この方法は、熱処理とエピタクシー工程とを混合するため、工程の複雑性が増大され、また、ニ結晶Ｘ線ロッキングカーブの検知結果から見ると、砒化ガリウム第２のエピタキシャル層34の品質においては、改善する空間が、また、十分にある。 According to Itoh et al., One gallium arsenide first buffer layer 32, one gallium arsenide first epitaxial layer 33, and simultaneous TCA heat treatment and epitaxial process reduce the occurrence of threading dislocations. As a result, the second gallium arsenide epitaxial layer 34 is obtained, and the quality of the gallium arsenide epitaxy on the silicon substrate 31 is improved. As can be seen from the experimental results of Itoh et al., When the two-crystal X-ray rocking curve of the second epitaxial layer 34 of gallium arsenide is measured after three to thirteen TC epitaxy steps, the full width at half maximum is 130 arcsec. . As a result, the method used by Itoh et al. Can surely improve the quality of gallium arsenide epitaxy, but this method mixes heat treatment with the epitaxy process, increasing the complexity of the process, In view of the detection result of the double crystal X-ray rocking curve, the quality of the second epitaxial layer 34 of gallium arsenide is sufficiently improved.
図4は、従来の砒化ガリウム再成長（re-growth）第２のエピタキシャル層／砒化ガリウム第１のエピタキシャル層／砒化ガリウム第２のバッファ層／珪素第１のバッファ層／珪素基板40の断面概念図であり、日本季刊M.S.
Hao et al.、 “Photoluminescence spectrum study of the GaAs/Si epilayer grown by using a
thin amorphous Si film as buffer layer、” Japanese
Journal Applied Physics Vol.34、 No.7B、 1995 pp.L900〜L902.（以下は、Hao等の論文と称する）に記載されている。図4のように、砒化ガリウム再成長第２のエピタキシャル層／砒化ガリウム第１のエピタキシャル層／砒化ガリウム第２のバッファ層／珪素第１のバッファ層／珪素基板40には、珪素基板41、珪素第１のバッファ層42、砒化ガリウム第２のバッファ層43、砒化ガリウム第１のエピタキシャル層44、及び砒化ガリウム再成長第２のエピタキシャル層45が含有されている。当該砒化ガリウム再成長第２のエピタキシャル層／砒化ガリウム第１のエピタキシャル層／砒化ガリウム第２のバッファ層／珪素第１のバッファ層／珪素基板40を作製する方法も、有機金属化学気相成長法を利用し、まず、對珪素基板41に対して、堆積工程を行い、また、堆積工程の温度が600℃で、堆積して形成したアモルファス（amorphous）構造の珪素第１のバッファ層42の厚さが15Åである。そして、砒化ガリウム第２のバッファ層43の堆積工程を行い、また、堆積工程の温度が400℃で、堆積して形成した砒化ガリウム第２のバッファ層43の厚さが180Åである。その直後、エピタクシー工程を行い、また、エピタクシー工程の温度が700℃で、エピタクシーして形成した砒化ガリウム第１のエピタキシャル層44の厚さが2.2μmである。ここで、エピタキシャルウエハを取り出して、もう一つのエピタクシー工程を利用して、再成長工程を行い、この砒化ガリウム再成長第２のエピタキシャル層45を砒化ガリウム第１のエピタキシャル層44上にエピタクシーする。ところが、Hao等の論文は、当該再エピタクシー工程に対して、使用する温度やエピタキシャル層の厚さに関しては、論じていない。
FIG. 4 shows a cross-sectional concept of a conventional gallium arsenide regrowth second epitaxial layer / gallium arsenide first epitaxial layer / gallium arsenide second buffer layer / silicon first buffer layer / silicon substrate 40. It is figure, Japanese quarterly MS
Hao et al., “Photoluminescence spectrum study of the GaAs / Si epilayer grown by using a
thin amorphous Si film as buffer layer, “Japanese
Journal Applied Physics Vol. 34, No. 7B, 1995 pp. L900-L902 (hereinafter referred to as a paper by Hao et al.). As shown in FIG. 4, gallium arsenide regrowth second epitaxial layer / gallium arsenide first epitaxial layer / gallium arsenide second buffer layer / silicon first buffer layer / silicon substrate 40 include silicon substrate 41, silicon A first buffer layer 42, a gallium arsenide second buffer layer 43, a gallium arsenide first epitaxial layer 44, and a gallium arsenide regrowth second
Hao等の論文によれば、一つの珪素第１のバッファ層42、一つの砒化ガリウム第２のバッファ層43、一つの砒化ガリウム第１のエピタキシャル層44、及び一つの再エピタクシー工程による砒化ガリウム再成長第２のエピタキシャル層45により、貫通式転位を発生するのを低減して、珪素基板41上においての砒化ガリウムのエピタクシーの品質が改善される。Hao等の実験結果から分かるように、砒化ガリウム第１のエピタキシャル層44のニ結晶Ｘ線ロッキングカーブを測定すると、半値全幅値が160arcsecであるが、再エピタクシー工程による砒化ガリウム再成長第２のエピタキシャル層45の半値全幅値が118arcsecである。実験結果によれば、Hao等の論文に記載されるエピタクシーの品質は、Itoh等の論文に記載されるエピタクシーの品質よりいい。ところが、この方法には、再エピタクシー工程が必要するため、全体工程の複雑性が増大され、また、エピタキシャルウエハが汚染され易いから、全体工程の歩留り（yield）に悪影響を与える。
本考案の主な目的は、すべてのエピタクシーと熱処理工程は、同一の成長システム内で完成され、元のシステムから取り出してもう一回のエピタクシー工程を行わないため、工程の複雑性を低下でき、汚染される機会を減少できる、化合物半導体エピタキシャルウエハを提供する。 The main purpose of the present invention is that all epitaxy and heat treatment processes are completed in the same growth system and are removed from the original system and do not perform another epitaxy process, reducing process complexity. Provided is a compound semiconductor epitaxial wafer capable of reducing the chance of contamination.
本考案の他の目的は、珪素第１のバッファ層と化合物半導体第２のバッファ層とが、ともに、珪素基板と化合物半導体エピタキシャル層との間のバッファ物とされるため、熱処理をする時、珪素第１のバッファ層と化合物半導体第２のバッファ層との共同作用で、貫通式転位を発生する機会が低減され、更に、よりよい品質の化合物半導体エピタキシャル層が得られる、よりよい品質の化合物半導体エピタキシャル層を提供する。 Another object of the present invention is that the silicon first buffer layer and the compound semiconductor second buffer layer are both buffered between the silicon substrate and the compound semiconductor epitaxial layer. A better quality compound in which the opportunity for the occurrence of threading dislocations is reduced by the cooperative action of the silicon first buffer layer and the compound semiconductor second buffer layer, and a better quality compound semiconductor epitaxial layer is obtained. A semiconductor epitaxial layer is provided.
本考案のもう一つの他の目的は、化合物半導体エピタキシャル層の品質を改善するのであり、二回のＴＣＡ熱処理工程を利用するため、より有効に、珪素第１のバッファ層と化合物半導体第２のバッファ層の機能を発揮できる化合物半導体エピタキシャル層を提供する。 Another object of the present invention is to improve the quality of the compound semiconductor epitaxial layer, and since the two TCA heat treatment steps are used, the silicon first buffer layer and the compound semiconductor second layer are more effectively used. A compound semiconductor epitaxial layer capable of exhibiting the function of a buffer layer is provided.
本考案は、以下の利点がある。
1、本考案によれば、すべてのエピタクシーと熱処理工程は、同一の成長システム内で完成され、元のシステムから取り出してもう一回のエピタクシー工程を行わないため、工程の複雑性を低下でき、汚染される機会を減少できる。
The present invention has the following advantages.
1. According to the present invention, all the epitaxy and heat treatment processes are completed in the same growth system, and the process complexity is reduced because it is removed from the original system and no further epitaxy process is performed. Can reduce the chance of contamination.
2、本考案によれば、珪素第１のバッファ層と化合物半導体第２のバッファ層とが、ともに、珪素基板と化合物半導体エピタキシャル層との間のバッファ物とされるため、熱処理をする時、珪素第１のバッファ層と化合物半導体第２のバッファ層との共同作用で、貫通式転位を発生する機会が低減され、更に、よりよい品質の化合物半導体エピタキシャル層が得られる。 2. According to the present invention, the silicon first buffer layer and the compound semiconductor second buffer layer are both buffer materials between the silicon substrate and the compound semiconductor epitaxial layer. The joint action of the silicon first buffer layer and the compound semiconductor second buffer layer reduces the chance of generating threading dislocations and provides a better quality compound semiconductor epitaxial layer.
3、本考案によれば、二回のＴＣＡ熱処理工程を利用するため、より有効に、珪素第１のバッファ層と化合物半導体第２のバッファ層の機能を発揮でき、化合物半導体エピタキシャル層の品質を改善する目的は、達成される。 3. According to the present invention, since the two TCA heat treatment steps are used, the functions of the silicon first buffer layer and the compound semiconductor second buffer layer can be more effectively exhibited, and the quality of the compound semiconductor epitaxial layer can be improved. The goal of improvement is achieved.
4、本考案によれば、作製した化合物半導体エピタキシャル層に対して、ニ結晶Ｘ線ロッキングカーブを測定すると、その半値全幅値は、105arcsecまで下がり、Takano等の実験結果である140arcsecと、Itoh等の実験結果である130arcsecと、及びHao等の実験結果である118arcsecと比較すると、本考案による作製した化合物半導体エピタキシャル層には、よりよい結晶体の品質が得られる。 4. According to the present invention, when the two-crystal X-ray rocking curve is measured for the prepared compound semiconductor epitaxial layer, the full width at half maximum decreases to 105 arcsec, which is 140 arcsec, which is the experimental result of Takano et al., Itoh et al. Compared with 130 arcsec, which is the experimental result of the above, and 118 arcsec, which is the experimental result of Hao et al., The compound semiconductor epitaxial layer produced according to the present invention can obtain better crystal quality.
図5〜図7は、本考案の実施例の化合物半導体エピタキシャルウエハ50の作製概念図である。図5のように、本実施例は、有機金属化学気相成長法を利用し、まず、珪素基板51上に、堆積工程を行い、シラン（SiH4）を反応ガスとし、堆積温度が580℃で、珪素基板51上に、厚さが10〜25Åであるアモルファス珪素薄膜を形成して、珪素第１のバッファ層52とする。そして、珪素第１のバッファ層52上に、堆積工程を行い、トリメチルガリウム（Ga（CH3）3）とアルシン（AsH3）を反応ガスとし、温度が390℃で、砒化ガリウム材質である化合物半導体第２のバッファ層53を堆積し、厚さが約100Åである。そして、化合物半導体第２のバッファ層53上に、エピタクシー工程を行い、同じように、トリメチルガリウムとアルシンを反応ガスとし、温度が710℃で、砒化ガリウム材質である化合物半導体第１のエピタキシャル層54をエピタクシーし、厚さが約1.8μmである。その後、成長システム内において、1回目のＴＣＡ熱処理を行い、例えば、図6のように、まず、システムの温度を200℃まで降下して、7分間維持し、そして、システムの温度800℃を上昇させ、約5分間維持する。4〜8回の高低温のＴＣＡ工程を通すことにより、化合物半導体第１のエピタキシャル層54内に貫通式転位が発生する機会は、低減される。 FIG. 5 to FIG. 7 are conceptual diagrams of manufacturing the compound semiconductor epitaxial wafer 50 of the embodiment of the present invention. As shown in FIG. 5, this example uses a metal organic chemical vapor deposition method. First, a deposition process is performed on a silicon substrate 51, and silane (SiH4) is used as a reaction gas, and the deposition temperature is 580 ° C. Then, an amorphous silicon thin film having a thickness of 10 to 25 Å is formed on the silicon substrate 51 to form the silicon first buffer layer 52. Then, a deposition process is performed on the silicon first buffer layer 52, using trimethylgallium (Ga (CH3) 3) and arsine (AsH3) as reaction gases, a temperature of 390 ° C., and a compound semiconductor made of gallium arsenide. Two buffer layers 53 are deposited and have a thickness of about 100 Å. Then, an epitaxial process is performed on the compound semiconductor second buffer layer 53. Similarly, the first epitaxial layer of the compound semiconductor made of gallium arsenide and having a temperature of 710 ° C. using trimethyl gallium and arsine as reaction gases. Epitaxy 54, thickness is about 1.8μm. After that, the first TCA heat treatment is performed in the growth system. For example, as shown in FIG. 6, the temperature of the system is first lowered to 200 ° C. and maintained for 7 minutes, and then the temperature of the system is raised to 800 ° C. And maintain for about 5 minutes. By passing the high and low temperature TCA process 4 to 8 times, the chance of occurrence of threading dislocations in the compound semiconductor first epitaxial layer 54 is reduced.
１回目のＴＣＡ熱処理を完成してから、成長システムの温度を710℃まで下がってエピタクシー工程を行う。図7のように、トリメチルガリウムとアルシンとを反応ガスとし、化合物半導体第１のエピタキシャル層54上に、エピタクシー作製を行い、砒化ガリウム材質である化合物半導体第２のエピタキシャル層55をエピタクシーし、厚さが約1.8μmである。その後、成長システム内において、２回目のＴＣＡ熱処理を行い、例えば、図6のように、まず、システムの温度を200℃まで下がって、約7分間維持し、そして、システムの温度を800℃まで上昇させて、約5分間維持する。4〜8回の高低温のＴＣＡ工程を通すことにより、熱処理によって、更に、化合物半導体第２のエピタキシャル層55内に貫通式転位が発生する機会は、低減される。 After completing the first TCA heat treatment, the temperature of the growth system is lowered to 710 ° C. and an epitaxy process is performed. As shown in FIG. 7, trimethyl gallium and arsine are used as reaction gases, and epitaxial fabrication is performed on the compound semiconductor first epitaxial layer 54, and the compound semiconductor second epitaxial layer 55 made of gallium arsenide is epitaxially grown. The thickness is about 1.8 μm. Thereafter, a second TCA heat treatment is performed in the growth system. For example, as shown in FIG. 6, the system temperature is first lowered to 200 ° C. and maintained for about 7 minutes, and then the system temperature is raised to 800 ° C. Raise and hold for about 5 minutes. By passing the high and low temperature TCA process four to eight times, the chance of threading dislocations in the compound semiconductor second epitaxial layer 55 is further reduced by the heat treatment.
本考案は、図7を参照しながら、珪素基板51上に、珪素第１のバッファ層52を成長させ、そして、珪素第１のバッファ層51上に、化合物半導体第２のバッファ層53を成長させ、また、化合物半導体第２のバッファ層53上に、化合物半導体第１のエピタキシャル層54を成長させ、その後、熱処理を行い、そして、化合物半導体第１のエピタキシャル層54上に、化合物半導体第２のエピタキシャル層55を成長させ、その後、再び、熱処理を行い、これにより、よい結晶体品質の化合物半導体エピタキシャルウエハ50が得られる。当該成長工程は、有機金属気相成長工程である。また、形成された化合物半導体第２のバッファ層53や化合物半導体第１のエピタキシャル層54及び化合物半導体第２のエピタキシャル層55は、砒化アルミニウム（AlAs）、リン化ガリウム、砒化インジウム（InAs）、或いはリン化インジウム等の3-5族化合物半導体二元材料や、其れから組み合わせられる三元或いは四元材料である。 In the present invention, referring to FIG. 7, a silicon first buffer layer 52 is grown on a silicon substrate 51, and a compound semiconductor second buffer layer 53 is grown on the silicon first buffer layer 51. In addition, the compound semiconductor first epitaxial layer 54 is grown on the compound semiconductor second buffer layer 53, and then heat treatment is performed. Then, the compound semiconductor second epitaxial layer 54 is formed on the compound semiconductor first epitaxial layer 54. The epitaxial layer 55 is grown, and then heat treatment is performed again, whereby the compound semiconductor epitaxial wafer 50 with good crystal quality is obtained. The growth process is a metal organic vapor phase growth process. The formed compound semiconductor second buffer layer 53, compound semiconductor first epitaxial layer 54, and compound semiconductor second epitaxial layer 55 are formed of aluminum arsenide (AlAs), gallium phosphide, indium arsenide (InAs), or It is a 3-5 group compound semiconductor binary material such as indium phosphide, or a ternary or quaternary material combined therewith.
本考案によれば、作製した化合物半導体エピタキシャルウエハ50には、珪素基板51、当該珪素基板51上に設置される珪素第１のバッファ層52、当該珪素第１のバッファ層52上に設置される化合物半導体第２のバッファ層53、当該化合物半導体第２のバッファ層53上に設置される化合物半導体第１のエピタキシャル層54、及び当該化合物半導体第１のエピタキシャル層54上に設置される化合物半導体第２のエピタキシャル層55が含有されている。当該珪素第１のバッファ層52と化合物半導体第２のバッファ層53とは、バッファ層内で、貫通式転位を互に結合させるもので、これにより、貫通式転位密度を低減する目的が達成される。化合物半導体第１のエピタキシャル層54は、化合物半導体第２のエピタキシャル層55が成長するための単結晶構造を提供する。 According to the present invention, the prepared compound semiconductor epitaxial wafer 50 is provided with a silicon substrate 51, a silicon first buffer layer 52 placed on the silicon substrate 51, and a silicon first buffer layer 52. The compound semiconductor second buffer layer 53, the compound semiconductor first epitaxial layer 54 disposed on the compound semiconductor second buffer layer 53, and the compound semiconductor second disposed on the compound semiconductor first epitaxial layer 54 Two epitaxial layers 55 are contained. The silicon first buffer layer 52 and the compound semiconductor second buffer layer 53 couple threading dislocations to each other in the buffer layer, thereby achieving the purpose of reducing the threading dislocation density. The The compound semiconductor first epitaxial layer 54 provides a single crystal structure for the compound semiconductor second epitaxial layer 55 to grow.
図8は、本考案に係わる化合物半導体エピタキシャルウエハ50のニ結晶Ｘ線ロッキングカーブ測定図であり、図のように、砒化ガリウム材質である化合物半導体エピタキシャル層の半値全幅値は、105arcsecである。この結果を、Takano等の実験結果である140arcsec、Itoh等の実験結果である130arcsec、及びHao等の実験結果である118arcsecと比較すると、本考案が、確実に、珪素基板上においての化合物半導体のエピタクシー品質を改善できることは、検証される。 FIG. 8 is a measurement diagram of a double crystal X-ray rocking curve of the compound semiconductor epitaxial wafer 50 according to the present invention. As shown, the full width at half maximum of the compound semiconductor epitaxial layer made of gallium arsenide is 105 arcsec. Comparing this result with the experimental results of Takano et al., 140 arcsec, Itoh et al., 130 arcsec, and Hao et al., 118 arcsec, the present invention ensures that the compound semiconductor on the silicon substrate It is verified that the quality of epitaxy can be improved.
図9は、本考案第１の実施例の太陽電池エピタキシャルウエハ60の断面概念図であり、図9のように、太陽電池エピタキシャルウエハ60は、本考案の化合物半導体エピタキシャルウエハ50上に、裏フィールド（back
side field）エピタキシャル層61をエピタクシーしてから、順に、ベース層（base layer）62、エミッタ層（emitter layer）63、窓層（window
layer）64及び接触層（contact layer）65をエピタクシーすることにより、太陽電池構造を形成する。
FIG. 9 is a conceptual cross-sectional view of the solar cell epitaxial wafer 60 according to the first embodiment of the present invention. As shown in FIG. 9, the solar cell epitaxial wafer 60 is formed on the back surface of the compound semiconductor epitaxial wafer 50 of the present invention. (Back
side field) After epitaxy of epitaxial layer 61, base layer 62, emitter layer 63, window layer (window)
A solar cell structure is formed by epitaxy of layer 64 and contact layer 65.
以上の説明は、ただ、本考案のよりよい実施例であり、本考案の実施範囲を制限するものではなく、また、本考案の実用新案請求の範囲や明細書内容に従って等価修正や変更も、本考案の請求範囲に含まれている。 The above description is merely a better embodiment of the present invention and does not limit the scope of the present invention.Equivalent modifications and changes in accordance with the scope of the claims of the utility model of the present invention and the contents of the description, It is included in the claims of the present invention.
10 化合物半導体エピタキシャルウエハ
11 珪素基板
12 砒化ガリウム第１のバッファ層
13 砒化ガリウム第１のエピタキシャル層
14 砒化ガリウム第２のバッファ層
15 砒化ガリウム第２のエピタキシャル層
20 化合物半導体エピタキシャルウエハ
21 珪素基板
22 砒化ガリウム第１のバッファ層
23 砒化ガリウム第１のエピタキシャル層
24 砒化インジウムガリウム第２のバッファ層
25 砒化ガリウム第２のエピタキシャル層
30 化合物半導体エピタキシャルウエハ
31 珪素基板
32 砒化ガリウム第１のバッファ層
33 砒化ガリウム第１のエピタキシャル層
34 砒化ガリウム第２のエピタキシャル層
40 化合物半導体エピタキシャルウエハ
41 珪素基板
42 珪素第１のバッファ層
43 砒化ガリウム第２のバッファ層
44 砒化ガリウム第１のエピタキシャル層
45 砒化ガリウム再成長第２のエピタキシャル層
50 化合物半導体エピタキシャルウエハ
51 珪素基板
52 珪素第１のバッファ層
53 化合物半導体第１のバッファ層
54 化合物半導体第１のエピタキシャル層
55 化合物半導体第２のエピタキシャル層
60 太陽電池
61 裏フィールド層
62 ベース層
63 エミッタ層
64 窓層
65 接触層
10 Compound semiconductor epitaxial wafer
11 Silicon substrate
12 Gallium arsenide first buffer layer
13 Gallium arsenide first epitaxial layer
14 Gallium arsenide second buffer layer
15 Gallium arsenide second epitaxial layer
20 Compound semiconductor epitaxial wafer
21 Silicon substrate
22 First buffer layer of gallium arsenide
23 Gallium arsenide first epitaxial layer
24 Indium gallium arsenide second buffer layer
25 Gallium arsenide second epitaxial layer
30 Compound semiconductor epitaxial wafer
31 Silicon substrate
32 First buffer layer of gallium arsenide
33 Gallium arsenide first epitaxial layer
34 Gallium arsenide second epitaxial layer
40 Compound semiconductor epitaxial wafer
41 Silicon substrate
42 Silicon first buffer layer
43 Second buffer layer of gallium arsenide
44 First epitaxial layer of gallium arsenide
45 Second epitaxial layer of gallium arsenide regrowth
50 compound semiconductor epitaxial wafer
51 Silicon substrate
52 Silicon first buffer layer
53 Compound semiconductor first buffer layer
54 Compound semiconductor first epitaxial layer
55 Compound semiconductor second epitaxial layer
60 solar cells
61 Back field layer
62 Base layer
63 Emitter layer
64 Window layer
65 Contact layer
Claims (13)
当該珪素基板に当該珪素第１のバッファ層が形成され、
当該珪素第１のバッファ層上に当該化合物半導体第２のバッファ層が形成され、
当該化合物半導体第２のバッファ層上に当該化合物半導体第１のエピタキシャル層が形成され、
貫通式転位密度を低下するためにＴＣ熱処理がなされ、
当該化合物半導体第１のエピタキシャル層上に当該化合物半導体第２のエピタキシャル層が形成される、
ことを特徴とする、化合物半導体エピタキシャルウエハ。 In a compound semiconductor epitaxial wafer having a silicon substrate, a silicon first buffer layer, a compound semiconductor second buffer layer, a compound semiconductor first epitaxial layer, and a compound semiconductor second epitaxial layer,
The silicon first buffer layer is formed on the silicon substrate;
The compound semiconductor second buffer layer is formed on the silicon first buffer layer,
The compound semiconductor first epitaxial layer is formed on the compound semiconductor second buffer layer,
TC heat treatment is performed to lower the threading dislocation density,
The compound semiconductor second epitaxial layer is formed on the compound semiconductor first epitaxial layer.
The compound semiconductor epitaxial wafer characterized by the above-mentioned.
2. The compound semiconductor epitaxial wafer according to claim 1, wherein the temperature for forming the silicon first buffer layer is higher than 200 ° C. 3.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2004004559U JP3107646U (en) | 2004-07-30 | 2004-07-30 | Compound semiconductor epitaxial wafer |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2004004559U JP3107646U (en) | 2004-07-30 | 2004-07-30 | Compound semiconductor epitaxial wafer |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP3107646U true JP3107646U (en) | 2005-02-03 |
Family
ID=43270346
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2004004559U Expired - Lifetime JP3107646U (en) | 2004-07-30 | 2004-07-30 | Compound semiconductor epitaxial wafer |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3107646U (en) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN113097054A (en) * | 2021-04-01 | 2021-07-09 | 上海科技大学 | Semiconductor material and preparation method and application thereof |
| CN115132754A (en) * | 2022-06-30 | 2022-09-30 | 惠科股份有限公司 | Backlight module, preparation method thereof and display panel |
-
2004
- 2004-07-30 JP JP2004004559U patent/JP3107646U/en not_active Expired - Lifetime
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN113097054A (en) * | 2021-04-01 | 2021-07-09 | 上海科技大学 | Semiconductor material and preparation method and application thereof |
| CN113097054B (en) * | 2021-04-01 | 2024-04-09 | 上海科技大学 | Semiconductor material, preparation method and application thereof |
| CN115132754A (en) * | 2022-06-30 | 2022-09-30 | 惠科股份有限公司 | Backlight module, preparation method thereof and display panel |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4876219A (en) | Method of forming a heteroepitaxial semiconductor thin film using amorphous buffer layers | |
| US9799737B2 (en) | Method for forming group III/V conformal layers on silicon substrates | |
| JP3093904B2 (en) | Method for growing compound semiconductor crystal | |
| US4699688A (en) | Method of epitaxially growing gallium arsenide on silicon | |
| US20060175681A1 (en) | Method to grow III-nitride materials using no buffer layer | |
| JPH0484418A (en) | Method of heteroepitaxial development of iii-v group compound semiconductor for different types of substrates | |
| JPH0794420A (en) | Manufacture of compound semiconductor crystal substrate | |
| JPH04223330A (en) | Method of growing compound semiconductor single crystal on a single crystal silicon substrate | |
| US5107317A (en) | Semiconductor device with first and second buffer layers | |
| JP3107646U (en) | Compound semiconductor epitaxial wafer | |
| US20100187539A1 (en) | Compound semiconductor epitaxial wafer and fabrication method thereof | |
| US20060011129A1 (en) | Method for fabricating a compound semiconductor epitaxial wafer | |
| EP1619714A1 (en) | Method for fabricating a compound semiconductor epitaxial wafer | |
| US5183778A (en) | Method of producing a semiconductor device | |
| JPH02221196A (en) | Formation of thin film of iii-v compound semiconductor | |
| JPH04186824A (en) | Semiconductor substrate and manufacture thereof | |
| JPH03188619A (en) | Method for heteroepitaxially growing iii-v group compound semiconductor on different kind of substrate | |
| TWI387999B (en) | Compound semiconductor epitaxial wafer and method of manufacturing the same | |
| JP2651146B2 (en) | Crystal manufacturing method | |
| JP5032522B2 (en) | Compound semiconductor epitaxial wafer and manufacturing method thereof | |
| JPH08264456A (en) | Growing method for crystal of compound semiconductor | |
| CN114678264A (en) | Preparation method of silicon-based III-V semiconductor material | |
| JPH0719756B2 (en) | Method for forming compound semiconductor layer | |
| KR100590444B1 (en) | Growth method of nitride epitaxial layer using high temperature grown buffer layer | |
| JPH01215012A (en) | Structure and manufacture of semiconductor crystal layer |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040930 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071222 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081222 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081222 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091222 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091222 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101222 Year of fee payment: 6 |
|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101222 Year of fee payment: 6 |