JP3106675B2 - 積層型電子部品 - Google Patents

積層型電子部品

Info

Publication number
JP3106675B2
JP3106675B2 JP04091665A JP9166592A JP3106675B2 JP 3106675 B2 JP3106675 B2 JP 3106675B2 JP 04091665 A JP04091665 A JP 04091665A JP 9166592 A JP9166592 A JP 9166592A JP 3106675 B2 JP3106675 B2 JP 3106675B2
Authority
JP
Japan
Prior art keywords
electrode
dielectric layer
stub
ground electrode
disposed
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP04091665A
Other languages
English (en)
Other versions
JPH05259710A (ja
Inventor
木 康 裕 藤
條 淳 東
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Priority to JP04091665A priority Critical patent/JP3106675B2/ja
Publication of JPH05259710A publication Critical patent/JPH05259710A/ja
Application granted granted Critical
Publication of JP3106675B2 publication Critical patent/JP3106675B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Waveguides (AREA)

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】この発明は積層型電子部品に関
し、特に、多層構造を有し、高周波領域で用いられる、
たとえばディレイラインないしハイブリッドカップラな
どに用いられる積層型電子部品に関する。
【0002】
【従来の技術】図6はこの発明の背景となる、高周波領
域で用いられる多層構造の従来のデバイスの一例を示す
分解斜視図である。デバイス1は、2つの誘電体層2を
含む。2つの誘電体層2の間には、1つのライン電極3
が形成される。ライン電極3は、U字状に形成される。
ライン電極3は、その両端が誘電体層2の一方の側端部
に延びるように配置される。2つの誘電体層2を介し
て、ライン電極3と対向するように、2つのアース電極
4が形成される。2つのアース電極4は、面状に形成さ
れる。これらのアース電極4には、それぞれ、誘電体層
2の他方の側端部に延びるようにして、2つの引出し端
子5が形成される。さらに、これらのアース電極4の上
には、それぞれ、保護層6が形成される。また、2つの
誘電体層2および2つの保護層6の対向する一方および
他方の側端部には、4つの外部電極(図示せず)が形成
される。この場合、2つの外部電極は、一方のアース電
極4の引出し端子5と、他方のアース電極4の引出し端
子5とを接続するように形成される。また、別の2つの
外部電極は、ライン電極3の両端を接続するように形成
される。この外部電極とアース電極4との間隔を調整す
ることにより、デバイス1の内部のインピーダンスが調
整される。デバイス1の内部のインピーダンスは、外部
回路のインピーダンスと整合がとれるように、設定され
る。
【0003】次に、この従来のデバイス1の製造工程の
一例について説明する。このデバイス1を作製するに
は、まず、誘電体材料で形成された4枚のセラミックグ
リーンシートが準備される。そして、1枚のグリーンシ
ートの上に、銅ペースト等を用いて、1つのライン電極
用パターンが形成される。このライン電極用パターン
は、U字状に形成される。ライン電極用パターンは、そ
の両端がグリーンシートの一方の側端部に延びるように
形成される。一方、他の2枚のグリーンシートの上に
は、それぞれ、アース電極用パターンが形成される。こ
れらのアース電極用パターンは、面状に形成される。こ
れらのアース電極用パターンには、それらのグリーンシ
ートの他方の側端部に延びるようにして、それぞれ、2
つの引出し端子パターンが形成される。
【0004】そして、アース電極用パターンが形成され
た2枚のグリーンシートの間にライン電極用パターンが
形成されたグリーンシートが挟み込まれる。それから、
アース電極用パターンが形成されたグリーンシートの内
の1枚のグリーンシートの上には、さらに他のグリーン
シートが載置される。その後、これらのグリーンシート
が圧着されて成形体が形成される。次に、得られた成形
体の一方および他方の側端部に、銅ペースト等を用い
て、4つの外部電極用パターンが形成される。この場
合、2つの外部電極用パターンは、一方のアース電極用
パターンに形成された引出し端子用パターンと、他方の
アース電極用パターンに形成された引出し端子用パター
ンとを接続するように形成される。また、別の2つの外
部電極用パターンは、ライン電極用パターンの両端と接
続するように形成される。
【0005】それから、4つの外部電極用パターンが形
成された成形体を焼成することにより、デバイス1が得
られる。そして、このデバイス1は、その4つの外部電
極用パターンがたとえばプリント基板(図示せず)の上
のパターンにはんだ付けされることによって、プリント
基板に取付けられる。
【0006】
【発明が解決しようとする課題】しかしながら、この従
来のデバイス1は、実際上、その製造工程において、各
グリーンシートを積層するときに、それらのグリーンシ
ート間にずれが生じることがある。さらに、外部電極用
パターンが形成された成形体を焼成したときに、各グリ
ーンシートが収縮するため、それらのグリーンシート間
のずれが大きくなる。したがって、この従来のデバイス
1では、そのアース電極4と外部電極との間隔を一定に
設定することが困難であった。そのため、この従来のデ
バイス1では、アース電極4と外部電極との間に発生す
る静電容量(浮遊容量)が一定にならず、デバイス1の
内部インピーダンスにばらつきが生じる。
【0007】したがって、このような従来のデバイス1
を組み込んだ回路を設計する場合、各デバイス1間のイ
ンピーダンスにばらつきがあるため、回路全体の設計が
困難であった。すなわち、デバイスと外部回路とのイン
ピーダンスマッチングをとることが困難であった。
【0008】それゆえに、この発明の主たる目的は、簡
単にその内部インピーダンスのばらつきをなくすことが
できる構造の積層型電子部品を提供することである。
【0009】
【課題を解決するための手段】この発明は、誘電体層
と、誘電体層の一方主面に配設されるライン電極と、誘
電体層の他方主面側に、誘電体層を挟んでライン電極と
対向するように配設されるアース電極と、誘電体層の他
方主面側に、ライン電極の一端部および他端部に対応す
る位置に配設され、アース電極が形成された誘電体層と
同一層上でアース電極と対向するように間隔を隔てて
配設される一方および他方のスタブと、誘電体層の他方
主面側に、アース電極、一方および他方のスタブを覆う
ように配設される保護層を有する成形体を含む積層型電
子部品であって、ライン電極の一端部および一方のスタ
ブの端部は、成形体の側端部に配設された外部電極で接
続され、ライン電極の他端部および他方のスタブの端部
は、成形体の側端部に配設された他の外部電極で接続さ
れる、積層型電子部品である。また、上述の積層型電子
部品では、ライン電極がU字状に形成され、ライン電極
の一端部および他端部が同じ向きに延びて且つ誘電体層
の同じ側端部に向かって延びるように配設されてもよ
い。また、一方および他方のスタブは、誘電体層の同じ
側端部側に間隔を隔てて配設されてもよい。さらに、
電体層と同一層上で、アース電極を挟んで一方および他
方のスタブと互いに対称となる位置に配設される別の一
方および他方のスタブを含んでもよい。さらに、一方お
よび他方のスタブは、誘電体層の一方の側端部に配置
されると共に、別の一方および他方のスタブが誘電体層
の他方の側端部に配置される一方および他方のスタブ
とアース電極との間隔は、別の一方および他方のスタブ
とアース電極との間隔よりも長く形成されるようにして
もよい。
【0010】
【作用】同一層上にアース電極とスタブとが形成される
ために、製造時にグリーンシートのずれが発生しても、
アース電極とスタブとの間隔が一定間隔に固定される。
そのため、アース電極とスタブとの間隔を一定にするこ
とができ、そのアース電極とスタブに接続された外部電
極との間の静電容量(浮遊容量)を一定にすることがで
きる。
【0011】
【発明の効果】この発明によれば、アース電極とスタブ
との間隔を一定に設定することで、アース電極と外部電
極との間に発生する静電容量を一定にすることができ、
所望する内部インピーダンスを得ることができる。その
ため、この積層型電子部品を用いれば、簡単に外部回路
とのインピーダンスマッチングをとることができる。
【0012】この発明の上述の目的,その他の目的,特
徴および利点は、図面を参照して行う以下の実施例の詳
細な説明から一層明らかとなろう。
【0013】
【実施例】図1はこの発明の一実施例を示す斜視図であ
り、図2はその分解斜視図である。この実施例では、積
層型電子部品として、特に、高周波領域で用いられる多
層構造のデバイスについて説明する。デバイス10は、
たとえば矩形の第1の誘電体層12を含む。第1の誘電
体層12の一方主面には、1つのライン電極14が形成
される。ライン電極14は、たとえばU字状に形成され
る。このライン電極14は、その一端部16aおよびそ
の他端部16bが第1の誘電体層の幅方向の一方の側端
部に延びるように配置される。
【0014】第1の誘電体層12の他方主面側には、第
1のアース電極26が形成される。第1のアース電極2
6は、面状に形成される。第1のアース電極26は、そ
の外径寸法がライン電極14を含む外径寸法よりも大き
くなるように形成される。そして、ライン電極14と第
1のアース電極26とは、第1の誘電体層12を挟ん
で、互いに対向するように形成される。第1のアース電
極26には、その第1のアース電極26から第1の誘電
体層12の幅方向の他方の側端部に向かって延びるよう
に、たとえば2つの第1の引出し端子28aおよび28
bが形成される。
【0015】さらに、第1の誘電体層12の他方主面側
には、第1のアース電極26と同一層上に、たとえば2
つの第1のスタブ30aおよび30bが形成される。こ
の場合、第1のスタブ30aは、ライン電極14の一端
部16aに対応する位置に形成され、第1のスタブ30
bは、ライン電極14の他端部16bに対応する位置に
形成される。さらに、2つの第1のスタブ30aおよび
30bは、第1の誘電体層12の幅方向において、第1
のアース電極26との間に、それぞれ、長さAの間隔を
隔てて形成される。そして、第1のアース電極26,第
1の引出し端子28a,28b,第1のスタブ30aお
よび30bは、保護層32で被覆される。
【0016】また、第1のライン電極14を挟んで第1
の誘電体層12の反対側には、第2の誘電体層34が形
成される。そして、第2の誘電体層34の上には、第2
のアース電極36が形成される。ライン電極14と第2
のアース電極36とは、第2の誘電体層34を挟んで、
互いに対向するように形成される。第2のアース電極3
6の外径寸法は、第1のアース電極26の外径寸法と同
じになるように形成される。第2のアース電極36から
第2の誘電体層34の幅方向の側端部に向かって延びる
ように、たとえば2つの第2の引出し端子38aおよび
38bが形成される。これらの引出し端子38a,38
bは、第1のアース電極26に形成された第1の引出し
端子28a,28bに対応する位置に形成される。
【0017】さらに、第2の誘電体層34の上には、た
とえば2つの第2のスタブ40aおよび40bが形成さ
れる。この場合、第2のスタブ40aは、ライン電極1
4の一端部16aに対応する位置に形成され、第2のス
タブ40bは、ライン電極14の他端部16bに対応す
る位置に形成される。さらに、2つの第2のスタブ40
aおよび40bは、第2の誘電体層34の幅方向におい
て、第2のアース電極36との間に、それぞれ、長さA
の間隔を隔てて形成される。そして、第2のアース電極
36,第2の引出し端子38a,38b,第2のスタブ
40aおよび40bの上には、保護層42が被覆され
る。
【0018】ライン電極14の一端部16a,第1のス
タブ30aおよび第2のスタブ40aは、外部電極44
で接続される。また、ライン電極14の他端部16b,
第1のスタブ30bおよび第2のスタブ40bは、外部
電極46で接続される。さらに、第1のアース電極26
の第1の引出し端子28aおよび第2のアース電極36
の第2の引出し端子38aは、外部電極48で接続され
る。また、第1のアース電極26の第1の引出し端子2
8bおよび第2のアース電極36の第2の引出し端子3
8bは、外部電極50で接続される。
【0019】次に、図1および図2に示すデバイスの製
造工程の一例について説明する。このようなデバイス1
0を作製するには、まず、たとえば誘電体材料で形成さ
れた4枚のセラミックグリーンシートが準備される。そ
して、1枚のグリーンシートの上に、たとえば銅ペース
トを用いて、1つのライン電極用パターンが形成され
る。このライン電極用パターンは、U字状に形成され
る。ライン電極用パターンは、その両端がグリーンシー
トの幅方向の一方の側端部に延びるように形成される。
【0020】一方、他の2枚のグリーンシートの上に
は、それぞれ、第1および第2のアース電極用パターン
が形成される。これらの第1および第2のアース電極用
パターンは、面状に形成される。これらの第1および第
2のアース電極用パターンには、それらのグリーンシー
トの幅方向の一方の側端部に延びるようにして、それぞ
れ、2つの第1および第2の引出し端子パターンが形成
される。さらに、それらのグリーンシートの幅方向にお
いて、第1および第2のスタブ用パターンが形成され
る。第1および第2のアース電極用パターンと第1およ
び第2のスタブ用パターンとの間には、それぞれ、焼成
後の間隔がAとなるように、隙間が形成される。
【0021】そして、アース電極用パターンおよびスタ
ブ用パターンが形成された2枚のグリーンシートの間に
ライン電極用パターンが形成されたグリーンシートが挟
み込まれる。それから、アース電極用パターンが形成さ
れたグリーンシートの内の1枚のグリーンシートの上に
は、さらに他のグリーンシートが載置される。その後、
これらのグリーンシートが積層され、圧着されて成形体
が形成される。次に、得られた成形体の一方および他方
の側端部に、たとえば銅ペーストを用いて、4つの外部
電極用パターンが形成される。この場合、2つの外部電
極用パターンは、一方のアース電極用パターンに形成さ
れた引出し端子用パターンと、他方のアース電極用パタ
ーンに形成された引出し端子用パターンとを接続するよ
うに形成される。また、別の2つの外部電極用パターン
は、ライン電極用パターンの両端部と、第1および第2
のスタブ用パターンの端部とを接続するように形成され
る。そして、4つの外部電極用パターンが形成された成
形体を焼成することにより、デバイス1が得られる。な
お、各グリーンシート間には、適宜、電極パターンが形
成されていないグリーンシートが挟み込まれてもよい。
また、成形体の外表面に形成する各パターンは、成形体
の焼成後に形成してもよい。
【0022】このデバイス10では、アース電極が形成
されたグリーンシートと同一層上に、そのアース電極と
間隔を隔ててスタブが形成され、そのスタブに外部電極
が接続される。そのため、このデバイス10では、グリ
ーンシートの積層時のずれが発生しても、従来のように
アース電極とスタブとの間隔が変わることがない。しか
も、予め焼成時の収縮を考えて電極用パターンを形成し
ておけば、アース電極とスタブとの間隔を所望の値にす
ることができる。したがって、このデバイス10では、
グリーンシートの積層時のずれの収縮の影響を受けるこ
とがなく、焼成時に収縮が発生しても、アース電極とス
タブとの間隔を常に一定に保つことができる。すなわ
ち、アース電極とスタブとの間隔のばらつきをなくすこ
とができる。
【0023】したがって、このデバイス10では、アー
ス電極とスタブとの間隔を一定にすることができるの
で、アース電極と外部電極との間に発生する静電容量を
一定にすることができる。したがって、このデバイス1
0では、所望の内部インピーダンスを得ることができ
る。そのため、このデバイス10を用いれば、簡単に外
部回路とのインピーダンスマッチングをとることができ
る。
【0024】図3はこの発明の他の実施例を示す斜視図
であり、図4は図3の線IV−IVにおける断面図解図
であり、図5はその分解斜視図である。この実施例のデ
バイス10では、図1および図2に示すデバイスと比べ
て、特に、第1のアース電極26から引出される2つの
第1の引出し端子28aおよび28bの向きが互いに反
対である。すなわち、2つの第1の引出し端子28aお
よび28bは、その第1のアース電極26から第1の誘
電体層12の対向する側端部の中央に向かって延びるよ
うにして、形成されている。さらに、第1のアース電極
26と同じ層上には、第1のアース電極26を挟んで、
2つの第1のスタブ30a,30bと互いに対称となる
位置に、別の第1のスタブ31a,31bが形成されて
いる。この場合、2つの第1のスタブ30a,30bと
第1のアース電極26との間隔Aは、2つの第1のスタ
ブ31a,31bと第1のアース電極26との間隔Bよ
りも長く形成される。
【0025】同様にして、第2のアース層極36から引
出される2つの第2の引出し端子38aおよび38b
は、その向きが互いに反対になるように形成されてい
る。また、第2のアース電極36と同じ層上には、第2
のアース電極36を挟んで、2つの第2のスタブ40
a,40bと互いに対称となる位置に、別の第2のスタ
ブ41a,41bが形成されている。この場合、2つの
第4のスタブ40a,40bと第2のアース電極36と
の間隔Aは、2つの第2のスタブ41a,41bと第1
のアース電極26との間隔Bよりも長く形成される。
【0026】さらに、図3,4および5に示すデバイス
10では、第2の誘電体層34と保護層42との間に、
第3の誘電体層52および第4の誘電体層54が形成さ
れる。すなわち、第3の誘電体層52は、第2のアース
電極36の上方に形成され、第3の誘電体層52の上に
は、U字状の別のライン電極56が形成される。ライン
電極56は、その両端部58a,58bの延びる向きが
第1の誘電体層12の上に形成されたライン電極14の
両端部16a,16bの延びる向きと反対向きになるよ
うに、形成される。さらに、第3の誘電体層52の上方
には、ライン電極56を挟んで、第4の誘電体層54が
形成される。この第4の誘電体層54の上には、第2の
誘電体層34の上に形成されたアース電極,引出し端子
およびスタブと同じ構造を有するものが配置される。す
なわち、第4の誘電体層54の上には、第3のアース電
極60が形成され、その第3のアース電極60からは、
第3の引出し端子66a,66bが互いに反対向きに引
き出される。そして、第3のアース電極60との間に間
隔Aを隔てて、2つの第3のスタブ62a,62bが形
成される。さらに、第3のアース電極60との間に間隔
Bを隔てて、2つの第3のスタブ64a,64bが形成
される。
【0027】一方、ライン電極14の一端部16a,第
1のスタブ30a,第2のスタブ40aおよび第3のス
タブ62aは、外部電極68で接続される。また、ライ
ン電極14の他端部16b,第1のスタブ30b,第2
のスタブ40bおよび第3のスタブ62bは、外部電極
70で接続される。さらに、第3の誘電体層52上に形
成されたライン電極56の一端部58a,第1のスタブ
31a,第2のスタブ41aおよび第3のスタブ64a
は、外部電極72で接続される。また、そのライン電極
56の他端部58b,第1のスタブ31b,第2のスタ
ブ41bおよび第3のスタブ64bは、外部電極74で
接続される。そして、第1のアース電極26の第1の引
出し端子28a,第2のアース電極36の第2の引出し
端子38aおよび第3のアース電極60の第3の引出し
端子66aは、外部電極76で接続される。さらに、第
1のアース電極26の第1の引出し端子28b,第2の
アース電極36の第2の引出し端子38bおよび第3の
アース電極60の第3の引出し端子66bは、外部電極
78で接続される。
【0028】図3,4および5に示すデバイス10にお
いても、各アース電極と各スタブとの間隔を一定にする
ことができるので、各アース電極と各外部電極との間に
発生する静電容量を一定にすることができる。したがっ
て、このデバイス10においても、所望の内部インピー
ダンスを得ることができる。なお、アース電極とスタブ
との間隔AおよびBを適当に調整することにより、最適
の整合条件を得ることができる。
【0029】次に、上述したようなデバイス10をたと
えばチップ積層型の方向性結合器に適用したときの反射
特性と、従来のデバイス1を方向性結合器に適用したと
きの反射特性とを比較した実験結果を図7および図8の
グラフに示す。従来のデバイス1を適用した方向性結合
器では、図8に示すように、チップ入力部における反射
量が著しく大きいかつ、この発明が適用された方向性結
合器では、図7に示すように、その反射量が大幅に減少
していることがわかる。すなわち、この発明が適用され
るデバイスでは、そのデバイス内部と外部とのインピー
ダンスマッチングがうまくとれるため、デバイスの外部
電極部分での反射を抑制することができる。
【図面の簡単な説明】
【図1】この発明の一実施例を示す斜視図である。
【図2】図1に示すデバイスの分解斜視図である。
【図3】この発明の他の実施例を示す斜視図である。
【図4】図3に示す線IV−IVにおける断面図解図で
ある。
【図5】図3および図4に示すデバイスの分解斜視図で
ある。
【図6】この発明の背景となる従来のデバイスの一例を
示す分解斜視図である。
【図7】この発明が適用されたチップ積層型の方向性結
合器の反射特性を示すグラフである。
【図8】従来のデバイスとしての方向性結合器の反射特
性を示すグラフである。
【符号の説明】
10 デバイス 12 第1の誘電体層 14 ライン電極 26 第1のアース電極 28a,28b 第1の引出し端子 30a,30b 第1のスタブ 34 第2の誘電体層 36 第2のアース電極 38a,38b 第2の引出し端子 40a,40b 第2のスタブ 44,46,48,50 外部電極
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 平5−110314(JP,A) 特開 平3−237802(JP,A) 特開 昭63−124305(JP,A) 特開 平4−336702(JP,A) (58)調査した分野(Int.Cl.7,DB名) H01P 5/02 603 H01P 3/08 H01P 5/18 H01P 9/00

Claims (5)

    (57)【特許請求の範囲】
  1. 【請求項1】 誘電体層、 前記誘電体層の一方主面に配設されるライン電極、 前記誘電体層の他方主面側に、前記誘電体層を挟んで前
    記ライン電極と対向するように配設されるアース電極、 前記誘電体層の他方主面側に、前記ライン電極の一端部
    および他端部に対応する位置に配設され、前記アース電
    が形成された誘電体層と同一層上で前記アース電極
    対向するように間隔を隔てて配設される一方および他
    方のスタブ、および前記誘電体層の他方主面側に、前記
    アース電極、前記一方および他方のスタブを覆うように
    配設される保護層を有する成形体を含む積層型電子部品
    であって、前記ライン電極の一端部および前記一方のスタブの端部
    は、 前記成形体の側端部に配設された外部電極で接続さ
    れ、前記ライン電極の他端部および前記他方のスタブの
    端部は、前記成形体の側端部に配設された他の外部電極
    で接続される、積層型電子部品。
  2. 【請求項2】 前記ライン電極は、U字状に形成され、 前記ライン電極の一端部および他端部は、同じ向きに延
    びて、且つ、前記誘電体層の同じ側端部に向かって延び
    るように配設されることを特徴とする、請求項1に記載
    の積層型電子部品。
  3. 【請求項3】 前記一方および他方のスタブは、前記誘
    電体層の同じ側端部側に間隔を隔てて配設されることを
    特徴とする、請求項1または請求項2に記載の積層型電
    子部品。
  4. 【請求項4】 前記誘電体層と同一層上で、前記アース
    電極を挟んで前記一方および他方のスタブと互いに対称
    となる位置に配設される別の一方および他方のスタブを
    含むことを特徴とする、請求項1ないし請求項3のいず
    れかに記載の積層型電子部品。
  5. 【請求項5】 前記一方および他方のスタブが前記誘電
    体層の一方の側端部に配置されると共に、前記別の一
    方および他方のスタブが前記誘電体層の他方の側端部
    に配置され 前記一方および他方のスタブと前記アース電極との間隔
    は、前記別の一方および他方のスタブと前記アース電極
    との間隔よりも長く形成されることを特徴とする、請求
    項4に記載の積層型電子部品。
JP04091665A 1992-03-16 1992-03-16 積層型電子部品 Expired - Lifetime JP3106675B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP04091665A JP3106675B2 (ja) 1992-03-16 1992-03-16 積層型電子部品

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP04091665A JP3106675B2 (ja) 1992-03-16 1992-03-16 積層型電子部品

Publications (2)

Publication Number Publication Date
JPH05259710A JPH05259710A (ja) 1993-10-08
JP3106675B2 true JP3106675B2 (ja) 2000-11-06

Family

ID=14032783

Family Applications (1)

Application Number Title Priority Date Filing Date
JP04091665A Expired - Lifetime JP3106675B2 (ja) 1992-03-16 1992-03-16 積層型電子部品

Country Status (1)

Country Link
JP (1) JP3106675B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3934494B2 (ja) * 2001-08-13 2007-06-20 双信電機株式会社 ディレイライン

Also Published As

Publication number Publication date
JPH05259710A (ja) 1993-10-08

Similar Documents

Publication Publication Date Title
US6529102B2 (en) LC filter circuit and laminated type LC filter
US6191667B1 (en) Lamination type inductor array
JPH10335143A (ja) 積層型インダクタ
JPH07193403A (ja) 共振器
JPH01295407A (ja) インダクター及びインダクターを含む複合部品並びにそれらの製造方法
JP2004180032A (ja) 誘電体フィルタ
JP3084037B2 (ja) 積層型共振子とそれを用いたフィルタ
JP3067612B2 (ja) 積層型バンドパスフィルタ
JP2817540B2 (ja) ローパスフィルタ
JP3106675B2 (ja) 積層型電子部品
JP2988500B2 (ja) バンドパスフィルタ
JP2830638B2 (ja) 共振器
JPH06275436A (ja) 積層型ノイズフィルタ
JP4423830B2 (ja) 積層型方向性結合器
JPH036094A (ja) インダクター及びインダクターを含む複合部品並びにそれらの製造方法
US5040094A (en) 3-terminal capacitor
JP3322929B2 (ja) 積層バンドパスフィルタ
KR100381545B1 (ko) 적층형 방향성 결합기
JPH02237302A (ja) 同軸―マイクロストリップ線路変換器
JP3425065B2 (ja) 積層型誘電体フィルタ
JP2982561B2 (ja) チップ貫通コンデンサ
JPH0729741A (ja) 積層コイル
JP3025038B2 (ja) 円筒状lcノイズフィルタ及びその製造方法
JP2869915B2 (ja) チップ型フィルタ
JPH0715213A (ja) 非可逆回路素子

Legal Events

Date Code Title Description
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080908

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080908

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090908

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090908

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100908

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100908

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110908

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120908

Year of fee payment: 12

EXPY Cancellation because of completion of term
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120908

Year of fee payment: 12