JP3105355B2 - セラミック回路基板及び半導体装置 - Google Patents

セラミック回路基板及び半導体装置

Info

Publication number
JP3105355B2
JP3105355B2 JP04176222A JP17622292A JP3105355B2 JP 3105355 B2 JP3105355 B2 JP 3105355B2 JP 04176222 A JP04176222 A JP 04176222A JP 17622292 A JP17622292 A JP 17622292A JP 3105355 B2 JP3105355 B2 JP 3105355B2
Authority
JP
Japan
Prior art keywords
silver powder
thick film
palladium
conductor
circuit board
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP04176222A
Other languages
English (en)
Other versions
JPH05343561A (ja
Inventor
力也 上村
義高 永山
幸喜 山田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Metal Mining Co Ltd
Denso Corp
Original Assignee
Sumitomo Metal Mining Co Ltd
Denso Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Metal Mining Co Ltd, Denso Corp filed Critical Sumitomo Metal Mining Co Ltd
Priority to JP04176222A priority Critical patent/JP3105355B2/ja
Publication of JPH05343561A publication Critical patent/JPH05343561A/ja
Application granted granted Critical
Publication of JP3105355B2 publication Critical patent/JP3105355B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29338—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29339—Silver [Ag] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29399—Coating material
    • H01L2224/294—Coating material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29463—Coating material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/29464—Palladium [Pd] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H01L2224/48472—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area also being a wedge bond, i.e. wedge-to-wedge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/852—Applying energy for connecting
    • H01L2224/85201—Compression bonding
    • H01L2224/85205—Ultrasonic bonding
    • H01L2224/85207—Thermosonic bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00013—Fully indexed content
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19107—Disposition of discrete passive components off-chip wires

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Powder Metallurgy (AREA)
  • Wire Bonding (AREA)
  • Parts Printed On Printed Circuit Boards (AREA)

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は，ボンディングワイヤの
接続性及び信頼性に優れ，かつ小型化された，セラミッ
ク回路基板及び半導体装置に関する。
【０００２】
【従来技術】従来，例えば図９に示すごとく，半導体装
置８に使用されるセラミック回路基板７は，セラミック
基板７０と，その上に形成されボンディングワイヤ３を
電気的に接続するための厚膜導体７１と，半導体素子４
を搭載するための配線導体膜７２とを有する。また，半
導体装置８は，セラミック回路基板７とハウジング８３
とからなる。
【０００３】上記厚膜導体７１は，金属粒子とガラス粉
末と有機バインダーを混合した導体ペーストを印刷し，
焼成することにより形成されたものである。上記金属粒
子９０としては，図１０に示すごとく，例えば銀粉９１
とパラジウム粉９２とを混合したものが一般に用いられ
ている。
【０００４】一方，上記半導体素子４を厚膜導体７１と
電気的に接続するに当たっては，ボンディングワイヤ３
を超音波により圧接接合する超音波ボンディング法が用
いられている。該超音波ボンディング法においては，ボ
ンディングワイヤ３の接続性を向上させるために，例え
ばエッチングにより上記厚膜導体７１の表面ガラス層を
除去する方法が提案されている（例えば，特開平２−５
２４４３号公報）。
【０００５】
【解決しようとする課題】しかしながら，上記従来技術
には，次の問題点がある。即ち，上記厚膜導体７１を形
成するにあたり，前記焼成の初期段階（例えば焼成温度
が７００℃前後の低温時）においては，比較的低融点の
銀粒子９１同士の焼結を生じる。そのため，焼成される
厚膜導体の組成が不均一になる。また，銀粉が微小粒子
化したり，蒸発する場合を生じる。
【０００６】一方，８００℃以上の高温時には，銀粉と
パラジウムとの拡散が不均一に進行する。そのため，図
１１に示すごとく，焼成後における合金粒子９３には，
多数のポアー（気孔）９３０を生じる場合がある。その
結果，上記厚膜導体７１においては，被膜表面が凹凸状
態になる。それ故，かかる厚膜導体７１に対してボンデ
ィングワイヤ３を直接接続しても，充分な接合力が得ら
れず，著しく半導体装置８の信頼性が失われることにな
る。
【０００７】また，上記表面ガラスを除去する方法にお
いては，厚膜導体に気孔が多数存在するため，ボンディ
ングワイヤの接続性が充分でない。そこで，かかる問題
点を解消すべく，図９に示すごとく，上記厚膜導体７１
上に金属パッド８９を接合し，該金属パッド８９上にボ
ンディングワイヤ３を接合している。
【０００８】しかしながら，上記従来の半導体装置８
は，上記金属パッド８９を用いているため，セラミック
回路基板７及び装置全体が大型化し，コスト高となる。
本発明は，かかる従来の問題点に鑑みてなされたもの
で，ボンディングワイヤの接続性及び信頼性に優れ，か
つ小型化されて安価な，セラミック回路基板及び半導体
装置を提供しようとするものである。
【０００９】
【課題の解決手段】本発明は，セラミック基板と，該セ
ラミック基板上に形成されボンディングワイヤを電気的
に接続するための厚膜導体と，半導体素子を搭載するた
めの配線導体膜とを有するセラミック回路基板におい
て，上記ボンディングワイヤを接続するための厚膜導体
は，銀粉の表面にパラジウムをコーティングしてなるパ
ラジウム被覆銀粉を焼成してなり，かつ，上記銀粉は
０．１〜２μｍの平均粒径を有し，また上記パラジウム
量は銀粉に対して５〜１００％（重量比）とされている
ことを特徴とするセラミック回路基板にある。
【００１０】本発明において最も注目すべきことは，厚
膜導体は銀粉の表面にパラジウムをコーテイングしてな
るパラジウム被覆銀粉を用い，該銀粉は０．１〜２μｍ
の平均粒径を有し，上記パラジウム量は銀粉１００％に
対して５〜１００％（重量比，以下同じ）であることに
ある。上記パラジウム被覆銀粉は，例えば実施例に示す
方法により得られる。
【００１１】上記銀粉は，平均粒径が０．１〜２μｍの
ものを用いる。その理由は，導体ペーストが０．１μｍ
未満では，焼成時の収縮により，被膜に「ちぢれ」現象
を生じ易く，一方２μｍを越えると焼成後の膜厚が厚く
なり過ぎて経済的に不利となる。また，上記銀粉は，略
球形状であることが好ましい。その理由は，比表面積を
出来るだけ小さくして，厚膜導体を形成するための導体
ペースト中のビヒクル吸着量を減らし導電性物質，例え
ば銀粉の含有率を高めるためである。
【００１２】これにより，緻密な焼成膜が得られる。ま
た，上記パラジウムは，銀粉に対して重量比で５〜１０
０％を用いてある。５％未満では銀粉表面がパラジウム
で完全にコーティングされない場合があり，一方１００
％を越えると厚膜導体の焼成時の焼成温度が高くなり過
ぎ，銀粒子の焼結が不充分となり，気孔が残存し易くな
る（図１１参照）。そのため，厚膜導体のボンディング
ワイヤ接続性が低下することになる。
【００１３】上記パラジウム被覆銀粉は，例えばエチル
セルロースのターピネオール溶液をビヒクルとして用
い，導体ペーストにする。そして，該導体ペーストを，
セラミック基板上に，例えばスクリーン印刷によりパタ
ーンを形成する。その後，例えばピーク温度が約８５０
℃の比較的低温のベルト炉内で焼成する。これにより，
厚膜導体が得られる。上記厚膜導体をセラミック基板上
に形成するに当たり，密着力を向上させるために，厚膜
導体を形成するための導体ペースト中にガラス粉末，無
機酸化物粉末を若干含有させることが好ましい。
【００１４】一方，実施例３に示すごとく，配線導体膜
等上にボンディングワイヤを電気的に接続するための厚
膜導体を形成する場合には，上記ガラス粉末，無機酸化
物粉末を含有させる必要はない。焼成時において，金属
同士の融着により密着力が向上するからである。また，
上記セラミック回路基板の配線導体膜上には，半導体素
子を搭載し，この半導体素子あるいは他の端子と厚膜導
体との間をボンディングワイヤにより電気的に接続した
半導体装置を構成する。
【００１５】上記ボンディングワイヤを接続する方法と
しては，例えば超音波ボンディング法，熱圧着法，サー
モソニックボンディング法を用いる。上記ボンディング
ワイヤとしては，例えばアルミニウム，金などのワイヤ
（細線）を用いる。そして，半導体素子としての半導体
チップを，配線導体膜上に搭載し，ボンディングワイヤ
を介して上記厚膜導体と電気的に接続する。
【００１６】
【作用及び効果】本発明のセラミック回路基板において
は，厚膜導体はパラジウム被覆銀粉を焼成することによ
り形成される。そして，パラジウム粉は，比較的高融点
の金属（融点１５５２℃）であり，銀粉（融点９６０．
５℃）の表面をコーティングしているものである。その
ため，厚膜導体形成用の上記焼成時，初期の段階におい
ては，銀粉粒子同士の焼結は阻害され，銀粉とパラジウ
ムとの拡散が均一に起こり，まず銀とパラジウムが合金
化する。さらに，焼成時の高温時において，銀−パラジ
ウム合金は，その融着部を介して互いに焼結し，均一に
合金化した粒子からなる厚膜導体が得られる（図２
（Ｂ）参照）。
【００１７】その結果，合金粒子にはポアー（気孔）を
生じにくく，緻密な厚膜導体が形成される。また，その
ため，厚膜導体の表面には，凹凸を生じない。したがっ
て，厚膜導体とボンディングワイヤとの結合力が向上
し，その接続性に優れることになる。また，銀粉はパラ
ジウムによりコーティングされているため，銀粉の部分
的な分解，蒸発を防止できる。
【００１８】一方，上記セラミック回路基板の配線導体
膜上に半導体素子を搭載し，ボンディングワイヤにより
電気的に接続してなる半導体装置においては，従来例の
ごとく，厚膜導体上に金属パッド（図９の符号８９）を
接合する必要がない。そのため，セラミック回路基板及
び半導体装置が小型化し，安価になる。それ故，本発明
によれば，ボンディングワイヤの接続性及び信頼性に優
れ，かつ小型化されて安価な，セラミック回路基板及び
半導体装置を提供することができる。
【００１９】
【実施例】実施例１ 本発明の実施例にかかるセラミック回路基板につき，図
１〜図３を用いて説明する。本例のセラミック回路基板
は，図１に示すごとく，セラミック基板２１と，この上
に形成されボンディングワイヤ３を電気的に接続するた
めの厚膜導体１と，半導体素子４を搭載するための配線
導体膜５とを有する。上記ボンディングワイヤを電気的
に接続するための厚膜導体１は，図２，図３に示すごと
く，銀粉１１の表面にパラジウム１２をコーティングし
てなるパラジウム被覆銀粉１０をセラミック基板２１上
に印刷塗布し，焼成することにより形成してある。
【００２０】上記銀粉１１は，平均粒径が０．１〜２μ
ｍのものを用いる。上記パラジウム１２は，銀粉１１が
１００％に対して，５〜１００％コーティングしてあ
る。上記パラジウム被覆銀粉１０は，例えば次の方法に
より得られる。即ち，まず純水１リットル中に，８０ｇ
の銀粉１１に相当するクロロジアミン銀を溶解する。次
に，この溶液を約５０℃に加温し，３７％のホルマリン
溶液１２０ｇを添加する。これにより，銀粒子を析出さ
せる。
【００２１】次いで，この銀粒子を保有する反応液に，
二酸化チオ尿素１０ｇと純水を加える。そして，全体の
液量を３リットルにした後，５０℃に加温し，このスラ
リー溶液に約５０℃に加温されたジクロロアミンパラジ
ウムの溶液を適量添加する。次いで，約１０分間溶液を
攪拌した後，沈澱物を得る。そして，この沈澱物を濾過
し乾燥して，図３に示すごときパラジウム被覆銀粉１０
を得る。
【００２２】上記銀粒子は，平均粒径が約１μｍの球形
状に形成されている。これにより，銀粉１１の比表面積
が小さくなり，後述の導体ペースト中のビヒクル吸着量
が減少して導電性物質である銀粉の含有率が高くなる。
上記パラジウム１２は，銀粉１１に対して，３０重量％
がコーティングしてある。
【００２３】ここで，上記パラジウム被覆銀粉１０を用
いて厚膜導体１を形成する方法につき述べる。まず，パ
ラジウム被覆銀粉１０にヒビクルとしてエチルセルロー
スのターピネオール溶液を混合して，導体ペーストを作
製する。次に，該導体ペーストをセラミック基板２１上
に，スクリーン印刷により塗布する。そして，該セラミ
ック基板を焼成する。
【００２４】上記セラミック基板２１上に，導体ペース
トをスクリーン印刷により所定のパターンを形成する。
その後，上記セラミック基板２１をピーク温度が約８５
０℃のベルト炉内で焼成して，厚膜導体１を得る。
【００２５】該セラミック回路基板２には，図１に示す
ごとく，厚膜導体１のほかに，半導体素子４を搭載する
ための配線導体膜５を形成する。該配線導体膜は，金，
銀，パラジウム，白金等の組成物からなる導体ペースト
を焼成してなる。次に，同図に示すごとく，上記配線導
体膜５上に半導体素子４を，半田４１により接合し固定
する。また，半導体素子４は，ボンディングワイヤ３を
介して，上記厚膜導体１に電気的に接続する。
【００２６】上記ボンディングワイヤ３としては，直径
が約３００μｍのアルミニウムワイヤを用いる。また，
その接続方法としては，超音波ボンディング法を用い
る。その他は，従来と同様である。
【００２７】次に，作用効果につき説明する。本例のセ
ラミック回路基板２においては，図２に示すごとく，厚
膜導体１はパラジウム被覆銀粉１０を焼成して形成して
ある。即ち，比較的高融点の金属であるパラジウム１２
（融点１５５２℃）が銀粉１１（融点９６０．５℃）の
表面をコーティングしてある。
【００２８】そのため，銀粉１１の粒子同士の焼結は阻
害され，粒子内における銀粉１１とパラジウム１２との
拡散が均一に起こる。そのため，パラジウム被覆銀粉１
０は，高温において，図２（Ｂ）に示すごとく，融着部
１３１を介して均一に合金化した粒子が焼結する。その
結果，合金粒子１３にはポアー（気孔）を生じることが
少なく，緻密な厚膜導体１が形成される。そのため，該
厚膜導体１の表面には，凹凸を生じにくい。
【００２９】したがって，厚膜導体１とボンディングワ
イヤ３との結合力が向上し，ボンディングワイヤ３の接
続性に優れることになる。また，銀粉１１は上述のごと
く，パラジウム１２によりコーティングされているため
銀粉１１の部分的な分解，蒸発を防止することができ
る。また，銀粉１１に対しパラジウム１１の使用量が従
来よりも少なくできる。そのため，低温焼成が可能とな
る。
【００３０】一方，上記半導体装置１Ａ（図４）におい
ては，従来例のごとく，厚膜導体１上に金属パッド（図
９の符号８９）を接合する必要がない。そのため，セラ
ミック回路基板２及び半導体装置１Ａが小型化し，安価
になる。
【００３１】実施例２ 本例は，図４，図５に示すごとく，上記実施例１に示し
たセラミック回路基板２の配線導体膜５上に半導体素子
４を搭載し，両者をワイヤボンディングして，半導体装
置１Ａを構成し，その接続性及び信頼性を測定したもの
である。その他は，実施例１と同様である。半導体装置
１Ａは，図４に示すごとく，セラミック回路基板２と，
該セラミック回路基板２を囲むハウジング２２とよりな
る。
【００３２】セラミック回路基板２は，セラミック基板
２１と，この上に形成されボンディングワイヤ３を電気
的に接続するための厚膜導体１と，半導体素子４を搭載
するための配線導体膜５と，回路素子４０とを有する。
ここで，図５は，本発明装置におけるボンディングワイ
ヤ３の接続性及び信頼性と，厚膜導体の気孔率の測定結
果を示したグラフである。即ち，図５に示すごとく，本
発明の厚膜導体の気孔率は５％以下であった。これに対
し，比較例としての，従来のセラミック回路基板７（図
９参照）の厚膜導体７１は，気孔率が約２０％であっ
た。
【００３３】なお，この気孔率は，厚膜導体の全表面積
に対して，気孔の面積が占める割合を示したものであ
る。一方，本発明の厚膜導体１に対するボンディングワ
イヤ３の接続性及び信頼性は，図５に示すごとく，１０
０％であった。これに対し，比較例は約６０％であっ
た。ここに接続性，信頼性とは，ワイヤピール試験によ
る接合部ワイヤ剥離の有無を基準にして評価した値をい
う。図５より知られるごとく，本発明によれば，ボンデ
ィングワイヤの接続性及び信頼性に優れたセラミック回
路基板及び半導体装置を得ることができる。
【００３４】実施例３ 本例は，図６に示すごとく，上記実施例１における配線
導体膜５上に厚膜導体１を形成したものである。その他
は，実施例１と同様である。上記厚膜導体１は，図６に
示すごとく，ボンディングワイヤ３を電気的に接続する
ために最低限必要な部分のみに，比較的小さな面積を有
する。また，厚膜導体１は配線導体膜５上に形成してあ
る。そのため，上記厚膜導体１は，比較的容易に，かつ
安価に形成することができる。
【００３５】本例は，実施例１と同様にワイヤボンディ
ング性に優れた，厚膜導体１を有するセラミック回路基
板２２を得ることができる。なお，本例においては，上
記厚膜導体１を形成するための導体ペースト中に，ガラ
ス粉末や無機酸化物を混入していない。その理由は，上
記厚膜導体１を配線導体膜５上に直接形成することによ
る。その他，実施例１と同様の効果を得ることができ
る。
【００３６】実施例４ 本例は，図７に示すごとく，上記実施例１における配線
導体膜５と電気的に接続した厚膜導体１を基板上に直接
形成したものである。その他は，実施例１と同様であ
る。上記厚膜導体１は，図７に示すごとく，端部におい
て配線導体膜５と電気的に接続するための接続部１０１
を有する。また，厚膜導体１は，実施例１における厚膜
導体１よりも小さくしてある。そのため，上記厚膜導体
１は，比較的安価に形成することができる。また，上記
厚膜導体１は，上記接続部１０１を介して配線導体膜５
と電気的に接続した導通構造にしてある。その他，実施
例１と同様の効果を得ることができる。
【００３７】実施例５ 本例は，図８に示すごとく，上記実施例３における厚膜
導体１と配線導体膜５との間に，第２厚膜導体１６を形
成したものである。その他は，実施例３と同様である。
上記第２厚膜導体１６は，従来例に示した銀粉９１とパ
ラジウム粉９２（図１０参照）との混合物を用いて形成
したものである。
【００３８】そのため，上記第２厚膜導体１６は，比較
的容易に，かつ安価に形成することができる。その結
果，上記厚膜導体１は，実施例３と同様にワイヤボンデ
ィング性に優れている。その他，実施例３と同様の効果
を得ることができる。
【図面の簡単な説明】
【図１】実施例１にかかるセラミック回路基板の側面
図。
【図２】実施例１におけるパラジウム被覆銀粉及び合金
粒子を示す説明図。
【図３】実施例１におけるパラジウム被覆銀粉の拡大説
明図。
【図４】実施例２にかかる半導体装置の斜視図。
【図５】実施例２における，ボンディングワイヤの接続
性及び信頼性，厚膜導体の気孔率を示すグラフ。
【図６】実施例３にかかるセラミック回路基板の側面
図。
【図７】実施例４にかかるセラミック回路基板の側面
図。
【図８】実施例５にかかるセラミック回路基板の側面
図。
【図９】従来の半導体装置の斜視図。
【図１０】従来の銀粉とパラジウム粉との混合物を示す
説明図。
【図１１】従来の銀粉とパラジウム粉との混合物のポア
ー発生状態を示す説明図。
【符号の説明】 １．．．厚膜導体， １０．．．パラジウム被覆銀粉， １１．．．銀粉， １２．．．パラジウム， ２，２２，２３，２４．．．セラミック回路基板， ２１．．．セラミック基板， ３．．．ボンディングワイヤ， ４．．．半導体素子， ５．．．配線導体膜，
───────────────────────────────────────────────────── フロントページの続き (72)発明者 山田 幸喜 東京都青梅市末広町１丁目６番１号 住 友金属鉱山株式会社 電子事業本部内 (56)参考文献 特開 平５−243420（ＪＰ，Ａ) 特開 平２−52443（ＪＰ，Ａ) 特開 昭64−72589（ＪＰ，Ａ) 特開 平２−191332（ＪＰ，Ａ) 実開 平３−101520（ＪＰ，Ｕ) (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 23/12 H01L 21/60

Claims (2)

    (57)【特許請求の範囲】
  1. 【請求項１】 セラミック基板と，該セラミック基板上
    に形成されボンディングワイヤを電気的に接続するため
    の厚膜導体と，半導体素子を搭載するための配線導体膜
    とを有するセラミック回路基板において， 上記ボンディングワイヤを接続するための厚膜導体は，
    銀粉の表面にパラジウムをコーティングしてなるパラジ
    ウム被覆銀粉を焼成してなり， かつ，上記銀粉は０．１〜２μｍの平均粒径を有し，ま
    た上記パラジウム量は銀粉に対して５〜１００％（重量
    比）とされていることを特徴とするセラミック回路基
    板。
  2. 【請求項２】 請求項１に示したセラミック回路基板の
    配線導体膜上に半導体素子を搭載してなることを特徴と
    する半導体装置。
JP04176222A 1992-06-10 1992-06-10 セラミック回路基板及び半導体装置 Expired - Lifetime JP3105355B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP04176222A JP3105355B2 (ja) 1992-06-10 1992-06-10 セラミック回路基板及び半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP04176222A JP3105355B2 (ja) 1992-06-10 1992-06-10 セラミック回路基板及び半導体装置

Publications (2)

Publication Number Publication Date
JPH05343561A JPH05343561A (ja) 1993-12-24
JP3105355B2 true JP3105355B2 (ja) 2000-10-30

Family

ID=16009766

Family Applications (1)

Application Number Title Priority Date Filing Date
JP04176222A Expired - Lifetime JP3105355B2 (ja) 1992-06-10 1992-06-10 セラミック回路基板及び半導体装置

Country Status (1)

Country Link
JP (1) JP3105355B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5075222B2 (ja) * 2010-05-11 2012-11-21 Ｔｄｋ株式会社 電子部品及びその製造方法

Also Published As

Publication number Publication date
JPH05343561A (ja) 1993-12-24

Similar Documents

Publication Publication Date Title
JP3423855B2 (ja) 電子部品搭載用構造体および電子部品の実装方法
JP3704864B2 (ja) 半導体素子の実装構造
US5804876A (en) Electronic circuit bonding interconnect component and flip chip interconnect bond
US4517252A (en) Pre-alloyed thick film conductor for use with aluminum wire bonding and method of bonding
US6080494A (en) Method to manufacture ball grid arrays with excellent solder ball adhesion for semiconductor packaging and the array
JP2977763B2 (ja) 包封されたチップオンボード電子モデュールの製造方法
JP3105355B2 (ja) セラミック回路基板及び半導体装置
JP3339384B2 (ja) 半田材料並びにプリント配線板及びその製造方法
JPS63122133A (ja) 半導体チツプの電気的接続方法
US6225700B1 (en) Package for a semiconductor element having depressions containing solder terminals
JPH05343460A (ja) セラミック回路基板及び半導体装置
JP2830221B2 (ja) ハイブリッド集積回路のマウント構造
US20020175424A1 (en) Process of forming metal surfaces compatible with a wire bonding and semiconductor integrated circuits manufactured by the process
JPH05243420A (ja) 厚膜回路基板およびこれを用いた半導体装置
JPH0760872B2 (ja) 半導体装置及びその製造方法
JPH10223626A (ja) 半導体チップ，半導体チップの製造方法，半導体装置，電子装置
JP3230384B2 (ja) 半導体装置
JPH108005A (ja) 異方性導電接着剤
JP3082271B2 (ja) 気密端子
JPH11103164A (ja) 半田材料並びにプリント配線板及びその製造方法
JPH0258257A (ja) リード付き半導体パッケージ
JP3436101B2 (ja) 半田材料並びにプリント配線板及びその製造方法
JP3280835B2 (ja) マルチチップモジュールの製造方法
JP2584730B2 (ja) 厚膜回路基板及びその製造方法
EP0993034A2 (en) Method for bonding bumped electronic components to a substrate

Legal Events

Date Code Title Description
S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313117

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090901

Year of fee payment: 9

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100901

Year of fee payment: 10

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110901

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110901

Year of fee payment: 11

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120901

Year of fee payment: 12

EXPY Cancellation because of completion of term
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120901

Year of fee payment: 12