JP3104958U - 低キャパシタンス積層可変抵抗器 - Google Patents

低キャパシタンス積層可変抵抗器 Download PDF

Info

Publication number
JP3104958U
JP3104958U JP2004002433U JP2004002433U JP3104958U JP 3104958 U JP3104958 U JP 3104958U JP 2004002433 U JP2004002433 U JP 2004002433U JP 2004002433 U JP2004002433 U JP 2004002433U JP 3104958 U JP3104958 U JP 3104958U
Authority
JP
Japan
Prior art keywords
internal electrode
electrode plate
variable resistor
electrode plates
capacitance
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP2004002433U
Other languages
English (en)
Inventor
世 ▲かん▼ 劉
輝 明 馮
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Inpaq Technology Co Ltd
Original Assignee
Inpaq Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Inpaq Technology Co Ltd filed Critical Inpaq Technology Co Ltd
Priority to JP2004002433U priority Critical patent/JP3104958U/ja
Application granted granted Critical
Publication of JP3104958U publication Critical patent/JP3104958U/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Landscapes

  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)

Abstract

【課題】従来の積層可変抵抗器と同等の電圧で運用可能であり、かつ、そのキャパシタンスを低くすることができる低キャパシタンス積層可変抵抗器を提供する。
【解決手段】少なくとも一対の第1内部電極板1aおよび第2内部電極板1bと、第1内部電極板1aと第2内部電極板1bとを隔てる可変抵抗層2と、第1内部電極板1aおよび第2内部電極板1bとそれぞれ電気的に接続された第1外部電極板5および第2外部電極板6とを含み、第1内部電極板1aおよび第2内部電極板1bが相互にずれた状態で互いに平行に重なり合う部分がないように配置されていることを特徴とする低キャパシタンス積層可変抵抗器。
【選択図】図1

Description

本考案は、積層可変抵抗器に関し、詳しくは、低キャパシタンスの高周波回路またはそれに類似した技術環境に適用する低キャパシタンス積層可変抵抗器に関する。
図10は、従来の積層可変抵抗器の構造を示す断面図である。この従来の積層可変抵抗器の構造は、一対となる内部電極板20a、20bと、積層した可変抵抗層21とから構成され、最外層のセラミック層22、23でこの積層した構造を保護している。
内部電極板20a、20bはそれぞれの外部電極板24、25と電気的に接続され、可変抵抗層21はある誘電率を有している。内部電極板20aおよび20bが相対している末端部Wの表面は、この可変抵抗層21にて隔離されている(特許文献1および2参照)。
図11は、従来の他の積層可変抵抗器の構造を示す断面図である。この積層可変抵抗器は複数の対になった内部電極板30aおよび30b、31aおよび31b…などが含まれる。それら内部電極板の長さ方向の相対する端部は可変抵抗層32a、32b…などで隔離され、最外層がセラミック層33および34で保護されている。
内部電極板30aおよび30b、31aおよび31b…などはそれぞれ外部電極板35および36と電気的に接続されている(特許文献3および4参照)。
これらのような積層可変抵抗器の構造においては、内部電極板20aおよび20b、または30aおよび30b、31aおよび31b…などが相対している末端部の表面積に応じてある程度のキャパシタンス成分が発生する。そして、これら内部電極板の相対する部分の面積が大きくなればキャパシタンスも増加する。
高周波回路で使用する可変抵抗器では、そのキャパシタンスが大きすぎると、通過する高周波信号の波形がディストーションを起すことがある。このため、このような問題を回避するためには、キャパシタンスを数10PF(μμF)の範囲内に設定しなければならない。
しかしながら、上述した従来の積層可変抵抗器においては、キャパシタンスをこのような低容量にすることが困難であるという問題があった。
特開平5−6806号公報 特開平5−6807号公報 特開平5−283208号公報 特開平8‐55710号公報
本考案の目的は、従来の積層可変抵抗器と同等の電圧で運用可能であり、かつ、そのキャパシタンスを低くすることができる低キャパシタンス積層可変抵抗器を提供することである。
上記目的は、下記の構成により達成される。
(1)一対となる第1内部電極板および第2内部電極板と、前記第1内部電極板および前記第2内部電極板とを隔てる可変抵抗層と、前記第1内部電極板および前記第2内部電極板とそれぞれ電気的に接続された第1外部電極板および第2外部電極板とを含み、前記第1内部電極板および前記第2内部電極板は相互にずれた状態で互いに平行に重なり合う部分がないように配置されていることを特徴とする低キャパシタンス積層可変抵抗器。
(2)前記第1内部電極板および前記第2内部電極板は、前記可変抵抗層によって隔離され、同一平面上に形成されていることを特徴とする。
(3)前記第1内部電極板および前記第2内部電極板は、前記可変抵抗層によって隔離され、異なる平面上に形成されていることを特徴とする。
(4)前記第1内部電極板および前記第2内部電極板は、前記第1内部電極板および前記第2内部電極板が一対となって、複数対設けられていることを特徴とする。
(5)前記可変抵抗層の幅は、前記第1内部電極板および前記第2内部電極板の長さの和と相等しい、または前記第1内部電極板および前記第2内部電極板の長さの和より大きいことを特徴とする。
本考案による低キャパシタンス積層可変抵抗器によれば、対になっている内部電極板が互いに隔離し、ずれた状態で配置されているので極板表面は互いに平行に相対する部分がない。このため小さなキャパシタンスで従来品に相当する印加電圧を維持できる。したがって、高周波回路に利用する場合、高周波信号を通した際に信号波形のディストーションを起すことがなくなる。また、可変抵抗器の電圧は内部電極板間の間隔距離に決定されるのでこの距離と可変抵抗層の層数を変えることで、本考案の可変抵抗器の特性を調整できる利点がある。
以下添付した各図面を参照して、本考案の実施形態を説明する。
(第1の実施形態)
図1は、本考案の第1の実施形態における低キャパシタンス積層可変抵抗器の構造を示す断面図である。この断面図は、第1内部電極板を通る縦断面図である(以下各断面図において同様である)。
この低キャパシタンス積層可変抵抗器61は、第1内部電極板1aと第2内部電極板1bの2つの内部電極板1a、1bがあり、両者は一対となるが、同一平面上にずれて配置されている。このため、お互いの面は相対していない。積層された可変抵抗層2は加熱焼結されて、外表をセラミック保護層3、4で覆われたセラミック焼結体62となる。また、第1および第2内部電極板1a、1bはそれぞれ、第1および第2外部電極板5、6に電気的に接続されている。このような低キャパシタンス積層可変抵抗器61は、主成分としてZnOからなるセラミックの構造体である。
図2は、この内部電極板1a、1bの3次元的な配置を説明するための斜視図である。なお、図においては説明に必要な部分のみを示し、セラミック焼結体62などは省略した。
図示するように、内部電極板1a、1bは、電極板表面51a、51b、および末端面52a、52bが、互いに重なり合わないように、同一平面内でずれて配置されている。このため、第1内部電極板1aの電極板表面51aと第2内部電極板1bの電極板表面51bとは、平行に重なり合う部分がない。
この低キャパシタンス積層可変抵抗器の製造方法は、まず、例えばPd、Ni、Ag−Pd、またはこれらに類似した導電性のべースト材料をセラミックの薄片上にプリントして内部電極板1a、1bを形成する。
このセラミック薄片を積層し、加熱焼結して最外層をセラミック保護層3、4で包まれたセラミック焼結体62とする。
その後、焼結隊から露出している内部電極板部分に、AgやCuの導電性ペーストを濡塗り、焼き透ける。その上から、さらにNi、Sn、Pb、またはこれらに類似した材料を電気メッキして、セラミック焼結体62の外表面に外部電極板5、6を形成する。これにより低キャパシタンス積層可変抵抗器61が得られる。
(第2の実施形態)
図3は、本考案の第2の実施形態における低キャパシタンス積層可変抵抗器の構造を示す断面図である。
この低キャパシタンス積層可変抵抗器71は、複数の対になった第1および第2内部電極板10aおよび10b、11aおよび11b、…を有する。また、複数の可変抵抗層12a、12b…が第1および第2内部電極板10aおよび10b、11aおよび11b、…とを隔てるように介在して積層されている。積層された第1および第2内部電極板10aおよび10b、11aおよび11b…は一対となる内部電極同士10aと10b、11aと11b…が、同一平面上で互いの面が相対しないように配置されている。この内部電極同士10aと10b、11aと11b…の3次元的な配置は、図2に示した内部電極板1aおよび1bと同様である。
第1および第2外部電極板15、16は、それぞれ複数の対応した第1および第2内部電極板10a、10b、11a、11b…に電気的に接続されている。このような多層の低キャパシタンス積層可変抵抗器71においては、例えば6層の構造の場合、1層の厚みは約60μmである。
この低キャパシタンス積層可変抵抗器71の製造方法は、基本的に上述した低キャパシタンス積層可変抵抗器61と同じであり、セラミックスの薄片上に第1と第2内部電極板10a、10bと、11a、11b、…を形成後、これらを積層して加熱焼結し、最外層をセラミック保護層114で覆われたセラミック焼結体72とし、外部電極板15、16を、それぞれの側の複数の内部電極板に接続されるように形成したものである。
ここで、第1および第2の実施形態における共通の作用を説明する。
低キャパシタンス積層可変抵抗器61、71の第1および第2内部電極板1aおよび1b、10aおよび10b、11aおよび11b…は、お互いに対になり、同一平面上にずれた状態で配置されている。このため、対になった電極板同士はお互いに相対しておらず、平行に重なり合う部分がない。また、対になった電極板同士の両者の間には、一定の間隔L1がある。
そして各々対になった第1および第2内部電極板1aおよび1b、10aおよび10と、11aおよび11b…などは、それぞれ可変抵抗層2、12a、12b…などと同一平面上に形成されている。その故、各々の対となっている第1および第2内部電極板は互いに重畳することがない。
このため一対の内部電極板同士で生じるキャパシタンスは、電極板が平行に重なり合う部分がないため、ほとんど存在しないか、あってもごくわずかなものとなる。
このような低キャパシタンス積層可変抵抗器61、71内において、その印加電圧とキャパシタンスは、第1および第2内部電極板1aおよび1b、10aおよび10b、11aおよび11b…などの間隔の距離の影響を受ける。
例えば、可変抵抗器の印加電圧が12Vの場合、内部電極板間の距離L1は66μmに設定できる。またもし前記の印加電圧が27Vならば、距離L1は約120μmとなる(距離L1については図1、図3参照)。
図1および図3に示したように、可変抵抗層2の幅L3(実質的にセラミック焼結体62、72の幅)は第1内部電極板1a、10a、11a…の長さL4と、第2内部電極板1b、10b、11b…の長さL5の和より大きい。そして第1内部電極板1a、10a、11a…と第2内部電極板1b、10b、11b…の間の距離L1は、接触しない程度であればよいが、例えば、800μm以下であることが望ましい。本考案では距離L1は幅L3の1/2以下であることがさらに望ましい。
このようにな図1および図2の構造を持つ本考案の単層や6層の可変抵抗層よりなる低キャパシタンス積層可変抵抗器と、図10および図11に示した単層や6層の可変抵抗層よりなる従来の積層可変抵抗器を比較すれば、本考案による積層可変抵抗器のキャパシタンス(PF値)ははるかに小さく、数10PF以下の値を達成できる。また、30kVのパルス電圧を100回反復してかけたテストの結果、電圧の変動率では、本考案による低キャパシタンス積層可変抵抗器の抗静電圧能力は従来品と同等、またはこれに勝ることが分かった。
(第3の実施形態)
上述した第1および第2の実施形態では、一対となる第1および第2内部電極板を同一平面上に配置したが、本第3の実施形態では、互いに異なる平面状に配置したものである。
図4は、本考案の第3の実施形態における低キャパシタンス積層可変抵抗器の構造を示す断面図である。
この低キャパシタンス積層可変抵抗器81は、セラミック焼結体82の中で、内部電極板1aおよび1bを可変抵抗層2の厚さの方向に互いに距離L2の間隔でずらし、可変抵抗層2内の相異なる平面上に配置している。その他の部材については、第1の実施形態と同様であるので、説明を省略する。
図5は、この内部電極板1a、1bの3次元的な配置を説明するための斜視図である。なお、図においては説明に必要な部分のみを示し、セラミック焼結体などは省略した。
図示するように、内部電極板1a、1bは、電極板表面51a、51b、および末端面52a、52bが図示するように、異なる平面状で、かつ、互いに重なり合わないように配置されている。このため、第1および第2内部電極板1aおよび1bはお互いに距離L2で隔離され、両電極板の末端面は、可変抵抗層2の厚み方向内で互いに向かい合わなくなる。
なお、セラミック焼結体82の厚さL6は、好ましくは800μm以下の範囲内にあるほうがよい。この場合、距離L2は厚さL6より小さく、可変抵抗層2の幅L3は第1内部電極板1aの長さL4と第2内部電極板1bの長さの和に等しい。
このように配置した場合も、前述した第1の実施の形態と同様に、内部電極板同士が平行に重なり合う部分がないため、そのキャパシタンスはほとんどないか非常に小さいものとなる。
(第4の実施形態)
図6は、第4の実施形態における低キャパシタンス積層可変抵抗器の構造を示す断面図である。
低キャパシタンス積層可変抵抗器91は、セラミック焼結体92内において、第1と第2内部電極板1aおよび1bが、距離L1で隔離されると共に、互いにL2だけ離れた相異なる平面で、平行に相対する部分がないように配置している。その他の部材については、第1の実施形態と同様であるので、説明を省略する。
このように第1と第2内部電極板1aおよび1bが、距離L1を離して配置した場合も、前記第3の実施形態と同様に、内部電極板同士が平行に重なり合う部分がないため、そのキャパシタンスはほとんどないか非常に小さいものとなる。
なお、この形態においても、L2、L4、L5、L6などの長さの関係は前述の図4に示した形態と同じであるが、幅L3は、L4とL5にさらにL1を加算した値となる。
(第5の実施形態)
図7は、第5の実施形態における低キャパシタンス積層可変抵抗器の構造を説明するための断面図であり、図8は、内部電極部分のみを上方から見た平面図である。
この低キャパシタンス積層可変抵抗器101は、一対の内部電極板120aおよび120bが、相異なる平面上にお互いにずれて配置されている低キャパシタンス積層可変抵抗器である。
その縦断面を見れば、あたかも両電極板120aおよび120bがW1の長さで重畳している如きであるが、図8に示す平面図を見れば明らかなように、実際には両電極板120aおよび120bは相対していない。これは、図8に示したように、両電極板120aおよび120bの配置が互いに重複する部分がないように配置されているからである。
このように構成した場合も、内部電極板120aおよび120b同士が平行に重なり合う部分がないため、そのキャパシタンスはほとんどないか非常に小さいものとなる。
なお、図7において、その他の構成部材は、第1の実施形態と同様であり、第1および第2電極板120aおよび120bが可変抵抗層121により隔てられて形成され、外表がセラミック保護層122、123で覆われたセラミック焼結体128となり、第1および第2内部電極板120a、120bがそれぞれ第1および第2外部電極板124、125と接続されている。
(第6の実施形態)
図9は、第6の実施形態における低キャパシタンス積層可変抵抗器の構造を説明するための断面図である。
この低キャパシタンス積層可変抵抗器111は、複数対となる内部電極板130aおよび130b、131aおよび131b…を互いにずれた状態で配置されている。これは、前述した第5の実施形態と同様に、縦断面で見ればW2によって重なって見えるが、実際には、図8に示した場合と同様に、各一対となる内部電極同士の重なり合いがないように配置されているものである。したがって、この構成の場合も、内部電極板同士が平行に重なり合う部分がないため、そのキャパシタンスはほとんどないか非常に小さいものとなる。
なお、図9において、その他の構成部材は、第1の実施形態と同様であり、第1および第2電極板内部電極板130aおよび130b、131aおよび131b…が可変抵抗層132a、132b…により隔てられて形成され、外表がセラミック保護層133、134で覆われたセラミック焼結体138となり、第1および第2内部電極板130aおよび130b、131aおよび131b…がそれぞれ第1および第2外部電極板135、136に接続されている。
以上説明したように、本考案を適用した各実施形態による低キャパシタンス積層可変抵抗器は、いずれも従来の積層可変抵抗器と同等の電圧で運用可能であり、しかもそのキャパシタンスは、従来の積層可変抵抗器よりはるかに小さく、数10PF以下の値を達成することができる。なお、可変抵抗器の耐圧は内部電極板間の距離で決定されるゆえ、このような距離と抵抗層の層数を調整して希望するキャパシタンスや特性が得られるのである。また、内部電極板を複数に分割して可変抵抗層を増加したため、本考案での焼結に要する加熱温度は、従来のそれよりもやや高くなる。
本考案による第1の実施形態の低キャパシタンス積層可変抵抗器の構成を示す断面図。 第3の実施形態における内部電極板の3次元的な配置を説明するための斜視図である。 本考案の第2の実施形態における低キャパシタンス積層可変抵抗器の構造を示す断面図である。 本考案の第3の実施形態における低キャパシタンス積層可変抵抗器の構造を示す断面図である。 第3の実施形態における内部電極板の3次元的な配置を説明するための斜視図である。 第4の実施形態における低キャパシタンス積層可変抵抗器の構造を示す断面図である。 第5の実施形態における低キャパシタンス積層可変抵抗器の構造を説明するための断面図である。 第5の実施形態における内部電極部分のみを上方から見た平面図である。 第6の実施形態における低キャパシタンス積層可変抵抗器の構造を説明するための断面図である。 従来の積層可変抵抗器の断面図である。 従来の他の積層可変抵抗器の断面図である。
符号の説明
1a、10a、11a、120a、130a…第1内部電極板、
1b、10b、11b、120b、130b…第2内部電極板、
2、12a、12b、121、132a、132b…可変抵抗層、
3、4、13、14、122、123、133、134…セラミック保護層、
5、15、124、135…第1外部電極板、
6、16、125、136…第2外部電極板、
51a、51b…電極面、
52a、52b…末端面、
61、71、81、91、101、111…低キャパシタンス積層可変抵抗器、
62、72、92、128、138…セラミック焼結体。

Claims (5)

  1. 一対となる第1内部電極板および第2内部電極板と、
    前記第1内部電極板および前記第2内部電極板とを隔てる可変抵抗層と、
    前記第1内部電極板および前記第2内部電極板とそれぞれ電気的に接続された第1外部電極板および第2外部電極板とを含み、
    前記第1内部電極板および前記第2内部電極板は相互にずれた状態で互いに平行に重なり合う部分がないように配置されていることを特徴とする低キャパシタンス積層可変抵抗器。
  2. 前記第1内部電極板および前記第2内部電極板は、前記可変抵抗層によって隔離され、同一平面上に形成されていることを特徴とする請求項1記載の低キャパシタンス積層可変抵抗器。
  3. 前記第1内部電極板および前記第2内部電極板は、前記可変抵抗層によって隔離され、異なる平面上に形成されていることを特徴とする請求項1記載の低キャパシタンス積層可変抵抗器。
  4. 前記第1内部電極板および前記第2内部電極板は、複数対設けられていることを特徴とする請求項1〜3のいずれか一つに記載の低キャパシタンス積層可変抵抗器。
  5. 前記可変抵抗層の幅は、前記第1内部電極板および前記第2内部電極板の長さの和と相等しい、または前記第1内部電極板および前記第2内部電極板の長さの和より大きいことを特徴とする請求項1〜4のいずれか一つに記載の低キャパシタンス積層可変抵抗器。
JP2004002433U 2004-04-30 2004-04-30 低キャパシタンス積層可変抵抗器 Expired - Lifetime JP3104958U (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004002433U JP3104958U (ja) 2004-04-30 2004-04-30 低キャパシタンス積層可変抵抗器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004002433U JP3104958U (ja) 2004-04-30 2004-04-30 低キャパシタンス積層可変抵抗器

Publications (1)

Publication Number Publication Date
JP3104958U true JP3104958U (ja) 2004-10-21

Family

ID=43258341

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004002433U Expired - Lifetime JP3104958U (ja) 2004-04-30 2004-04-30 低キャパシタンス積層可変抵抗器

Country Status (1)

Country Link
JP (1) JP3104958U (ja)

Similar Documents

Publication Publication Date Title
JP4404089B2 (ja) 貫通コンデンサアレイ
US7495884B2 (en) Multilayer capacitor
US7542264B2 (en) Capacitor block and laminated board
JP5234135B2 (ja) 貫通型積層コンデンサ
US7660100B2 (en) Through-type multilayer capacitor array
JP2001044076A (ja) 表面実装rcデバイス
JP4462194B2 (ja) 積層型貫通コンデンサアレイ
JP4335237B2 (ja) 貫通型積層コンデンサ
JP4911036B2 (ja) 積層コンデンサおよびその実装構造
US7786824B2 (en) Multilayer filter
JP5708245B2 (ja) 貫通型積層コンデンサ
EP1679723A1 (en) Multilayer resistive element
US7535694B2 (en) Feedthrough multilayer capacitor
KR101700461B1 (ko) 전기 다층형 구성요소 및 그를 포함한 회로 장치
US7567151B2 (en) Multilayer filter
US8098477B2 (en) Feedthrough multilayer capacitor with capacitance components connected in parallel
JP5042892B2 (ja) 貫通コンデンサ
JP3104958U (ja) 低キャパシタンス積層可変抵抗器
JP6459717B2 (ja) 積層セラミックコンデンサ
JP4412386B2 (ja) 貫通型積層コンデンサ
US20180158615A1 (en) Multilayer capacitors
JPH0430615A (ja) ノイズ・フイルタ
JP5077180B2 (ja) 積層コンデンサ
JP2002111421A (ja) ノイズフィルタ
KR20180112647A (ko) 적층형 전자 부품

Legal Events

Date Code Title Description
R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20070811

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080811

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080811

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090811

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090811

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100811

Year of fee payment: 6

EXPY Cancellation because of completion of term
FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100811

Year of fee payment: 6