JP3018462B2 - Dry etching method - Google Patents
Dry etching methodInfo
- Publication number
- JP3018462B2 JP3018462B2 JP2272446A JP27244690A JP3018462B2 JP 3018462 B2 JP3018462 B2 JP 3018462B2 JP 2272446 A JP2272446 A JP 2272446A JP 27244690 A JP27244690 A JP 27244690A JP 3018462 B2 JP3018462 B2 JP 3018462B2
- Authority
- JP
- Japan
- Prior art keywords
- etching
- polycrystalline silicon
- layer
- silicon layer
- hbr
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000000034 method Methods 0.000 title claims description 22
- 238000001312 dry etching Methods 0.000 title claims description 15
- 238000005530 etching Methods 0.000 claims description 111
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 54
- 229910021332 silicide Inorganic materials 0.000 claims description 35
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 claims description 35
- 239000003870 refractory metal Substances 0.000 claims description 26
- YCKRFDGAMUMZLT-UHFFFAOYSA-N Fluorine atom Chemical compound [F] YCKRFDGAMUMZLT-UHFFFAOYSA-N 0.000 claims description 7
- 229910052731 fluorine Inorganic materials 0.000 claims description 7
- 239000011737 fluorine Substances 0.000 claims description 6
- 239000000758 substrate Substances 0.000 claims description 6
- 238000010030 laminating Methods 0.000 claims 1
- 239000007789 gas Substances 0.000 description 38
- CPELXLSAUQHCOX-UHFFFAOYSA-N Hydrogen bromide Chemical compound Br CPELXLSAUQHCOX-UHFFFAOYSA-N 0.000 description 34
- WQJQOUPTWCFRMM-UHFFFAOYSA-N tungsten disilicide Chemical compound [Si]#[W]#[Si] WQJQOUPTWCFRMM-UHFFFAOYSA-N 0.000 description 22
- 229910021342 tungsten silicide Inorganic materials 0.000 description 22
- 239000000460 chlorine Substances 0.000 description 18
- 150000002500 ions Chemical class 0.000 description 17
- 238000006243 chemical reaction Methods 0.000 description 14
- 229910052751 metal Inorganic materials 0.000 description 9
- 239000002184 metal Substances 0.000 description 9
- 238000000605 extraction Methods 0.000 description 8
- 238000001020 plasma etching Methods 0.000 description 7
- 230000005684 electric field Effects 0.000 description 6
- 238000002844 melting Methods 0.000 description 6
- 230000008018 melting Effects 0.000 description 6
- 229920002120 photoresistant polymer Polymers 0.000 description 6
- 230000001681 protective effect Effects 0.000 description 6
- 239000004065 semiconductor Substances 0.000 description 6
- 239000007795 chemical reaction product Substances 0.000 description 5
- 239000000463 material Substances 0.000 description 5
- 230000000694 effects Effects 0.000 description 4
- 230000008569 process Effects 0.000 description 4
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 3
- 239000013078 crystal Substances 0.000 description 3
- 238000000295 emission spectrum Methods 0.000 description 3
- 239000012535 impurity Substances 0.000 description 3
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 3
- 229910052721 tungsten Inorganic materials 0.000 description 3
- 239000010937 tungsten Substances 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 2
- 230000008859 change Effects 0.000 description 2
- 238000000151 deposition Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 230000010354 integration Effects 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- 238000001228 spectrum Methods 0.000 description 2
- 230000002269 spontaneous effect Effects 0.000 description 2
- AJDIZQLSFPQPEY-UHFFFAOYSA-N 1,1,2-Trichlorotrifluoroethane Chemical compound FC(F)(Cl)C(F)(Cl)Cl AJDIZQLSFPQPEY-UHFFFAOYSA-N 0.000 description 1
- CPELXLSAUQHCOX-UHFFFAOYSA-M Bromide Chemical compound [Br-] CPELXLSAUQHCOX-UHFFFAOYSA-M 0.000 description 1
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 1
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 1
- 229910018557 Si O Inorganic materials 0.000 description 1
- 229910003691 SiBr Inorganic materials 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 1
- 230000001133 acceleration Effects 0.000 description 1
- 230000009471 action Effects 0.000 description 1
- 229910052799 carbon Inorganic materials 0.000 description 1
- 229910052801 chlorine Inorganic materials 0.000 description 1
- 125000001309 chloro group Chemical group Cl* 0.000 description 1
- 238000001816 cooling Methods 0.000 description 1
- 239000000498 cooling water Substances 0.000 description 1
- 229910021419 crystalline silicon Inorganic materials 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000010790 dilution Methods 0.000 description 1
- 239000012895 dilution Substances 0.000 description 1
- 230000002349 favourable effect Effects 0.000 description 1
- 125000001153 fluoro group Chemical group F* 0.000 description 1
- 150000002366 halogen compounds Chemical class 0.000 description 1
- 238000010849 ion bombardment Methods 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 229910052750 molybdenum Inorganic materials 0.000 description 1
- 239000011733 molybdenum Substances 0.000 description 1
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 1
- 230000010355 oscillation Effects 0.000 description 1
- 229920000642 polymer Polymers 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 230000002250 progressing effect Effects 0.000 description 1
- 238000007348 radical reaction Methods 0.000 description 1
- 230000009257 reactivity Effects 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- LIVNPJMFVYWSIS-UHFFFAOYSA-N silicon monoxide Inorganic materials [Si-]#[O+] LIVNPJMFVYWSIS-UHFFFAOYSA-N 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 238000006557 surface reaction Methods 0.000 description 1
- 229910052715 tantalum Inorganic materials 0.000 description 1
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 description 1
- 230000002123 temporal effect Effects 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
- 239000010936 titanium Substances 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
- H01L21/321—After treatment
- H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
- H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
- H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
- H01L21/32136—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas
- H01L21/32137—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas of silicon-containing layers
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Chemical & Material Sciences (AREA)
- Chemical Kinetics & Catalysis (AREA)
- General Chemical & Material Sciences (AREA)
- Plasma & Fusion (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Drying Of Semiconductors (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は高集積度を有する半導体装置等の製造に適用
されるドライエッチング方法に関する。Description: TECHNICAL FIELD The present invention relates to a dry etching method applied to the manufacture of a semiconductor device having a high degree of integration.
本発明は、ゲート電極等を構成するポリサイド膜のエ
ッチングを行うドライエッチング方法において、第１の
エッチング工程でフッ素系ガスとHBrとを含むエッチン
グ・ガスを用いて高融点金属シリサイド層を多結晶シリ
コン層との界面の直前までエッチングした後、第２のエ
ッチング工程でCl2とHBrを含むエッチング・ガスを用い
て高融点金属シリサイド層の残余部と多結晶シリコン層
とをエッチングすることにより、多結晶シリコン層にお
けるアンダカットの発生を抑制する。The present invention relates to a dry etching method for etching a polycide film constituting a gate electrode and the like, wherein a polycrystalline silicon is formed in a first etching step by using an etching gas containing a fluorine-based gas and HBr. After the etching just before the interface with the layer, the remaining portion of the refractory metal silicide layer and the polycrystalline silicon layer are etched in a second etching step using an etching gas containing Cl 2 and HBr. The generation of undercut in the crystalline silicon layer is suppressed.
従来、LSIのゲート配線材料として、高集積化メモリ
装置におけるアクセス時間の短縮等、デバイスの高速化
を図るため、低い抵抗値の得られる高融点金属シリサイ
ドが用いられている。高融点金属シリサイドを用いてゲ
ート配線層を構成する場合、デバイス特性や信頼性に最
も影響を与え易いゲート絶縁膜との界面特性を考慮し
て、まずゲート絶縁膜上に従来から実績のある不純物含
有多結晶シリコン（DOPOS）層を形成し、これに高融点
金属シリサイド層を積層する、いわゆるポリサイド膜構
造が採用されている。2. Description of the Related Art Conventionally, as a gate wiring material of an LSI, a refractory metal silicide having a low resistance value has been used in order to achieve a high-speed device such as a shortened access time in a highly integrated memory device. When a gate wiring layer is formed using refractory metal silicide, first consider the interface characteristics with the gate insulating film, which has the greatest influence on device characteristics and reliability. A so-called polycide film structure in which a polycrystalline silicon (DOPOS) layer is formed and a high-melting-point metal silicide layer is laminated thereon is employed.
ところで、かかるポリサイド膜は、異なる２種類の材
料に対して共に異方性を実現しなければならない。すな
わち、ポリサイド膜のエッチングにおいては、生成する
ハロゲン化合物の蒸気圧の差に起因して上層の高融点金
属シリサイド層よりも下層の多結晶シリコン層が速くエ
ッチングされること、あるいは多結晶シリコン層と高融
点金属シリサイド層の界面に反応層が形成されること等
の理由により、パターンにアンダカットやくびれ等が生
じやすい。これらの形状異常は、ソース・ドレイン領域
を形成するためのイオン注入時に不純物の導入されない
オフセット領域を発生させたり、LDD構造を実現するた
めのサイドウォール形成時の寸法精度を低下させること
等の原因となる。By the way, such a polycide film must realize anisotropy for two different materials. That is, in the etching of the polycide film, the lower polycrystalline silicon layer is etched faster than the upper refractory metal silicide layer due to the difference in vapor pressure of the generated halogen compound, or Undercuts, constrictions, and the like are likely to occur in patterns due to the formation of a reaction layer at the interface of the refractory metal silicide layer. These shape anomalies may cause offset regions in which impurities are not introduced during ion implantation for forming source / drain regions, or reduce dimensional accuracy when forming sidewalls for realizing an LDD structure. Becomes
従来、ポリサイド膜のエッチング・ガスとして、たと
えば月刊セミコンダクターワールド（プレスジャーナル
社刊）1989年10月号126〜130ページにも報告されている
ような、フロン113（C2Cl3F3）に代表されるフロン系ガ
スが用いられている。このガスは、分子中にフッ素原子
と塩素原子を有するためにラジカル・モード及びイオン
・モードの双方によりエッチング反応を進行させ、且つ
炭素系ポリマーの堆積により側壁保護を行いながら高異
方性エッチングを可能とするものである。Conventionally, as an etching gas for a polycide film, for example, Freon 113 (C 2 Cl 3 F 3 ) as reported in the monthly Semiconductor World (Press Journal, October 1989), pages 126 to 130, has been used. Freon-based gas is used. This gas has a fluorine atom and a chlorine atom in the molecule, so it promotes the etching reaction in both radical mode and ion mode, and performs high anisotropic etching while protecting the side wall by depositing carbon-based polymer. It is possible.
以上のようなデバイスの微細化を図るため、エッチン
グ・ガスとしてHBrを用いることが提案されている。た
とえば、ダイジェスト・オブ・ペーパーズ1989セカンド
・マイクロプロセス・コンファレンス（Digest of Pape
rs 1989 2nd MicroProcess Conference）第190ページに
は、n+型多結晶シリコン層に対してHBrを使用した反応
性イオン・エッチングを行い、良好な異方性形状を達成
した例が報告されている。Brはイオン半径が大きく容易
に被エッチング物の結晶格子内若しくは結晶粒界内に侵
入しないため、自発的なエッチング反応を起こすことは
困難であるが、イオン衝撃を伴った場合にエッチング反
応を起こすことができ、異方性の達成には有利なエッチ
ング種を提供することができる。In order to miniaturize the device as described above, it has been proposed to use HBr as an etching gas. For example, Digest of Papers 1989 Second Microprocess Conference
(rs 1989 2nd MicroProcess Conference) page 190 reports an example of performing an anisotropic shape by performing reactive ion etching using HBr on an n + -type polycrystalline silicon layer. Since Br has a large ionic radius and does not easily penetrate into the crystal lattice or crystal grain boundaries of the object to be etched, it is difficult to cause a spontaneous etching reaction, but the etching reaction occurs when accompanied by ion bombardment. And can provide an advantageous etch species for achieving anisotropy.
ところが、HBrによるドライエッチングは、ポリサイ
ド膜のエッチングに適用された場合、高融点金属シリサ
イド層のエッチング時にスパッタリング除去された高融
点金属の臭化物がエッチング室内を汚染すること、及
び、元来反応性の低いBr系ラジカルをエッチング種とす
るために、エッチング速度が大幅に低下してしまうこと
等の問題を有する。However, when dry etching with HBr is applied to the etching of a polycide film, bromide of a high-melting-point metal sputtered during etching of a high-melting-point metal silicide layer contaminates an etching chamber, and is inherently reactive. Since a low Br-based radical is used as an etching species, there is a problem that the etching rate is significantly reduced.
この問題を解決するために、本願出願人は先に特願平
２−10489号明細書において、上述のHBrにSF6等のフッ
素系ガスを添加したエッチング・ガス（以下SF6/HBr系
と称する。）によりポリサイド膜のドライエッチング方
法を提案している。このエッチング・ガスは、Ｆ系ラジ
カルの供給により実用的な速度でエッチングを行うこ
と、及び主としてレジスト材料とBrとの反応生成物の側
壁保護効果により高異方性を達成するものである。さら
に、同明細書には、ポリサイド膜のエッチングがほぼ終
了した後のオーバーエッチングを、HBr単独により行う
ことも提案されている。これは、全体としてのエッチン
グ速度を大幅に低下させることなく、酸化シリコンから
なるゲート絶縁膜との選択比を大きく維持したままウェ
ハ全体にわたってポリサイド膜を完全に除去することを
意図したものである。To solve this problem, in Japanese Patent Application No. Hei 2-10489 specification the present applicant previously a fluorine-based gas added with etching gas (hereinafter SF 6 / HBr system such as SF 6 in the aforementioned HBr A dry etching method for a polycide film is proposed. This etching gas achieves high anisotropy by performing etching at a practical rate by supplying F-based radicals, and mainly by protecting the side wall of the reaction product of the resist material with Br. Further, the specification also proposes that overetching after the etching of the polycide film is almost completed is performed using only HBr. This is intended to completely remove the polycide film over the entire wafer without largely lowering the overall etching rate, while maintaining a high selectivity with respect to the gate insulating film made of silicon oxide.
さらに、SF6/HBr系からHBrへのガス切り替えを上述の
ようなオーバーエッチング時ではなく、高融点金属シリ
サイド層と多結晶シリコン層との界面で行う技術が月刊
セミコンダクターワールド（プレスジャーナル社刊）19
90年７月号80〜84ページに報告されている。この技術に
よれば、多結晶シリコン層のエッチング時には反応系内
にＦ＊（フッ素ラジカル）が存在しないため、該多結晶
シリコン層にアンダカットが入るのを防止することがで
きる。また、原子間結合エネルギーがSi−Ｏ＞Si−Brで
あることからも、下地ゲート酸化膜との選択性を確保し
易くなる。さらに、Ｆ＊の影響を考慮しなくて済む分だ
け高周波バイアス・パワーを低く設定できるので、エッ
チング・ダメージの抑制にも効果がある。In addition, the technology to switch the gas from SF 6 / HBr to HBr at the interface between the refractory metal silicide layer and the polycrystalline silicon layer instead of at the time of over-etching as described above is published by Monthly Semiconductor World (Press Journal). 19
It is reported in the July 1990 issue, pages 80-84. According to this technique, F * (fluorine radical) does not exist in the reaction system at the time of etching the polycrystalline silicon layer, so that undercutting of the polycrystalline silicon layer can be prevented. Further, since the interatomic bond energy is Si-O> Si-Br, it is easy to secure the selectivity with the underlying gate oxide film. Further, since the high frequency bias power can be set low as much as the influence of F * need not be considered, it is also effective in suppressing etching damage.
ところで、高融点金属シリサイド層と多結晶シリコン
層との界面でエッチンク・ガスをSF6/HBr系からHBr単独
に切り替えてエッチングを行う方法には、いくつかの問
題点がある。By the way, there are some problems in the method of performing etching by switching the etching gas from the SF 6 / HBr system to HBr alone at the interface between the refractory metal silicide layer and the polycrystalline silicon layer.
その一つは、多結晶シリコン層におけるアンダカット
の発生を完全に防止することが困難なことである。ポリ
サイド・ゲート電極の形成工程を例として、第５図
（Ａ）及び第５図（Ｂ）を参照しながら説明する。第５
図（Ａ）は、シリコン等からなる半導体基板31上に、ゲ
ート絶縁膜32を介して不純物を含有する多結晶シリコン
層33及びタングステン等の高融点金属を含む高融点金属
シリサイド層34が順次積層された基体に対し、予め所定
の形状にパターニングされたフォトレジスト・パターン
35をマスクとしてSF6/HBr系によるエッチングを行った
場合において、高融点金属シリサイド層34がほぼエッチ
ングされ終わった状態を示している。この段階では、高
融点金属シリサイド層34のパターン側壁部に側壁保護膜
36が堆積することにより、形状異方性が維持されてい
る。上記側壁保護膜36は、フォトレジスト・パターン36
を構成するレジスト材料とBrとの反応生成物を主体とし
て構成されるものである。One is that it is difficult to completely prevent the occurrence of undercut in the polycrystalline silicon layer. The process of forming a polycide gate electrode will be described as an example with reference to FIGS. 5 (A) and 5 (B). Fifth
FIG. 4A shows a polycrystalline silicon layer 33 containing impurities and a high melting point metal silicide layer 34 containing a high melting point metal such as tungsten, which are sequentially laminated on a semiconductor substrate 31 made of silicon or the like via a gate insulating film 32. Photoresist pattern pre-patterned to a given shape
This shows a state in which the refractory metal silicide layer 34 has been almost completely etched when etching is performed using the SF 6 / HBr system using 35 as a mask. At this stage, the side wall protective film is formed on the pattern side wall of the refractory metal silicide layer 34.
By depositing 36, the shape anisotropy is maintained. The sidewall protective film 36 is formed of a photoresist pattern 36
Is mainly composed of a reaction product of a resist material and Br.
ここで、高融点金属シリサイド層34のエッチングにお
ける終点判定は、多結晶シリコン層33との間の界面にお
いて行われることが理想的であるが、実際にはウェハ面
内の処理均一性を考慮して若干のオーバーエッチング、
すなわち多結晶シリコン層33のエッチングが行われる。
このオーバーエッチングはSF6/HBr系で行われるが、高
融点金属シリサイド層34について高異方性が達成される
条件であっても、Ｆ＊に対して極めて高い反応性を有す
る多結晶シリコン層33にとっては等方的にエッチングが
進行する条件となり易い。その結果、前記界面付近にお
いて多結晶シリコン層33がパターン側壁部から侵食さ
れ、この形状が続くHBr単独によるエッチングにも影響
を及ぼす。その結果、第５図（Ｂ）に示されるようなア
ンダカット37が生じ、多結晶シリコン層33のパターン幅
は所望のパターン幅よりも狭くなって、いわゆる寸法変
換差が発生してしまう。特に、16MSRAMレベルの集積度
を有するLSIのように、0.35μｍ程度のゲート電極幅が
要求されるプロセスにおいては、かかる寸法変換差は許
容できない。Here, it is ideal that the end point determination in the etching of the refractory metal silicide layer 34 is performed at the interface with the polycrystalline silicon layer 33. However, in actuality, the processing uniformity within the wafer surface is taken into consideration. Slightly over-etching,
That is, etching of the polycrystalline silicon layer 33 is performed.
This over-etching is performed in the SF 6 / HBr system. However, even under the condition that high anisotropy is achieved for the refractory metal silicide layer 34, a polycrystalline silicon layer having extremely high reactivity to F * For 33, the conditions tend to progress isotropically. As a result, the polycrystalline silicon layer 33 is eroded from the side wall of the pattern in the vicinity of the interface, and this shape also affects the etching by HBr alone. As a result, an undercut 37 as shown in FIG. 5 (B) occurs, and the pattern width of the polycrystalline silicon layer 33 becomes narrower than a desired pattern width, so that a so-called dimensional conversion difference occurs. In particular, in a process that requires a gate electrode width of about 0.35 μm, such as an LSI having an integration degree of 16 MSRAM, such a dimensional conversion difference cannot be tolerated.
また、多結晶シリコン層33のエッチングをHBr単独で
行うことについては、エッチング速度が低下し、それに
伴ってエッチングのウェハ面内均一性が低下するという
問題もある。In addition, when performing etching of the polycrystalline silicon layer 33 using only HBr, there is a problem that the etching rate is reduced and the in-wafer uniformity of the etching is reduced accordingly.
そこで本発明は、これらの問題を解決し、ポリサイド
膜の２段階エッチングにおける断面形状不良の発生やエ
ッチング速度の低下を防止することが可能なドライエッ
チング方法を提供することを目的とする。Therefore, an object of the present invention is to provide a dry etching method capable of solving these problems and preventing a cross-sectional shape defect from occurring in a two-step etching of a polycide film and a decrease in an etching rate.
上述のような目的を達成するため、本発明に係るドラ
イエッチング方法は、基板上に多結晶シリコン層と高融
点金属シリサイド等とがこの順に積層されることにより
形成されたポリサイド膜のエッチングを行うドライエッ
チング方法であって、高融点金属シリサイド層のエッチ
ングを行った後、Cl2とHBrを含むエッチング・ガスを用
いて前記高融点金属シリサイド層の残余部と前記多結晶
シリコン層とをエッチングする第２のエッチング工程を
有する。In order to achieve the above object, the dry etching method according to the present invention etches a polycide film formed by stacking a polycrystalline silicon layer and a high melting point metal silicide on a substrate in this order. a dry etching method, after etching of the refractory metal silicide layer is etched and the polysilicon layer and the remainder of the refractory metal silicide layer by using an etching gas containing Cl 2 and HBr And a second etching step.
さらに、本発明に係るドライエッチング方法は、前記
高融点金属シリサイド層のエッチング中には第１のバイ
アス周波数を印加し、前記多結晶シリコン層のエッチン
グ中には前記第１のバイアス周波数よりも低い第２のバ
イアス周波数を印加するものである。Further, in the dry etching method according to the present invention, a first bias frequency is applied during the etching of the refractory metal silicide layer, and is lower than the first bias frequency during the etching of the polycrystalline silicon layer. A second bias frequency is applied.
本発明方法は、高融点金属シリサイド層のエッチング
を行った後、Cl2とHBrを含むエッチング・ガスを用いて
高融点金属シリサイド層の残余部と多結晶シリコン層と
をエッチングする。ここで、Cl2は実用的なエッチング
速度の確保を目的として添加されるものである。Brはイ
オン半径が大きく容易に被エッチング物の結晶格子内若
しくは結晶粒界内に侵入しないため、自発的なエッチン
グ反応を起こすことは困難であり、したがってHBr単独
では極めて遅いエッチング速度しか得られない。Cl2が
添加されることにより、Clイオン自身によるエッチング
が進行するほか、Clイオンの衝撃にアシストされて半径
の大きいBrイオンが多結晶シリコン層との表面反応を起
こし、高異方性を維持しながらエッチング速度が向上す
る。The present invention, after the etching of the refractory metal silicide layer is etched and a remainder portion and a polycrystalline silicon layer of a refractory metal silicide layer by using an etching gas containing Cl 2 and HBr. Here, Cl 2 is added for the purpose of ensuring a practical etching rate. Since Br has a large ionic radius and does not easily penetrate into the crystal lattice or grain boundaries of the object to be etched, it is difficult to cause a spontaneous etching reaction, and therefore, only a very slow etching rate can be obtained with HBr alone. . By Cl 2 is added, in addition to etching by Cl ions itself progresses, are assisted impact of Cl ion radius larger Br ions cause surface reaction between the polycrystalline silicon layer, maintaining a high anisotropy While the etching rate is improved.
さらに、高融点金属シリサイド層のエッチング時には
相対的に高いバイアス周波数、多結晶シリコン層のエッ
チング時には相対的に低いバイアス周波数を印加する。
プラズマ・エッチング装置において両電極間に交流電場
を印加すると、周波数が低い場合にはイオンと電子が双
方とも電場の反転に追従することができるが、印加電場
の周波数の増加に伴い質量の大きいイオンから順次追従
が不可能となり、さらに周波数が増加すると電子も追従
不可能となって両電極関で振動するようになる。かかる
振動が開始される周波数の下限は電子の移動度，電極間
距離，電場の振幅にも依存するが、通常は高周波（RF）
領域にある。周波数が高く両電極間で電子が振動してい
る状態は、該電子とガス分子との衝突により多くのラジ
カルやイオンが生成しているが、イオンは電場に追従で
きないので相対的にはラジカル主体のエッチングが起こ
り易い状態となる。一方、イオンが電場に追従している
状態は、ラジカル性が相対的に弱められ、イオン主体の
反応が起こり易い状態となる。Further, a relatively high bias frequency is applied when etching the refractory metal silicide layer, and a relatively low bias frequency is applied when etching the polycrystalline silicon layer.
When an AC electric field is applied between both electrodes in a plasma etching apparatus, both ions and electrons can follow the reversal of the electric field when the frequency is low. , The tracking becomes impossible sequentially, and when the frequency further increases, the electrons also become unable to follow, and the electrodes oscillate at the two electrodes. The lower limit of the frequency at which such oscillation starts depends on the mobility of the electrons, the distance between the electrodes, and the amplitude of the electric field.
In the area. In the state where the frequency is high and electrons are oscillating between both electrodes, many radicals and ions are generated by the collision of the electrons with gas molecules, but the ions cannot follow the electric field, so relatively radical-based Is easily etched. On the other hand, when the ions are following the electric field, the radicality is relatively weakened, and the ion-based reaction is likely to occur.
高融点金属シリサイド層のエッチング時に高いバイア
ス周波数が印加されるのは、フッ素系ガス/HBr系が使用
されている間、Ｆ＊主体のエッチングを進行させるため
である。その残余部がCl2/HBr系によりエッチングされ
ている間には、Ｆ＊こそ発生しないものの、できるだけ
多くのエッチング種を生成させることにより実用的なエ
ッチング速度が確保される。一方、多結晶シリコン層の
エッチング時に低いバイアス周波数が印加されるのは、
Cl2/HBr系においてBrイオンやClイオンの寄与を高め、
高異方性を確保するためである。The reason why a high bias frequency is applied at the time of etching the refractory metal silicide layer is to promote mainly F * etching while the fluorine-based gas / HBr-based is used. While the remaining portion is being etched by the Cl 2 / HBr system, F * is not generated, but a practical etching rate is ensured by generating as many etching species as possible. On the other hand, the reason that a low bias frequency is applied when etching the polycrystalline silicon layer is that
Increase the contribution of Br ions and Cl ions in Cl 2 / HBr system,
This is to ensure high anisotropy.
以下、本発明に係るドライエッチング方法を図面を参
照しながら説明する。Hereinafter, a dry etching method according to the present invention will be described with reference to the drawings.
本発明に先行する例を説明する。 An example preceding the present invention will be described.
この例は、ポリサイド・ゲート電極を形成する例であ
る。この例に用いられる高周波バイアス印加型ECR（電
子サイクロトロン共鳴）プラズマ・エッチング装置の概
略的な構成例について第２図（Ａ）及び第２図（Ｂ）を
参照しながら説明する。In this example, a polycide gate electrode is formed. A schematic configuration example of a high frequency bias application type ECR (Electron Cyclotron Resonance) plasma etching apparatus used in this example will be described with reference to FIGS. 2 (A) and 2 (B).
ここで用いられる装置は、2.45GHzのマイクロ波を発
生するマグネトロン10、該マグネトロン10に図示されな
い整合器，マイクロ波電力計，アイソレータ等を介して
接続され、マイクロ波を導く矩形導波管11、該矩形導波
管11に石英ガラス板等からなるマイクロ波導入窓12を介
して接続され、電子サイクロトロン共鳴を利用してプラ
ズマを発生させるためのプラズマ生成室13、プラズマの
生成による温度上昇を防止するために、プラズマ生成室
13の二重構造とされた外壁部に水を導入する冷却水管2
1、プラズマ生成室13で生成したプラズマを引き出すた
めのプラズマ引き出し窓14、被加工物であるウェハ15を
載置するウェハ・ステージ16を囲繞しエッチングを行う
試料室17、矩形導波管11の一端部からプラズマ生成室13
にわたってこれらを周回するように配設されたソレノイ
ド・コイル18、プラズマ生成室13にエッチング・ガスを
供給するための一次ガス供給管19、試料室17にエッチン
グ・ガスを供給するための二次ガス供給室20、試料室17
から第２図（Ａ）及び第２図（Ｂ）中矢印Ａ方向に接続
される排気系統（図示せず。）等からなるものである。The apparatus used here is a magnetron 10 for generating a microwave of 2.45 GHz, a rectangular waveguide 11, which is connected to the magnetron 10 via a matching device, a microwave power meter, an isolator, and the like (not shown) and guides the microwave. A plasma generation chamber 13 connected to the rectangular waveguide 11 through a microwave introduction window 12 made of a quartz glass plate or the like to generate plasma using electron cyclotron resonance, and prevents a temperature rise due to generation of plasma. To generate plasma
13 cooling water pipes 2 that introduce water to the double-walled outer wall
1, a plasma extraction window 14 for extracting plasma generated in the plasma generation chamber 13, a sample chamber 17 for etching around a wafer stage 16 on which a wafer 15 as a workpiece is placed, and a rectangular waveguide 11 Plasma generation chamber 13 from one end
The solenoid coil 18 is arranged so as to go around them, the primary gas supply pipe 19 for supplying the etching gas to the plasma generation chamber 13, and the secondary gas for supplying the etching gas to the sample chamber 17. Supply chamber 20, sample chamber 17
And an exhaust system (not shown) connected in the direction of arrow A in FIGS. 2 (A) and 2 (B).
これらの基本的な構成要素に加え、上記装置にはさら
に次の３点の工夫、すなわちウェハ・ステージ16の昇
降を可能とし、ウェハ・ステージ16に印加されるバイ
アス周波数の切り換えを可能とし、プラズマ引き出し
窓１の開閉を可能とする工夫が施されている。In addition to these basic components, the above-mentioned apparatus further allows the following three ideas, namely, the elevation of the wafer stage 16, the switching of the bias frequency applied to the wafer stage 16, and the plasma A device for opening and closing the drawer window 1 is provided.
まず、ウェハ・ステージ16は、図示されない駆動手段
に接続されるウェハ・ステージ支持部材22と結合される
ことにより、第２図（Ａ）及び第２図（Ｂ）中矢印Ｂ方
向に沿って昇降可能となされている。また、試料室17の
外部には、周波数13.56MHzの第１の高周波電源25及び周
波数800kHzの第２の高周波電源24が配設されており、こ
れら両者は切り換えスイッチ23により選択的にウェハ・
ステージ支持部材22を介してウェハ・ステージ16に接続
され各周波数にて所定の高周波バイアス・パワーを印加
するようになされている。さらに、プラズマ引き出し窓
14は、プラズマ流26の絞りとして機能すると共に、マイ
クロ波の反射面を構成し、プラズマ生成室13をマイクロ
波共振器として機能させる役目を有するものであり、こ
こでは第２図（Ａ）及び第２図（Ｂ）中矢印Ｃ方向に往
復動可能となされている。First, the wafer stage 16 is coupled with a wafer stage support member 22 connected to a driving means (not shown), so that the wafer stage 16 moves up and down along the arrow B direction in FIGS. 2 (A) and 2 (B). It has been made possible. A first high frequency power supply 25 having a frequency of 13.56 MHz and a second high frequency power supply 24 having a frequency of 800 kHz are provided outside the sample chamber 17.
It is connected to the wafer stage 16 via the stage support member 22 so as to apply a predetermined high frequency bias power at each frequency. In addition, a plasma drawer window
Numeral 14 functions as a diaphragm of the plasma flow 26 and also constitutes a microwave reflecting surface, and has a role of making the plasma generation chamber 13 function as a microwave resonator. It is reciprocable in the direction of arrow C in FIG. 2 (B).
ここで、ウェハ・ステージ16の昇降動作、バイアス周
波数の切り換え動作、及びプラズマ引き出し窓14の開閉
動作は互いに連動されている。Here, the raising / lowering operation of the wafer stage 16, the switching operation of the bias frequency, and the opening / closing operation of the plasma extraction window 14 are linked with each other.
すなわち、相対的に高いバイアス周波数を印加してラ
ジカル主体のエッチング反応を進行させたい場合には、
ウェハ15の高密度のプラズマ放電領域に置くことが有利
となるので、第２図（Ａ）に示されるように、プラズマ
引き出し窓14の開口を大とし、ウェハ・ステージ16を該
プラズマ引き出し窓14と略等しい高さまで上昇させて上
記開口を塞ぎ、切り換えスイッチ23の接点23aと接点23b
とを接続して第１の高周波電源25が接続されるようにす
る。In other words, when a relatively high bias frequency is to be applied to advance the radical-based etching reaction,
Since it is advantageous to place the wafer 15 in a high-density plasma discharge region, as shown in FIG. 2 (A), the opening of the plasma extraction window 14 is increased, and the wafer stage 16 is moved to the plasma extraction window 14. The opening is closed by raising the height to approximately the same height as the contacts 23a and 23b of the changeover switch 23.
And the first high-frequency power supply 25 is connected.
一方、相対的に低いバイアス周波数を印加してイオン
主体のエッチング反応を進行させたい場合には、ラジカ
ルの影響を減じるためにウェハ15をプラズマ生成室13か
ら遠ざけた方が有利となるので、ウェハ・ステージ16を
試料室17内の適当な位置まで下降させ、エッチングの面
内均一化を図るためにその下降距離に応じてプラズマ引
き出し窓14の開口を狭める。これにより、上記プラズマ
引き出し窓14からは発散磁界に沿って下降するプラズマ
流26を引き出すことができる。さらに、切り換えスイッ
チ23の接点23aと接点23cとを接続して第２の高周波電源
24が接続されるようにする。On the other hand, when it is desired to apply a relatively low bias frequency to advance the ion-based etching reaction, it is advantageous to move the wafer 15 away from the plasma generation chamber 13 in order to reduce the influence of radicals. The stage 16 is lowered to an appropriate position in the sample chamber 17, and the opening of the plasma extraction window 14 is narrowed in accordance with the lowered distance in order to make the etching surface uniform. As a result, a plasma flow 26 descending along the divergent magnetic field can be extracted from the plasma extraction window 14. Further, the contact 23a and the contact 23c of the changeover switch 23 are connected to connect a second high-frequency power supply.
24 to be connected.
かかる高周波バイアス印加型ECRプラズマ・エッチン
グ装置を使用して、実際にポリサイド膜のエッチングを
行う。ただし、本例では使用するエッチング・ガスはす
べて一次ガス供給管19を通じてプラズマ生成室13へ供給
し、二次ガス供給管20は使用しない。The polycide film is actually etched using such a high frequency bias application type ECR plasma etching apparatus. However, in this example, all the etching gas used is supplied to the plasma generation chamber 13 through the primary gas supply pipe 19, and the secondary gas supply pipe 20 is not used.
ここで、エッチング・サンプルとして使用したウェハ
15を第１図（Ａ）に示す。このウェハ15は、単結晶シリ
コン等からなる半導体基板１上にたとえば酸化シリコン
からなるゲート絶縁膜２、ポリサイド膜５の下層に相当
し、ｎ型不純物をドープした多結晶シリコン膜３、ポリ
サイド膜５の上層に相当するタングステン・シリサイド
層４を順次積層した後、タングステン・シリサイド層４
の表面にポリサイド層５のエッチング用マスクとしてフ
ォトレジスト・パターン６が選択的に形成されてなるも
のである。Here, the wafer used as the etching sample
15 is shown in FIG. 1 (A). This wafer 15 corresponds to a lower layer of a gate insulating film 2 made of, for example, silicon oxide and a polycide film 5 on a semiconductor substrate 1 made of single crystal silicon or the like, and a polycrystalline silicon film 3 and a polycide film 5 doped with n-type impurities. , A tungsten silicide layer 4 corresponding to the upper layer is sequentially laminated, and then the tungsten silicide layer 4 is formed.
A photoresist pattern 6 is selectively formed as a mask for etching the polycide layer 5 on the surface of the substrate.
このウェハ15を上述の高周波バイアス印加型ECRプラ
ズマ・エッチング装置のウェハ・ステージ16にセット
し、これを第２図（Ａ）に示されるようにプラズマ引き
出し窓14の開口を塞ぐ位置まで上昇させ、ウェハ15がプ
ラズマ生成室13に直面して配設されるようにする。ま
た、切り換えスイッチ23の操作により周波数13.5MHzの
第１の高周波電源25を接続した。ここで、SF6流量15SCC
M、HBr流量35SCCM、ガス圧0.67Pa（＝5mTorr）、マイク
ロ波パワー850W、高周波バイアス・パワー150W（13.56M
Hz）の条件でタングステン・シリサイド層４を実質的に
その層厚を越えない深さまでエッチングした。この結
果、第１図（Ｂ）に示されるように、良好な異方性形状
を有するタングステン・シリサイド・パターン4aが途中
まで形成された。このとき、少なくともタングステン・
シリサイド・パターン4aの側壁部には、フォトレジスト
材料とBrの反応生成物やSiBrx等からなる側壁保護膜７
が形成された。なお、このエッチングは実質的には多結
晶シリコン層３との界面の直前で停止されるので、被エ
ッチング領域の大部分にはまだタングステン・シリサイ
ド層４の残余部4bが存在している。The wafer 15 is set on the wafer stage 16 of the above-described high frequency bias applying type ECR plasma etching apparatus, and is raised to a position where the opening of the plasma extraction window 14 is closed as shown in FIG. The wafer 15 is disposed so as to face the plasma generation chamber 13. Further, a first high frequency power supply 25 having a frequency of 13.5 MHz was connected by operating the changeover switch 23. Where SF 6 flow rate 15SCC
M, HBr flow rate 35SCCM, gas pressure 0.67Pa (= 5mTorr), microwave power 850W, high frequency bias power 150W (13.56M
Hz), the tungsten silicide layer 4 was etched to a depth substantially not exceeding its thickness. As a result, as shown in FIG. 1 (B), a tungsten silicide pattern 4a having a favorable anisotropic shape was formed partway. At this time, at least tungsten
On the side wall of the silicide pattern 4a, a side wall protective film 7 made of a reaction product of a photoresist material and Br or SiBr x or the like.
Was formed. Since this etching is substantially stopped immediately before the interface with the polycrystalline silicon layer 3, the remaining portion 4b of the tungsten silicide layer 4 still exists in most of the region to be etched.
次に、SF6の供給を停止し、第２図（Ｂ）に示される
ように、ウェハ・ステージ16を試料室17内に下降させる
と共にプラズマ引き出し窓14の開口を狭める。この状態
で、HBr流量50SCCM、ガス圧0.67Pa（＝5mTorr）、マイ
クロ波パワー850W、高周波バイアス・パワー200W（13.5
6MHz）の条件でタングステン・シリサイド層４の残余部
4bのエッチングを行う。この結果、第１図（Ｃ）に示さ
れるように、被エッチング領域には多結晶シリコン層３
が露出した。Next, the supply of SF 6 is stopped, and the wafer stage 16 is lowered into the sample chamber 17 and the opening of the plasma extraction window 14 is narrowed as shown in FIG. 2 (B). In this state, the HBr flow rate was 50 SCCM, the gas pressure was 0.67 Pa (= 5 mTorr), the microwave power was 850 W, and the high frequency bias power was 200 W (13.5
6 MHz) under the condition of tungsten silicide layer 4
4b is etched. As a result, as shown in FIG. 1C, the polycrystalline silicon layer 3 is formed in the region to be etched.
Was exposed.
次に、切り換えスイッチ23の操作により周波数800kHz
の第２の高周波電源24を接続し、HBr流量50SCCM、ガス
圧0.67Pa（＝5mTorr）、マイクロ波パワー510W、高周波
バイアス・パワー40W（800kHz）の条件で多結晶シリコ
ン層３のエッチングを行う。かかる条件下では、ウェハ
・ステージ16に印加されるバイアス周波数が低周波数化
されているために、Brのように質量の大きいイオンも電
界の切り替わりに追従できるようになり、エッチング反
応のイオン依存性が大きくなる。また、このことにより
多結晶シリコン層の異方性加工に必要な高周波バイアス
・パワーも従来より小さくて済むようになり、イオンの
加速電圧を低減することができる。この結果、第１図
（Ｄ）に示されるように、HBr単独によっても約0.35μ
ｍ幅のゲート電極5aがアンダカットを生ずることなく良
好な異方性をもって形成され、且つ下地のゲート酸化膜
２に対する高選択化、及び低ダメージが達成される。Next, by operating the changeover switch 23, the frequency of 800 kHz
Is connected, and the polycrystalline silicon layer 3 is etched under the conditions of an HBr flow rate of 50 SCCM, a gas pressure of 0.67 Pa (= 5 mTorr), a microwave power of 510 W, and a high frequency bias power of 40 W (800 kHz). Under such conditions, the bias frequency applied to the wafer stage 16 is reduced, so that ions having a large mass such as Br can follow the switching of the electric field, and the ion dependence of the etching reaction is increased. Becomes larger. In addition, as a result, the high frequency bias power required for anisotropic processing of the polycrystalline silicon layer can be made smaller than before, and the ion acceleration voltage can be reduced. As a result, as shown in FIG.
The gate electrode 5a having a width of m is formed with good anisotropy without undercut, and high selectivity and low damage to the underlying gate oxide film 2 are achieved.
ところで、上述のエッチングにおいてはタングステン
・シリサイド層４のエッチングの終点判定がポイントと
なるが、以下にその方法を説明する。第３図に、SF6/HB
r系によるタングステン・シリサイド層及び多結晶シリ
コン層の各層をエッチングした場合の発光スペクトルを
示す。図中、縦軸は発光強度（任意単位）、横軸は波長
（nm）をそれぞれ表し、スペクトルＩはタングステン・
シリサイド層、スペクトルIIは多結晶シリコン層のエッ
チング時の発光スペクトルにそれぞれ対応している。こ
の図より、多結晶シリコン層のエッチング時には、タン
グステン・シリサイド層のエッチング時に比べて450〜6
50nmの広い波長域において発光強度が全体的に低下して
いることがわかる。発光化学種等の詳細については不明
であるが、エッチング速度の速い多結晶シリコン層のエ
ッチング時の方が発光強度が低下していることから、上
記の波長域の発光はエッチング反応生成物ではなくエッ
チング種に起因するものであり、上述の発光強度の低下
は該エッチング種の消費量の増大に起因するものとみら
れる。By the way, in the above-mentioned etching, the point at which the end point of the etching of the tungsten silicide layer 4 is determined is important, and the method will be described below. Fig. 3 shows SF 6 / HB
FIG. 4 shows an emission spectrum when each layer of a tungsten silicide layer and a polycrystalline silicon layer is etched by the r system. In the figure, the vertical axis represents light emission intensity (arbitrary unit), the horizontal axis represents wavelength (nm), and spectrum I is tungsten
The silicide layer and the spectrum II respectively correspond to the emission spectrum at the time of etching the polycrystalline silicon layer. From this figure, it can be seen that the etching of the polycrystalline silicon layer is 450 to 6 times larger than that of the etching of the tungsten silicide layer.
It can be seen that the emission intensity is reduced overall in a wide wavelength range of 50 nm. Although the details of the light-emitting species and the like are unknown, the light emission in the above-mentioned wavelength region is not an etching reaction product because the light emission intensity is lower when the polycrystalline silicon layer having a higher etching rate is etched. This is due to the etching species, and it is considered that the decrease in the emission intensity described above is due to an increase in the consumption of the etching species.
ここで、一例として505nmにおける発光強度の時間変
化に注目した場合のグラフを第４図に示す。図中、縦軸
は発光強度、横軸はエッチング時間（いずれも任意スケ
ール）を表し、領域ｉはタングステン・シリサイド層４
のエッチング、領域iiは多結晶シリコン層３のエッチン
グがそれぞれ進行している場合を表している。通常のエ
ッチングでは、タングステン・シリサイド層４のエッチ
ング終点はおおよそｂ地点をもって判定されるが、この
例ではおおよそａ地点、すなわち発光強度が低下し始め
た点をもって終点とする。ａ地点は、被エッチング領域
の大部分はタングステン・シリサイド層４の残余部4bに
被覆されているが、ごく一部で多結晶シリコン層３が露
出し始めた状態を示すものであるから、ここでエッチン
グ・ガスをHBr単独に切り換える。ｂ地点は、上記残余
部4bがほぼ除去され、被エッチング領域に多結晶シリコ
ン層３が露出した状態を示すものであるから、ここでバ
イアス周波数を低周波数に切り換えればよい。Here, as an example, FIG. 4 shows a graph in which attention is paid to a temporal change in the emission intensity at 505 nm. In the figure, the vertical axis represents the light emission intensity, the horizontal axis represents the etching time (both are arbitrary scales), and the region i is the tungsten silicide layer 4.
The region ii represents the case where the etching of the polycrystalline silicon layer 3 is progressing. In the ordinary etching, the etching end point of the tungsten silicide layer 4 is determined at approximately the point b, but in this example, the point is approximately the point a, that is, the point at which the emission intensity starts to decrease, is the end point. Point a shows a state in which most of the region to be etched is covered with the remaining portion 4b of the tungsten silicide layer 4, but the polycrystalline silicon layer 3 is only partially exposed. To switch the etching gas to HBr alone. Point b indicates a state in which the remaining portion 4b is substantially removed and the polycrystalline silicon layer 3 is exposed in the region to be etched. Therefore, the bias frequency may be switched to a low frequency here.
なお、たとえばフッ素系ガスとしては上述のSF6の他
にもNF3,ClF3,F2,HF等を使用することができる。これら
のフッ素系ガスに対するHBrの添加量は10〜50％程度と
することが望ましい。さらに、エッチング・ガスにN2や
O2を適宜添加し、これらのガスSiとの反応生成物を側壁
保護膜の構成成分に加えて側壁保護効果を増強したり、
エッチング速度の制御を行ってもよい。また、スパッタ
リング効果、希釈効果及び冷却効果を期待する意味でA
r、He等の希ガスを適宜混合してもよい。For example, NF 3 , ClF 3 , F 2 , HF and the like can be used as the fluorine-based gas in addition to SF 6 described above. It is desirable that the amount of HBr added to these fluorine gases be about 10 to 50%. In addition, N 2
O 2 is added as appropriate, and the reaction products with these gases Si are added to the components of the sidewall protective film to enhance the sidewall protective effect,
Control of the etching rate may be performed. In addition, A in the sense of expecting a sputtering effect, a dilution effect, and a cooling effect
A rare gas such as r or He may be appropriately mixed.
また、タングステン・シリサイド層４のエッチング中
に印加されるバイアス周波数及び高周波バイアス・パワ
ーはおおよそ13.5MHz以上及び150W以上であればよく、
また多結晶シリコン層３のエッチング中に印加されるバ
イアス周波数及び高周波バイアス・パワーはおおよそ2M
Hz以下及び100〜150Wであればよい。Further, the bias frequency and the high frequency bias power applied during the etching of the tungsten silicide layer 4 may be about 13.5 MHz or more and about 150 W or more,
The bias frequency and high frequency bias power applied during the etching of the polycrystalline silicon layer 3 are approximately 2M.
Hz or less and 100-150W.
さらに、上述の例ではポリサイド膜５の上層を構成す
る高融点金属シリサイドとしてタングステン・シリサイ
ドを使用したが、これ以外にモリブデン，チタン，タン
タル等を含む他の高融点金属シリサイドを使用してもよ
い。Further, in the above example, tungsten silicide was used as the high melting point metal silicide constituting the upper layer of the polycide film 5, but other high melting point metal silicide containing molybdenum, titanium, tantalum, etc. may be used. .
そして、本発明方法は、前述の第１図（Ａ）に示され
る状態のウェハを前述の高周波バイアス印加型ECRプラ
ズマ・エッチング装置にセットし、前述の例と同様の条
件、すなわちSF6流量15SCCM、HBr流量35SCCM、ガス圧0.
67Pa（＝5mTorr）、マイクロ波パワー850W、高周波バイ
アス・パワー150W（13.56MHz）の条件を採用し、第１図
（Ｂ）に示されるように、タングステン・シリサイド層
４を実質的にその層厚を越えない深さにエッチングす
る。Then, in the method of the present invention, the wafer in the state shown in FIG. 1A is set in the high-frequency bias application type ECR plasma etching apparatus, and the same conditions as those in the above-mentioned example, that is, SF 6 flow rate 15 SCCM , HBr flow rate 35SCCM, gas pressure 0.
Under the conditions of 67 Pa (= 5 mTorr), microwave power of 850 W, and high frequency bias power of 150 W (13.56 MHz), the tungsten silicide layer 4 is substantially formed as shown in FIG. Etch to a depth not exceeding.
続いて、HBr流量40SCCM、Cl2流量10SCCM、ガス圧0.67
Pa（＝5mTorr）、マイクロ波パワー850W、高周波バイア
ス・パワー200W（13.56MHz）の条件でタングステン・シ
リサイド層４の残余部4bのエッチングを行い、ウェハを
第１図（Ｃ）に示される状態とする。Subsequently, HBr flow rate 40 SCCM, Cl 2 flow rate 10 SCCM, gas pressure 0.67
The remaining portion 4b of the tungsten silicide layer 4 was etched under the conditions of Pa (= 5 mTorr), microwave power 850 W, and high frequency bias power 200 W (13.56 MHz), and the wafer was brought into the state shown in FIG. 1 (C). I do.
さらに、HBr流量40SCCM、Cl2流量10SCCM、ガス圧0.67
Pa（＝5mTorr）、マイクロ波パワー850W、高周波バイア
ス・パワー50W（800kHz）の条件で多結晶シリコン層３
のエッチングを行い、第１図（Ｄ）に示されるように良
好な異方性形状を有するゲート電極5aを形成した。この
エッチング過程では、エッチング・ガスにCl2が添加さ
れていることにより、効率良くイオン・アシスト反応が
起こり、前述した例と比べてエッチングの高速化を図る
ことができる。Furthermore, HBr flow rate 40 SCCM, Cl 2 flow rate 10 SCCM, gas pressure 0.67
Polycrystalline silicon layer 3 under the conditions of Pa (= 5 mTorr), microwave power 850 W, high frequency bias power 50 W (800 kHz)
Was performed to form a gate electrode 5a having a good anisotropic shape as shown in FIG. 1 (D). In this etching process, the ion assist reaction occurs efficiently by adding Cl 2 to the etching gas, so that the etching speed can be increased as compared with the above-described example.
なお、多結晶シリコン層３のエッチング・ガスをHBr/
Cl2系としたが、たとえばHBr流量40SCCM、Cl2流量8SCC
M、SF6流量2SCCMのように、Cl2の一部をさらにSF6に置
き換えてエッチング速度の一層の高速化を図ってもよ
い。The etching gas for the polycrystalline silicon layer 3 is HBr /
Although Cl 2 system was used, for example, HBr flow rate 40 SCCM, Cl 2 flow rate 8 SCC
As in the case of M and SF 6 at a flow rate of 2 SCCM, a part of Cl 2 may be further replaced with SF 6 to further increase the etching rate.
さらに、多結晶シリコン層３のエッチングがほぼ終了
した後、前述した例における多結晶シリコン層３のエッ
チング条件を適用してHBrを主体とするガスによるオー
バーエッチングを行ってもよい。Further, after the etching of the polycrystalline silicon layer 3 is almost completed, over-etching may be performed with a gas mainly composed of HBr by applying the etching conditions of the polycrystalline silicon layer 3 in the above-described example.
上述したように、以上の説明からも明らかなように、
本発明ではポリサイド膜のドライエッチングにおいて、
高融点金属シリサイド層のエッチングを実質的に多結晶
シリコン層との界面の直前で停止し、ここでラジカル反
応を起こさないエッチング・ガス系に切り換えて高融点
金属シリサイド層の残余部と多結晶シリコン層とをエッ
チングするので、多結晶シリコン層におけるアンダカッ
トの発生を効果的に抑制することができる。さらに、高
融点金属シリサイド層のエッチング中には高バイアス周
波数、多結晶シリコン層のエッチング中には低いバイア
ス周波数を印加してエッチング反応のラジカル依存性及
びイオン依存性を制御することができ、高速性及び高異
方性を維持しつつ、対下地選択性に優れエッチング・ダ
メージも少ない脱フロン・プロセスを提供することが可
能となる。本発明により、特に高精度を要するゲート電
極の加工等が可能となる。As mentioned above, as is clear from the above description,
In the present invention, in the dry etching of the polycide film,
The etching of the refractory metal silicide layer is stopped substantially immediately before the interface with the polycrystalline silicon layer, and then switched to an etching gas system that does not cause a radical reaction, and the remaining portion of the refractory metal silicide layer and the polycrystalline silicon are removed. Since the layer is etched, the occurrence of undercut in the polycrystalline silicon layer can be effectively suppressed. Furthermore, a high bias frequency is applied during the etching of the refractory metal silicide layer, and a low bias frequency is applied during the etching of the polycrystalline silicon layer, so that the radical dependence and the ion dependence of the etching reaction can be controlled. It is possible to provide a CFC removal process that has excellent selectivity to the base and less etching damage while maintaining the property and high anisotropy. According to the present invention, processing of a gate electrode requiring particularly high precision becomes possible.
第１図（Ａ）ないし第１図（Ｄ）は本発明のドライエッ
チング方法をポリサイド・ゲート電極の形成に適用した
場合の一例をその工程順にしたがって説明する概略断面
図であり、第１図（Ａ）はゲート絶縁膜，ポリサイド
膜，フォトレジスト・パターンの形成工程、第１図
（Ｂ）はタングステン・シリサイド層が多結晶シリコン
層との界面の直前までエッチングされた状態、第１図
（Ｃ）はタングステン・シリサイド層の残余部がエッチ
ングされた状態、第１図（Ｄ）は多結晶シリコン層のエ
ッチング工程をそれぞれ示すものである。 第２図（Ａ）及び第２図（Ｂ）は本発明で使用される高
周波バイアス印加型ECRプラズマ・エッチング装置の一
構成例を示す概略断面図であり、第２図（Ａ）は高バイ
アス周波数印加時、第２図（Ｂ）は低バイアス周波数印
加時における使用状態をそれぞれ示すものである。 第３図は本発明における高融点金属シリサイド層のエッ
チング終点判定法の一例として、タングステン・シリサ
イド層と多結晶シリコン層をSF6/HBr系によりエッチン
グした場合の発光スペクトルを表す図であり、第４図は
その場合の505nmにおける発光強度の時間変化を概念的
に示すグラフである。 第５図（Ａ）及び第５図（Ｂ）は従来のポリサイド膜の
ドライエッチング方法における問題点を説明するための
概略断面図であり、第５図（Ａ）は高融点金属シリサイ
ド層がエッチングされた状態、第５図（Ｂ）は多結晶シ
リコン層にアンダカットが生じた状態をそれぞれ示す。 １……半導体基板、２……ゲート絶縁膜、３……多結晶
シリコン層、3a……多結晶シリコン・パターン、４……
タングステン・シリサイド層、4a……タングステン・シ
リサイド・パターン、4b……タングステン・シリサイド
層の残余部、５……ポリサイド膜、5a……ゲート電極、
６……フォトレジスト・パターン、７……側壁保護膜、
13……プラズマ生成室、14……プラズマ引き出し窓、15
……ウェハ、16……ウェハ・ステージ、17……試料室、
23……切り換えスイッチ、24……第２の高周波電源、25
……第１の高周波電源。FIGS. 1A to 1D are schematic cross-sectional views illustrating an example of a case where the dry etching method of the present invention is applied to the formation of a polycide gate electrode in the order of steps. FIG. 1A shows a step of forming a gate insulating film, a polycide film, and a photoresist pattern. FIG. 1B shows a state in which a tungsten silicide layer has been etched just before an interface with a polycrystalline silicon layer, and FIG. () Shows a state where the remaining portion of the tungsten silicide layer is etched, and FIG. 1 (D) shows an etching step of the polycrystalline silicon layer. 2 (A) and 2 (B) are schematic sectional views showing an example of the configuration of a high-frequency bias application type ECR plasma etching apparatus used in the present invention, and FIG. 2 (A) shows a high bias voltage. FIG. 2 (B) shows a use state when a low bias frequency is applied when a frequency is applied. FIG. 3 is a diagram showing an emission spectrum when a tungsten silicide layer and a polycrystalline silicon layer are etched by an SF 6 / HBr system as an example of a method for determining an etching end point of a refractory metal silicide layer according to the present invention. FIG. 4 is a graph conceptually showing a time change of the emission intensity at 505 nm in that case. 5 (A) and 5 (B) are schematic sectional views for explaining a problem in a conventional dry etching method for a polycide film, and FIG. 5 (A) shows that a high melting point metal silicide layer is etched. FIG. 5B shows a state in which an undercut has occurred in the polycrystalline silicon layer. 1 ... semiconductor substrate, 2 ... gate insulating film, 3 ... polycrystalline silicon layer, 3a ... polycrystalline silicon pattern, 4 ...
Tungsten silicide layer, 4a ... tungsten silicide pattern, 4b ... remaining part of tungsten silicide layer, 5 ... polycide film, 5a ... gate electrode,
6 photoresist pattern 7 sidewall protective film
13 ... Plasma generation chamber, 14 ... Plasma drawer window, 15
…… Wafer, 16 …… Wafer stage, 17 …… Sample chamber,
23 ... changeover switch, 24 ... second high frequency power supply, 25
... First high-frequency power supply.
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 昭62−111432（ＪＰ，Ａ) 特開 平２−90521（ＪＰ，Ａ) 特開 昭62−193126（ＪＰ，Ａ) 特開 昭60−102743（ＪＰ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 21/3065 ──────────────────────────────────────────────────続 き Continuation of the front page (56) References JP-A-62-111432 (JP, A) JP-A-2-90521 (JP, A) JP-A-62-193126 (JP, A) JP-A-60-1985 102743 (JP, A) (58) Fields investigated (Int. Cl. 7 , DB name) H01L 21/3065
Claims (2)
リサイド等とがこの順に積層されることにより形成され
たポリサイド膜のエッチングを行うドライエッチング方
法において、 フッ素系ガスとHBrとを含むエッチング・ガスを用いて
前記高融点金属シリサイド層をその層厚を実質的に越え
ない深さまでエッチングする第１のエッチング工程と、 Cl2とHBrを含むエッチング・ガスを用いて前記高融点金
属シリサイド層の残余部と前記多結晶シリコン層とをエ
ッチングする第２のエッチング工程を有することを特徴
とするドライエッチング方法。1. A dry etching method for etching a polycide film formed by laminating a polycrystalline silicon layer and a refractory metal silicide on a substrate in this order, wherein the etching includes a fluorine-based gas and HBr. A first etching step of etching the refractory metal silicide layer using a gas to a depth that does not substantially exceed the layer thickness, and the refractory metal silicide layer using an etching gas containing Cl 2 and HBr A second etching step of etching the remaining portion of the first layer and the polycrystalline silicon layer.
中には第１のバイアス周波数を印加し、 前記多結晶シリコン層のエッチング中には前記第１のバ
イアス周波数よりも低い第２のバイアス周波数を印加す
ることを特徴とする請求項１記載のドライエッチング方
法。2. A first bias frequency is applied during etching of the refractory metal silicide layer, and a second bias frequency lower than the first bias frequency is applied during etching of the polycrystalline silicon layer. 2. The dry etching method according to claim 1, wherein the voltage is applied.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2272446A JP3018462B2 (en) | 1990-10-12 | 1990-10-12 | Dry etching method |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2272446A JP3018462B2 (en) | 1990-10-12 | 1990-10-12 | Dry etching method |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04148534A JPH04148534A (en) | 1992-05-21 |
| JP3018462B2 true JP3018462B2 (en) | 2000-03-13 |
Family
ID=17514030
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2272446A Expired - Fee Related JP3018462B2 (en) | 1990-10-12 | 1990-10-12 | Dry etching method |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3018462B2 (en) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0621018A (en) * | 1992-06-29 | 1994-01-28 | Sony Corp | Dry etching method |
| US6660647B1 (en) * | 1998-03-12 | 2003-12-09 | Hitachi, Ltd. | Method for processing surface of sample |
| KR20220000909A (en) * | 2016-04-28 | 2022-01-04 | 도쿄엘렉트론가부시키가이샤 | Plasma processing apparatus |
| JP6670697B2 (en) * | 2016-04-28 | 2020-03-25 | 東京エレクトロン株式会社 | Plasma processing equipment |
-
1990
- 1990-10-12 JP JP2272446A patent/JP3018462B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH04148534A (en) | 1992-05-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3033104B2 (en) | Etching method | |
| US5180464A (en) | Dry etching method | |
| JP2574094B2 (en) | Etching method | |
| JP3000717B2 (en) | Dry etching method | |
| JPH0621018A (en) | Dry etching method | |
| US5354421A (en) | Dry etching method | |
| JP2991177B2 (en) | Method for manufacturing semiconductor device | |
| JP3318801B2 (en) | Dry etching method | |
| JP4013308B2 (en) | Wiring formation method | |
| JP3160961B2 (en) | Dry etching method | |
| JP3018462B2 (en) | Dry etching method | |
| JP3440735B2 (en) | Dry etching method | |
| JP3319083B2 (en) | Plasma processing method | |
| JP3271373B2 (en) | Dry etching method | |
| KR0176714B1 (en) | Dry etching method | |
| JP3104298B2 (en) | Dry etching method | |
| JP3318777B2 (en) | Dry etching method | |
| JP3038984B2 (en) | Dry etching method | |
| JP2003234328A (en) | Etching method | |
| JP3111640B2 (en) | Dry etching method | |
| JP3303375B2 (en) | Dry etching method | |
| JP4436463B2 (en) | Etching chamber apparatus having three independent control electrodes | |
| JP2639402B2 (en) | Oxide layer taper etching method | |
| JP2855898B2 (en) | Dry etching method | |
| JP3365146B2 (en) | Plasma etching method for refractory metal polycide layer |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080107 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090107 Year of fee payment: 9 |
|
| LAPS | Cancellation because of no payment of annual fees |