JP3093893B2 - 電源装置 - Google Patents
電源装置Info
- Publication number
- JP3093893B2 JP3093893B2 JP04303382A JP30338292A JP3093893B2 JP 3093893 B2 JP3093893 B2 JP 3093893B2 JP 04303382 A JP04303382 A JP 04303382A JP 30338292 A JP30338292 A JP 30338292A JP 3093893 B2 JP3093893 B2 JP 3093893B2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- detection
- switching element
- inductor
- detection unit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Dc-Dc Converters (AREA)
- Power Conversion In General (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、チョッパ回路を用いて
直流電圧変換を行う電源装置に関するものである。
直流電圧変換を行う電源装置に関するものである。
【０００２】
【従来の技術】従来より、入力に対して直列または並列
に接続されたスイッチング素子をオン・オフ制御するこ
とによって、入力電圧を降圧または昇圧した直流出力電
圧を得る電源装置が提供されている。たとえば、昇圧形
の電源装置は、図６に示すような構成を有している。図
６の例では、交流電源ＡＣを全波整流するダイオードブ
リッジなどの整流器ＲＥの出力である脈流電圧を入力電
圧Ｖｉとし、整流器ＲＥの出力端間にインダクタＣＨの
１次巻線Ｌ1 とＭＯＳＦＥＴなどからなるスイッチング
素子Ｑ1 および抵抗Ｒ5 との直列回路を接続し、スイッ
チング素子Ｑ1 に逆流阻止用のダイオードＤ1 と平滑用
のコンデンサＣ1 との直列回路を並列接続した主回路１
を備える。スイッチング素子Ｑ1 は、後述する制御回路
２によってオン・オフ制御される。
に接続されたスイッチング素子をオン・オフ制御するこ
とによって、入力電圧を降圧または昇圧した直流出力電
圧を得る電源装置が提供されている。たとえば、昇圧形
の電源装置は、図６に示すような構成を有している。図
６の例では、交流電源ＡＣを全波整流するダイオードブ
リッジなどの整流器ＲＥの出力である脈流電圧を入力電
圧Ｖｉとし、整流器ＲＥの出力端間にインダクタＣＨの
１次巻線Ｌ1 とＭＯＳＦＥＴなどからなるスイッチング
素子Ｑ1 および抵抗Ｒ5 との直列回路を接続し、スイッ
チング素子Ｑ1 に逆流阻止用のダイオードＤ1 と平滑用
のコンデンサＣ1 との直列回路を並列接続した主回路１
を備える。スイッチング素子Ｑ1 は、後述する制御回路
２によってオン・オフ制御される。
【０００３】図６の回路から主回路１だけを取り出す
と、図７のようになる。スイッチング素子Ｑ1 がオンで
ある期間には、インダクタＣＨの１次巻線Ｌ1 に入力電
圧Ｖｉが印加され、インダクタＣＨの１次巻線Ｌ1 に流
れる電流ｉL1は、スイッチング素子Ｑ1 のオン後の経過
時間をｔとすればｉL1＝（Ｖｉ／Ｌ1 ）ｔになる（ただ
し、Ｌ1 は１次巻線Ｌ1 のインダクタンス）。すなわ
ち、スイッチング素子Ｑ1のオン期間をＴONとすれば、
インダクタＣＨの１次巻線Ｌ1 に流れる電流ｉL1のピー
ク値ＩP はＩP ＝（Ｖｉ／Ｌ1 ）ＴONになる。一方、ス
イッチング素子Ｑ1がオフになると、インダクタＣＨの
１次巻線Ｌ1 の両端電圧は、コンデンサＣ1の両端電圧
である出力電圧をＶｏとしダイオードＤ1 の順電圧降下
を無視すれば、−（Ｖｏ−Ｖｉ）になる。すなわち、ス
イッチング素子Ｑ1 がオフになるとオン時とは逆極性の
電圧がインダクタＣＨの１次巻線Ｌ1 の両端間に加わ
る。スイッチング素子Ｑ1 がオンである間にインダクタ
Ｌ1 に蓄積されたエネルギーは、スイッチング素子Ｑ1
がオフになると放出され、この間にインダクタＣＨの１
次巻線Ｌ1 に流れる電流ｉL1は、スイッチング素子Ｑ1
のオフ後の経過時間をｔとすれば、ｉL1＝ＩP −｛（Ｖ
ｏ−Ｖｉ）／Ｌ1 ｝ｔになる。したがって、インダクタ
ＣＨの１次巻線Ｌ1 に流れる電流ｉL1は、図８（ａ）の
ようになる。図８では、スイッチング素子Ｑ1 が時刻ｔ
1 でオン、時刻ｔ2 でオフになった状態を示す。
と、図７のようになる。スイッチング素子Ｑ1 がオンで
ある期間には、インダクタＣＨの１次巻線Ｌ1 に入力電
圧Ｖｉが印加され、インダクタＣＨの１次巻線Ｌ1 に流
れる電流ｉL1は、スイッチング素子Ｑ1 のオン後の経過
時間をｔとすればｉL1＝（Ｖｉ／Ｌ1 ）ｔになる（ただ
し、Ｌ1 は１次巻線Ｌ1 のインダクタンス）。すなわ
ち、スイッチング素子Ｑ1のオン期間をＴONとすれば、
インダクタＣＨの１次巻線Ｌ1 に流れる電流ｉL1のピー
ク値ＩP はＩP ＝（Ｖｉ／Ｌ1 ）ＴONになる。一方、ス
イッチング素子Ｑ1がオフになると、インダクタＣＨの
１次巻線Ｌ1 の両端電圧は、コンデンサＣ1の両端電圧
である出力電圧をＶｏとしダイオードＤ1 の順電圧降下
を無視すれば、−（Ｖｏ−Ｖｉ）になる。すなわち、ス
イッチング素子Ｑ1 がオフになるとオン時とは逆極性の
電圧がインダクタＣＨの１次巻線Ｌ1 の両端間に加わ
る。スイッチング素子Ｑ1 がオンである間にインダクタ
Ｌ1 に蓄積されたエネルギーは、スイッチング素子Ｑ1
がオフになると放出され、この間にインダクタＣＨの１
次巻線Ｌ1 に流れる電流ｉL1は、スイッチング素子Ｑ1
のオフ後の経過時間をｔとすれば、ｉL1＝ＩP −｛（Ｖ
ｏ−Ｖｉ）／Ｌ1 ｝ｔになる。したがって、インダクタ
ＣＨの１次巻線Ｌ1 に流れる電流ｉL1は、図８（ａ）の
ようになる。図８では、スイッチング素子Ｑ1 が時刻ｔ
1 でオン、時刻ｔ2 でオフになった状態を示す。
【０００４】ところで、インダクタＣＨは２次巻線Ｌ2
を有しており、１次巻線Ｌ1 と２次巻線Ｌ2 との巻比を
ｎ1 ：ｎ2 とすれば、インダクタＣＨの２次巻線Ｌ2 に
誘導される電圧ｅ2 は、スイッチング素子Ｑ1 のオン期
間にはｅ2 ＝（ｎ2 ／ｎ1 ）Ｖｉになり、スイッチング
素子Ｑ1 のオフ期間にはｅ2 ＝−（ｎ2 ／ｎ1 ）（Ｖｏ
−Ｖｉ）になる。また、スイッチング素子Ｑ1 のオフ期
間において、インダクタＬ1 の蓄積エネルギーがすべて
放出されると、２次巻線Ｌ2 には電圧は誘導されなくな
る。したがって、入力電圧Ｖｉが直流の一定電圧である
とすれば、２次巻線Ｌ2 への誘導電圧ｅ2 は、図８
（ｂ）のように、スイッチング素子Ｑ1 のオン・オフに
伴って極性が反転する矩形波状になる。
を有しており、１次巻線Ｌ1 と２次巻線Ｌ2 との巻比を
ｎ1 ：ｎ2 とすれば、インダクタＣＨの２次巻線Ｌ2 に
誘導される電圧ｅ2 は、スイッチング素子Ｑ1 のオン期
間にはｅ2 ＝（ｎ2 ／ｎ1 ）Ｖｉになり、スイッチング
素子Ｑ1 のオフ期間にはｅ2 ＝−（ｎ2 ／ｎ1 ）（Ｖｏ
−Ｖｉ）になる。また、スイッチング素子Ｑ1 のオフ期
間において、インダクタＬ1 の蓄積エネルギーがすべて
放出されると、２次巻線Ｌ2 には電圧は誘導されなくな
る。したがって、入力電圧Ｖｉが直流の一定電圧である
とすれば、２次巻線Ｌ2 への誘導電圧ｅ2 は、図８
（ｂ）のように、スイッチング素子Ｑ1 のオン・オフに
伴って極性が反転する矩形波状になる。
【０００５】スイッチング素子Ｑ1 のオン・オフのタイ
ミングは、制御回路２によって制御される。制御回路２
は、入力電圧Ｖｉ、出力電圧Ｖｏ、スイッチング素子Ｑ
1 に流れる電流、インダクタＣＨの２次巻線Ｌ2 に誘導
される電圧ｅ2 を総合して、スイッチング素子Ｑ1 のオ
ン・オフのタイミングを決定する。すなわち、入力電圧
Ｖｉは整流器ＲＥの出力端間に接続された第１検出部と
しての２個の抵抗Ｒ1，Ｒ2 により分圧されて第１の検
出電圧Ｖ1 として制御回路２に入力され、出力電圧Ｖｏ
はコンデンサＣ1 の両端間に接続された第２検出部とし
ての２個の抵抗Ｒ6 ，Ｒ7 により分圧されて第２の検出
電圧Ｖ2 として制御回路２に入力される。また、スイッ
チング素子Ｑ1 に流れる電流はスイッチング素子Ｑ1 に
直列接続された第３検出部としての抵抗Ｒ5 の両端電圧
として検出され、この電圧が第３の検出電圧Ｖ3 として
制御回路２に入力される。インダクタＣＨの２次巻線Ｌ
2の両端電圧ｅ2 は、抵抗Ｒ4 を介して制御回路２に入
力される。ここに、制御回路２の主要部（図６において
破線で囲んだ部分）は、集積回路（たとえば、モトロー
ラ社製ＭＣ３４２６１）として提供されており、若干の
部品を外付けすれば制御回路２を構成できるようになっ
ている。
ミングは、制御回路２によって制御される。制御回路２
は、入力電圧Ｖｉ、出力電圧Ｖｏ、スイッチング素子Ｑ
1 に流れる電流、インダクタＣＨの２次巻線Ｌ2 に誘導
される電圧ｅ2 を総合して、スイッチング素子Ｑ1 のオ
ン・オフのタイミングを決定する。すなわち、入力電圧
Ｖｉは整流器ＲＥの出力端間に接続された第１検出部と
しての２個の抵抗Ｒ1，Ｒ2 により分圧されて第１の検
出電圧Ｖ1 として制御回路２に入力され、出力電圧Ｖｏ
はコンデンサＣ1 の両端間に接続された第２検出部とし
ての２個の抵抗Ｒ6 ，Ｒ7 により分圧されて第２の検出
電圧Ｖ2 として制御回路２に入力される。また、スイッ
チング素子Ｑ1 に流れる電流はスイッチング素子Ｑ1 に
直列接続された第３検出部としての抵抗Ｒ5 の両端電圧
として検出され、この電圧が第３の検出電圧Ｖ3 として
制御回路２に入力される。インダクタＣＨの２次巻線Ｌ
2の両端電圧ｅ2 は、抵抗Ｒ4 を介して制御回路２に入
力される。ここに、制御回路２の主要部（図６において
破線で囲んだ部分）は、集積回路（たとえば、モトロー
ラ社製ＭＣ３４２６１）として提供されており、若干の
部品を外付けすれば制御回路２を構成できるようになっ
ている。
【０００６】制御回路２は、第２の検出電圧Ｖ2 を基準
電圧発生部２９で設定した基準電圧Ｖref と比較し、第
２の検出電圧Ｖ2 と基準電圧Ｖref との差分に比例した
出力を発生する誤差検出部である誤差増幅器２１を備え
る。誤差増幅器２１から出力される誤差電圧Ｖ2 ′は、
第１の検出電圧Ｖ1 とともに乗算器２２に入力され、乗
算器２２からは第１の検出電圧Ｖ1 と誤差電圧Ｖ2 ′と
を乗算した結果に比例する出力値ＱＭが得られる。した
がって、乗算器２２の出力値ＱＭは、ＱＭ＝κＶ
1 Ｖ2 ′（κは定数）と表すことができる。乗算器２２
の出力値ＱＭは比較器２３において第３の検出電圧Ｖ3
と比較され、比較器２３の出力は、第３の検出電圧Ｖ3
が乗算器２２の出力値ＱＭ以上（Ｖ3 ≧ＱＭ）になる期
間はＨレベルになる。比較器２３の出力がＨレベルに立
ち上がるとＲＳラッチ２４はリセットされ、ＲＳラッチ
２４の出力がＬレベルになると出力回路２５の出力がＬ
レベルになってスイッチング素子Ｑ1 がオフになる。要
するに、スイッチング素子Ｑ1 がオンである期間には、
図８（ａ）のようにインダクタＣＨの１次巻線Ｌ1 に流
れる電流ｉL1が増加するとスイッチング素子Ｑ1 に流れ
る電流も増加するから、第３の検出電圧Ｖ3 によってス
イッチング素子Ｑ1 に流れる電流を監視し、所望のエネ
ルギーがインダクタＣＨに蓄積された時点でスイッチン
グ素子Ｑ1 をオフにするのである。このように、第１の
検出電圧Ｖ1 、第２の検出電圧Ｖ2 、第３の検出電圧Ｖ
3 は、スイッチング素子Ｑ1 をオフにするタイミングを
決定する。言い換えると、インダクタＣＨの１次巻線Ｌ
1 に流れる電流ｉL1のピーク値ＩP は抵抗Ｒ5 を流れる
電流のピーク値と等しいから、ＩP Ｒ5 ＝Ｖ3 ＝κＶ1
Ｖ2 ′を満足することになり、図９のように、電流ｉL1
ピーク値ＩP の包絡線は入力電圧Ｖｉである脈流電圧と
同じ形になる。
電圧発生部２９で設定した基準電圧Ｖref と比較し、第
２の検出電圧Ｖ2 と基準電圧Ｖref との差分に比例した
出力を発生する誤差検出部である誤差増幅器２１を備え
る。誤差増幅器２１から出力される誤差電圧Ｖ2 ′は、
第１の検出電圧Ｖ1 とともに乗算器２２に入力され、乗
算器２２からは第１の検出電圧Ｖ1 と誤差電圧Ｖ2 ′と
を乗算した結果に比例する出力値ＱＭが得られる。した
がって、乗算器２２の出力値ＱＭは、ＱＭ＝κＶ
1 Ｖ2 ′（κは定数）と表すことができる。乗算器２２
の出力値ＱＭは比較器２３において第３の検出電圧Ｖ3
と比較され、比較器２３の出力は、第３の検出電圧Ｖ3
が乗算器２２の出力値ＱＭ以上（Ｖ3 ≧ＱＭ）になる期
間はＨレベルになる。比較器２３の出力がＨレベルに立
ち上がるとＲＳラッチ２４はリセットされ、ＲＳラッチ
２４の出力がＬレベルになると出力回路２５の出力がＬ
レベルになってスイッチング素子Ｑ1 がオフになる。要
するに、スイッチング素子Ｑ1 がオンである期間には、
図８（ａ）のようにインダクタＣＨの１次巻線Ｌ1 に流
れる電流ｉL1が増加するとスイッチング素子Ｑ1 に流れ
る電流も増加するから、第３の検出電圧Ｖ3 によってス
イッチング素子Ｑ1 に流れる電流を監視し、所望のエネ
ルギーがインダクタＣＨに蓄積された時点でスイッチン
グ素子Ｑ1 をオフにするのである。このように、第１の
検出電圧Ｖ1 、第２の検出電圧Ｖ2 、第３の検出電圧Ｖ
3 は、スイッチング素子Ｑ1 をオフにするタイミングを
決定する。言い換えると、インダクタＣＨの１次巻線Ｌ
1 に流れる電流ｉL1のピーク値ＩP は抵抗Ｒ5 を流れる
電流のピーク値と等しいから、ＩP Ｒ5 ＝Ｖ3 ＝κＶ1
Ｖ2 ′を満足することになり、図９のように、電流ｉL1
ピーク値ＩP の包絡線は入力電圧Ｖｉである脈流電圧と
同じ形になる。
【０００７】一方、スイッチング素子Ｑ1 をオンにする
タイミングは、第４検出部であるインダクタＣＨの２次
巻線Ｌ2 に第４の検出電圧として誘導される電圧ｅ2 に
よって決定される。すなわち、スイッチング素子Ｑ1 が
オフになれば、インダクタＣＨの２次巻線Ｌ2 に図６の
矢印の極性を有した電圧ｅ2 が誘導され、インダクタＣ
Ｈに蓄積されたエネルギーが放出されるに従って誘導電
圧ｅ2 は低下するから、誘導電圧ｅ2 をゼロ点検出器２
６により既定電圧と比較して誘導電圧ｅ2 がほぼ０Ｖに
なる時点を検出する。ゼロ点検出器２６により誘導電圧
ｅ2 がほぼ０Ｖになる時点が検出されると（つまり、イ
ンダクタＣＨの蓄積エネルギーが規定値以下になる
と）、ＲＳラッチ２４をセットする。ＲＳラッチ２４の
出力がＨレベルになると、出力回路２５の出力がＨレベ
ルになり、スイッチング素子Ｑ1 がオンになる。すなわ
ち、インダクタＣＨの２次巻線Ｌ2 に誘導される電圧ｅ
2 を監視することによって、スイッチング素子Ｑ1 をオ
ンにするタイミングを決定するのである。ここで、遅延
回路２７およびタイマ回路２８は、ＲＳラッチ２４の動
作を確実にするために設けられている。
タイミングは、第４検出部であるインダクタＣＨの２次
巻線Ｌ2 に第４の検出電圧として誘導される電圧ｅ2 に
よって決定される。すなわち、スイッチング素子Ｑ1 が
オフになれば、インダクタＣＨの２次巻線Ｌ2 に図６の
矢印の極性を有した電圧ｅ2 が誘導され、インダクタＣ
Ｈに蓄積されたエネルギーが放出されるに従って誘導電
圧ｅ2 は低下するから、誘導電圧ｅ2 をゼロ点検出器２
６により既定電圧と比較して誘導電圧ｅ2 がほぼ０Ｖに
なる時点を検出する。ゼロ点検出器２６により誘導電圧
ｅ2 がほぼ０Ｖになる時点が検出されると（つまり、イ
ンダクタＣＨの蓄積エネルギーが規定値以下になる
と）、ＲＳラッチ２４をセットする。ＲＳラッチ２４の
出力がＨレベルになると、出力回路２５の出力がＨレベ
ルになり、スイッチング素子Ｑ1 がオンになる。すなわ
ち、インダクタＣＨの２次巻線Ｌ2 に誘導される電圧ｅ
2 を監視することによって、スイッチング素子Ｑ1 をオ
ンにするタイミングを決定するのである。ここで、遅延
回路２７およびタイマ回路２８は、ＲＳラッチ２４の動
作を確実にするために設けられている。
【０００８】上述のようにして、乗算器２２、比較器２
３、ＲＳラッチ２４、出力回路２５によって判定制御部
が構成されるのであって、主回路１の各部の電圧や電流
に基づいてスイッチング素子Ｑ1 のオン・オフのタイミ
ングを決定することにより、主回路１の出力電圧Ｖｏは
制御回路２で設定した基準電圧Ｖref に応じた一定電圧
に保たれるように制御されることになる。また、入力電
流波形は正弦波に近い波形になる。
３、ＲＳラッチ２４、出力回路２５によって判定制御部
が構成されるのであって、主回路１の各部の電圧や電流
に基づいてスイッチング素子Ｑ1 のオン・オフのタイミ
ングを決定することにより、主回路１の出力電圧Ｖｏは
制御回路２で設定した基準電圧Ｖref に応じた一定電圧
に保たれるように制御されることになる。また、入力電
流波形は正弦波に近い波形になる。
【０００９】
【発明が解決しようとする課題】ところで、第１の検出
電圧Ｖ1 と入力電圧Ｖｉとの間には、上述したように、
Ｖ1 ＝κ1 Ｖｉ（κ1 は抵抗Ｒ1 ，Ｒ2 の分圧比）とい
う関係がある。一方、主回路１への入力電流Ｉｉはイン
ダクタＣＨの１次巻線Ｌ1 を流れる電流ｉL1のピーク値
ＩP に比例し、入力電流Ｉｉの波形は、図１０のように
ピーク値ＩP の包絡線を約１／２倍にした曲線となる。
ここで、入力電力をＷとするとき、入力電流Ｉｉは、Ｉ
ｉ＝Ｗ／Ｖｉと表すことができるから、ピーク値ＩP は
入力電圧Ｖｉに反比例する。また、第３の検出電圧Ｖ3
のピーク値は、Ｖ3 ＝ＩP Ｒ5 であるから、比例定数を
κ3 とすれば、Ｖ3 ＝κ3 （１／Ｖｉ）と表すことがで
きることになる。
電圧Ｖ1 と入力電圧Ｖｉとの間には、上述したように、
Ｖ1 ＝κ1 Ｖｉ（κ1 は抵抗Ｒ1 ，Ｒ2 の分圧比）とい
う関係がある。一方、主回路１への入力電流Ｉｉはイン
ダクタＣＨの１次巻線Ｌ1 を流れる電流ｉL1のピーク値
ＩP に比例し、入力電流Ｉｉの波形は、図１０のように
ピーク値ＩP の包絡線を約１／２倍にした曲線となる。
ここで、入力電力をＷとするとき、入力電流Ｉｉは、Ｉ
ｉ＝Ｗ／Ｖｉと表すことができるから、ピーク値ＩP は
入力電圧Ｖｉに反比例する。また、第３の検出電圧Ｖ3
のピーク値は、Ｖ3 ＝ＩP Ｒ5 であるから、比例定数を
κ3 とすれば、Ｖ3 ＝κ3 （１／Ｖｉ）と表すことがで
きることになる。
【００１０】一方、インダクタＣＨの１次巻線Ｌ1 を流
れる電流ｉL1がピーク値ＩP になるときには、第１の検
出電圧Ｖ1 と第３の検出電圧Ｖ3 と誤差電圧Ｖ2 ′との
間には、Ｖ3 ＝κＶ1 Ｖ2 ′が成立するから、入力電圧
Ｖｉに対する誤差電圧Ｖ2 ′は、κ3 ／κκ1 ＝κ2 と
おけば、Ｖ2 ′＝κ2 （１／Ｖｉ2 ）となり、誤差増幅
器２１から出力される誤差電圧Ｖ2 ′は、入力電圧の２
乗に反比例することになる。
れる電流ｉL1がピーク値ＩP になるときには、第１の検
出電圧Ｖ1 と第３の検出電圧Ｖ3 と誤差電圧Ｖ2 ′との
間には、Ｖ3 ＝κＶ1 Ｖ2 ′が成立するから、入力電圧
Ｖｉに対する誤差電圧Ｖ2 ′は、κ3 ／κκ1 ＝κ2 と
おけば、Ｖ2 ′＝κ2 （１／Ｖｉ2 ）となり、誤差増幅
器２１から出力される誤差電圧Ｖ2 ′は、入力電圧の２
乗に反比例することになる。
【００１１】このことは、上記構成の電源装置につい
て、負荷を変更せずに出力電圧Ｖｏを一定に保ち、入力
電圧Ｖｉのみが変化した場合に、誤差電圧Ｖ2 ′には入
力電圧Ｖｉの変化倍率の２乗倍の変化幅が要求されるこ
とを意味している。たとえば、入力電圧Ｖｉが１００〜
３００Ｖの間で変化し、他の条件は変更されないものと
すれば、入力電圧Ｖｉが１００Ｖである場合に比較して
入力電圧が３００Ｖである場合には、入力電圧Ｖｉの変
化倍率が３倍であるから、誤差電圧Ｖ2 ′を１／９の大
きさに制御しなければならない。
て、負荷を変更せずに出力電圧Ｖｏを一定に保ち、入力
電圧Ｖｉのみが変化した場合に、誤差電圧Ｖ2 ′には入
力電圧Ｖｉの変化倍率の２乗倍の変化幅が要求されるこ
とを意味している。たとえば、入力電圧Ｖｉが１００〜
３００Ｖの間で変化し、他の条件は変更されないものと
すれば、入力電圧Ｖｉが１００Ｖである場合に比較して
入力電圧が３００Ｖである場合には、入力電圧Ｖｉの変
化倍率が３倍であるから、誤差電圧Ｖ2 ′を１／９の大
きさに制御しなければならない。
【００１２】すなわち、乗算器２２の入力電圧Ｖ2 ′の
許容範囲の上限値をＶ2H′、下限値をＶ2L′とし、入力
電圧の上限値をＶH 、下限値をＶL とすれば、Ｖ2H′≧
κ2（１／ＶL 2 ）、かつ、Ｖ2L′≦κ2 （１／
ＶH 2 ）＝κ2 （ＶL ／ＶH ）2 （１／ＶL 2 ）を満た
さなければならないから、（ＶH ／ＶL ）2 Ｖ2L′≦κ
2 （１／ＶL 2 ）≦Ｖ2H′という関係が得られる。した
がって、Ｖ2H′／Ｖ2L′≧（ＶH ／ＶL ）2 となるので
あり、誤差電圧Ｖ2 ′は、入力電圧Ｖｉの変化倍率の２
乗に反比例した倍率で変化するのである。
許容範囲の上限値をＶ2H′、下限値をＶ2L′とし、入力
電圧の上限値をＶH 、下限値をＶL とすれば、Ｖ2H′≧
κ2（１／ＶL 2 ）、かつ、Ｖ2L′≦κ2 （１／
ＶH 2 ）＝κ2 （ＶL ／ＶH ）2 （１／ＶL 2 ）を満た
さなければならないから、（ＶH ／ＶL ）2 Ｖ2L′≦κ
2 （１／ＶL 2 ）≦Ｖ2H′という関係が得られる。した
がって、Ｖ2H′／Ｖ2L′≧（ＶH ／ＶL ）2 となるので
あり、誤差電圧Ｖ2 ′は、入力電圧Ｖｉの変化倍率の２
乗に反比例した倍率で変化するのである。
【００１３】しかしながら、誤差増幅器２１の出力電圧
や、誤差増幅器２１の出力に接続されている乗算器２２
の入力電圧には制限があるから、誤差電圧Ｖ2 ′の変化
倍率が大きいと正常な制御ができなくなるという問題が
生じる。たとえば、誤差電圧Ｖ2 ′が許容範囲の上限値
を越えようとすると出力電圧Ｖｏは所定電圧よりも下が
ることになり、逆に誤差電圧Ｖ2 ′が許容範囲の下限値
よりも下がろうとすると出力電圧Ｖｏが所定電圧を越
え、場合によっては主回路１が破壊するという問題が生
じる。とくに、上述したように既製の集積回路を制御回
路２に用いる場合には、誤差増幅器２１や乗算器２２の
動作許容範囲は仕様として既定されているから、入力電
圧Ｖｉの変化範囲は集積回路の仕様によって狭い範囲に
制限されるという問題がある。
や、誤差増幅器２１の出力に接続されている乗算器２２
の入力電圧には制限があるから、誤差電圧Ｖ2 ′の変化
倍率が大きいと正常な制御ができなくなるという問題が
生じる。たとえば、誤差電圧Ｖ2 ′が許容範囲の上限値
を越えようとすると出力電圧Ｖｏは所定電圧よりも下が
ることになり、逆に誤差電圧Ｖ2 ′が許容範囲の下限値
よりも下がろうとすると出力電圧Ｖｏが所定電圧を越
え、場合によっては主回路１が破壊するという問題が生
じる。とくに、上述したように既製の集積回路を制御回
路２に用いる場合には、誤差増幅器２１や乗算器２２の
動作許容範囲は仕様として既定されているから、入力電
圧Ｖｉの変化範囲は集積回路の仕様によって狭い範囲に
制限されるという問題がある。
【００１４】本発明は上記問題点の解決を目的とするも
のであり、入力電圧が広範囲に亙って変化しても出力電
圧を一定に保つことができるようにした電源装置を提供
しようとするものである。
のであり、入力電圧が広範囲に亙って変化しても出力電
圧を一定に保つことができるようにした電源装置を提供
しようとするものである。
【００１５】
【課題を解決するための手段】請求項１の発明では、ス
イッチング素子およびインダクタを含みスイッチング素
子のオン期間にインダクタに蓄積したエネルギをスイッ
チング素子のオフ期間に出力側に放出させることにより
直流電圧変換を行うチョッパ回路よりなる主回路と、ス
イッチング素子をオン・オフ制御する制御回路とを備
え、制御回路に、主回路への入力電圧に比例した第１の
検出電圧を発生する第１検出部と、主回路の出力電圧に
比例した第２の検出電圧を発生する第２検出部と、スイ
ッチング素子への通電電流に比例した第３の検出電圧を
発生する第３検出部と、インダクタに流れる電流に比例
した第４の検出電圧を発生する第４検出部と、第２の検
出電圧と設定電圧との差分を誤差電圧として出力する誤
差検出部と、第３の検出電圧が第１の検出電圧と誤差電
圧との積に規定倍率を乗じた電圧値になるとスイッチン
グ素子をオフにしインダクタの蓄積エネルギーが規定値
以下まで放出されたことを第４の検出電圧に基づいて検
出するとスイッチング素子をオンにする判定制御部と、
入力電圧の変動に対して第２の検出電圧を一定に保つよ
うに入力電圧が上昇すると入力電圧に対する第１の検出
電圧の比を小さくする方向に調節する電圧調節部とを具
備することを特徴とする。
イッチング素子およびインダクタを含みスイッチング素
子のオン期間にインダクタに蓄積したエネルギをスイッ
チング素子のオフ期間に出力側に放出させることにより
直流電圧変換を行うチョッパ回路よりなる主回路と、ス
イッチング素子をオン・オフ制御する制御回路とを備
え、制御回路に、主回路への入力電圧に比例した第１の
検出電圧を発生する第１検出部と、主回路の出力電圧に
比例した第２の検出電圧を発生する第２検出部と、スイ
ッチング素子への通電電流に比例した第３の検出電圧を
発生する第３検出部と、インダクタに流れる電流に比例
した第４の検出電圧を発生する第４検出部と、第２の検
出電圧と設定電圧との差分を誤差電圧として出力する誤
差検出部と、第３の検出電圧が第１の検出電圧と誤差電
圧との積に規定倍率を乗じた電圧値になるとスイッチン
グ素子をオフにしインダクタの蓄積エネルギーが規定値
以下まで放出されたことを第４の検出電圧に基づいて検
出するとスイッチング素子をオンにする判定制御部と、
入力電圧の変動に対して第２の検出電圧を一定に保つよ
うに入力電圧が上昇すると入力電圧に対する第１の検出
電圧の比を小さくする方向に調節する電圧調節部とを具
備することを特徴とする。
【００１６】請求項２の発明では、スイッチング素子お
よびインダクタを含みスイッチング素子のオン期間にイ
ンダクタに蓄積したエネルギをスイッチング素子のオフ
期間に出力側に放出させることにより直流電圧変換を行
うチョッパ回路よりなる主回路と、スイッチング素子を
オン・オフ制御する制御回路とを備え、制御回路は、主
回路への入力電圧に比例した第１の検出電圧を発生する
第１検出部と、主回路の出力電圧に比例した第２の検出
電圧を発生する第２検出部と、スイッチング素子への通
電電流に比例した第３の検出電圧を発生する第３検出部
と、インダクタに流れる電流に比例した第４の検出電圧
を発生する第４検出部と、第２の検出電圧と設定電圧と
の差分に比例した電圧を誤差電圧として出力する誤差検
出部と、第３の検出電圧が第１の検出電圧と誤差電圧と
の積に規定倍率を乗じた電圧値になるとスイッチング素
子をオフにしインダクタの蓄積エネルギーが規定値以下
まで放出されたことを第４の検出電圧に基づいて検出す
るとスイッチング素子をオンにする判定制御部と、入力
電圧の変動に対して第２の検出電圧を一定に保つように
入力電圧が上昇すると第２の検出電圧と設定電圧との差
分に対する誤差電圧の比を小さくする方向に調節する電
圧調節部とを具備することを特徴とする。
よびインダクタを含みスイッチング素子のオン期間にイ
ンダクタに蓄積したエネルギをスイッチング素子のオフ
期間に出力側に放出させることにより直流電圧変換を行
うチョッパ回路よりなる主回路と、スイッチング素子を
オン・オフ制御する制御回路とを備え、制御回路は、主
回路への入力電圧に比例した第１の検出電圧を発生する
第１検出部と、主回路の出力電圧に比例した第２の検出
電圧を発生する第２検出部と、スイッチング素子への通
電電流に比例した第３の検出電圧を発生する第３検出部
と、インダクタに流れる電流に比例した第４の検出電圧
を発生する第４検出部と、第２の検出電圧と設定電圧と
の差分に比例した電圧を誤差電圧として出力する誤差検
出部と、第３の検出電圧が第１の検出電圧と誤差電圧と
の積に規定倍率を乗じた電圧値になるとスイッチング素
子をオフにしインダクタの蓄積エネルギーが規定値以下
まで放出されたことを第４の検出電圧に基づいて検出す
るとスイッチング素子をオンにする判定制御部と、入力
電圧の変動に対して第２の検出電圧を一定に保つように
入力電圧が上昇すると第２の検出電圧と設定電圧との差
分に対する誤差電圧の比を小さくする方向に調節する電
圧調節部とを具備することを特徴とする。
【００１７】請求項３の発明では、スイッチング素子お
よびインダクタを含みスイッチング素子のオン期間にイ
ンダクタに蓄積したエネルギをスイッチング素子のオフ
期間に出力側に放出させることにより直流電圧変換を行
うチョッパ回路よりなる主回路と、スイッチング素子を
オン・オフ制御する制御回路とを備え、制御回路は、主
回路への入力電圧に比例した第１の検出電圧を発生する
第１検出部と、主回路の出力電圧に比例した第２の検出
電圧を発生する第２検出部と、スイッチング素子への通
電電流に比例した第３の検出電圧を発生する第３検出部
と、インダクタに流れる電流に比例した第４の検出電圧
を発生する第４検出部と、第２の検出電圧と設定電圧と
の差分を誤差電圧として出力する誤差検出部と、第３の
検出電圧が第１の検出電圧と誤差電圧との積に規定倍率
を乗じた電圧値になるとスイッチング素子をオフにしイ
ンダクタの蓄積エネルギーが規定値以下まで放出された
ことを第４の検出電圧に基づいて検出するとスイッチン
グ素子をオンにする判定制御部と、入力電圧の変動に対
して第２の検出電圧を一定に保つように入力電圧が上昇
するとスイッチング素子への通電電流に対する第３の検
出電圧の比を大きくする方向に調節する電圧調節部とを
具備することを特徴とする。
よびインダクタを含みスイッチング素子のオン期間にイ
ンダクタに蓄積したエネルギをスイッチング素子のオフ
期間に出力側に放出させることにより直流電圧変換を行
うチョッパ回路よりなる主回路と、スイッチング素子を
オン・オフ制御する制御回路とを備え、制御回路は、主
回路への入力電圧に比例した第１の検出電圧を発生する
第１検出部と、主回路の出力電圧に比例した第２の検出
電圧を発生する第２検出部と、スイッチング素子への通
電電流に比例した第３の検出電圧を発生する第３検出部
と、インダクタに流れる電流に比例した第４の検出電圧
を発生する第４検出部と、第２の検出電圧と設定電圧と
の差分を誤差電圧として出力する誤差検出部と、第３の
検出電圧が第１の検出電圧と誤差電圧との積に規定倍率
を乗じた電圧値になるとスイッチング素子をオフにしイ
ンダクタの蓄積エネルギーが規定値以下まで放出された
ことを第４の検出電圧に基づいて検出するとスイッチン
グ素子をオンにする判定制御部と、入力電圧の変動に対
して第２の検出電圧を一定に保つように入力電圧が上昇
するとスイッチング素子への通電電流に対する第３の検
出電圧の比を大きくする方向に調節する電圧調節部とを
具備することを特徴とする。
【００１８】
【作用】上記構成によれば、電圧調節部を設けることに
よって、第１の検出電圧、誤差電圧、第３の検出電圧の
いずれかを入力電圧の高低に応じて調節し、第２の検出
電圧をほぼ一定に保つようにしているので、入力電圧が
大幅に変動しても出力電圧をほぼ一定に保つことが可能
になるのである。すなわち、入力電圧として許容される
電圧範囲の上下限の差を大きくとりながらも出力電圧を
安定化することができるのである。
よって、第１の検出電圧、誤差電圧、第３の検出電圧の
いずれかを入力電圧の高低に応じて調節し、第２の検出
電圧をほぼ一定に保つようにしているので、入力電圧が
大幅に変動しても出力電圧をほぼ一定に保つことが可能
になるのである。すなわち、入力電圧として許容される
電圧範囲の上下限の差を大きくとりながらも出力電圧を
安定化することができるのである。
【００１９】
（実施例１）本実施例は、図６に示した従来構成に電圧
調節部として電圧調節回路３を追加し、入力電圧Ｖｉに
応じて乗算器２２に入力する第１の検出電圧Ｖ1 を切り
換えるようにしたものである。すなわち、電圧調節回路
３は、入力電圧Ｖｉを分圧する２個の抵抗Ｒ10，Ｒ
11と、抵抗Ｒ11にダイオードＤ2 を介して並列接続され
た平滑用のコンデンサＣ2 と、コンデンサＣ2 の両端電
圧を既定の基準電圧Ｖref2と比較するオープンコレクタ
型の出力部を有したコンパレータＣＰ1 と、コンパレー
タＣＰ1 の出力端にアノードが接続され抵抗Ｒ1 ，Ｒ2
の接続点にカソードが接続されたダイオードＤ3 と、ダ
イオードＤ3 のアノード側に直列接続されダイオードＤ
3 との直列回路が抵抗Ｒ1 に並列に接続された抵抗Ｒ12
とを備えている。
調節部として電圧調節回路３を追加し、入力電圧Ｖｉに
応じて乗算器２２に入力する第１の検出電圧Ｖ1 を切り
換えるようにしたものである。すなわち、電圧調節回路
３は、入力電圧Ｖｉを分圧する２個の抵抗Ｒ10，Ｒ
11と、抵抗Ｒ11にダイオードＤ2 を介して並列接続され
た平滑用のコンデンサＣ2 と、コンデンサＣ2 の両端電
圧を既定の基準電圧Ｖref2と比較するオープンコレクタ
型の出力部を有したコンパレータＣＰ1 と、コンパレー
タＣＰ1 の出力端にアノードが接続され抵抗Ｒ1 ，Ｒ2
の接続点にカソードが接続されたダイオードＤ3 と、ダ
イオードＤ3 のアノード側に直列接続されダイオードＤ
3 との直列回路が抵抗Ｒ1 に並列に接続された抵抗Ｒ12
とを備えている。
【００２０】電圧調節回路３の動作について説明する。
入力電圧Ｖｉは抵抗Ｒ10，Ｒ11によって分圧されコンデ
ンサＣ2 により平滑化されてコンデンサＣ2 の両端電圧
が比較電圧ＶｃとしてコンパレータＣＰ1 に入力され
る。したがって、比較電圧Ｖｃは入力電圧Ｖｉの短時間
の変動ではなく、入力電圧Ｖｉの時間平均の変動を反映
することになる。コンパレータＣＰ1 では、比較電圧Ｖ
ｃを基準電圧Ｖref2と比較し、Ｖｃ＜Ｖref2となる期
間、すなわち入力電圧Ｖｉが比較的低い期間には出力を
オープンにする。コンパレータＣＰ1 の出力がオープン
になれば、ダイオードＤ3 がオンになるから抵抗Ｒ12が
抵抗Ｒ1 に並列接続され、抵抗Ｒ1 ，Ｒ2 の接続点の電
位である第１の検出電圧Ｖ1 は、抵抗Ｒ1 および抵抗Ｒ
12の並列抵抗と抵抗Ｒ2 とにより入力電圧Ｖｉを分圧し
た電圧になる。この分圧比をＡL とすれば、ＡL ＝Ｒ2
／｛Ｒ1 ／（１＋Ｒ1 ／Ｒ12）＋Ｒ2 ｝になる。
入力電圧Ｖｉは抵抗Ｒ10，Ｒ11によって分圧されコンデ
ンサＣ2 により平滑化されてコンデンサＣ2 の両端電圧
が比較電圧ＶｃとしてコンパレータＣＰ1 に入力され
る。したがって、比較電圧Ｖｃは入力電圧Ｖｉの短時間
の変動ではなく、入力電圧Ｖｉの時間平均の変動を反映
することになる。コンパレータＣＰ1 では、比較電圧Ｖ
ｃを基準電圧Ｖref2と比較し、Ｖｃ＜Ｖref2となる期
間、すなわち入力電圧Ｖｉが比較的低い期間には出力を
オープンにする。コンパレータＣＰ1 の出力がオープン
になれば、ダイオードＤ3 がオンになるから抵抗Ｒ12が
抵抗Ｒ1 に並列接続され、抵抗Ｒ1 ，Ｒ2 の接続点の電
位である第１の検出電圧Ｖ1 は、抵抗Ｒ1 および抵抗Ｒ
12の並列抵抗と抵抗Ｒ2 とにより入力電圧Ｖｉを分圧し
た電圧になる。この分圧比をＡL とすれば、ＡL ＝Ｒ2
／｛Ｒ1 ／（１＋Ｒ1 ／Ｒ12）＋Ｒ2 ｝になる。
【００２１】一方、入力電圧Ｖｉが比較的高くＶｃ≧Ｖ
ref2となる期間には、コンパレータＣＰ1 の出力はショ
ートとなるので、ダイオードＤ3 がオフになって抵抗Ｒ
12が抵抗Ｒ1 から切り離されることになり、第１の検出
電圧Ｖ1 は抵抗Ｒ1 ，Ｒ2 のみにより入力電圧Ｖｉを分
圧した電圧になる。このときの分圧比をＡH とすれば、
ＡH ＝Ｒ2 ／（Ｒ1 ＋Ｒ2 ）になる。すなわち、入力電
圧Ｖｉが比較的低い期間の分圧比ＡL を、入力電圧Ｖｉ
が比較的高い期間の分圧比ＡH よりも大きくすることに
よって、入力電圧Ｖｉの変動幅に比較して第１の検出電
圧Ｖ1 の変動幅を小さくするのである。従来の技術で説
明したように、Ｖ3 ＝κＶ1 Ｖ2 ′であり、第３の検出
電圧のピーク値は比較的変動が少ないから、第１の検出
電圧Ｖ1の変動幅が小さくなれば、第２の検出電圧Ｖ2
の変動幅も小さくなる。このようにして、入力電圧Ｖｉ
が比較的広範囲に亙って変化しても、制御回路２に入力
される第２の検出電圧Ｖ2 の変動幅を抑制することがで
き、出力電圧Ｖｏをほぼ一定に保つことができるのであ
る。
ref2となる期間には、コンパレータＣＰ1 の出力はショ
ートとなるので、ダイオードＤ3 がオフになって抵抗Ｒ
12が抵抗Ｒ1 から切り離されることになり、第１の検出
電圧Ｖ1 は抵抗Ｒ1 ，Ｒ2 のみにより入力電圧Ｖｉを分
圧した電圧になる。このときの分圧比をＡH とすれば、
ＡH ＝Ｒ2 ／（Ｒ1 ＋Ｒ2 ）になる。すなわち、入力電
圧Ｖｉが比較的低い期間の分圧比ＡL を、入力電圧Ｖｉ
が比較的高い期間の分圧比ＡH よりも大きくすることに
よって、入力電圧Ｖｉの変動幅に比較して第１の検出電
圧Ｖ1 の変動幅を小さくするのである。従来の技術で説
明したように、Ｖ3 ＝κＶ1 Ｖ2 ′であり、第３の検出
電圧のピーク値は比較的変動が少ないから、第１の検出
電圧Ｖ1の変動幅が小さくなれば、第２の検出電圧Ｖ2
の変動幅も小さくなる。このようにして、入力電圧Ｖｉ
が比較的広範囲に亙って変化しても、制御回路２に入力
される第２の検出電圧Ｖ2 の変動幅を抑制することがで
き、出力電圧Ｖｏをほぼ一定に保つことができるのであ
る。
【００２２】次に、抵抗Ｒ1 ，Ｒ2 ，Ｒ12の値の設定方
法について説明する。ここで、入力電圧Ｖｉについて、
上限値および下限値をそれぞれＶH ，ＶL とし、分圧比
を切り換えるときの入力電圧ＶｉをＶM とする。また、
誤差電圧Ｖ2 ′について、上限値と下限値とをそれぞれ
Ｖ2H′，Ｖ2L′とする。ここで、Ｖ3 ＝κＶ1 Ｖ2 ′で
あり、分圧比がＡL である期間にはＡL ＶL ≦Ｖ1 ≦Ａ
L ＶM である。Ｖ1 ＝ＡL ＶL のときは、Ｖ2 ′≦
Ｖ2H′という条件を満たさなければならないから、次式
が成立する。 Ｖ3 ≦κＡL ＶL Ｖ2H′ （１） また、Ｖ2 ＝ＡL ＶM のときには、Ｖ2 ′≧Ｖ2L′とい
う条件を満たさなければならないから、次式が成立す
る。 Ｖ3 ≧κＡL ＶM Ｖ2L′ （２） 同様にして、分圧比がＡH である期間には、次式が成立
する。 Ｖ3 ≦κＡH ＶM Ｖ2H′ （３） Ｖ3 ≧κＡH ＶH Ｖ2L′ （４） ところで、入力電流Ｉｉは、インダクタＣＨの１次巻線
Ｌ1 に流れる電流ｉL1の約１／２倍であり、スイッチン
グ素子Ｑ1 のオン期間には電流ｉL1は抵抗Ｒ5に流れる
電流に等しいから、入力電力をＷとすればＶ3 ＝２ＷＲ
5 ／Ｖｉであって、（４）式によればＡH ≦Ｖ3 ／κＶ
H Ｖ2L′＝２ＷＲ5 ／κＶH 2 Ｖ2L′であり、上述のよ
うにＡH ＝Ｒ2 ／（Ｒ1 ＋Ｒ2 ）であるから、結局、抵
抗Ｒ1 ，Ｒ2 は次式を満たすことが必要である。 Ｒ2 ／（Ｒ1 ＋Ｒ2 ）≦２ＷＲ5 ／κＶH 2 Ｖ2L′ … 一方、（１）式によればＡL ≧Ｖ3 ／κＶL Ｖ2H′であ
り、上述のようにＡL ＝Ｒ2 ／｛Ｒ1 ／（１＋Ｒ1 ／Ｒ
12）＋Ｒ2 ｝であるから、抵抗Ｒ1 ，Ｒ2 ，Ｒ12は次式
を満たすことが必要である。 Ｒ2 ／｛Ｒ1 ／（１＋Ｒ1 ／Ｒ12）＋Ｒ2 ｝≧２ＷＲ5 ／κＶL 2 Ｖ2H′… さらに、発明が解決しようとする課題の項で説明したよ
うに、Ｖ2H′／Ｖ2L′≧（ＶM ／ＶL ）2 かつ、 Ｖ2H′／Ｖ2L′≧（ＶH ／ＶM ）2が成立する必要があ
る。両式を変形すれば、ＶM 2 ≦（Ｖ2H′／Ｖ2L′）Ｖ
L 2、かつＶM 2 ≧（Ｖ2L′／Ｖ2H′）ＶH 2 であり、
（Ｖ2H′／Ｖ2L′）ＶL 2 ＝ＶM1 2 、（Ｖ2L′／
Ｖ2H′）ＶH 2 ＝ＶM2 2 とおけば、ＶM1 2 ≧ＶM 2 ≧Ｖ
M2 2が成立しなければならないから、結果的に次式を満
足すればよい。 ＶM1＞ＶM2 … 主回路１や制御回路２の仕様に応じて、上述した条件
〜を満たすように抵抗Ｒ1 ，Ｒ2 ，Ｒ12の定数値、入
力電圧Ｖｉの上限値ＶH および下限値ＶL を設定すれ
ば、電圧調節回路３を設けていない場合に比較して入力
電圧Ｖｉの可変範囲を大幅に広くすることができるので
ある。ここで、制御回路２の仕様に対して、第１の検出
電圧Ｖ1 を２段階に切り換えるだけでは、入力電圧Ｖｉ
の上限値ＶHおよび下限値ＶL の変動幅に対応できない
場合には、第１の検出電圧Ｖ1 の切換段数をさらに多く
してもよい。
法について説明する。ここで、入力電圧Ｖｉについて、
上限値および下限値をそれぞれＶH ，ＶL とし、分圧比
を切り換えるときの入力電圧ＶｉをＶM とする。また、
誤差電圧Ｖ2 ′について、上限値と下限値とをそれぞれ
Ｖ2H′，Ｖ2L′とする。ここで、Ｖ3 ＝κＶ1 Ｖ2 ′で
あり、分圧比がＡL である期間にはＡL ＶL ≦Ｖ1 ≦Ａ
L ＶM である。Ｖ1 ＝ＡL ＶL のときは、Ｖ2 ′≦
Ｖ2H′という条件を満たさなければならないから、次式
が成立する。 Ｖ3 ≦κＡL ＶL Ｖ2H′ （１） また、Ｖ2 ＝ＡL ＶM のときには、Ｖ2 ′≧Ｖ2L′とい
う条件を満たさなければならないから、次式が成立す
る。 Ｖ3 ≧κＡL ＶM Ｖ2L′ （２） 同様にして、分圧比がＡH である期間には、次式が成立
する。 Ｖ3 ≦κＡH ＶM Ｖ2H′ （３） Ｖ3 ≧κＡH ＶH Ｖ2L′ （４） ところで、入力電流Ｉｉは、インダクタＣＨの１次巻線
Ｌ1 に流れる電流ｉL1の約１／２倍であり、スイッチン
グ素子Ｑ1 のオン期間には電流ｉL1は抵抗Ｒ5に流れる
電流に等しいから、入力電力をＷとすればＶ3 ＝２ＷＲ
5 ／Ｖｉであって、（４）式によればＡH ≦Ｖ3 ／κＶ
H Ｖ2L′＝２ＷＲ5 ／κＶH 2 Ｖ2L′であり、上述のよ
うにＡH ＝Ｒ2 ／（Ｒ1 ＋Ｒ2 ）であるから、結局、抵
抗Ｒ1 ，Ｒ2 は次式を満たすことが必要である。 Ｒ2 ／（Ｒ1 ＋Ｒ2 ）≦２ＷＲ5 ／κＶH 2 Ｖ2L′ … 一方、（１）式によればＡL ≧Ｖ3 ／κＶL Ｖ2H′であ
り、上述のようにＡL ＝Ｒ2 ／｛Ｒ1 ／（１＋Ｒ1 ／Ｒ
12）＋Ｒ2 ｝であるから、抵抗Ｒ1 ，Ｒ2 ，Ｒ12は次式
を満たすことが必要である。 Ｒ2 ／｛Ｒ1 ／（１＋Ｒ1 ／Ｒ12）＋Ｒ2 ｝≧２ＷＲ5 ／κＶL 2 Ｖ2H′… さらに、発明が解決しようとする課題の項で説明したよ
うに、Ｖ2H′／Ｖ2L′≧（ＶM ／ＶL ）2 かつ、 Ｖ2H′／Ｖ2L′≧（ＶH ／ＶM ）2が成立する必要があ
る。両式を変形すれば、ＶM 2 ≦（Ｖ2H′／Ｖ2L′）Ｖ
L 2、かつＶM 2 ≧（Ｖ2L′／Ｖ2H′）ＶH 2 であり、
（Ｖ2H′／Ｖ2L′）ＶL 2 ＝ＶM1 2 、（Ｖ2L′／
Ｖ2H′）ＶH 2 ＝ＶM2 2 とおけば、ＶM1 2 ≧ＶM 2 ≧Ｖ
M2 2が成立しなければならないから、結果的に次式を満
足すればよい。 ＶM1＞ＶM2 … 主回路１や制御回路２の仕様に応じて、上述した条件
〜を満たすように抵抗Ｒ1 ，Ｒ2 ，Ｒ12の定数値、入
力電圧Ｖｉの上限値ＶH および下限値ＶL を設定すれ
ば、電圧調節回路３を設けていない場合に比較して入力
電圧Ｖｉの可変範囲を大幅に広くすることができるので
ある。ここで、制御回路２の仕様に対して、第１の検出
電圧Ｖ1 を２段階に切り換えるだけでは、入力電圧Ｖｉ
の上限値ＶHおよび下限値ＶL の変動幅に対応できない
場合には、第１の検出電圧Ｖ1 の切換段数をさらに多く
してもよい。
【００２３】（実施例２）実施例１では、入力電圧Ｖｉ
に応じて第１の検出電圧Ｖ1 を切り換えるようにしてい
たが、本実施例では、図２に示すように、第３の検出電
圧Ｖ3 を切り換えるようにした点が相違する。すなわ
ち、電圧調節回路３は、実施例１と同様に、入力電圧Ｖ
ｉを分圧する２個の抵抗Ｒ10，Ｒ11および、抵抗Ｒ11に
並列接続された平滑用のコンデンサＣ2 を備え、コンデ
ンサＣ2 の両端電圧を比較電圧Ｖｃとしてコンパレータ
ＣＰ1 で基準電圧Ｖref2と比較するようになっている。
コンパレータＣＰ1 の出力端にはプルアップ用の抵抗Ｒ
14が接続され、コンパレータＣＰ1 の出力によってスイ
ッチ素子としてのトランジスタＱ2 をオン・オフするよ
うになっている。トランジスタＱ2 のエミッタ−コレク
タには抵抗Ｒ13が直列接続され、この直列回路は、スイ
ッチング素子Ｑ1 に直列接続されている抵抗Ｒ5に並列
に接続される。
に応じて第１の検出電圧Ｖ1 を切り換えるようにしてい
たが、本実施例では、図２に示すように、第３の検出電
圧Ｖ3 を切り換えるようにした点が相違する。すなわ
ち、電圧調節回路３は、実施例１と同様に、入力電圧Ｖ
ｉを分圧する２個の抵抗Ｒ10，Ｒ11および、抵抗Ｒ11に
並列接続された平滑用のコンデンサＣ2 を備え、コンデ
ンサＣ2 の両端電圧を比較電圧Ｖｃとしてコンパレータ
ＣＰ1 で基準電圧Ｖref2と比較するようになっている。
コンパレータＣＰ1 の出力端にはプルアップ用の抵抗Ｒ
14が接続され、コンパレータＣＰ1 の出力によってスイ
ッチ素子としてのトランジスタＱ2 をオン・オフするよ
うになっている。トランジスタＱ2 のエミッタ−コレク
タには抵抗Ｒ13が直列接続され、この直列回路は、スイ
ッチング素子Ｑ1 に直列接続されている抵抗Ｒ5に並列
に接続される。
【００２４】コンパレータＣＰ1 は、入力電圧Ｖｉが低
く比較電圧Ｖｃが基準電圧Ｖref2よりも低い期間には
（Ｖｃ＜Ｖref2）、トランジスタＱ2 をオンにして抵抗
Ｒ13を抵抗Ｒ5 に並列に接続することによって第３の検
出電圧Ｖ3 を引き下げ、入力電圧Ｖｉが高く比較電圧Ｖ
ｃが基準電圧Ｖref2以上である期間には（Ｖｃ≧Ｖref
2）、トランジスタＱ2 をオフにして抵抗Ｒ13を抵抗Ｒ
5 から切り離して第３の検出電圧Ｖ3 を引き上げる。
く比較電圧Ｖｃが基準電圧Ｖref2よりも低い期間には
（Ｖｃ＜Ｖref2）、トランジスタＱ2 をオンにして抵抗
Ｒ13を抵抗Ｒ5 に並列に接続することによって第３の検
出電圧Ｖ3 を引き下げ、入力電圧Ｖｉが高く比較電圧Ｖ
ｃが基準電圧Ｖref2以上である期間には（Ｖｃ≧Ｖref
2）、トランジスタＱ2 をオフにして抵抗Ｒ13を抵抗Ｒ
5 から切り離して第３の検出電圧Ｖ3 を引き上げる。
【００２５】本実施例では第３の検出電圧Ｖ3 を入力電
圧Ｖｉに応じて切り換えるのであり、上述したように、
第１の検出電圧Ｖ1 、誤差電圧Ｖ2 ′、第３の検出電圧
Ｖ3にはＶ3 ＝κＶ1 Ｖ2 ′という関係があるから、入
力電圧Ｖｉの変動幅に対して第２の検出電圧Ｖ2 （＝Ｖ
2 ′＋Ｖref ）の変化幅を小さくすることができるので
ある。すなわち、入力電圧Ｖｉが大幅に変動しても、出
力電圧Ｖｏをほぼ一定に保つことができるのである。他
の構成および動作は実施例１と同様である。
圧Ｖｉに応じて切り換えるのであり、上述したように、
第１の検出電圧Ｖ1 、誤差電圧Ｖ2 ′、第３の検出電圧
Ｖ3にはＶ3 ＝κＶ1 Ｖ2 ′という関係があるから、入
力電圧Ｖｉの変動幅に対して第２の検出電圧Ｖ2 （＝Ｖ
2 ′＋Ｖref ）の変化幅を小さくすることができるので
ある。すなわち、入力電圧Ｖｉが大幅に変動しても、出
力電圧Ｖｏをほぼ一定に保つことができるのである。他
の構成および動作は実施例１と同様である。
【００２６】（実施例３）本実施例では、図３に示すよ
うに、入力電圧Ｖｉに応じて第１の検出電圧Ｖ1を調節
するようにしているものであって、実施例１では電圧調
節回路３にコンパレータＣＰ1 を用いたのに対して、本
実施例ではカレントミラーＣＭを用いている点に相違が
ある。
うに、入力電圧Ｖｉに応じて第１の検出電圧Ｖ1を調節
するようにしているものであって、実施例１では電圧調
節回路３にコンパレータＣＰ1 を用いたのに対して、本
実施例ではカレントミラーＣＭを用いている点に相違が
ある。
【００２７】すなわち、整流器ＲＥの出力端とインダク
タＣＨの１次巻線Ｌ1 との間に逆流阻止用のダイオード
Ｄ4 を付加し、電圧調節回路３は、ダイオードＤ4 のカ
ソードと１次巻線Ｌ1 との接続点において入力電圧Ｖｉ
を検出するように構成されている。入力電圧Ｖｉは２個
の抵抗Ｒ10，Ｒ11により分圧され、抵抗Ｒ11に並列接続
されたコンデンサＣ2 により平滑化される。２個のトラ
ンジスタＱ3 ，Ｑ4 により構成されたカレントミラーＣ
Ｍには抵抗Ｒ15を通してコンデンサＣ2 の両端電圧に対
応する電流が流入するから、カレントミラーＣＭの出力
電流は、コンデンサＣ2 の両端電圧に応じて増減するこ
とになる。カレントミラーＣＭの出力側となるトランジ
スタＱ4 のエミッタ−コレクタは抵抗Ｒ2 に並列接続さ
れるから、カレントミラーＣＭの出力電流が増加すれ
ば、第１の検出電圧Ｖ1 は等価的に引き下げられること
になる。つまり、実施例１では入力電圧Ｖｉに応じて第
１の検出電圧Ｖ1 を２段階に切り換えるようにしていた
が、本実施例ではカレントミラーＣＭによって無段階連
続的に第１の検出電圧Ｖ1 を増減させるのである。
タＣＨの１次巻線Ｌ1 との間に逆流阻止用のダイオード
Ｄ4 を付加し、電圧調節回路３は、ダイオードＤ4 のカ
ソードと１次巻線Ｌ1 との接続点において入力電圧Ｖｉ
を検出するように構成されている。入力電圧Ｖｉは２個
の抵抗Ｒ10，Ｒ11により分圧され、抵抗Ｒ11に並列接続
されたコンデンサＣ2 により平滑化される。２個のトラ
ンジスタＱ3 ，Ｑ4 により構成されたカレントミラーＣ
Ｍには抵抗Ｒ15を通してコンデンサＣ2 の両端電圧に対
応する電流が流入するから、カレントミラーＣＭの出力
電流は、コンデンサＣ2 の両端電圧に応じて増減するこ
とになる。カレントミラーＣＭの出力側となるトランジ
スタＱ4 のエミッタ−コレクタは抵抗Ｒ2 に並列接続さ
れるから、カレントミラーＣＭの出力電流が増加すれ
ば、第１の検出電圧Ｖ1 は等価的に引き下げられること
になる。つまり、実施例１では入力電圧Ｖｉに応じて第
１の検出電圧Ｖ1 を２段階に切り換えるようにしていた
が、本実施例ではカレントミラーＣＭによって無段階連
続的に第１の検出電圧Ｖ1 を増減させるのである。
【００２８】本実施例では、抵抗Ｒ10，Ｒ11の接続点と
抵抗Ｒ1 ，Ｒ2 の接続点との間に、ダイオードＤ5 と抵
抗Ｒ16との直列回路を接続してあり、入力電圧Ｖｉの脈
流波形における谷部分においてダイオードＤ5 がオフに
なると、抵抗Ｒ16を切り離して第１の検出電圧Ｖ1 を引
き上げるのであって、ダイオードＤ5 と抵抗Ｒ16とは、
入力電圧Ｖｉの谷部分においてスイッチング素子Ｑ1 の
オン期間を長くする機能を有している。また、ダイオー
ドＤ4 はインダクタＣＨの回生電流を阻止することによ
って、入力電流の高調波成分を低減させる機能を有して
いる。他の構成は実施例１と同様である。
抵抗Ｒ1 ，Ｒ2 の接続点との間に、ダイオードＤ5 と抵
抗Ｒ16との直列回路を接続してあり、入力電圧Ｖｉの脈
流波形における谷部分においてダイオードＤ5 がオフに
なると、抵抗Ｒ16を切り離して第１の検出電圧Ｖ1 を引
き上げるのであって、ダイオードＤ5 と抵抗Ｒ16とは、
入力電圧Ｖｉの谷部分においてスイッチング素子Ｑ1 の
オン期間を長くする機能を有している。また、ダイオー
ドＤ4 はインダクタＣＨの回生電流を阻止することによ
って、入力電流の高調波成分を低減させる機能を有して
いる。他の構成は実施例１と同様である。
【００２９】（実施例４）本実施例における電圧調節回
路３は、図４に示すように、入力電圧Ｖｉに応じて誤差
電圧Ｖ2 ′を切り換えるようにしてある。本実施例で
は、制御回路２の全体を１個の集積回路で構成するので
はなく、制御回路２の各機能別に集積回路を用いて構成
しているが、制御回路２の機能については上述した各実
施例に示したものと同様である。
路３は、図４に示すように、入力電圧Ｖｉに応じて誤差
電圧Ｖ2 ′を切り換えるようにしてある。本実施例で
は、制御回路２の全体を１個の集積回路で構成するので
はなく、制御回路２の各機能別に集積回路を用いて構成
しているが、制御回路２の機能については上述した各実
施例に示したものと同様である。
【００３０】電圧調節回路３では、実施例１と同様に、
入力電圧Ｖｉを抵抗Ｒ10，Ｒ11で分圧し、抵抗Ｒ11にダ
イオードＤ2 とコンデンサＣ2 との直列回路を並列接続
することによって、コンデンサＣ2 で平滑化した電圧を
比較電圧ＶｃとしてコンパレータＣＰ1 に入力する。ま
た、コンパレータＣＰ1 では、比較電圧Ｖｃを基準電圧
Ｖref2と比較し、比較電圧Ｖｃが基準電圧Ｖref2より小
さいときには出力回路がオープンになる。一方、制御回
路２の誤差増幅器２１の出力端には回路アースに一端が
接続されている２個の抵抗Ｒ17，Ｒ18の直列回路が接続
され、さらに両抵抗Ｒ17，Ｒ18の接続点とコンパレータ
ＣＰ1 の出力端との間には抵抗Ｒ19が接続されている。
入力電圧Ｖｉを抵抗Ｒ10，Ｒ11で分圧し、抵抗Ｒ11にダ
イオードＤ2 とコンデンサＣ2 との直列回路を並列接続
することによって、コンデンサＣ2 で平滑化した電圧を
比較電圧ＶｃとしてコンパレータＣＰ1 に入力する。ま
た、コンパレータＣＰ1 では、比較電圧Ｖｃを基準電圧
Ｖref2と比較し、比較電圧Ｖｃが基準電圧Ｖref2より小
さいときには出力回路がオープンになる。一方、制御回
路２の誤差増幅器２１の出力端には回路アースに一端が
接続されている２個の抵抗Ｒ17，Ｒ18の直列回路が接続
され、さらに両抵抗Ｒ17，Ｒ18の接続点とコンパレータ
ＣＰ1 の出力端との間には抵抗Ｒ19が接続されている。
【００３１】乗算器２２に入力される誤差電圧Ｖ2 ′
は、抵抗Ｒ17，Ｒ18の接続点より得られる。したがっ
て、コンパレータＣＰ1 が出力回路がオープンであると
きには、抵抗Ｒ17，Ｒ18のみの分圧比により誤差増幅器
２１の出力電圧が分圧され、コンパレータＣＰ1 の出力
回路がショートであるときには、抵抗Ｒ18および抵抗Ｒ
19の並列抵抗と抵抗Ｒ17とによる分圧比により誤差増幅
器２１の出力電圧が分圧される。すなわち、入力電圧Ｖ
ｉが低く比較電圧Ｖｃが基準電圧Ｖref2よりも小さい期
間には、コンパレータＣＰ1 の出力回路はオープンにな
り誤差増幅器２１の出力電圧を抵抗Ｒ17，Ｒ18によって
分圧した誤差電圧Ｖ2 ′が得られる。入力電圧Ｖｉが高
く比較電圧Ｖｃが基準電圧Ｖref2以上である期間には、
コンパレータＣＰ1 の出力回路がショートになり誤差増
幅器２１の出力電圧を抵抗Ｒ17，Ｒ18，Ｒ19によって分
圧した誤差電圧Ｖ2 ′が得られるのである。このように
して、入力電圧Ｖｉの変化に対する誤差電圧Ｖ2 ′の変
化幅を小さくすることができ、結果的に入力電圧Ｖｉが
大きく変化しても出力電圧Ｖ0 を一定に保つことができ
るのである。他の構成は実施例１と同様である。
は、抵抗Ｒ17，Ｒ18の接続点より得られる。したがっ
て、コンパレータＣＰ1 が出力回路がオープンであると
きには、抵抗Ｒ17，Ｒ18のみの分圧比により誤差増幅器
２１の出力電圧が分圧され、コンパレータＣＰ1 の出力
回路がショートであるときには、抵抗Ｒ18および抵抗Ｒ
19の並列抵抗と抵抗Ｒ17とによる分圧比により誤差増幅
器２１の出力電圧が分圧される。すなわち、入力電圧Ｖ
ｉが低く比較電圧Ｖｃが基準電圧Ｖref2よりも小さい期
間には、コンパレータＣＰ1 の出力回路はオープンにな
り誤差増幅器２１の出力電圧を抵抗Ｒ17，Ｒ18によって
分圧した誤差電圧Ｖ2 ′が得られる。入力電圧Ｖｉが高
く比較電圧Ｖｃが基準電圧Ｖref2以上である期間には、
コンパレータＣＰ1 の出力回路がショートになり誤差増
幅器２１の出力電圧を抵抗Ｒ17，Ｒ18，Ｒ19によって分
圧した誤差電圧Ｖ2 ′が得られるのである。このように
して、入力電圧Ｖｉの変化に対する誤差電圧Ｖ2 ′の変
化幅を小さくすることができ、結果的に入力電圧Ｖｉが
大きく変化しても出力電圧Ｖ0 を一定に保つことができ
るのである。他の構成は実施例１と同様である。
【００３２】（実施例５）本実施例における電圧調節回
路３は、図５に示すように、入力電圧Ｖｉの高低に応じ
て乗算器２２の出力を切り換えるものである。入力電圧
Ｖｉの高低の検出は実施例４と同様であって、入力電圧
Ｖｉを抵抗Ｒ10，Ｒ11により分圧し、ダイオードＤ2 を
介してコンデンサＣ2 により平滑化した電圧をコンパレ
ータＣＰ1の比較電圧Ｖｃとして基準電圧Ｖref2と比較
するようになっている。乗算器２２の出力端と回路アー
スとの間には、抵抗Ｒ20，Ｒ21の直列回路が接続され、
比較器２３には両抵抗Ｒ20，Ｒ21の接続点の電圧が入力
される。また、両抵抗Ｒ20，Ｒ21の接続点とコンパレー
タＣＰ1 の出力端との間には抵抗Ｒ22が接続されてい
る。
路３は、図５に示すように、入力電圧Ｖｉの高低に応じ
て乗算器２２の出力を切り換えるものである。入力電圧
Ｖｉの高低の検出は実施例４と同様であって、入力電圧
Ｖｉを抵抗Ｒ10，Ｒ11により分圧し、ダイオードＤ2 を
介してコンデンサＣ2 により平滑化した電圧をコンパレ
ータＣＰ1の比較電圧Ｖｃとして基準電圧Ｖref2と比較
するようになっている。乗算器２２の出力端と回路アー
スとの間には、抵抗Ｒ20，Ｒ21の直列回路が接続され、
比較器２３には両抵抗Ｒ20，Ｒ21の接続点の電圧が入力
される。また、両抵抗Ｒ20，Ｒ21の接続点とコンパレー
タＣＰ1 の出力端との間には抵抗Ｒ22が接続されてい
る。
【００３３】したがって、入力電圧Ｖｉが低く比較電圧
Ｖｃが基準電圧Ｖref2より小さい期間にはコンパレータ
ＣＰ1 の出力回路がオープンになり乗算器２２の出力電
圧は抵抗Ｒ20，Ｒ21のみによって分圧されることにな
る。一方、入力電圧Ｖｉが高く比較電圧Ｖｃが基準電圧
Ｖref2以上である期間にはコンパレータＣＰ1 の出力回
路がショートになり乗算器２２の出力電圧は抵抗Ｒ20，
Ｒ21，Ｒ22により分圧されることになる。このようにし
て、入力電圧Ｖｉが高くなると乗算器２２の出力電圧の
分圧比を小さくして比較器２３に入力する電圧を引き下
げるから、結果的に入力電圧Ｖｉが大きく変化しても出
力電圧Ｖｏを一定に保つことができるのである。他の構
成は実施例４と同様である。
Ｖｃが基準電圧Ｖref2より小さい期間にはコンパレータ
ＣＰ1 の出力回路がオープンになり乗算器２２の出力電
圧は抵抗Ｒ20，Ｒ21のみによって分圧されることにな
る。一方、入力電圧Ｖｉが高く比較電圧Ｖｃが基準電圧
Ｖref2以上である期間にはコンパレータＣＰ1 の出力回
路がショートになり乗算器２２の出力電圧は抵抗Ｒ20，
Ｒ21，Ｒ22により分圧されることになる。このようにし
て、入力電圧Ｖｉが高くなると乗算器２２の出力電圧の
分圧比を小さくして比較器２３に入力する電圧を引き下
げるから、結果的に入力電圧Ｖｉが大きく変化しても出
力電圧Ｖｏを一定に保つことができるのである。他の構
成は実施例４と同様である。
【００３４】上述した各実施例では主回路１を昇圧型の
チョッパ回路としたが、他の形式のチョッパ回路（昇圧
型や反転型（昇降圧型）など）であっても本発明の技術
思想を適用することができるのはいうまでもない。
チョッパ回路としたが、他の形式のチョッパ回路（昇圧
型や反転型（昇降圧型）など）であっても本発明の技術
思想を適用することができるのはいうまでもない。
【００３５】
【発明の効果】本発明は上述のように、電圧調節部を設
けることによって、第１の検出電圧、誤差電圧、第３の
検出電圧のいずれかを入力電圧の高低に応じて調節し、
第２の検出電圧をほぼ一定に保つようにしているので、
入力電圧が大幅に変動しても出力電圧をほぼ一定に保つ
ことが可能になるという利点を有する。すなわち、入力
電圧として許容される電圧範囲の上下限の差を大きくと
りながらも、入力電流の高調波歪が改善され安定した直
流電圧を出力することができるのである。
けることによって、第１の検出電圧、誤差電圧、第３の
検出電圧のいずれかを入力電圧の高低に応じて調節し、
第２の検出電圧をほぼ一定に保つようにしているので、
入力電圧が大幅に変動しても出力電圧をほぼ一定に保つ
ことが可能になるという利点を有する。すなわち、入力
電圧として許容される電圧範囲の上下限の差を大きくと
りながらも、入力電流の高調波歪が改善され安定した直
流電圧を出力することができるのである。
【図１】実施例１を示す回路図である。
【図２】実施例２を示す回路図である。
【図３】実施例３を示す回路図である。
【図４】実施例４を示す回路図である。
【図５】実施例５を示す回路図である。
【図６】従来例を示す回路図である。
【図７】従来例における主回路を示す回路図である。
【図８】従来例における主回路の動作説明図である。
【図９】従来例における入力電圧波形とインダクタに流
れる電流との関係を示す動作説明図である。
れる電流との関係を示す動作説明図である。
【図１０】従来例における入力電流とインダクタに流れ
る電流との関係を示す動作説明図である。
る電流との関係を示す動作説明図である。
１ 主回路 ２ 制御回路 ３ 電圧切換回路 ２１ 誤差増幅器 ２２ 乗算器 ２３ 比較器 ２４ ＲＳラッチ ２５ 出力回路 ＣＨ インダクタ Ｌ1 １次巻線 Ｌ2 ２次巻線 Ｑ1 スイッチング素子 Ｒ1 抵抗 Ｒ2 抵抗 Ｒ5 抵抗 Ｒ6 抵抗 Ｒ7 抵抗
───────────────────────────────────────────────────── フロントページの続き (72)発明者 西野 博之 大阪府門真市大字門真1048番地松下電工 株式会社内 (72)発明者 西浦 晃司 大阪府門真市大字門真1048番地松下電工 株式会社内 (72)発明者 濱本 勝信 大阪府門真市大字門真1048番地松下電工 株式会社内 (56)参考文献 特開 平３−22865（ＪＰ，Ａ) 特開 平５−184159（ＪＰ，Ａ) 特開 平４−168975（ＪＰ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) H02M 3/155
Claims (3)
- 【請求項１】 スイッチング素子およびインダクタを含
みスイッチング素子のオン期間にインダクタに蓄積した
エネルギをスイッチング素子のオフ期間に出力側に放出
させることにより直流電圧変換を行うチョッパ回路より
なる主回路と、スイッチング素子をオン・オフ制御する
制御回路とを備え、制御回路は、主回路への入力電圧に
比例した第１の検出電圧を発生する第１検出部と、主回
路の出力電圧に比例した第２の検出電圧を発生する第２
検出部と、スイッチング素子への通電電流に比例した第
３の検出電圧を発生する第３検出部と、インダクタに流
れる電流に比例した第４の検出電圧を発生する第４検出
部と、第２の検出電圧と設定電圧との差分を誤差電圧と
して出力する誤差検出部と、第３の検出電圧が第１の検
出電圧と誤差電圧との積に規定倍率を乗じた電圧値にな
るとスイッチング素子をオフにしインダクタの蓄積エネ
ルギーが規定値以下まで放出されたことを第４の検出電
圧に基づいて検出するとスイッチング素子をオンにする
判定制御部と、入力電圧の変動に対して第２の検出電圧
を一定に保つように入力電圧が上昇すると入力電圧に対
する第１の検出電圧の比を小さくする方向に調節する電
圧調節部とを具備することを特徴とする電源装置。 - 【請求項２】 スイッチング素子およびインダクタを含
みスイッチング素子のオン期間にインダクタに蓄積した
エネルギをスイッチング素子のオフ期間に出力側に放出
させることにより直流電圧変換を行うチョッパ回路より
なる主回路と、スイッチング素子をオン・オフ制御する
制御回路とを備え、制御回路は、主回路への入力電圧に
比例した第１の検出電圧を発生する第１検出部と、主回
路の出力電圧に比例した第２の検出電圧を発生する第２
検出部と、スイッチング素子への通電電流に比例した第
３の検出電圧を発生する第３検出部と、インダクタに流
れる電流に比例した第４の検出電圧を発生する第４検出
部と、第２の検出電圧と設定電圧との差分に比例した電
圧を誤差電圧として出力する誤差検出部と、第３の検出
電圧が第１の検出電圧と誤差電圧との積に規定倍率を乗
じた電圧値になるとスイッチング素子をオフにしインダ
クタの蓄積エネルギーが規定値以下まで放出されたこと
を第４の検出電圧に基づいて検出するとスイッチング素
子をオンにする判定制御部と、入力電圧の変動に対して
第２の検出電圧を一定に保つように入力電圧が上昇する
と第２の検出電圧と設定電圧との差分に対する誤差電圧
の比を小さくする方向に調節する電圧調節部とを具備す
ることを特徴とする電源装置。 - 【請求項３】 スイッチング素子およびインダクタを含
みスイッチング素子のオン期間にインダクタに蓄積した
エネルギをスイッチング素子のオフ期間に出力側に放出
させることにより直流電圧変換を行うチョッパ回路より
なる主回路と、スイッチング素子をオン・オフ制御する
制御回路とを備え、制御回路は、主回路への入力電圧に
比例した第１の検出電圧を発生する第１検出部と、主回
路の出力電圧に比例した第２の検出電圧を発生する第２
検出部と、スイッチング素子への通電電流に比例した第
３の検出電圧を発生する第３検出部と、インダクタに流
れる電流に比例した第４の検出電圧を発生する第４検出
部と、第２の検出電圧と設定電圧との差分を誤差電圧と
して出力する誤差検出部と、第３の検出電圧が第１の検
出電圧と誤差電圧との積に規定倍率を乗じた電圧値にな
るとスイッチング素子をオフにしインダクタの蓄積エネ
ルギーが規定値以下まで放出されたことを第４の検出電
圧に基づいて検出するとスイッチング素子をオンにする
判定制御部と、入力電圧の変動に対して第２の検出電圧
を一定に保つように入力電圧が上昇するとスイッチング
素子への通電電流に対する第３の検出電圧の比を大きく
する方向に調節する電圧調節部とを具備することを特徴
とする電源装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP04303382A JP3093893B2 (ja) | 1992-11-13 | 1992-11-13 | 電源装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP04303382A JP3093893B2 (ja) | 1992-11-13 | 1992-11-13 | 電源装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH06153495A JPH06153495A (ja) | 1994-05-31 |
| JP3093893B2 true JP3093893B2 (ja) | 2000-10-03 |
Family
ID=17920347
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP04303382A Expired - Lifetime JP3093893B2 (ja) | 1992-11-13 | 1992-11-13 | 電源装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3093893B2 (ja) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100339539B1 (ko) * | 1998-11-12 | 2002-09-26 | 엘지전자주식회사 | 소프트스위칭역률제어용승압형컨버터의저손실스위칭구동회로 |
| KR100339540B1 (ko) * | 1998-12-22 | 2002-10-19 | 엘지전자주식회사 | 역률제어용승압형능동필터의구동제어회로및방법 |
| JP2002320378A (ja) * | 2001-04-19 | 2002-10-31 | Yokogawa Electric Corp | コンバータ |
| EP1471625A4 (en) | 2002-01-08 | 2006-06-21 | Sanken Electric Co Ltd | PERFORMANCE FACTOR IMPROVEMENT CONVERTER AND CONTROL PROCESS THEREFOR |
| JP7208074B2 (ja) * | 2019-03-19 | 2023-01-18 | Ntn株式会社 | 出力電圧検出回路 |
| JPWO2023002744A1 (ja) * | 2021-07-20 | 2023-01-26 |
-
1992
- 1992-11-13 JP JP04303382A patent/JP3093893B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH06153495A (ja) | 1994-05-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3535902B2 (ja) | 力率補正回路 | |
| US7417879B2 (en) | PFM and current controlled switching regulator | |
| US5731731A (en) | High efficiency switching regulator with adaptive drive output circuit | |
| US6531854B2 (en) | Power factor correction circuit arrangement | |
| US7019507B1 (en) | Methods and circuits for programmable current limit protection | |
| US7446519B2 (en) | PWM/burst mode switching regulator with automatic mode change | |
| JPH10225105A (ja) | Ｄｃ／ｄｃコンバータ | |
| US10050519B2 (en) | Control of buck-boost power converter with input voltage tracking | |
| WO2001063735A1 (en) | Power converter mode transistioning method and apparatus | |
| WO2020024171A1 (zh) | 一种电压转换电路的控制电路 | |
| JP2888729B2 (ja) | 出力短絡保護回路 | |
| JPH0345984B2 (ja) | ||
| JP3093893B2 (ja) | 電源装置 | |
| JP2007037297A (ja) | 力率改善回路 | |
| JP3161839B2 (ja) | 電源装置 | |
| JP6912300B2 (ja) | スイッチングレギュレータ | |
| JP4051899B2 (ja) | 電源回路および電源回路の制御方法 | |
| JP2000341957A (ja) | 電源装置 | |
| JPH08294282A (ja) | 昇圧型力率改善回路 | |
| JPH1141914A (ja) | Ｄｃ−ｄｃコンバータ | |
| JPH0956156A (ja) | レギュレータ回路およびそのレギュレータ回路を用いた多出力スイッチング電源装置 | |
| JP3171068B2 (ja) | スイッチング電源 | |
| JP4058968B2 (ja) | 電源装置 | |
| JPH1080137A (ja) | スイッチング電源装置 | |
| JP3227637B2 (ja) | 電源回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20000718 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070728 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080728 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090728 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090728 Year of fee payment: 9 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090728 Year of fee payment: 9 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090728 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100728 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100728 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110728 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120728 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120728 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130728 Year of fee payment: 13 |
|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130728 Year of fee payment: 13 |