JP3092938B2 - 画像表示装置用ディジタル同期回路 - Google Patents
画像表示装置用ディジタル同期回路Info
- Publication number
- JP3092938B2 JP3092938B2 JP02314482A JP31448290A JP3092938B2 JP 3092938 B2 JP3092938 B2 JP 3092938B2 JP 02314482 A JP02314482 A JP 02314482A JP 31448290 A JP31448290 A JP 31448290A JP 3092938 B2 JP3092938 B2 JP 3092938B2
- Authority
- JP
- Japan
- Prior art keywords
- pulse
- signal
- locked loop
- synchronization
- gate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N5/00—Details of television systems
- H04N5/04—Synchronising
- H04N5/06—Generation of synchronising signals
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N5/00—Details of television systems
- H04N5/04—Synchronising
- H04N5/12—Devices in which the synchronising signals are only operative if a phase difference occurs between synchronising and synchronised scanning devices, e.g. flywheel synchronising
- H04N5/126—Devices in which the synchronising signals are only operative if a phase difference occurs between synchronising and synchronised scanning devices, e.g. flywheel synchronising whereby the synchronisation signal indirectly commands a frequency generator
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Synchronizing For Television (AREA)
Description
【発明の詳細な説明】 （産業上の利用分野） 本発明は、画像表示装置用のディジタル同期回路であ
って、当該回路に供給される水平同期信号を含むディジ
タルテレビジョン信号から水平同期パルスを分離する同
期信号分離段と位相ロックループとを具え、分離した水
平同期パルスをその同期のために位相ロックループに供
給するようにしたディジタル同期回路に関するものであ
る。
って、当該回路に供給される水平同期信号を含むディジ
タルテレビジョン信号から水平同期パルスを分離する同
期信号分離段と位相ロックループとを具え、分離した水
平同期パルスをその同期のために位相ロックループに供
給するようにしたディジタル同期回路に関するものであ
る。
（従来の技術） このタイプの同期回路は、一般に、入力信号が妨害さ
れると水平同期信号を正しく識別し得なくなり、その結
果として誤った同期パルス、即ち水平同期パルスでない
パルスを発生する問題がある。これは、位相ロックルー
プが同期外れになり画像が乱れる結果をもたらす。テレ
ビジョン信号に位相ジャンプが存在する場合も同様であ
る。
れると水平同期信号を正しく識別し得なくなり、その結
果として誤った同期パルス、即ち水平同期パルスでない
パルスを発生する問題がある。これは、位相ロックルー
プが同期外れになり画像が乱れる結果をもたらす。テレ
ビジョン信号に位相ジャンプが存在する場合も同様であ
る。
米国特許第3819859号明細書から、いわゆる窓を用い
て水平同期信号内に含まれるパルスを識別するようにし
たアナログ水平同期回路が既知である。この窓は水平同
期信号内の検出パルスに応じて再び開閉される。
て水平同期信号内に含まれるパルスを識別するようにし
たアナログ水平同期回路が既知である。この窓は水平同
期信号内の検出パルスに応じて再び開閉される。
（発明が解決しようとする課題） この同期回路では窓が開いている時間間隔中にしきい
値を越える全てのパルスが同期パルスとして評価され
る。従って、信号が妨害されると、複数のパルスが窓内
に検出され得る。更に、この回路では、位相ジャンプを
有するテレビジョン信号に対しては水平同期信号内のパ
ルスが窓内に認識されなくなることが起り得るという問
題が生ずる。この場合には後続の位相ロックループが同
期外れになる。
値を越える全てのパルスが同期パルスとして評価され
る。従って、信号が妨害されると、複数のパルスが窓内
に検出され得る。更に、この回路では、位相ジャンプを
有するテレビジョン信号に対しては水平同期信号内のパ
ルスが窓内に認識されなくなることが起り得るという問
題が生ずる。この場合には後続の位相ロックループが同
期外れになる。
本発明の目的は、テレビジョン信号が妨害されても或
は雑音を含んでいても確実な同期を達成し得る頭書に記
載したタイプのディジタル同期回路を提供することにあ
る。
は雑音を含んでいても確実な同期を達成し得る頭書に記
載したタイプのディジタル同期回路を提供することにあ
る。
（課題を解決するための手段） 本発明は、この目的のために、頭書に記載したタイプ
のディジタル同期回路において、前記位相ロックループ
が、水平同期パルスの予想瞬時に所定のパルス幅で発生
するパルスを有する第１スイッチング信号を供給すると
共に、第１スイッチング信号の各パルスから所定の時間
間隔後に発生するパルスを有する第２スイッチング信号
を供給するよう構成され、且つ第１スイッチング信号の
パルス中に発生する最初の水平同期パルスを位相ロック
ループに通すが、この水平同期パルスから第２スイッチ
ング信号の次のパルスまでの間に発生する水平同期パル
スは遮断し、且つ第１スイッチング信号のパルス中に水
平同期パルスが発生しない場合には第１スイッチング信
号の当該パルスから次のパルスまでの間に発生する全て
の水平同期パルスを位相ロックループに通すゲート手段
が設けられていることを特徴とする。
のディジタル同期回路において、前記位相ロックループ
が、水平同期パルスの予想瞬時に所定のパルス幅で発生
するパルスを有する第１スイッチング信号を供給すると
共に、第１スイッチング信号の各パルスから所定の時間
間隔後に発生するパルスを有する第２スイッチング信号
を供給するよう構成され、且つ第１スイッチング信号の
パルス中に発生する最初の水平同期パルスを位相ロック
ループに通すが、この水平同期パルスから第２スイッチ
ング信号の次のパルスまでの間に発生する水平同期パル
スは遮断し、且つ第１スイッチング信号のパルス中に水
平同期パルスが発生しない場合には第１スイッチング信
号の当該パルスから次のパルスまでの間に発生する全て
の水平同期パルスを位相ロックループに通すゲート手段
が設けられていることを特徴とする。
位相ロックループが水平同期パルスと同期した状態で
は、このループは水平同期パルスに対して規定の位相関
係を有し、例えば画像表示装置の偏向装置に用いること
ができる出力信号を出力する。従って、位相ロックルー
プの出力信号と水平同期パルスとが固定の時間関係にな
る。これがため、水平同期パルスが予想される瞬時に正
確に発生するパルスを発生させることができ、これは位
相ロックループの定常状態ではこれらの瞬時が既知であ
るからである。更に、このパルスを水平同期パルスの幅
にほぼ等しいパルス幅で発生させることもできる。こう
して発生させたこれらのパルスをもって第１スイッチン
グ信号を構成する。
は、このループは水平同期パルスに対して規定の位相関
係を有し、例えば画像表示装置の偏向装置に用いること
ができる出力信号を出力する。従って、位相ロックルー
プの出力信号と水平同期パルスとが固定の時間関係にな
る。これがため、水平同期パルスが予想される瞬時に正
確に発生するパルスを発生させることができ、これは位
相ロックループの定常状態ではこれらの瞬時が既知であ
るからである。更に、このパルスを水平同期パルスの幅
にほぼ等しいパルス幅で発生させることもできる。こう
して発生させたこれらのパルスをもって第１スイッチン
グ信号を構成する。
更に、第１スイッチング信号の各パルスから所定の時
間間隔後にパルスを供給する第２スイッチング信号を発
生させる。この第２スイッチング信号は例えば第１スイ
ッチング信号を遅延させて発生させることができ、或は
第１スイッチング信号と同様に位相ロックループの信号
から得ることもできる。
間間隔後にパルスを供給する第２スイッチング信号を発
生させる。この第２スイッチング信号は例えば第１スイ
ッチング信号を遅延させて発生させることができ、或は
第１スイッチング信号と同様に位相ロックループの信号
から得ることもできる。
これらの２つのスイッチング信号を用いて検出水平同
期パルスを妨害につき検査し、不所望なパルスを抑圧す
る。これは、水平同期パルスが第１スイッチング信号の
パルス中に発生するか否かを決定し、そうである場合に
このパルスを位相ロックループに供給し、第１スイッチ
ング信号のこのパルスから第２スイッチング信号の次の
パルス前までに発生する全ての水平同期パルスは阻止
し、即ちこれらパルスは位相ロックループに供給しない
ようにして行なう。このようにすると、第１スイッチン
グ信号のパルス前縁と第２スイッチング信号のパルス前
縁との間の期間において正確に１つの水平同期パルスが
位相ロックループに供給されるようになる。これがた
め、妨害された又は極めて雑音の多いテレビジョン信号
の場合において帰線消去期間内に複数個の水平周期パル
スが誤って検出されるときでも最初のパルスのみが位相
ロックループに供給される。
期パルスを妨害につき検査し、不所望なパルスを抑圧す
る。これは、水平同期パルスが第１スイッチング信号の
パルス中に発生するか否かを決定し、そうである場合に
このパルスを位相ロックループに供給し、第１スイッチ
ング信号のこのパルスから第２スイッチング信号の次の
パルス前までに発生する全ての水平同期パルスは阻止
し、即ちこれらパルスは位相ロックループに供給しない
ようにして行なう。このようにすると、第１スイッチン
グ信号のパルス前縁と第２スイッチング信号のパルス前
縁との間の期間において正確に１つの水平同期パルスが
位相ロックループに供給されるようになる。これがた
め、妨害された又は極めて雑音の多いテレビジョン信号
の場合において帰線消去期間内に複数個の水平周期パル
スが誤って検出されるときでも最初のパルスのみが位相
ロックループに供給される。
第１スイッチング信号のパルスの持続時間中に水平同
期パルスが発生しない場合にはこれから第１スイッチン
グ信号の次のパルスの前縁までの間に生ずる全ての水平
同期パルスが位相ロックループに供給される。第１スイ
ッチング信号の次のパルスの開始時に水平同期パルスが
このパルス中に発生するか否か再び検査される。そうで
ある場合には、この水平同期パルスの後から第１スイッ
チング信号の次のパルスまでの間の水平同期パルスは阻
止される。さもなければ、第１スイッチング信号の次の
パルスまで全ての水平同期パルスが位相ロックループに
供給されることになる。
期パルスが発生しない場合にはこれから第１スイッチン
グ信号の次のパルスの前縁までの間に生ずる全ての水平
同期パルスが位相ロックループに供給される。第１スイ
ッチング信号の次のパルスの開始時に水平同期パルスが
このパルス中に発生するか否か再び検査される。そうで
ある場合には、この水平同期パルスの後から第１スイッ
チング信号の次のパルスまでの間の水平同期パルスは阻
止される。さもなければ、第１スイッチング信号の次の
パルスまで全ての水平同期パルスが位相ロックループに
供給されることになる。
既知の回路と比較して、この同期回路は第１スイッチ
ング信号のパルスの前縁と第２スイッチング信号のパル
スの前縁とで構成される窓内に入る正確に１つのパルス
のみが位相ロックループに供給されるという特別の利点
を有する。更にこの回路は、テレビジョン信号をビデオ
レコーダで表示する場合に特に発生し得る強く妨害され
た信号又は位相ジャンプを有する信号の場合にも誤りの
ない同期を達成し得る利点を有する。その理由は、この
場合には最早、第１スイッチング信号のパルスの持続時
間中に発生しない水平同期パルスが、そのとき既に窓が
閉じていても、即ち第２スイッチング信号のパルスが既
に発生していても位相ロックループに供給されるからで
ある。
ング信号のパルスの前縁と第２スイッチング信号のパル
スの前縁とで構成される窓内に入る正確に１つのパルス
のみが位相ロックループに供給されるという特別の利点
を有する。更にこの回路は、テレビジョン信号をビデオ
レコーダで表示する場合に特に発生し得る強く妨害され
た信号又は位相ジャンプを有する信号の場合にも誤りの
ない同期を達成し得る利点を有する。その理由は、この
場合には最早、第１スイッチング信号のパルスの持続時
間中に発生しない水平同期パルスが、そのとき既に窓が
閉じていても、即ち第２スイッチング信号のパルスが既
に発生していても位相ロックループに供給されるからで
ある。
従って、正常の場合、即ち位相ロックループがテレビ
ジョン信号及びこれに含まれる同期信号と正しく同期し
ており、且つこの信号が妨害されていない場合には、こ
の回路は正確に１つの水平同期パルスのみを位相ロック
ループに供給するため正しい同期状態を保つことができ
る。これらの条件が満足されない場合には、第１スイッ
チング信号の２つのパルス間の全ての水平同期パルスを
位相ロックループに供給してこれを同期させることがで
きる。
ジョン信号及びこれに含まれる同期信号と正しく同期し
ており、且つこの信号が妨害されていない場合には、こ
の回路は正確に１つの水平同期パルスのみを位相ロック
ループに供給するため正しい同期状態を保つことができ
る。これらの条件が満足されない場合には、第１スイッ
チング信号の２つのパルス間の全ての水平同期パルスを
位相ロックループに供給してこれを同期させることがで
きる。
本発明の他の実施例においては、分離した水平同期パ
ルスを第1ANDゲートの第１入力端子と第2ANDゲートの第
１の入力端子とに供給し、第2ANDゲートの第２入力端子
に第１スイッチング信号を受信させると共にその出力端
子をRSフリップフロップのリセット入力端子に接続し、
このフリップフロップのセット入力端子に第１スイッチ
ング信号を受信させると共にその出力端子を第1ANDゲー
トの第２入力端子に接続し、このANDゲートの出力信号
を位相ロックループに供給するようにする。
ルスを第1ANDゲートの第１入力端子と第2ANDゲートの第
１の入力端子とに供給し、第2ANDゲートの第２入力端子
に第１スイッチング信号を受信させると共にその出力端
子をRSフリップフロップのリセット入力端子に接続し、
このフリップフロップのセット入力端子に第１スイッチ
ング信号を受信させると共にその出力端子を第1ANDゲー
トの第２入力端子に接続し、このANDゲートの出力信号
を位相ロックループに供給するようにする。
第2ANDゲートは、水平同期パルスが第１スイッチング
信号のパルス中に発生するときに出力信号を発生する。
次いでRSフリップフロップがリセットされ、このとき第
1ANDゲートが発生し得る後続の水平同期パルスを阻止す
る。この阻止動作は、第２スイッチング信号のパルスに
よりRSフリップフロップが再びセットされ、第1ANDゲー
トの阻止状態が解除されるときに終了する。この回路は
その構成が簡単であり、容易に集積化することができ
る。
信号のパルス中に発生するときに出力信号を発生する。
次いでRSフリップフロップがリセットされ、このとき第
1ANDゲートが発生し得る後続の水平同期パルスを阻止す
る。この阻止動作は、第２スイッチング信号のパルスに
よりRSフリップフロップが再びセットされ、第1ANDゲー
トの阻止状態が解除されるときに終了する。この回路は
その構成が簡単であり、容易に集積化することができ
る。
本発明の他の実施例では、第2ANDゲートの第１入力端
子の前及び位相ロックループの入力端子の前にそれぞれ
レジスタを設け、両レジスタをテレビジョン信号の走査
クロックによりクロックするようにする。
子の前及び位相ロックループの入力端子の前にそれぞれ
レジスタを設け、両レジスタをテレビジョン信号の走査
クロックによりクロックするようにする。
ANDゲート及びRSフリップフロップにおいて遅延が生
ずるため、多くの用途においては走査クロック同期処理
のためにこれらのレジスタを設けて同期パルスを走査ク
ロックと同期させて再生するのが有利である。
ずるため、多くの用途においては走査クロック同期処理
のためにこれらのレジスタを設けて同期パルスを走査ク
ロックと同期させて再生するのが有利である。
本発明の更に他の実施例では、第１及び第２スイッチ
ング信号を、位相ロックループの位相比較器内に配置さ
れているカウンタであって、テレビジョン信号の走査ク
ロックでクロックされ位相ロックループの同期状態にお
いて水平同期パルスと同期されるカウンタによって発生
させる。
ング信号を、位相ロックループの位相比較器内に配置さ
れているカウンタであって、テレビジョン信号の走査ク
ロックでクロックされ位相ロックループの同期状態にお
いて水平同期パルスと同期されるカウンタによって発生
させる。
完全にディジタル技術で実現された位相ロックループ
はカウンタを含む位相比較器を具えている。このような
位相比較器においてはこのカウンタを用いて所定のカウ
ント中に位相ロックループが入力信号と正しく同期して
いるか否かを検出している。正しい同期状態では入力信
号は所定のカウント中に発生する。位相ックルプの同期
状態におけるこのカウンタのカウントは発生するパルス
に対し固定の関係を有するため、このカウンタを前記２
つのスイッチング信号を所望の瞬時に所望の持続時間で
発生させるのに用いることもできる。この場合には前記
２つのスイッチング信号を発生させるのに追加の装置を
必要としない。
はカウンタを含む位相比較器を具えている。このような
位相比較器においてはこのカウンタを用いて所定のカウ
ント中に位相ロックループが入力信号と正しく同期して
いるか否かを検出している。正しい同期状態では入力信
号は所定のカウント中に発生する。位相ックルプの同期
状態におけるこのカウンタのカウントは発生するパルス
に対し固定の関係を有するため、このカウンタを前記２
つのスイッチング信号を所望の瞬時に所望の持続時間で
発生させるのに用いることもできる。この場合には前記
２つのスイッチング信号を発生させるのに追加の装置を
必要としない。
本発明の更に他の実施例では、第２スイッチング信号
の各パルスと第１スイッチング信号のその前のパルスと
の間の所定の時間間隔を50〜75μsecとする。テレビジ
ョン信号の場合、第２スイッチング信号のパルスと第１
スイッチング信号のその前のパルスの前縁との間のこの
時間間隔は、妨害パルスが満足に消去され有利であるこ
とが確かめられた。他方、この場合には阻止動作がこの
ような長時間に亘って行なわれなくなるため信頼できる
同期を最早実現することができなくなる。
の各パルスと第１スイッチング信号のその前のパルスと
の間の所定の時間間隔を50〜75μsecとする。テレビジ
ョン信号の場合、第２スイッチング信号のパルスと第１
スイッチング信号のその前のパルスの前縁との間のこの
時間間隔は、妨害パルスが満足に消去され有利であるこ
とが確かめられた。他方、この場合には阻止動作がこの
ような長時間に亘って行なわれなくなるため信頼できる
同期を最早実現することができなくなる。
（実施例） 以下、図面を参照して本発明を実施例につき詳細に説
明する。
明する。
第１図は本発明ディジタル同期回路の一実施例のブロ
ック図である。このディジタル同期回路はその入力側に
ローパスフィルタ１とクリップレベル比較器２とを具え
る同期信号分離段を有する。水平同期信号を含むテレビ
ジョン信号をローパスフィルタ１に供給する。比較器２
はローパスフィルタ１に後続し、ローパスフィルタによ
り供給される信号をクリップレベルと比較する。斯くし
てこの比較器にて水平同期パルスがテレビジョン信号か
ら分離される。分離されたこれらパルスをカウンタ３に
供給し、このカウンタにより規定の幅のパルスを発生さ
せる。水平同期パルスを表わすこれらの規定の幅のパル
スをスロープ検出器４に供給する。このスロープ検出器
４の出力信号を第1ANDゲート６の第１入力端子５と、レ
ジスタ８の入力端子７とに供給する。レジスタ８はクロ
ック信号ClKによりクロックされる。レジスタ８の出力
端子９を第2ANDゲート11の第１入力端子10に接続し、そ
の出力端子12をRSフリップフロップ14のリセット入力端
子13に接続する。このRSフリップフロップの出力端子15
を第1ANDゲート６の第２入力端子16に接続する。この第
1ANDゲートの出力端子17をレジスタ19の入力端子18に接
続する。このレジスタもレジスタ８と同様にクロック信
号ClKによりクロックされる。レジスタ19の出力端子20
を線図的にのみ示した位相ロックループ22の入力端子21
に接続する。位相ロックループの出力端子23に現われる
信号は画像表示装置の例えば偏向装置（図示せず）に供
給することができる。
ック図である。このディジタル同期回路はその入力側に
ローパスフィルタ１とクリップレベル比較器２とを具え
る同期信号分離段を有する。水平同期信号を含むテレビ
ジョン信号をローパスフィルタ１に供給する。比較器２
はローパスフィルタ１に後続し、ローパスフィルタによ
り供給される信号をクリップレベルと比較する。斯くし
てこの比較器にて水平同期パルスがテレビジョン信号か
ら分離される。分離されたこれらパルスをカウンタ３に
供給し、このカウンタにより規定の幅のパルスを発生さ
せる。水平同期パルスを表わすこれらの規定の幅のパル
スをスロープ検出器４に供給する。このスロープ検出器
４の出力信号を第1ANDゲート６の第１入力端子５と、レ
ジスタ８の入力端子７とに供給する。レジスタ８はクロ
ック信号ClKによりクロックされる。レジスタ８の出力
端子９を第2ANDゲート11の第１入力端子10に接続し、そ
の出力端子12をRSフリップフロップ14のリセット入力端
子13に接続する。このRSフリップフロップの出力端子15
を第1ANDゲート６の第２入力端子16に接続する。この第
1ANDゲートの出力端子17をレジスタ19の入力端子18に接
続する。このレジスタもレジスタ８と同様にクロック信
号ClKによりクロックされる。レジスタ19の出力端子20
を線図的にのみ示した位相ロックループ22の入力端子21
に接続する。位相ロックループの出力端子23に現われる
信号は画像表示装置の例えば偏向装置（図示せず）に供
給することができる。
出力端子23に現われるこれら信号に依存して第１スイ
ッチング信号が位相ロックループ24の出力端子24に発生
すると共に第スイッチング信号が出力端子25に発生す
る。位相ロックループ22の出力端子24を第2ANDゲート11
の第２入力端子27に接続する。位相ロックループの出力
端子25をRSフリップフロップ14のセット入力端子26に接
続する。
ッチング信号が位相ロックループ24の出力端子24に発生
すると共に第スイッチング信号が出力端子25に発生す
る。位相ロックループ22の出力端子24を第2ANDゲート11
の第２入力端子27に接続する。位相ロックループの出力
端子25をRSフリップフロップ14のセット入力端子26に接
続する。
第１図に示す同期回路の動作を第２図に示す信号波形
図を参照して詳細に説明する。
図を参照して詳細に説明する。
第２図にFBASで示す曲線はローパスフィルタ１に供給
される入力信号を表わす。この信号は図示の時間間隔中
に４個の水平周期パルスとこれらパルスの間の有効画像
情報とを含む複合テレビジョン信号である。第２図に示
す信号の例では水平同期信号が第２帰線消去期間いおい
て妨害されている。
される入力信号を表わす。この信号は図示の時間間隔中
に４個の水平周期パルスとこれらパルスの間の有効画像
情報とを含む複合テレビジョン信号である。第２図に示
す信号の例では水平同期信号が第２帰線消去期間いおい
て妨害されている。
第２図に示す曲線Ａは、FBAS信号を固定のクリップレ
ベルと比較し、水平同期信号からパルスを発生させる比
較器２の出力信号を示す。図示の信号Ａの曲線から明ら
かなように第２帰線消去期間中に２つのパルスが発生す
る。
ベルと比較し、水平同期信号からパルスを発生させる比
較器２の出力信号を示す。図示の信号Ａの曲線から明ら
かなように第２帰線消去期間中に２つのパルスが発生す
る。
第２図に示す曲線13は規定の幅のパルスを発生するカ
ウンタ３の出力信号を示す。これらパルスが水平同期パ
ルスである。第２図に示す時間間隔の第２帰線消去期間
においては妨害されたFBAS信号に基づいて２つの水平同
期パルスが発生する。
ウンタ３の出力信号を示す。これらパルスが水平同期パ
ルスである。第２図に示す時間間隔の第２帰線消去期間
においては妨害されたFBAS信号に基づいて２つの水平同
期パルスが発生する。
第１図に示す位相ロックループ22は第２図にHPLL1で
示す第１スイッチング信号を発生する。この第１スイッ
チング信号は水平同期パルスが予想される瞬時に正確に
パルスを供給する。実際上、位相ロックループがテレビ
ジョン信号FBASに正しく同期する場合に位相ロックルー
プは第１スイッチング信号のパルスを、水平同期パルス
が同期信号中に予想される瞬時に正確に発生し得る。水
平同期信号内のパルスの幅は既知であるから、第１スイ
ッチング信号のパルスは同一の幅で発生させることがで
きる。第２図にHPLL2で示す第２スイッチング信号のパ
ルスは第１スイッチング信号のパルスから規定の時間間
隔後に発生される。
示す第１スイッチング信号を発生する。この第１スイッ
チング信号は水平同期パルスが予想される瞬時に正確に
パルスを供給する。実際上、位相ロックループがテレビ
ジョン信号FBASに正しく同期する場合に位相ロックルー
プは第１スイッチング信号のパルスを、水平同期パルス
が同期信号中に予想される瞬時に正確に発生し得る。水
平同期信号内のパルスの幅は既知であるから、第１スイ
ッチング信号のパルスは同一の幅で発生させることがで
きる。第２図にHPLL2で示す第２スイッチング信号のパ
ルスは第１スイッチング信号のパルスから規定の時間間
隔後に発生される。
テレビジョン信号が第２図に示す例のように第１帰線
消去期間において妨害されていない場合には、曲線Ｂで
示す水平同期パルスが第１スイッチング信号HPLL1のパ
ルスと当時に発生する。これらの２つの信号がANDゲー
ト11に供給され、これによりフリップフロップ14がリセ
ットされる。フリップフロップ14の出力信号は曲線Ｃで
示されている。この出力信号Ｃが低レベルを有している
間、ANDゲート６は禁止されるため、後続の水平同期パ
ルスは位相ロックループ22に到達し得ないが、ゲート11
及びフリップフロップ14は遅延時間を有するために第１
スイッチング信号HPLL1のパルスの期間中に発生した水
平同期パルスはANDゲート６を通ることができ、レジス
タ19に読み込まれる。尚、この実施例では水平同期パル
スＢがレジスタ８で１クロック遅延されて第2ANDゲート
11に供給される。従って、フリップフロップ14も１クロ
ック遅延してリセットされ、ANDゲート６は水平同期パ
ルスの発生から１クロック後に禁止される。この場合に
は位相ロックループに供給される第２図にＳで示すパル
スがレジスタ19の出力端子に現われる。
消去期間において妨害されていない場合には、曲線Ｂで
示す水平同期パルスが第１スイッチング信号HPLL1のパ
ルスと当時に発生する。これらの２つの信号がANDゲー
ト11に供給され、これによりフリップフロップ14がリセ
ットされる。フリップフロップ14の出力信号は曲線Ｃで
示されている。この出力信号Ｃが低レベルを有している
間、ANDゲート６は禁止されるため、後続の水平同期パ
ルスは位相ロックループ22に到達し得ないが、ゲート11
及びフリップフロップ14は遅延時間を有するために第１
スイッチング信号HPLL1のパルスの期間中に発生した水
平同期パルスはANDゲート６を通ることができ、レジス
タ19に読み込まれる。尚、この実施例では水平同期パル
スＢがレジスタ８で１クロック遅延されて第2ANDゲート
11に供給される。従って、フリップフロップ14も１クロ
ック遅延してリセットされ、ANDゲート６は水平同期パ
ルスの発生から１クロック後に禁止される。この場合に
は位相ロックループに供給される第２図にＳで示すパル
スがレジスタ19の出力端子に現われる。
第２図の第１帰線消去期間中につき述べた無妨害入力
信号の場合の動作の結果として、ANDゲート６は、第１
スイッチング信号HPLL1の１つのパルス中に水平同期パ
ルスが発生するとき、後続の水平同期パルスを第２スイ
ッチンング信号HPLL2が発生するまでレジスタ19又は位
相ロックループ22に通さないように動作する。
信号の場合の動作の結果として、ANDゲート６は、第１
スイッチング信号HPLL1の１つのパルス中に水平同期パ
ルスが発生するとき、後続の水平同期パルスを第２スイ
ッチンング信号HPLL2が発生するまでレジスタ19又は位
相ロックループ22に通さないように動作する。
このことを第２図に示す第２帰線消去期間について更
に説明する。この帰線期間においては第１水平同期パル
スの後に第２の水平同期パルスが発生する。しかし、こ
の第２水平同期パルスは第２スイッチング信号HPLL2の
前縁より前、従ってRSフリップフロップRSがこのスイッ
チング信号でセットされる前に発生する。従って、第２
水平同期パルスの発生時にRSフリップフロップの出力信
号Ｃは以前として低レベルにあるのでANDゲート６は禁
止されたままである。よって、第２帰線消去期間内の第
２水平同期パルスはレジスタ19及び後段の位相ロックル
ープ22に到達し得ない。斯くして妨害パルスにほかなら
ない第２水平同期パルスが完全に消去される。
に説明する。この帰線期間においては第１水平同期パル
スの後に第２の水平同期パルスが発生する。しかし、こ
の第２水平同期パルスは第２スイッチング信号HPLL2の
前縁より前、従ってRSフリップフロップRSがこのスイッ
チング信号でセットされる前に発生する。従って、第２
水平同期パルスの発生時にRSフリップフロップの出力信
号Ｃは以前として低レベルにあるのでANDゲート６は禁
止されたままである。よって、第２帰線消去期間内の第
２水平同期パルスはレジスタ19及び後段の位相ロックル
ープ22に到達し得ない。斯くして妨害パルスにほかなら
ない第２水平同期パルスが完全に消去される。
第１図に示すディジタル同期回路は、窓を形成するに
もかかわらず、テレビジョン信号の位相ジャンプの場合
に、水平同期パルスを位相ロックループに、これらパル
スが窓の範囲外、即ち第１及び第２スイッチング信号の
パルス間の時間間隔の範囲外にあるときでも供給し得る
という追加の利点を有する。これを第３図に示す信号波
形図を参照して以下に説明する。
もかかわらず、テレビジョン信号の位相ジャンプの場合
に、水平同期パルスを位相ロックループに、これらパル
スが窓の範囲外、即ち第１及び第２スイッチング信号の
パルス間の時間間隔の範囲外にあるときでも供給し得る
という追加の利点を有する。これを第３図に示す信号波
形図を参照して以下に説明する。
第３図に示す例ではテレビジョン信号FBASが第１及び
第２帰線消去期間において妨害されていないためこれら
期間における動作は第２図に示す例の第１帰線消去期間
における動作と同一である。しかし、第３帰線消去期間
の開始時に位相ジャンプを有する。この位相ジャンプの
結果、曲線Ｂで示す水平同期パルスがこの帰線消去期間
内の第１スイッチング信号のパルスの後に発生する。第
１図に示す回路ではこの場合ANDゲート11が禁止され、
水平同期パルスによりRSフリップフロップがリセットさ
れない。従ってRSフリップフロップ14の出力端子15及び
従って第1ANDゲート６の第２入力端子16は一定の高レベ
ルを有する。この結果、ANDゲート６はその第１入力端
子５に到達する水平同期パルスをその出力端子17に通
し、レジスタ19及び位相ロックループ22に供給する。こ
れらの動作は第３図に明瞭に示されている。フリップフ
ロップ14の出力信号Ｃは第３帰線消去期間中（及び次の
２つの帰線消去期間中も）高レベルに維持される。この
結果、水平同期パルスＳがANDゲート６で阻止されない
ために位相ロックループ22に供給されるレジスタ19の出
力信号にパルスＳが現われる。
第２帰線消去期間において妨害されていないためこれら
期間における動作は第２図に示す例の第１帰線消去期間
における動作と同一である。しかし、第３帰線消去期間
の開始時に位相ジャンプを有する。この位相ジャンプの
結果、曲線Ｂで示す水平同期パルスがこの帰線消去期間
内の第１スイッチング信号のパルスの後に発生する。第
１図に示す回路ではこの場合ANDゲート11が禁止され、
水平同期パルスによりRSフリップフロップがリセットさ
れない。従ってRSフリップフロップ14の出力端子15及び
従って第1ANDゲート６の第２入力端子16は一定の高レベ
ルを有する。この結果、ANDゲート６はその第１入力端
子５に到達する水平同期パルスをその出力端子17に通
し、レジスタ19及び位相ロックループ22に供給する。こ
れらの動作は第３図に明瞭に示されている。フリップフ
ロップ14の出力信号Ｃは第３帰線消去期間中（及び次の
２つの帰線消去期間中も）高レベルに維持される。この
結果、水平同期パルスＳがANDゲート６で阻止されない
ために位相ロックループ22に供給されるレジスタ19の出
力信号にパルスＳが現われる。
従って、第３図の信号波形図は、第３帰線消去期間に
位相ジャンプが発生するにもかかわらず、この帰線消去
期間中に発生する水平同期パルスがレジスタ19及び位相
ロックループ22へと通ることの示している。FBAS信号の
位相ジャンプに対するこの動作は、例えばビデオレコー
ダによりしばしば供給されるような非標準画像信号を表
示するのに特に有利である。
位相ジャンプが発生するにもかかわらず、この帰線消去
期間中に発生する水平同期パルスがレジスタ19及び位相
ロックループ22へと通ることの示している。FBAS信号の
位相ジャンプに対するこの動作は、例えばビデオレコー
ダによりしばしば供給されるような非標準画像信号を表
示するのに特に有利である。
第１図は本発明ディジタル同期回路の一実施例のブロッ
ク図、 第２図は妨害されたテレビジョン信号に対する第１図の
同期回路の動作説明用信号波形図、 第３図は位相ジャンプを示すテレビジョン信号に対する
第１図の同期回路の動作説明用信号波形図である。 １……ローパスフィルタ ２……クリップレベル比較器 ３……カウンタ ４……スロープ検出器 ６……第1ANDゲート ８……レジスタ 11……第2ANDゲート 14……RSフリップフロップ 19……レジスタ 22……位相ロックループ FBAS……複合テレビジョン信号 ClK……クロック信号 HPLL1……第１スイッチング信号 HPLL2……第２スイッチング信号
ク図、 第２図は妨害されたテレビジョン信号に対する第１図の
同期回路の動作説明用信号波形図、 第３図は位相ジャンプを示すテレビジョン信号に対する
第１図の同期回路の動作説明用信号波形図である。 １……ローパスフィルタ ２……クリップレベル比較器 ３……カウンタ ４……スロープ検出器 ６……第1ANDゲート ８……レジスタ 11……第2ANDゲート 14……RSフリップフロップ 19……レジスタ 22……位相ロックループ FBAS……複合テレビジョン信号 ClK……クロック信号 HPLL1……第１スイッチング信号 HPLL2……第２スイッチング信号
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.7，ＤＢ名) H04N 5/04 - 5/12
Claims (5)
- 【請求項１】画像表示装置用のディジタル同期回路であ
って、当該回路に供給される水平同期信号を含むディジ
タルテレビジョン信号から水平同期パルスを分離する同
期信号分離段と位相ロックループとを具え、分離した水
平同期パルスをその同期のために位相ロックループに供
給するようにしたディジタル同期回路において、前記位
相ロックループが、水平同期パルスの予想瞬時に所定の
パルス幅で発生するパルスを有する第１スイッチング信
号を供給すると共に、第１スイッチング信号の各パルス
から所定の時間間隔後に発生するパルスを有する第２ス
イッチング信号を供給するよう構成され、且つ第１スイ
ッチング信号のパルス中に発生する最初の水平同期パル
スを位相ロックループに通すが、この水平同期パルスか
ら第２スイッチング信号の次のパルスまでの間に発生す
る水平同期パルスは遮断し、且つ第１スイッチング信号
のパルス中に水平同期パルスが発生しない場合には第１
スイッチング信号の当該パルスから次のパルスまでの間
に発生する全ての水平同期パルスを位相ロックループに
通すゲート手段が設けられていることを特徴とするディ
ジタル同期回路。 - 【請求項２】前記ゲート手段は第1ANDゲート、第2ANDゲ
ート及びRSフリップフロップを具え、分離した水平同期
パルスを第1ANDゲートの第１入力端子と第2ANDゲートの
第１入力端子とに供給し、第2ANDゲートの第２入力端子
に第１スイッチング信号を受信させると共にその出力端
子をRSフリップフロップのリセット入力端子に接続し、
このフリップフロップのセット入力端子に第２スイッチ
ング信号を受信させると共にその出力端子を第1ANDゲー
トの第２入力端子に接続し、このANDゲートの出力信号
を位相ロックループに供給するようにしたことを特徴と
する請求項１記載のディジタル同期回路。 - 【請求項３】第2ANDゲートの第１入力端子の前及び位相
ロックループの入力端子の前にそれぞれテレビジョン信
号の走査クロックでクロックされるレジスタを設けたこ
とを特徴とする請求項２記載のディジタル同期回路。 - 【請求項４】第１及び第２スイッチング信号を、位相ロ
ックループの位相比較器内に配置されているカウンタで
あって、テレビジョン信号の走査クロックでクロックさ
れ位相ロックループの同期状態において水平同期パルス
と同期されるカウンタによって発生させるようにしたこ
とを特徴とする請求項１〜３の何れかに記載のディジタ
ル同期回路。 - 【請求項５】同期信号分離段で得られた水平同期パルス
を後続の処理の前にスロープ検出器に供給するようにし
たことを特徴とする請求項２〜４の何れかに記載のディ
ジタル同期回路。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE3938887A DE3938887A1 (de) | 1989-11-24 | 1989-11-24 | Digitale synchronisieranordnung |
| DE3938887.5 | 1989-11-24 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH03175877A JPH03175877A (ja) | 1991-07-30 |
| JP3092938B2 true JP3092938B2 (ja) | 2000-09-25 |
Family
ID=6394092
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP02314482A Expired - Fee Related JP3092938B2 (ja) | 1989-11-24 | 1990-11-21 | 画像表示装置用ディジタル同期回路 |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US5136384A (ja) |
| EP (1) | EP0429140B1 (ja) |
| JP (1) | JP3092938B2 (ja) |
| KR (1) | KR100190788B1 (ja) |
| DE (2) | DE3938887A1 (ja) |
| TW (1) | TW215506B (ja) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1994010807A1 (en) * | 1992-11-05 | 1994-05-11 | Ampex Systems Corporation | Method and apparatus for providing noise immunity for an input interface of a digital video recorder |
| CA2109251A1 (en) * | 1993-10-26 | 1995-04-27 | Bryan Bruins | Self-adjusting window circuit with timing control |
| US5754251A (en) * | 1995-12-12 | 1998-05-19 | Trw Inc. | Digital video vertical synchronization pulse detector |
| JP3339620B2 (ja) * | 1998-01-29 | 2002-10-28 | 日本ビクター株式会社 | 同期パルス発生装置 |
| JP4707207B2 (ja) * | 2000-04-14 | 2011-06-22 | 三菱電機株式会社 | オーバーレイ装置 |
| JP2006135749A (ja) * | 2004-11-08 | 2006-05-25 | Matsushita Electric Ind Co Ltd | 同期信号発生装置およびそれを備えた映像信号処理装置 |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4446482A (en) * | 1982-04-05 | 1984-05-01 | Zenith Radio Corporation | System for generating 2H pulses in a television receiver |
| FR2556903B1 (fr) * | 1983-12-15 | 1986-04-11 | Telediffusion Fse | Procede et circuits de regeneration d'instants significatifs d'un signal periodique |
| DE3443925C1 (de) * | 1984-12-01 | 1986-01-30 | Philips Patentverwaltung Gmbh, 2000 Hamburg | Schaltungsanordnung zum Unterscheiden der beiden Halbbilder in einem Fernsehsignal |
| US4639780A (en) * | 1985-04-01 | 1987-01-27 | Rca Corporation | Television synchronizing apparatus |
| US4872055A (en) * | 1987-02-04 | 1989-10-03 | U. S. Philips Corporation | Line synchronizing circuit in a picture display device |
| FR2627655B1 (fr) * | 1988-02-19 | 1990-07-27 | Sgs Thomson Microelectronics | Circuit de reconnaissance de synchronisation ligne |
| US4996596A (en) * | 1988-09-02 | 1991-02-26 | Sanyo Electric Co., Ltd. | Phase synchronizing circuit in video signal receiver and method of establishing phase synchronization |
| JP2584309B2 (ja) * | 1988-09-07 | 1997-02-26 | 三洋電機株式会社 | 基準信号作成回路 |
-
1989
- 1989-11-24 DE DE3938887A patent/DE3938887A1/de not_active Withdrawn
-
1990
- 1990-11-19 DE DE59008519T patent/DE59008519D1/de not_active Expired - Fee Related
- 1990-11-19 EP EP90203055A patent/EP0429140B1/de not_active Expired - Lifetime
- 1990-11-20 US US07/616,446 patent/US5136384A/en not_active Expired - Lifetime
- 1990-11-21 JP JP02314482A patent/JP3092938B2/ja not_active Expired - Fee Related
- 1990-11-22 KR KR1019900018929A patent/KR100190788B1/ko not_active IP Right Cessation
- 1990-12-12 TW TW079110461A patent/TW215506B/zh active
Also Published As
| Publication number | Publication date |
|---|---|
| JPH03175877A (ja) | 1991-07-30 |
| KR910011006A (ko) | 1991-06-29 |
| EP0429140A3 (en) | 1991-09-04 |
| EP0429140B1 (de) | 1995-02-22 |
| EP0429140A2 (de) | 1991-05-29 |
| US5136384A (en) | 1992-08-04 |
| DE59008519D1 (de) | 1995-03-30 |
| TW215506B (ja) | 1993-11-01 |
| KR100190788B1 (ko) | 1999-06-01 |
| DE3938887A1 (de) | 1991-05-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7805056B2 (en) | Methods and apparatus for providing cycles of normal and non normal phase in a color burst signal | |
| JP3289106B2 (ja) | 補助ビデオ・データ・デコーダ装置 | |
| GB2026278A (en) | Television frame synchronizer having a write-inhibit circuit | |
| US4974081A (en) | Clock pulse generating circuit | |
| EP0461897B1 (en) | A horizontal synchronizing signal separation circuit for a display apparatus | |
| KR940006626B1 (ko) | 비표준 비데오 신호 검출기 | |
| JP3092938B2 (ja) | 画像表示装置用ディジタル同期回路 | |
| US4024572A (en) | PAL alternate line color phase detector | |
| JP4541452B2 (ja) | 遅延補正回路 | |
| US5034815A (en) | Separation circuit for imposing detection timings of a synchronous signal used in a video apparatus | |
| EP0474498B1 (en) | Synchronizing circuit | |
| US5309236A (en) | Video signal processing circuit of a broadcasting system | |
| JP3603962B2 (ja) | ビデオ信号中の情報検出装置 | |
| US4291335A (en) | Vertical synchronizing signal detector | |
| EP0472326B1 (en) | Horizontal synchronizing signal separation circuit | |
| JP2604424B2 (ja) | 同期分離回路 | |
| JP2997013B2 (ja) | 垂直同期再生回路 | |
| JP3114180B2 (ja) | 同期不連続検知装置 | |
| JP2635669B2 (ja) | 信号検出回路 | |
| JP2512008B2 (ja) | ビデオ信号から疑似同期パルスおよび／またはａｇｃパルスを除去する方法および装置 | |
| JP2604420B2 (ja) | 同期分離回路 | |
| JP3024726B2 (ja) | ハーフキラー回路 | |
| JPS58221574A (ja) | 垂直同期信号検出回路 | |
| JPS6212713B2 (ja) | ||
| JPH0518512B2 (ja) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |