JP3090299B2 - Power supply circuit - Google Patents

Power supply circuit

Info

Publication number
JP3090299B2
JP3090299B2 JP05132701A JP13270193A JP3090299B2 JP 3090299 B2 JP3090299 B2 JP 3090299B2 JP 05132701 A JP05132701 A JP 05132701A JP 13270193 A JP13270193 A JP 13270193A JP 3090299 B2 JP3090299 B2 JP 3090299B2
Authority
JP
Japan
Prior art keywords
transistor
control
control transistor
power supply
voltage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP05132701A
Other languages
Japanese (ja)
Other versions
JPH06327148A (en
Inventor
本 一 彦 山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Funai Electric Co Ltd
Original Assignee
Funai Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Funai Electric Co Ltd filed Critical Funai Electric Co Ltd
Priority to JP05132701A priority Critical patent/JP3090299B2/en
Publication of JPH06327148A publication Critical patent/JPH06327148A/en
Application granted granted Critical
Publication of JP3090299B2 publication Critical patent/JP3090299B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Direct Current Feeding And Distribution (AREA)
  • Continuous-Control Power Sources That Use Transistors (AREA)

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【産業上の利用分野】この発明は、制御トランジスタに
最大コレクタ電流規格値の小さなものを使用できるリニ
ア・レギュレータ方式の電源回路に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a linear regulator type power supply circuit in which a control transistor having a small maximum collector current specification can be used.

【0002】[0002]

【従来の技術】図2は、ツェナーダイオードを基準電圧
とするいわゆるリニア・レギュレータ方式の従来の電源
回路の構成を示す回路図である。図において、1は交流
電源接続端子、2はスイッチ、3は交流電源接続端子1
から供給される交流電圧を整流するダイオードブリッジ
回路、4はダイオードブリッジ回路3で整流された電圧
を平滑化する平滑用コンデンサ、5は制御トランジスタ
Q1のコレクタ側とエミッタ端子との間に接続された抵
抗、6は制御トランジスタQ1を介して流れる充電電流
を制限するための電流制限用抵抗、7は制御トランジス
タQ1のコレクタ側とベース端子間に接続された抵抗、
8は制御トランジスタQ1のベース端子とトランジスタ
Q3のコレクタ端子に接続された抵抗である。
2. Description of the Related Art FIG. 2 is a circuit diagram showing a configuration of a conventional power supply circuit of a so-called linear regulator system using a Zener diode as a reference voltage. In the figure, 1 is an AC power supply connection terminal, 2 is a switch, 3 is an AC power supply connection terminal 1
Bridge circuit for rectifying the AC voltage supplied from the diode bridge circuit 4, a smoothing capacitor for smoothing the voltage rectified by the diode bridge circuit 3, and 5 is connected between the collector side of the control transistor Q1 and the emitter terminal. A resistor, 6 is a current limiting resistor for limiting a charging current flowing through the control transistor Q1, 7 is a resistor connected between the collector side and the base terminal of the control transistor Q1,
Reference numeral 8 denotes a resistor connected to the base terminal of the control transistor Q1 and the collector terminal of the transistor Q3.

【0003】9はトランジスタQ3のエミッタ端子とグ
ランドとの間に接続され、基準電圧を生成するツェナー
ダイオード、10と11は出力電圧調整用抵抗であり、
出力電圧調整用抵抗11はその抵抗値を可変することが
できる。12は出力電圧に含まれるリップルを除去する
ためのコンデンサ、13はツェナーダイオード9のカソ
ード端子と出力側との間に接続された抵抗、14は+B
電源供給回路である。
[0003] Reference numeral 9 denotes a Zener diode connected between the emitter terminal of the transistor Q3 and the ground to generate a reference voltage. Reference numerals 10 and 11 denote output voltage adjusting resistors.
The output voltage adjusting resistor 11 can change its resistance value. 12 is a capacitor for removing a ripple contained in the output voltage, 13 is a resistor connected between the cathode terminal of the Zener diode 9 and the output side, and 14 is + B
It is a power supply circuit.

【0004】次に動作について説明する。この電源回路
では、スイッチ2を閉成し電源を投入すると、抵抗7を
介してバイアス電流が流れ制御トランジスタQ1がオン
となり、また電源投入時にはコンデンサ12の端子電圧
が零であるため、入力側のダイオードブリッジ回路3を
通りコンデンサ12へ突入電流が流れ込む。この突入電
流の値は、電流制限用抵抗6と制御トランジスタQ1を
介して流れ込む電流I2と抵抗5を介して流れ込む電流
I1の和、すなわち、(I1+I2)である。通常、抵
抗5の抵抗値は電流制限用抵抗6の抵抗値より大きく設
定されており、例えば、抵抗5の抵抗値を150Ω程度
に設定するのに対し、電流制限用抵抗6の抵抗値は減電
圧動作を保証するために2.2Ω〜4.7Ω程度に設定
されるため、電流I2は電流I1に比べ大きな値とな
る。
Next, the operation will be described. In this power supply circuit, when the switch 2 is closed and the power is turned on, a bias current flows through the resistor 7 to turn on the control transistor Q1. When the power is turned on, the terminal voltage of the capacitor 12 is zero. A rush current flows into the capacitor 12 through the diode bridge circuit 3. The value of the rush current is the sum of the current I2 flowing through the current limiting resistor 6 and the control transistor Q1 and the current I1 flowing through the resistor 5, that is, (I1 + I2). Normally, the resistance value of the resistor 5 is set to be larger than the resistance value of the current limiting resistor 6. For example, while the resistance value of the resistor 5 is set to about 150Ω, the resistance value of the current limiting resistor 6 decreases. Since the voltage operation is set to about 2.2Ω to 4.7Ω in order to guarantee the voltage operation, the current I2 has a larger value than the current I1.

【0005】[0005]

【発明が解決しようとする課題】上述した従来の電源回
路は以上のように構成されていたので、電源投入時に流
れ込む突入電流に耐える大きさの最大コレクタ電流規格
値を有する制御トランジスタを用いなければならず、コ
スト的にも不利となる問題点があった。この発明は上記
した課題を除去するためになされたものであり、この発
明の目的は最大コレクタ電流規格値の比較的小さな制御
トランジスタを使用することのできる電源回路を提供す
ることにある。
Since the above-mentioned conventional power supply circuit is constructed as described above, it is necessary to use a control transistor having a maximum collector current specification value large enough to withstand an inrush current flowing when the power is turned on. In addition, there is a problem that the cost is disadvantageous. An object of the present invention is to provide a power supply circuit which can use a control transistor having a relatively small maximum collector current standard value.

【0006】[0006]

【課題を解決するための手段】この発明に係る電源回路
は、整流回路と、この整流回路の平滑用のコンデンサ
と、前記整流回路とコンデンサとの間に設けられた制御
トランジスタと、前記制御トランジスタと並列に設けら
れた抵抗とを備え、前記制御トランジスタの制御側の電
極の電圧を制御することにより、前記制御トランジスタ
から出力される電圧を安定化する電源回路において、前
記制御トランジスタの制御側の電極の電圧を降下せしめ
この制御トランジスタを不動作状態にする補助トランジ
スタを備え、前記コンデンサの電圧が所定の値以下の
時、前記補助トランジスタをオン状態として前記制御
ランジスタを不動作状態にし、前記コンデンサの電圧が
所定の値以上になった時、前記補助トランジスタをオフ
状態として前記制御トランジスタを動作状態にせしめる
ように構成したものである。
A power supply circuit according to the present invention comprises a rectifier circuit, a capacitor for smoothing the rectifier circuit, and a control transistor provided between the rectifier circuit and the capacitor. comprises a resistor and provided in parallel with the control transistor, photoelectric control side of the control transistor
By controlling the voltage of the pole, the control transistor
In the power supply circuit that stabilizes the voltage output from
An auxiliary transients <br/> Star of descent allowed the control transistor a voltage of the control-side electrode of the serial control transistor inoperative, when the voltage of the capacitor is less than a predetermined value, the auxiliary transistor on-state The control transistor is made inoperative, and when the voltage of the capacitor becomes a predetermined value or more, the auxiliary transistor is turned off and the control transistor is turned on. is there.

【0007】[0007]

【作用】この発明の電源回路では、スイッチが閉成され
電源が投入されると出力電圧値は零から立上がるため、
この出力電圧値が所定の値になるまでの間、制御トラン
ジスタのバイアス電流(制御側の電極の電流)をオフさ
せることで制御トランジスタを非導通の状態にするよう
にし、突入電流から制御トランジスタを保護すること
で、最大コレクタ電流規格値の小さな制御トランジスタ
の使用を可能にする。
In the power supply circuit according to the present invention, the output voltage rises from zero when the switch is closed and the power is turned on.
Until the output voltage value reaches a predetermined value, the control transistor is turned off by turning off the bias current (current of the electrode on the control side) of the control transistor. The protection enables the use of a control transistor with a small maximum collector current specification.

【0008】[0008]

【実施例】以下、この発明の一実施例を図面を参照して
説明する。図1は本実施例における電源回路の構成を示
す図である。図において、1は交流電源接続端子、2は
スイッチ、3は交流電源接続端子1から供給される交流
を整流するダイオードブリッジ回路、5は制御トランジ
スタQ1のコレクタ側とエミッタ端子との間に接続され
た抵抗、6は制御トランジスタQ1を介して流れる充電
電流を制限するための電流制限用抵抗、7aと7bは制
御トランジスタQ1のコレクタ側とベース端子(制御側
の電極)間に接続されたベースバイアス抵抗、8は制御
トランジスタQ1のベース端子とトランジスタQ3のコ
レクタ端子に接続された抵抗である。
An embodiment of the present invention will be described below with reference to the drawings. FIG. 1 is a diagram illustrating a configuration of a power supply circuit according to the present embodiment. In the figure, 1 is an AC power supply connection terminal, 2 is a switch, 3 is a diode bridge circuit for rectifying AC supplied from the AC power supply connection terminal 1, and 5 is connected between the collector side of the control transistor Q1 and the emitter terminal. 6 is a current limiting resistor for limiting a charging current flowing through the control transistor Q1, and 7a and 7b are collector and base terminals (control side) of the control transistor Q1.
Electrode) connected to a base bias resistor between, 8 is a resistor connected to the collector terminal of the base terminal of transistor Q3 of the control transistor Q1.

【0009】9はトランジスタQ3のエミッタ端子とグ
ランドとの間に接続され、基準電圧を生成するツェナー
ダイオード、10と11と11aは出力電圧調整用抵抗
であり、出力電圧調整用抵抗11はその抵抗値を可変す
ることができる。13はツェナーダイオード9のカソー
ド端子と制御トランジスタQ1のエミッタ端子との間に
接続された抵抗、14は+B電源供給回路である。
Reference numeral 9 denotes a Zener diode which is connected between the emitter terminal of the transistor Q3 and the ground, and generates a reference voltage. Reference numerals 10, 11 and 11a denote output voltage adjusting resistors. The value can be changed. 13 is a resistor connected between the cathode terminal of the Zener diode 9 and the emitter terminal of the control transistor Q1, and 14 is a + B power supply circuit.

【0010】21はトランジスタを使用したリップルフ
ィルタであり、トランジスタQ2とコンデンサC1,C
2,C3と、トランジスタQ2のコレクタ端子とベース
端子間に接続された抵抗15などを備え、制御トランジ
スタQ1の出力のリップル成分をコンデンサC1により
抑制すると共に、抵抗15とコンデンサC2によりトラ
ンジスタQ2のベースバイアス電流に含まれるリップル
成分を減少させるフィルタ機能を有している。
Reference numeral 21 denotes a ripple filter using a transistor, which includes a transistor Q2 and capacitors C1 and C2.
2, a resistor 15 and the like connected between the collector terminal and the base terminal of the transistor Q2. The ripple component of the output of the control transistor Q1 is suppressed by the capacitor C1, and the base of the transistor Q2 is controlled by the resistor 15 and the capacitor C2. It has a filter function to reduce a ripple component included in the bias current.

【0011】31はバイアス電流制御回路であり、リッ
プルフィルタ21の最終段のコンデンサC3の端子電圧
を抵抗32と抵抗33により分圧して検出するトランジ
スタQ4と、制御トランジスタQ1のベースバイアス電
流をオン/オフする補助トランジスタQ5(以下では、
単に、トランジスタQ5と称する)と、ダイオードブリ
ッジ回路3に入力される交流電力を半波整流するダイオ
ード34、コンデンサ35、平滑用コンデンサ36、抵
抗37、抵抗38などから構成されている。
Reference numeral 31 denotes a bias current control circuit, which turns on / off a transistor Q4 for detecting the terminal voltage of the capacitor C3 at the last stage of the ripple filter 21 by dividing the terminal voltage by resistors 32 and 33, and a base bias current of the control transistor Q1. Auxiliary transistor Q5 to be turned off (below,
(Hereinafter simply referred to as a transistor Q5) , a diode 34 for half-wave rectifying the AC power input to the diode bridge circuit 3, a capacitor 35, a smoothing capacitor 36, a resistor 37, a resistor 38, and the like.

【0012】次に動作について説明する。交流電源接続
端子1は交流電源に接続されている。スイッチ2を閉成
すると、交流電源から供給されている交流電力がダイオ
ードブリッジ回路3により全波整流されて出力される。
電源投入時にはまた、リップルフィルタ21のコンデン
サC1,C2,C3の端子電圧はほとんどグランドレベ
ルとなっているため、トランジスタQ4はオフの状態に
ある。一方、ダイオードブリッジ回路3に供給される交
流電力は、ダイオード34により半波整流され、さらに
コンデンサ35と平滑用コンデンサ36によりノイズが
除去されると共に平滑化され直流に変換され、コンデン
サQ5のベース端子に加えられ、トランジスタQ5をオ
ン状態にする。
Next, the operation will be described. The AC power supply connection terminal 1 is connected to an AC power supply. When the switch 2 is closed, the AC power supplied from the AC power source is full-wave rectified by the diode bridge circuit 3 and output.
When the power is turned on, the terminal voltages of the capacitors C1, C2, and C3 of the ripple filter 21 are almost at the ground level, so that the transistor Q4 is off. On the other hand, the AC power supplied to the diode bridge circuit 3 is half-wave rectified by the diode 34, noise is removed by the capacitor 35 and the smoothing capacitor 36, smoothed and converted to direct current, and the base terminal of the capacitor Q 5. To turn on the transistor Q5.

【0013】従って、電源投入時にはトランジスタQ4
はオフ、トランジスタQ5はオンになっており、さらに
トランジスタQ5がオンになっていることから電源投入
時の制御トランジスタQ1のベースバイアス電流は、ト
ランジスタQ5を介してグランド側に流れ込み制御トラ
ンジスタQ1はオフのままである。このため、電源投入
時に入力側からリップルフィルタ21のグランドレベル
になっているコンデンサC1,C2,C3などに流れ込
む突入電流は、制御トランジスタQ1を流れることなく
抵抗5を流れることになる。抵抗5は通常150Ω程度
の抵抗値に設定されているため電源投入時の突入電流は
この抵抗5により抑制されることになる。
Therefore, when the power is turned on, the transistor Q4
Is off, the transistor Q5 is on, and since the transistor Q5 is on, the base bias current of the control transistor Q1 at power-on flows to the ground side via the transistor Q5 and the control transistor Q1 is off. Remains. Therefore, an inrush current flowing from the input side to the capacitors C1, C2, C3 and the like at the ground level of the ripple filter 21 when the power is turned on flows through the resistor 5 without flowing through the control transistor Q1. Since the resistance 5 is normally set to a resistance value of about 150Ω, the rush current when the power is turned on is suppressed by the resistance 5.

【0014】そして、リップルフィルタ21のコンデン
サC3の端子電圧は、コンデンサC3の容量と抵抗5の
抵抗値などにより規定される時定数により上昇する。コ
ンデンサC3の端子電圧は、抵抗32と抵抗33により
分圧され、トランジスタQ4のベースに加えられ、コン
デンサC3の端子電圧の上昇に従ってトランジスタQ4
がオン状態となるからトランジスタQ5がオフになる。
The terminal voltage of the capacitor C3 of the ripple filter 21 rises by a time constant defined by the capacitance of the capacitor C3 and the resistance of the resistor 5. The terminal voltage of the capacitor C3 is divided by the resistor 32 and the resistor 33, applied to the base of the transistor Q4, and increased by the terminal voltage of the capacitor C3.
Is turned on, the transistor Q5 is turned off.

【0015】トランジスタQ5がオフになると、それま
でトランジスタQ5を介してグランドに流れていた制御
トランジスタQ1のベースバイアス電流は、抵抗7bを
介して制御トランジスタQ1のベースに流れ込み制御ト
ランジスタQ1をオンにして出力電圧の安定化動作に移
行する。
When the transistor Q5 is turned off, the base bias current of the control transistor Q1, which has been flowing to the ground via the transistor Q5, flows into the base of the control transistor Q1 via the resistor 7b to turn on the control transistor Q1. The operation shifts to the output voltage stabilization operation.

【0016】従ってこの実施例では、電源投入時の突入
電流は制御トランジスタQ1を流れることがないので制
御トランジスタQ1の最大コレクタ電流規格値は小さく
てよいことになる。
Therefore, in this embodiment, since the rush current at the time of turning on the power does not flow through the control transistor Q1, the maximum collector current standard value of the control transistor Q1 can be small.

【0017】[0017]

【発明の効果】以上説明してきたようにこの発明によれ
ば、電源投入時に出力電圧値が所定の値に立上がるま
で、制御トランジスタのバイアス電流をオフするように
構成したので、電圧の安定化を行う制御トランジスタに
最大コレクタ電流規格値の小さなものを使用でき、コス
ト的にも有利な電源回路が得られる効果がある。
As described above, according to the present invention, when the power is turned on, the bias current of the control transistor is turned off until the output voltage value rises to a predetermined value . Can be used as the control transistor for performing the above operation, and a power supply circuit that is advantageous in terms of cost can be obtained.

【図面の簡単な説明】[Brief description of the drawings]

【図1】この発明に係る電源回路の構成を示す電気回路
図である。
FIG. 1 is an electric circuit diagram showing a configuration of a power supply circuit according to the present invention.

【図2】従来の電源回路の構成を示す電気回路図であ
る。
FIG. 2 is an electric circuit diagram showing a configuration of a conventional power supply circuit.

【符号の説明】[Explanation of symbols]

Q1 制御トランジスタ 31 バイアス電流制御回路 Q1 control transistor 31 bias current control circuit

Claims (1)

(57)【特許請求の範囲】(57) [Claims] 【請求項1】 整流回路と、この整流回路の平滑用のコ
ンデンサと、前記整流回路とコンデンサとの間に設けら
れた制御トランジスタと、前記制御トランジスタと並列
に設けられた抵抗とを備え、前記制御トランジスタの制
御側の電極の電圧を制御することにより、前記制御トラ
ンジスタから出力される電圧を安定化する電源回路にお
いて、 前記制御 トランジスタの制御側の電極の電圧を降下せし
めこの制御トランジスタを不動作状態にする補助トラン
ジスタを備え、前記コンデンサの電圧が所定の値以下の
時、前記補助トランジスタをオン状態として前記制御
ランジスタを不動作状態にし、前記コンデンサの電圧が
所定の値以上になった時、前記補助トランジスタをオフ
状態として前記制御トランジスタを動作状態にせしめる
ことを特徴とする電源回路。
[1 claim: a rectifier circuit includes a capacitor for smoothing the rectifier circuit, and a control transistor provided between the rectifier circuit and a capacitor, a resistor and provided in parallel with said control transistor, Control of the control transistor
By controlling the voltage of the electrode on the control side, the control
Power supply circuit that stabilizes the voltage output from the transistor.
There are, an auxiliary trunk <br/> register to inoperative descent allowed the control transistor a voltage of the control-side electrode of the control transistor, when the voltage of the capacitor is less than a predetermined value, the auxiliary transistor said control preparative <br/> transistor is inoperative as an on state, when the voltage of the capacitor exceeds a predetermined value, and characterized in that allowed to the control transistor in the operating state of the auxiliary transistor is turned off Power supply circuit.
JP05132701A 1993-05-10 1993-05-10 Power supply circuit Expired - Fee Related JP3090299B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP05132701A JP3090299B2 (en) 1993-05-10 1993-05-10 Power supply circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP05132701A JP3090299B2 (en) 1993-05-10 1993-05-10 Power supply circuit

Publications (2)

Publication Number Publication Date
JPH06327148A JPH06327148A (en) 1994-11-25
JP3090299B2 true JP3090299B2 (en) 2000-09-18

Family

ID=15087540

Family Applications (1)

Application Number Title Priority Date Filing Date
JP05132701A Expired - Fee Related JP3090299B2 (en) 1993-05-10 1993-05-10 Power supply circuit

Country Status (1)

Country Link
JP (1) JP3090299B2 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5352372B2 (en) * 2009-08-03 2013-11-27 サクサ株式会社 AC / DC power supply

Also Published As

Publication number Publication date
JPH06327148A (en) 1994-11-25

Similar Documents

Publication Publication Date Title
JP3710200B2 (en) Power circuit
US6445165B1 (en) Circuit for limiting inrush current to a power source
JPS607907B2 (en) switching regulator
CN110719041B (en) Power conversion circuit with inrush current limiting resistor bypass
JP3090299B2 (en) Power supply circuit
JP4362166B2 (en) Power supply
JP2002136114A (en) Inrush current preventing circuit
JP2001309652A (en) Power supply device
JP3287062B2 (en) Power circuit
JP2712369B2 (en) DC power supply
JPH0898393A (en) Dc power unit
JPH08115134A (en) Power source circuit
JP3454308B2 (en) Constant voltage power supply
JPH1056738A (en) Power factor improving rectifier circuit
JP3240773B2 (en) DC / DC converter
JPH0258860B2 (en)
JPH07288981A (en) Constant voltage system
JPH0314952Y2 (en)
KR970002295Y1 (en) Power device of cut-out electronic circuit
JP3509782B2 (en) Rectifier circuit
JPS5914818Y2 (en) DC voltage stabilization circuit
JPS60194753A (en) Power source
KR930007542Y1 (en) Free voltage circuit
JPH0215129Y2 (en)
JP2004208462A (en) Power supply

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20070721

Year of fee payment: 7

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080721

Year of fee payment: 8

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090721

Year of fee payment: 9

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090721

Year of fee payment: 9

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100721

Year of fee payment: 10

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110721

Year of fee payment: 11

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110721

Year of fee payment: 11

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120721

Year of fee payment: 12

LAPS Cancellation because of no payment of annual fees