JP3088336B2 - 周波数変換回路 - Google Patents
周波数変換回路Info
- Publication number
- JP3088336B2 JP3088336B2 JP09139990A JP13999097A JP3088336B2 JP 3088336 B2 JP3088336 B2 JP 3088336B2 JP 09139990 A JP09139990 A JP 09139990A JP 13999097 A JP13999097 A JP 13999097A JP 3088336 B2 JP3088336 B2 JP 3088336B2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- transistors
- voltage
- collector
- temperature
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Amplifiers (AREA)
Description
【０００１】
【発明の属する技術分野】本発明は周波数変換回路に関
し、特に携帯電話などに用いる低電源電圧でかつ、広い
温度範囲で使用する半導体集積回路で構成した周波数変
換回路に関する。
し、特に携帯電話などに用いる低電源電圧でかつ、広い
温度範囲で使用する半導体集積回路で構成した周波数変
換回路に関する。
【０００２】
【従来の技術】従来の周波数変換回路の一例として、
「ＮＥＣデータブック シリコン高周波モノリシックＩ
Ｃ μＰＣ１６９４ＧＲアプリケーション・ノート １
９９５年１０月発行 ８６４頁」に記載の回路がある。
この回路から、周波数変換動作に直接関係する部分であ
るミキサ回路、ローカル・バッファ・アンプ及びバイア
ス回路を抜粋した回路を図５に示す。
「ＮＥＣデータブック シリコン高周波モノリシックＩ
Ｃ μＰＣ１６９４ＧＲアプリケーション・ノート １
９９５年１０月発行 ８６４頁」に記載の回路がある。
この回路から、周波数変換動作に直接関係する部分であ
るミキサ回路、ローカル・バッファ・アンプ及びバイア
ス回路を抜粋した回路を図５に示す。
【０００３】図５において、破線で示す２００が周波数
変換動作を行うミキサ回路、１００がミキサ回路にロー
カル信号を供給するローカル・バッファ・アンプ、３０
０はバンドギャップ・レギュレータで構成されるバイア
ス回路である。また、１は電源Ｂ１に接続する電源端
子、２は接地端子である。
変換動作を行うミキサ回路、１００がミキサ回路にロー
カル信号を供給するローカル・バッファ・アンプ、３０
０はバンドギャップ・レギュレータで構成されるバイア
ス回路である。また、１は電源Ｂ１に接続する電源端
子、２は接地端子である。
【０００４】ミキサ回路２００は、トランジスタＱ１１
〜Ｑ１６と抵抗Ｒ１０〜Ｒ１６で構成されるダブル・バ
ランス型ミキサである。トランジスタＱ１１，Ｑ１３の
各コレクタは抵抗Ｒ１５を介して電源端子１に接続し、
また、ミキサ出力端子２０２にも接続する。同様に、ト
ランジスタＱ１２，Ｑ１４の各コレクタは抵抗Ｒ１６を
介して電源端子１に接続し、さらに、ミキサ出力端子２
０３にも接続する。トランジスタＱ１１，Ｑ１２の各エ
ミッタはトランジスタＱ１５のコレクタに接続し、トラ
ンジスタＱ１３，Ｑ１４の各エミッタはトランジスタＱ
１６のコレクタに接続し、トランジスタＱ１５，Ｑ１６
のベースはそれぞれミキサ入力端子２０４，２０１に接
続する。トランジスタＱ１５，Ｑ１６のエミッタはそれ
ぞれ抵抗Ｒ１３，Ｒ１４を介して接地端子２に接続し、
また、トランジスタＱ１５，Ｑ１６のエミッタ間に抵抗
Ｒ１０が接続される。
〜Ｑ１６と抵抗Ｒ１０〜Ｒ１６で構成されるダブル・バ
ランス型ミキサである。トランジスタＱ１１，Ｑ１３の
各コレクタは抵抗Ｒ１５を介して電源端子１に接続し、
また、ミキサ出力端子２０２にも接続する。同様に、ト
ランジスタＱ１２，Ｑ１４の各コレクタは抵抗Ｒ１６を
介して電源端子１に接続し、さらに、ミキサ出力端子２
０３にも接続する。トランジスタＱ１１，Ｑ１２の各エ
ミッタはトランジスタＱ１５のコレクタに接続し、トラ
ンジスタＱ１３，Ｑ１４の各エミッタはトランジスタＱ
１６のコレクタに接続し、トランジスタＱ１５，Ｑ１６
のベースはそれぞれミキサ入力端子２０４，２０１に接
続する。トランジスタＱ１５，Ｑ１６のエミッタはそれ
ぞれ抵抗Ｒ１３，Ｒ１４を介して接地端子２に接続し、
また、トランジスタＱ１５，Ｑ１６のエミッタ間に抵抗
Ｒ１０が接続される。
【０００５】ローカル・バッファ・アンプ１００は、ト
ランジスタＱ１，Ｑ２と抵抗Ｒ１〜Ｒ６で構成される。
トランジスタＱ１のコレクタは、抵抗Ｒ１，Ｒ６を介し
て電源端子１に接続し、さらにトランジスタＱ１１，Ｑ
１４のベースにも接続する。同様に、トランジスタＱ２
のコレクタは、抵抗Ｒ２を介して抵抗Ｒ１と抵抗Ｒ６の
共通接続点に接続し、さらにトランジスタＱ１２，Ｑ１
３のベースにも接続する。トランジスタＱ１，Ｑ２の各
エミッタは抵抗Ｒ５を介して接地端子２に接続し、トラ
ンジスタＱ１，Ｑ２のベースはそれぞれローカル入力端
子１０２，１０１に接続する。
ランジスタＱ１，Ｑ２と抵抗Ｒ１〜Ｒ６で構成される。
トランジスタＱ１のコレクタは、抵抗Ｒ１，Ｒ６を介し
て電源端子１に接続し、さらにトランジスタＱ１１，Ｑ
１４のベースにも接続する。同様に、トランジスタＱ２
のコレクタは、抵抗Ｒ２を介して抵抗Ｒ１と抵抗Ｒ６の
共通接続点に接続し、さらにトランジスタＱ１２，Ｑ１
３のベースにも接続する。トランジスタＱ１，Ｑ２の各
エミッタは抵抗Ｒ５を介して接地端子２に接続し、トラ
ンジスタＱ１，Ｑ２のベースはそれぞれローカル入力端
子１０２，１０１に接続する。
【０００６】バイアス回路３００はバンドギャップ・レ
ギュレータであり、トランジスタＱ３１〜Ｑ３３、抵抗
Ｒ３１〜Ｒ３３、電流源Ｉ１から構成される。また、３
０１はバイアス回路３００の出力端子であり、抵抗Ｒ１
１，Ｒ１２，Ｒ３，Ｒ４を介して、それぞれトランジス
タＱ１５，Ｑ１６，Ｑ１，Ｑ２のベースに接続する。
ギュレータであり、トランジスタＱ３１〜Ｑ３３、抵抗
Ｒ３１〜Ｒ３３、電流源Ｉ１から構成される。また、３
０１はバイアス回路３００の出力端子であり、抵抗Ｒ１
１，Ｒ１２，Ｒ３，Ｒ４を介して、それぞれトランジス
タＱ１５，Ｑ１６，Ｑ１，Ｑ２のベースに接続する。
【０００７】次に、図５に示す従来の周波数変換回路の
基本動作について説明する。
基本動作について説明する。
【０００８】ミキサ入力端子２０１，２０４に入力した
信号ｆ１は、ローカル入力端子１０１，１０２に入力し
ローカル・バッファ・アンプ１００で増幅されたローカ
ル信号ｆ２と、ミキサ回路２００で掛け算され、信号ｆ
１と信号ｆ２の周波数の和及び差に相当する信号がミキ
サ出力端子２０２，２０３から出力される。
信号ｆ１は、ローカル入力端子１０１，１０２に入力し
ローカル・バッファ・アンプ１００で増幅されたローカ
ル信号ｆ２と、ミキサ回路２００で掛け算され、信号ｆ
１と信号ｆ２の周波数の和及び差に相当する信号がミキ
サ出力端子２０２，２０３から出力される。
【０００９】また、バイアス回路３００はローカル・バ
ッファ・アンプ１００及びミキサ回路２００にバイアス
電圧を供給する。ローカル・バッファ・アンプ１００及
びミキサ回路２００を構成するトランジスタのうち、ト
ランジスタＱ１，Ｑ２，Ｑ１５，Ｑ１６のベースバイア
ス電圧は出力端子３０１の電圧で定まり、トランジスタ
Ｑ１１〜Ｑ１４のベースバイアス電圧は、抵抗Ｒ１，Ｒ
２及び抵抗Ｒ６の電圧降下から定まる。
ッファ・アンプ１００及びミキサ回路２００にバイアス
電圧を供給する。ローカル・バッファ・アンプ１００及
びミキサ回路２００を構成するトランジスタのうち、ト
ランジスタＱ１，Ｑ２，Ｑ１５，Ｑ１６のベースバイア
ス電圧は出力端子３０１の電圧で定まり、トランジスタ
Ｑ１１〜Ｑ１４のベースバイアス電圧は、抵抗Ｒ１，Ｒ
２及び抵抗Ｒ６の電圧降下から定まる。
【００１０】次に、図５に示す従来の周波数変換回路を
低電源電圧（２．６Ｖ）で使用し、常温（２５℃）でロ
ーカル・バッファ・アンプ１００及びミキサ回路２００
の各バイアス点を最適化した後、温度を上げたときの動
作について説明する。
低電源電圧（２．６Ｖ）で使用し、常温（２５℃）でロ
ーカル・バッファ・アンプ１００及びミキサ回路２００
の各バイアス点を最適化した後、温度を上げたときの動
作について説明する。
【００１１】図５からわかるように、ローカル・バッフ
ァ・アンプ１００及びミキサ回路２００の各バイアス点
及びトランジスタＱ１５のエミッタ・コレクタ間電圧
は、次の（１）式〜（５）式により求められる。
ァ・アンプ１００及びミキサ回路２００の各バイアス点
及びトランジスタＱ１５のエミッタ・コレクタ間電圧
は、次の（１）式〜（５）式により求められる。
【００１２】 ＶＥ（Ｑ１５）＝ＶＢ−ＶＢＥ（Ｑ１５） ・・・（１） ＶＥ（Ｑ１）＝ＶＢ−ＶＢＥ（Ｑ１） ・・・（２） ＶＣ（Ｑ１）＝Ｖｃｃ−（ＶＥ（Ｑ１）／Ｒ５）×（Ｒ６＋Ｒ１／２） ・・・（３） ＶＣ（Ｑ１５）＝ＶＣ（Ｑ１）−ＶＢＥ（Ｑ１１） ・・・（４） ＶＣＥ（Ｑ１５）＝ＶＣ（Ｑ１５）−ＶＥ（Ｑ１５） ・・・（５） ここで、ＶＢＥ（Ｑ１１），ＶＢＥ（Ｑ１），ＶＢＥ
（Ｑ１５）は、それぞれトランジスタＱ１１，Ｑ１，Ｑ
１５のベース・エミッタ間電圧、ＶＢはバイアス回路３
００の出力端子３０１の電圧、ＶＣ（Ｑ１），ＶＣ（Ｑ
１５）はそれぞれトランジスタＱ１，Ｑ１５のコレクタ
電圧、ＶＥ（Ｑ１），ＶＥ（Ｑ１５）は、それぞれトラ
ンジスタＱ１，Ｑ１５のエミッタ電圧、ＶＣＥ（Ｑ１
５）はトランジスタＱ１５のコレクタ・エミッタ間電
圧、Ｖｃｃは電源端子１に供給される電源電圧である。
また、抵抗Ｒ３，Ｒ４，Ｒ１１，Ｒ１２の電圧降下は、
小さいため無視している。
（Ｑ１５）は、それぞれトランジスタＱ１１，Ｑ１，Ｑ
１５のベース・エミッタ間電圧、ＶＢはバイアス回路３
００の出力端子３０１の電圧、ＶＣ（Ｑ１），ＶＣ（Ｑ
１５）はそれぞれトランジスタＱ１，Ｑ１５のコレクタ
電圧、ＶＥ（Ｑ１），ＶＥ（Ｑ１５）は、それぞれトラ
ンジスタＱ１，Ｑ１５のエミッタ電圧、ＶＣＥ（Ｑ１
５）はトランジスタＱ１５のコレクタ・エミッタ間電
圧、Ｖｃｃは電源端子１に供給される電源電圧である。
また、抵抗Ｒ３，Ｒ４，Ｒ１１，Ｒ１２の電圧降下は、
小さいため無視している。
【００１３】（１）式〜（５）式から、各トランジスタ
のベース・エミッタ間電圧を常温で０．８Ｖ、ベース・
エミッタ間電圧の温度係数を−２ｍＶ／℃とし、ＶＢ＝
１．４Ｖ、Ｒ５＝２５０Ω，Ｒ６＝１５０Ω，Ｒ１＝２
００Ωとして、すべての抵抗の抵抗 温度係数は等しい
とした場合の（１）式〜（５）式の温度変化を計算する
と図６のようになる。
のベース・エミッタ間電圧を常温で０．８Ｖ、ベース・
エミッタ間電圧の温度係数を−２ｍＶ／℃とし、ＶＢ＝
１．４Ｖ、Ｒ５＝２５０Ω，Ｒ６＝１５０Ω，Ｒ１＝２
００Ωとして、すべての抵抗の抵抗 温度係数は等しい
とした場合の（１）式〜（５）式の温度変化を計算する
と図６のようになる。
【００１４】図６からわかるように、トランジスタＱ１
５のコレクタ・エミッタ間電圧ＶＣＥ（Ｑ１５）は常温
では設計値の０．６Ｖであるが、１２５℃では０．４Ｖ
まで小さくなり、トランジスタＱ１５は高温側で飽和し
やすくなっている。
５のコレクタ・エミッタ間電圧ＶＣＥ（Ｑ１５）は常温
では設計値の０．６Ｖであるが、１２５℃では０．４Ｖ
まで小さくなり、トランジスタＱ１５は高温側で飽和し
やすくなっている。
【００１５】これは、トランジスタＱ１のベースには温
度依存性のない電圧ＶＢが印加されており、高温でトラ
ンジスタのベース・エミッタ間電圧が小さくなると、ト
ランジスタＱ１のエミッタ電圧ＶＥ（Ｑ１）が＋２ｍＶ
／℃で上昇し、抵抗Ｒ５の電流が増加するとともに、抵
抗Ｒ１，Ｒ６での電圧降下が増加して、トランジスタＱ
１のコレクタ電圧ＶＣ（Ｑ１）が下がるためである。
度依存性のない電圧ＶＢが印加されており、高温でトラ
ンジスタのベース・エミッタ間電圧が小さくなると、ト
ランジスタＱ１のエミッタ電圧ＶＥ（Ｑ１）が＋２ｍＶ
／℃で上昇し、抵抗Ｒ５の電流が増加するとともに、抵
抗Ｒ１，Ｒ６での電圧降下が増加して、トランジスタＱ
１のコレクタ電圧ＶＣ（Ｑ１）が下がるためである。
【００１６】より具体的に説明すると、（３）式の（Ｒ
６＋Ｒ１／２）／Ｒ５の項は１になるよう各抵抗値を設
定しているので、トランジスタＱ１のコレクタ電圧ＶＣ
（Ｑ１）はトランジスタＱ１のエミッタ電圧ＶＥ（Ｑ
１）と逆の−２ｍＶ／℃の温度変化となる。また、トラ
ンジスタＱ１５のコレクタ電圧ＶＣ（Ｑ１５）は、
（４）式からわかるように、トランジスタＱ１のコレク
タ電圧ＶＣ（Ｑ１）からトランジスタＱ１１のベース・
エミッタ間電圧ＶＢＥ（Ｑ１１）だけ下がった値となる
ので、温度変化は打ち消される。
６＋Ｒ１／２）／Ｒ５の項は１になるよう各抵抗値を設
定しているので、トランジスタＱ１のコレクタ電圧ＶＣ
（Ｑ１）はトランジスタＱ１のエミッタ電圧ＶＥ（Ｑ
１）と逆の−２ｍＶ／℃の温度変化となる。また、トラ
ンジスタＱ１５のコレクタ電圧ＶＣ（Ｑ１５）は、
（４）式からわかるように、トランジスタＱ１のコレク
タ電圧ＶＣ（Ｑ１）からトランジスタＱ１１のベース・
エミッタ間電圧ＶＢＥ（Ｑ１１）だけ下がった値となる
ので、温度変化は打ち消される。
【００１７】一方、トランジスタＱ１５のエミッタ電圧
ＶＥ（Ｑ１５）は、トランジスタＱ１と同様にベースに
電圧ＶＢが印加されるため高温時上昇する。従って、ト
ランジスタＱ１５のコレクタ・エミッタ間電圧ＶＣＥ
（Ｑ１５）は高温時小さくなってしまう。
ＶＥ（Ｑ１５）は、トランジスタＱ１と同様にベースに
電圧ＶＢが印加されるため高温時上昇する。従って、ト
ランジスタＱ１５のコレクタ・エミッタ間電圧ＶＣＥ
（Ｑ１５）は高温時小さくなってしまう。
【００１８】
【発明が解決しようとする課題】上述した従来の周波数
変換回路は、トランジスタＱ１，Ｑ２，Ｑ１５，Ｑ１６
のベースバイアスをバンドギャップ・レギュレータを用
いたバイアス回路３００から供給しているため、低電源
電圧でかつ高温時に使用した場合、バイアス電圧の変動
によりトランジスタＱ１５及びトランジスタＱ１６のコ
レクタ・エミッタ間電圧が小さくなり、最大出力等の特
性が悪化するという問題がある。
変換回路は、トランジスタＱ１，Ｑ２，Ｑ１５，Ｑ１６
のベースバイアスをバンドギャップ・レギュレータを用
いたバイアス回路３００から供給しているため、低電源
電圧でかつ高温時に使用した場合、バイアス電圧の変動
によりトランジスタＱ１５及びトランジスタＱ１６のコ
レクタ・エミッタ間電圧が小さくなり、最大出力等の特
性が悪化するという問題がある。
【００１９】携帯電話などの機器では、２．６Ｖ程度の
低い電源電圧での動作と、電源電圧が変動しても利得等
の特性が変化しないこと、さらに、消費電流が少ないこ
とが要求される。少ない素子数でその要求を満たせるバ
イアス回路としては、バンドギャップ・レギュレータが
優れているが、バンドギャップ・レギュレータは一般に
出力電圧の温度依存性が少ないという特徴を有し、この
特徴のため上述した問題点が生じる。
低い電源電圧での動作と、電源電圧が変動しても利得等
の特性が変化しないこと、さらに、消費電流が少ないこ
とが要求される。少ない素子数でその要求を満たせるバ
イアス回路としては、バンドギャップ・レギュレータが
優れているが、バンドギャップ・レギュレータは一般に
出力電圧の温度依存性が少ないという特徴を有し、この
特徴のため上述した問題点が生じる。
【００２０】また、図５に示すミキサ回路２００とロー
カル・バッファ・アンプ１００の回路構成は少ない素子
数で、かつ低電源電圧動作可能な周波数変換回路として
は優れたものであるため、これに基本的な変更を加えず
上述した高温時における特性劣化の問題を回避しようと
すると、次の（Ａ），（Ｂ），（Ｃ）のような方法も考
えられるが、いずれにしても根本的解決にはならない。
カル・バッファ・アンプ１００の回路構成は少ない素子
数で、かつ低電源電圧動作可能な周波数変換回路として
は優れたものであるため、これに基本的な変更を加えず
上述した高温時における特性劣化の問題を回避しようと
すると、次の（Ａ），（Ｂ），（Ｃ）のような方法も考
えられるが、いずれにしても根本的解決にはならない。
【００２１】すなわち、 （Ａ）トランジスタＱ１５，Ｑ１６の高温時の飽和を防
止するため、あらかじめ常温でのトランジスタＱ１１，
Ｑ１４のベースバイアス電圧を高く設定しておく。
止するため、あらかじめ常温でのトランジスタＱ１１，
Ｑ１４のベースバイアス電圧を高く設定しておく。
【００２２】この方法は、トランジスタＱ１１〜Ｑ１４
が飽和しやすくなるので採用できない。 （Ｂ）（３）式のトランジスタＱ１のエミッタ電圧ＶＥ
（Ｑ１）に掛け算される（Ｒ６＋Ｒ１／２）／Ｒ５の項
が１より小さくなるよう各抵抗値を設定し、トランジス
タＱ１のコレクタ電圧ＶＣ（Ｑ）の温度係数を小さくす
る。
が飽和しやすくなるので採用できない。 （Ｂ）（３）式のトランジスタＱ１のエミッタ電圧ＶＥ
（Ｑ１）に掛け算される（Ｒ６＋Ｒ１／２）／Ｒ５の項
が１より小さくなるよう各抵抗値を設定し、トランジス
タＱ１のコレクタ電圧ＶＣ（Ｑ）の温度係数を小さくす
る。
【００２３】この方法は、抵抗Ｒ５を大きくすることに
なるのでトランジスタＱ１，Ｑ２に流れる電流が減少
し、このままではローカル・バッファ・アンプ１００の
利得が低下する。そこで、利得が低下しないように抵抗
Ｒ１，Ｒ２，Ｒ６の抵抗値を大きくするが、今度はこれ
らの抵抗による熱雑音が大きくなり、（Ａ）の場合同様
採用できない。 （Ｃ）抵抗Ｒ１，Ｒ２と、トランジスタＱ１１〜Ｑ１４
のベース間を容量結合すし、トランジスタＱ１１〜Ｑ１
４のベースバイアスがローカル・バッファ・アンプ１０
０の各バイアス電圧と無関係になるように設計する。
なるのでトランジスタＱ１，Ｑ２に流れる電流が減少
し、このままではローカル・バッファ・アンプ１００の
利得が低下する。そこで、利得が低下しないように抵抗
Ｒ１，Ｒ２，Ｒ６の抵抗値を大きくするが、今度はこれ
らの抵抗による熱雑音が大きくなり、（Ａ）の場合同様
採用できない。 （Ｃ）抵抗Ｒ１，Ｒ２と、トランジスタＱ１１〜Ｑ１４
のベース間を容量結合すし、トランジスタＱ１１〜Ｑ１
４のベースバイアスがローカル・バッファ・アンプ１０
０の各バイアス電圧と無関係になるように設計する。
【００２４】この方法は、トランジスタＱ１１〜Ｑ１４
のベースバイアス回路が新たに必要になり、その回路の
温度依存性が再び問題になるため、根本的解決にならな
い。
のベースバイアス回路が新たに必要になり、その回路の
温度依存性が再び問題になるため、根本的解決にならな
い。
【００２５】また、上述した温度変動時の特性劣化を改
善するためのバイアス回路の公知文献としては、以下の
１）〜３）の３点があるが、いずれも半導体集積回路と
してはコストが増加したり回路が複雑化するなどして、
低電源電圧を前提とした周波数変換回路での使用は困難
である。 １）特開昭５８−１２７４４０ バイアス電圧の温度補償回路に、サーミスタ素子と差動
増幅器を用いるが、サーミスタ素子という特殊素子を使
うため、コストアップとなる。 ２）特開平２−９０７０７ 電界効果トランジスタと抵抗を直列接続して、その分圧
電圧と外部からの電圧とを差動回路の入力として差分を
増幅してバイアス電圧を発生させる方法であるが、バイ
アス回路に差動回路を使うなどにより回路が複雑化する
という問題がある。 ３）特開平１−１８０１０７ 差動回路とソースフォロワ型増幅回路とを備えたバイア
ス回路を用いるが、２）と同様に差動回路を使うため回
路が複雑となる。さらに、低電源電圧用として使用困難
である。
善するためのバイアス回路の公知文献としては、以下の
１）〜３）の３点があるが、いずれも半導体集積回路と
してはコストが増加したり回路が複雑化するなどして、
低電源電圧を前提とした周波数変換回路での使用は困難
である。 １）特開昭５８−１２７４４０ バイアス電圧の温度補償回路に、サーミスタ素子と差動
増幅器を用いるが、サーミスタ素子という特殊素子を使
うため、コストアップとなる。 ２）特開平２−９０７０７ 電界効果トランジスタと抵抗を直列接続して、その分圧
電圧と外部からの電圧とを差動回路の入力として差分を
増幅してバイアス電圧を発生させる方法であるが、バイ
アス回路に差動回路を使うなどにより回路が複雑化する
という問題がある。 ３）特開平１−１８０１０７ 差動回路とソースフォロワ型増幅回路とを備えたバイア
ス回路を用いるが、２）と同様に差動回路を使うため回
路が複雑となる。さらに、低電源電圧用として使用困難
である。
【００２６】このため、本発明の目的は、極めて簡単な
回路構成で、低電源電圧でかつ、常温から高温までの広
い温度範囲にわたり、ミキサ回路を構成するトランジス
タのコレクタ・エミッタ間電圧が小さくなることを防止
し、最大出力などの特性劣化が無い周波数変換回路を提
供することにある。
回路構成で、低電源電圧でかつ、常温から高温までの広
い温度範囲にわたり、ミキサ回路を構成するトランジス
タのコレクタ・エミッタ間電圧が小さくなることを防止
し、最大出力などの特性劣化が無い周波数変換回路を提
供することにある。
【００２７】
【課題を解決するための手段】本発明の周波数変換回路
は、第１の差動トランジスタを構成する第１及び第２の
トランジスタと、前記第１のトランジスタのコレクタに
接続する第１の負荷と、前記第２のトランジスタのコレ
クタに接続する第２の負荷とを備え、前記第１及び第２
のトランジスタの各ベースに入力するローカル信号を増
幅するローカル・バッファ・アンプと、第２の差動トラ
ンジスタを構成する第３及び第４のトランジスタと、前
記第３のトランジスタのコレクタに各エミッタを共通接
続する第５及び第６のトランジスタからなる第３の差動
トランジスタと、前記第４のトランジスタのコレクタに
各エミッタを共通接続する第７及び第８のトランジスタ
からなる第４の差動トランジスタとを有し、前記第５の
トランジスタのベースは、前記第８のトランジスタのベ
ース及び前記第１のトランジスタのコレクタに接続し、
前記第６のトランジスタのベースは、前記第７のトラン
ジスタのベース及び前記第２のトランジスタのコレクタ
に接続し、前記第５のトランジスタのコレクタを前記第
７のコレクタに接続し、前記第６のトランジスタのコレ
クタを前記第８のコレクタに接続し、前記第３及び第４
の各ベースに入力されるミキサ入力信号と、前記第５〜
第８のトランジスタの各ベースに入力される前記ローカ
ル・バッファ・アンプの出力信号とを乗算するミキサ回
路と、温度依存性の少ない電圧を出力する第１の出力端
子と、設定温度より低い温度では前記第１の出力端子か
ら出力される電圧と同じ電圧であり、前記設定温度より
高い温度では温度上昇とともに単調に減少する電圧を出
力する第２の出力端子を有する温度依存性調整回路とを
備え、前記第２の出力端子からの電圧を前記第１から第
４のトランジスタの各ベースに印加することを特徴とす
る。
は、第１の差動トランジスタを構成する第１及び第２の
トランジスタと、前記第１のトランジスタのコレクタに
接続する第１の負荷と、前記第２のトランジスタのコレ
クタに接続する第２の負荷とを備え、前記第１及び第２
のトランジスタの各ベースに入力するローカル信号を増
幅するローカル・バッファ・アンプと、第２の差動トラ
ンジスタを構成する第３及び第４のトランジスタと、前
記第３のトランジスタのコレクタに各エミッタを共通接
続する第５及び第６のトランジスタからなる第３の差動
トランジスタと、前記第４のトランジスタのコレクタに
各エミッタを共通接続する第７及び第８のトランジスタ
からなる第４の差動トランジスタとを有し、前記第５の
トランジスタのベースは、前記第８のトランジスタのベ
ース及び前記第１のトランジスタのコレクタに接続し、
前記第６のトランジスタのベースは、前記第７のトラン
ジスタのベース及び前記第２のトランジスタのコレクタ
に接続し、前記第５のトランジスタのコレクタを前記第
７のコレクタに接続し、前記第６のトランジスタのコレ
クタを前記第８のコレクタに接続し、前記第３及び第４
の各ベースに入力されるミキサ入力信号と、前記第５〜
第８のトランジスタの各ベースに入力される前記ローカ
ル・バッファ・アンプの出力信号とを乗算するミキサ回
路と、温度依存性の少ない電圧を出力する第１の出力端
子と、設定温度より低い温度では前記第１の出力端子か
ら出力される電圧と同じ電圧であり、前記設定温度より
高い温度では温度上昇とともに単調に減少する電圧を出
力する第２の出力端子を有する温度依存性調整回路とを
備え、前記第２の出力端子からの電圧を前記第１から第
４のトランジスタの各ベースに印加することを特徴とす
る。
【００２８】
【発明の実施の形態】次に、本発明の実施の形態つい
て、図面を参照して詳細に説明する。
て、図面を参照して詳細に説明する。
【００２９】なお、従来の周波数変換回路と共通の構成
要素には共通の参照文字／数字を付してある。
要素には共通の参照文字／数字を付してある。
【００３０】図１は本発明の実施の形態による周波数変
換回路を示す回路図であり、図５に示す従来の周波数変
換回路を構成するローカル・バッファ・アンプ１００、
ミキサ回路２００に、抵抗Ｒ２０，Ｒ２１及びトランジ
スタＱ２０，Ｑ２１からなる温度依存性調整回路２１０
を新規に付加してある。バイアス電圧源Ｂ２は、バンド
ギャップ・レギュレータなどの出力電圧の温度依存性の
少ない回路構成を用いる。
換回路を示す回路図であり、図５に示す従来の周波数変
換回路を構成するローカル・バッファ・アンプ１００、
ミキサ回路２００に、抵抗Ｒ２０，Ｒ２１及びトランジ
スタＱ２０，Ｑ２１からなる温度依存性調整回路２１０
を新規に付加してある。バイアス電圧源Ｂ２は、バンド
ギャップ・レギュレータなどの出力電圧の温度依存性の
少ない回路構成を用いる。
【００３１】バイアス電圧源Ｂ２の出力端子３０２を抵
抗Ｒ２０，Ｒ２１に直列接続し、抵抗Ｒ２１の他端は、
ダイオード接続したトランジスタＱ２０のコレクタとベ
ースに接続する。トランジスタＱ２０のエミッタを、同
様にダイオード接続したトランジスタＱ２１のコレクタ
とベースに接続し、トランジスタＱ２１のエミッタは接
地端子２に接続する。また、抵抗Ｒ２０，Ｒ２１の共通
接続点は、抵抗Ｒ３，Ｒ４，Ｒ１１，Ｒ１２を介してト
ランジスタＱ１，Ｑ２，Ｑ１５，Ｑ１６の各ベースに接
続する。
抗Ｒ２０，Ｒ２１に直列接続し、抵抗Ｒ２１の他端は、
ダイオード接続したトランジスタＱ２０のコレクタとベ
ースに接続する。トランジスタＱ２０のエミッタを、同
様にダイオード接続したトランジスタＱ２１のコレクタ
とベースに接続し、トランジスタＱ２１のエミッタは接
地端子２に接続する。また、抵抗Ｒ２０，Ｒ２１の共通
接続点は、抵抗Ｒ３，Ｒ４，Ｒ１１，Ｒ１２を介してト
ランジスタＱ１，Ｑ２，Ｑ１５，Ｑ１６の各ベースに接
続する。
【００３２】次に、低電源電圧（２．６Ｖ）で使用し、
常温（２５℃）でローカル・バッファ・アンプ１００及
びミキサ回路２００の各バイアス点を温度依存性調整回
路２１０で最適化した後、温度を上げたときの本発明の
実施の形態による周波数変換回路の動作について図１及
び図２を参照して説明する。
常温（２５℃）でローカル・バッファ・アンプ１００及
びミキサ回路２００の各バイアス点を温度依存性調整回
路２１０で最適化した後、温度を上げたときの本発明の
実施の形態による周波数変換回路の動作について図１及
び図２を参照して説明する。
【００３３】はじめに、トランジスタＱ１，Ｑ１５のエ
ミッタ電圧ＶＥ（Ｑ１），ＶＥ（Ｑ１５）をもとめると
次の（６）式及び（７）式となる。
ミッタ電圧ＶＥ（Ｑ１），ＶＥ（Ｑ１５）をもとめると
次の（６）式及び（７）式となる。
【００３４】 ＶＥ（Ｑ１５）＝Ｖ１−ＶＢＥ（Ｑ１５） ・・・（６） ＶＥ（Ｑ１）＝Ｖ１−ＶＢＥ（Ｑ１） ・・・（７） ここで、Ｖ１は抵抗Ｒ２０と抵抗Ｒ２１との共通接続点
の電圧、すなわち温度依存性調整回路２１０の出力電圧
である。また、トランジスタＱ１，Ｑ１５のコレクタ電
圧ＶＣ（Ｑ１），ＶＣ（Ｑ１５）及びトランジスタＱ１
５のコレクタ・エミッタ間電圧ＶＣＥ（Ｑ１５）は、そ
れぞれ（３）式、（４）式及び（５）式により計算する
ことができる。
の電圧、すなわち温度依存性調整回路２１０の出力電圧
である。また、トランジスタＱ１，Ｑ１５のコレクタ電
圧ＶＣ（Ｑ１），ＶＣ（Ｑ１５）及びトランジスタＱ１
５のコレクタ・エミッタ間電圧ＶＣＥ（Ｑ１５）は、そ
れぞれ（３）式、（４）式及び（５）式により計算する
ことができる。
【００３５】図２は、図６と同様に各トランジスタのベ
ース・エミッタ間電圧を常温で０．８Ｖ、各トランジス
タのベース・エミッタ間電圧の温度係数を−２ｍＶ／℃
とし、Ｒ５＝２５０Ω，Ｒ６＝１５０Ω，Ｒ１＝２００
Ωで、抵抗Ｒ１〜Ｒ６及び抵抗Ｒ１１〜Ｒ１６の温度係
数は等しいとし、また、温度依存性調整回路２１０を構
成する抵抗Ｒ２０，Ｒ２１の抵抗値及び温度係数が等し
いとして、（３）式〜（７）式の温度変化を示したグラ
フである。
ース・エミッタ間電圧を常温で０．８Ｖ、各トランジス
タのベース・エミッタ間電圧の温度係数を−２ｍＶ／℃
とし、Ｒ５＝２５０Ω，Ｒ６＝１５０Ω，Ｒ１＝２００
Ωで、抵抗Ｒ１〜Ｒ６及び抵抗Ｒ１１〜Ｒ１６の温度係
数は等しいとし、また、温度依存性調整回路２１０を構
成する抵抗Ｒ２０，Ｒ２１の抵抗値及び温度係数が等し
いとして、（３）式〜（７）式の温度変化を示したグラ
フである。
【００３６】図２からわかるように、トランジスタＱ１
５のコレクタ・エミッタ間電圧ＶＣＥ（Ｑ１５）は、常
温で０．６Ｖに設定されていたものが、７５℃までは図
６の従来の周波数変換回路と同様な変化をして０．５Ｖ
まで下がるものの、１２５℃では０．６Ｖと広くなり、
飽和しにくくなっている。
５のコレクタ・エミッタ間電圧ＶＣＥ（Ｑ１５）は、常
温で０．６Ｖに設定されていたものが、７５℃までは図
６の従来の周波数変換回路と同様な変化をして０．５Ｖ
まで下がるものの、１２５℃では０．６Ｖと広くなり、
飽和しにくくなっている。
【００３７】この理由は、７５℃以上になると、トラン
ジスタＱ２０，Ｑ２１のベース・エミッタ間電圧が小さ
くなるため、トランジスタＱ２０，Ｑ２１が導通し、出
力電圧Ｖ１は次の（８）式となるからである。
ジスタＱ２０，Ｑ２１のベース・エミッタ間電圧が小さ
くなるため、トランジスタＱ２０，Ｑ２１が導通し、出
力電圧Ｖ１は次の（８）式となるからである。
【００３８】すなわち、２５℃ではトランジスタＱ２
０，Ｑ２１のベース・エミッタ間電圧は０．８Ｖである
ため、トランジスタＱ２０のコレクタに１．６Ｖ以上の
電圧が印加されないと、トランジスタＱ２０，Ｑ２１は
導通しない。一方、バイアス電圧源Ｂ２の電圧は１．４
Ｖであるため、２５℃ではトランジスタＱ２０，Ｑ２１
が導通しない。
０，Ｑ２１のベース・エミッタ間電圧は０．８Ｖである
ため、トランジスタＱ２０のコレクタに１．６Ｖ以上の
電圧が印加されないと、トランジスタＱ２０，Ｑ２１は
導通しない。一方、バイアス電圧源Ｂ２の電圧は１．４
Ｖであるため、２５℃ではトランジスタＱ２０，Ｑ２１
が導通しない。
【００３９】温度が２５℃から７５℃に５０℃上昇する
と、トランジスタＱ２０，Ｑ２１のベース・エミッタ間
電圧ＶＢＥ（Ｑ２０），ＶＢＥ（Ｑ２１）は、０．８Ｖ
から−２ｍＶ／℃×５０℃＝−０．１Ｖ減少し０．７Ｖ
となる。一方、バイアス電圧源Ｂ２の電圧は、温度依存
性がないため１．４Ｖのままである。従って、トランジ
スタＱ２０のコレクタ電圧がトランジスタＱ２０，Ｑ２
１が導通するのに必要な電圧１．４Ｖ以上となり、トラ
ンジスタＱ２０，Ｑ２１が導通する。
と、トランジスタＱ２０，Ｑ２１のベース・エミッタ間
電圧ＶＢＥ（Ｑ２０），ＶＢＥ（Ｑ２１）は、０．８Ｖ
から−２ｍＶ／℃×５０℃＝−０．１Ｖ減少し０．７Ｖ
となる。一方、バイアス電圧源Ｂ２の電圧は、温度依存
性がないため１．４Ｖのままである。従って、トランジ
スタＱ２０のコレクタ電圧がトランジスタＱ２０，Ｑ２
１が導通するのに必要な電圧１．４Ｖ以上となり、トラ
ンジスタＱ２０，Ｑ２１が導通する。
【００４０】
【００４１】ここで、ＶＢＥ（Ｑ２０），ＶＢＥ（Ｑ２
１）は、トランジスタＱ２０，Ｑ２１のベース・エミッ
タ間電圧、ＶＢはバイアス電圧源Ｂ２の出力電圧であ
る。
１）は、トランジスタＱ２０，Ｑ２１のベース・エミッ
タ間電圧、ＶＢはバイアス電圧源Ｂ２の出力電圧であ
る。
【００４２】上述したことから容易にわかるように、温
度が７５℃よりも高くなるとトランジスタＱ２０，Ｑ２
１のベース・エミッタ間電圧ＶＢＥ（Ｑ２０），ＶＢＥ
（Ｑ２１）は０．７Ｖからさらに減少するので、トラン
ジスタＱ２０，Ｑ２１は導通を保持する。
度が７５℃よりも高くなるとトランジスタＱ２０，Ｑ２
１のベース・エミッタ間電圧ＶＢＥ（Ｑ２０），ＶＢＥ
（Ｑ２１）は０．７Ｖからさらに減少するので、トラン
ジスタＱ２０，Ｑ２１は導通を保持する。
【００４３】（８）式でＲ２０＝Ｒ２１とすると、次の
（９）式を得る。
（９）式を得る。
【００４４】 Ｖ１＝ＶＢ／２＋ＶＢＥ ・・・（９） ただし、ＶＢＥ（Ｑ２０）＝ＶＢＥ（Ｑ２１）＝ＶＢＥ
とする。（９）式より、出力電圧Ｖ１はベース・エミッ
タ間電圧１個分の温度依存性となる（−２ｍＶ／℃）。
このため、７５℃以上では、トランジスタＱ１のエミッ
タ電圧ＶＥ（Ｑ１）は温度依存性が打ち消され、０．７
Ｖ一定となる。これにより抵抗Ｒ５の電流は増加せず、
抵抗Ｒ１，Ｒ６での電圧降下も増加しない。従って、ト
ランジスタＱ１のコレクタ電圧ＶＣ（Ｑ１）も温度によ
らず一定となる。
とする。（９）式より、出力電圧Ｖ１はベース・エミッ
タ間電圧１個分の温度依存性となる（−２ｍＶ／℃）。
このため、７５℃以上では、トランジスタＱ１のエミッ
タ電圧ＶＥ（Ｑ１）は温度依存性が打ち消され、０．７
Ｖ一定となる。これにより抵抗Ｒ５の電流は増加せず、
抵抗Ｒ１，Ｒ６での電圧降下も増加しない。従って、ト
ランジスタＱ１のコレクタ電圧ＶＣ（Ｑ１）も温度によ
らず一定となる。
【００４５】また、トランジスタＱ１５のコレクタ電圧
ＶＣ（Ｑ１５）は、トランジスタＱ１のコレクタ電圧Ｖ
Ｃ（Ｑ１）からトランジスタＱ１１のベース・エミッタ
間電圧ＶＢＥ（Ｑ１１）だけ下がった値となるので、ベ
ース・エミッタ間電圧１個分の温度依存性（＋２ｍＶ／
℃）で上昇する。
ＶＣ（Ｑ１５）は、トランジスタＱ１のコレクタ電圧Ｖ
Ｃ（Ｑ１）からトランジスタＱ１１のベース・エミッタ
間電圧ＶＢＥ（Ｑ１１）だけ下がった値となるので、ベ
ース・エミッタ間電圧１個分の温度依存性（＋２ｍＶ／
℃）で上昇する。
【００４６】また、トランジスタＱ１５のベースには出
力電圧Ｖ１が印加されるので、トランジスタＱ１５のエ
ミッタ電圧は０．７Ｖ一定となる。従って、７５℃以上
でトランジスタＱ１５のコレクタ・エミッタ間電圧ＶＣ
Ｅ（Ｑ１５）は再び大きくなる。
力電圧Ｖ１が印加されるので、トランジスタＱ１５のエ
ミッタ電圧は０．７Ｖ一定となる。従って、７５℃以上
でトランジスタＱ１５のコレクタ・エミッタ間電圧ＶＣ
Ｅ（Ｑ１５）は再び大きくなる。
【００４７】一方、７５℃以下では、トランジスタＱ２
０，Ｑ２１のベース・エミッタ間電圧が０．７Ｖより高
いため、トランジスタＱ２０，Ｑ２１は導通しない。こ
のため、Ｖ１＝ＶＢとなり、図６に示す従来の周波数変
換回路の温度変化と同じとなる。
０，Ｑ２１のベース・エミッタ間電圧が０．７Ｖより高
いため、トランジスタＱ２０，Ｑ２１は導通しない。こ
のため、Ｖ１＝ＶＢとなり、図６に示す従来の周波数変
換回路の温度変化と同じとなる。
【００４８】以上説明したように、本実施の形態による
周波数変換回路は２．６Ｖ程度の低電源電圧で、常温か
ら１２５℃までの広い温度範囲にわたり、ミキサ回路２
００を構成する各トランジスタのコレクタ・エミッタ間
電圧が小さくなることを防止し、最大出力などの特性の
劣化を防止することができる。
周波数変換回路は２．６Ｖ程度の低電源電圧で、常温か
ら１２５℃までの広い温度範囲にわたり、ミキサ回路２
００を構成する各トランジスタのコレクタ・エミッタ間
電圧が小さくなることを防止し、最大出力などの特性の
劣化を防止することができる。
【００４９】次に、本発明の第２の実施の形態につい
て、図面を参照して詳細に説明する。
て、図面を参照して詳細に説明する。
【００５０】図３は本発明の第２の実施の形態による周
波数変換回路を示す回路図であり、図１に示す第１の実
施形態による周波数変換回路と異なるのは、温度依存性
調整回路２１０が温度依存性調整回路２１１に変更され
ている点である。従って、トランジスタＱ１５，Ｑ１６
の各ベースにバイアス電圧源Ｂ２から直接出力電圧ＶＢ
が印加される。これより、トランジスタＱ１５のエミッ
タ電圧は（６）式でなく（１）式により定まり、図２に
示す他の変数については同様である。すなわち、トラン
ジスタＱ１のコレクタ電圧ＶＣ（Ｑ１）、トランジスタ
Ｑ１５のコレクタ電圧ＶＣ（Ｑ１５）、トランジスタＱ
１５のコレクタ・エミッタ間電圧ＶＣＥ（Ｑ１５）、ト
ランジスタＱ１のエミッタ電圧ＶＥ（Ｑ１）、温度依存
性調整回路２１１の出力電圧Ｖ１は、それぞれ（３）
式、（４）式、（５）式、（８）式により計算される。
波数変換回路を示す回路図であり、図１に示す第１の実
施形態による周波数変換回路と異なるのは、温度依存性
調整回路２１０が温度依存性調整回路２１１に変更され
ている点である。従って、トランジスタＱ１５，Ｑ１６
の各ベースにバイアス電圧源Ｂ２から直接出力電圧ＶＢ
が印加される。これより、トランジスタＱ１５のエミッ
タ電圧は（６）式でなく（１）式により定まり、図２に
示す他の変数については同様である。すなわち、トラン
ジスタＱ１のコレクタ電圧ＶＣ（Ｑ１）、トランジスタ
Ｑ１５のコレクタ電圧ＶＣ（Ｑ１５）、トランジスタＱ
１５のコレクタ・エミッタ間電圧ＶＣＥ（Ｑ１５）、ト
ランジスタＱ１のエミッタ電圧ＶＥ（Ｑ１）、温度依存
性調整回路２１１の出力電圧Ｖ１は、それぞれ（３）
式、（４）式、（５）式、（８）式により計算される。
【００５１】図４からわかるように、トランジスタＱ１
５のコレクタ・エミッタ間電圧ＶＣＥ（Ｑ１５）は、常
温で０．６Ｖに設定されているが、７５℃までは図２の
ＶＣＥ（Ｑ１５）と同様な動作をして０．５Ｖまで下が
るが、７５℃以上では０．５Ｖ一定となる。図２と同様
に、１２５℃におけるＶＣＥ（Ｑ１５）は、図６の従来
の周波数変換回路の場合の０．４Ｖより大きく、トラン
ジスタＱ１５は飽和しにくい。
５のコレクタ・エミッタ間電圧ＶＣＥ（Ｑ１５）は、常
温で０．６Ｖに設定されているが、７５℃までは図２の
ＶＣＥ（Ｑ１５）と同様な動作をして０．５Ｖまで下が
るが、７５℃以上では０．５Ｖ一定となる。図２と同様
に、１２５℃におけるＶＣＥ（Ｑ１５）は、図６の従来
の周波数変換回路の場合の０．４Ｖより大きく、トラン
ジスタＱ１５は飽和しにくい。
【００５２】なお、第１及び第２の実施の形態とも、抵
抗Ｒ２０，Ｒ２１の値は等しくしたが、これは（３）式
の（Ｒ６＋Ｒ１／２）／Ｒ５の項を１としたときに、ト
ランジスタＱ１のコレクタ電圧ＶＣ（Ｑ１）の温度依存
性を打ち消すためであり、（３）式の（Ｒ６＋Ｒ１／
２）／Ｒ５の項が１でない場合は、抵抗Ｒ２０，Ｒ２１
のを抵抗比Ｒ２０／Ｒ２１を調整することにより、ロー
カル・バッファ・アンプ１００及びミキサ回路２００の
各バイアス点を調整して最適な温度依存性の設定をする
ことが可能である。
抗Ｒ２０，Ｒ２１の値は等しくしたが、これは（３）式
の（Ｒ６＋Ｒ１／２）／Ｒ５の項を１としたときに、ト
ランジスタＱ１のコレクタ電圧ＶＣ（Ｑ１）の温度依存
性を打ち消すためであり、（３）式の（Ｒ６＋Ｒ１／
２）／Ｒ５の項が１でない場合は、抵抗Ｒ２０，Ｒ２１
のを抵抗比Ｒ２０／Ｒ２１を調整することにより、ロー
カル・バッファ・アンプ１００及びミキサ回路２００の
各バイアス点を調整して最適な温度依存性の設定をする
ことが可能である。
【００５３】なお、上述した第１の実施の形態及び第１
の実施の形態では、バイポーラトランジスタを用いた回
路例で説明したが、回路素子としてＭＯＳトランジスタ
を用いて回路を構成しても同様な効果が得られる。すな
わち、第１の実施の形態及び第１の実施の形態におい
て、エミッタ→ソース、ベース→ゲート、コレクタ→ド
レインとすることにより、容易にＭＯＳの回路に置き換
えることができる。
の実施の形態では、バイポーラトランジスタを用いた回
路例で説明したが、回路素子としてＭＯＳトランジスタ
を用いて回路を構成しても同様な効果が得られる。すな
わち、第１の実施の形態及び第１の実施の形態におい
て、エミッタ→ソース、ベース→ゲート、コレクタ→ド
レインとすることにより、容易にＭＯＳの回路に置き換
えることができる。
【００５４】さらに、バイＭＯＳ回路を用いて、ミキサ
回路２００及びローカル・バッファ・アンプ１００はＭ
ＯＳ回路で構成し、温度依存性調整回路２１０，２１１
はバイポーラ素子を用いて構成することも可能である。
回路２００及びローカル・バッファ・アンプ１００はＭ
ＯＳ回路で構成し、温度依存性調整回路２１０，２１１
はバイポーラ素子を用いて構成することも可能である。
【００５５】
【発明の効果】以上説明したように、本発明による周波
数変換回路は、極めて簡単な回路構成を用いるために素
子数が少なく、低電源電圧の使用環境のもとにおいて常
温から高温までの広い温度範囲にわたり、ミキサ回路の
トランジスタのコレクタ・エミッタ間電圧が小さくなる
ことを防止し、最大出力などの特性の劣化を防止するこ
とができる。
数変換回路は、極めて簡単な回路構成を用いるために素
子数が少なく、低電源電圧の使用環境のもとにおいて常
温から高温までの広い温度範囲にわたり、ミキサ回路の
トランジスタのコレクタ・エミッタ間電圧が小さくなる
ことを防止し、最大出力などの特性の劣化を防止するこ
とができる。
【図１】本発明の周波数変換回路の第１の実施の形態を
示す回路図である。
示す回路図である。
【図２】図１の回路を電源電圧２．６Ｖで使用し、温度
を上げたときの回路内部の直流電圧と温度との関係を示
す図である。
を上げたときの回路内部の直流電圧と温度との関係を示
す図である。
【図３】本発明の周波数変換回路の第２の実施の形態を
示す回路図である。
示す回路図である。
【図４】図３の回路を電源電圧２．６Ｖで使用し、温度
を上げたときの回路内部の直流電圧と温度との関係を示
す図である。
を上げたときの回路内部の直流電圧と温度との関係を示
す図である。
【図５】従来の周波数変換回路を示す回路図である。
【図６】図６の回路を電源電圧２．６Ｖで使用し、温度
を上げたときの回路内部の直流電圧と温度との関係を示
す図である。
を上げたときの回路内部の直流電圧と温度との関係を示
す図である。
１ 電源端子 ２ 接地端子 １００ ローカル・バッファ・アンプ １０１，１０２ ローカル入力端子 ２００ ミキサ回路 ２０１，２０４ ミキサ入力端子 ２０２，２０３ ミキサ出力端子 ２１０，２１１ 温度依存性調整回路 ３００ バイアス回路 ３０１，３０２ 出力端子 Ｂ１ 電源 Ｂ２ バイアス電圧源 Ｒ１〜Ｒ６、Ｒ１０〜Ｒ１６，Ｒ２０，Ｒ２１，Ｒ３１
〜Ｒ３３ 抵抗 Ｑ１，Ｑ２，Ｑ１１〜Ｑ１６，Ｑ２０，Ｑ２１，Ｑ３１
〜Ｑ３３ トランジスタ
〜Ｒ３３ 抵抗 Ｑ１，Ｑ２，Ｑ１１〜Ｑ１６，Ｑ２０，Ｑ２１，Ｑ３１
〜Ｑ３３ トランジスタ
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.7，ＤＢ名) H03D 7/00 - 7/14 G03G 1/00 - 7/08 H03F 1/30
Claims (22)
- 【請求項１】 第１の差動トランジスタを構成する第１
及び第２のトランジスタと、前記第１のトランジスタの
コレクタに接続する第１の負荷と、前記第２のトランジ
スタのコレクタに接続する第２の負荷とを備え、前記第
１及び第２のトランジスタの各ベースに入力するローカ
ル信号を増幅するローカル・バッファ・アンプと、 第２の差動トランジスタを構成する第３及び第４のトラ
ンジスタと、前記第３のトランジスタのコレクタに各エ
ミッタを共通接続する第５及び第６のトランジスタから
なる第３の差動トランジスタと、前記第４のトランジス
タのコレクタに各エミッタを共通接続する第７及び第８
のトランジスタからなる第４の差動トランジスタとを有
し、前記第５のトランジスタのベースは、前記第８のト
ランジスタのベース及び前記第１のトランジスタのコレ
クタに接続し、前記第６のトランジスタのベースは、前
記第７のトランジスタのベース及び前記第２のトランジ
スタのコレクタに接続し、前記第５のトランジスタのコ
レクタを前記第７のコレクタに接続し、前記第６のトラ
ンジスタのコレクタを前記第８のコレクタに接続し、前
記第３及び第４の各ベースに入力されるミキサ入力信号
と、前記第５〜第８のトランジスタの各ベースに入力さ
れる前記ローカル・バッファ・アンプの出力信号とを乗
算するミキサ回路と、 温度依存性の少ない電圧を出力する第１の出力端子と、
設定温度より低い温度では前記第１の出力端子から出力
される電圧と同じ電圧であり、前記設定温度より高い温
度では温度上昇とともに単調に減少する電圧を出力する
第２の出力端子を有する温度依存性調整回路とを備え、 前記第２の出力端子からの電圧を前記第１から第４のト
ランジスタの各ベースに印加することを特徴とする周波
数変換回路。 - 【請求項２】 前記温度依存性調整回路は、温度依存性
のない電圧源と接地間に第１の抵抗と第２の抵抗及び複
数のダイオードを直列接続し、前記第１の出力端子を温
度依存性のない電圧源に接続し、前記第１の抵抗と第２
の抵抗との共通接点から前記第２の出力端子を取り出す
ことを特徴とする請求項１記載の周波数変換回路。 - 【請求項３】 第１の差動トランジスタを構成する第１
及び第２のトランジスタと、前記第１のトランジスタの
コレクタに接続する第１の負荷と、前記第２のトランジ
スタのコレクタに接続する第２の負荷とを備え、前記第
１及び第２のトランジスタの各ベースに入力するローカ
ル信号を増幅するローカル・バッファ・アンプと、 第２の差動トランジスタを構成する第３及び第４のトラ
ンジスタと、前記第３のトランジスタのコレクタに各エ
ミッタを共通接続する第５及び第６のトランジスタから
なる第３の差動トランジスタと、前記第４のトランジス
タのコレクタに各エミッタを共通接続する第７及び第８
のトランジスタからなる第４の差動トランジスタとを有
し、前記第５のトランジスタのベースは、前記第８のト
ランジスタのベース及び前記第１のトランジスタのコレ
クタに接続し、前記第６のトランジスタのベースは、前
記第７のトランジスタのベース及び前記第２のトランジ
スタのコレクタに接続し、前記第５のトランジスタのコ
レクタを前記第７のコレクタに接続し、前記第６のトラ
ンジスタのコレクタを前記第８のコレクタに接続し、前
記第３及び第４の各ベースに入力されるミキサ入力信号
と、前記第５〜第８のトランジスタの各ベースに入力さ
れる前記ローカル・バッファ・アンプの出力信号とを乗
算するミキサ回路と、 温度依存性の少ない電圧を出力する第１の出力端子と、
設定温度より低い温度では前記第１の出力端子から出力
される電圧と同じ電圧であり、前記設定温度より高い温
度では温度上昇とともに単調に減少する電圧を出力する
第２の出力端子を有する温度依存性調整回路とを備え、 前記第１の出力端子からの電圧を前記第３及び第４のト
ランジスタの各ベースに印加し、前記第２の出力端子か
らの電圧を前記第１及び第２のトランジスタの各ベース
に印加する周波数変換回路において、 前記温度依存性調整回路は、温度依存性のない電圧源と
接地間に第１の抵抗と第２の抵抗及び複数のダイオード
を直列接続し、前記第１の出力端子を温度依存性のない
電圧源に接続し、前記第１の抵抗と第２の抵抗との共通
接点から前記第２の出力端子を取り出すことを特徴とす
る周波数変換回路。 - 【請求項４】 前記複数のダイオードの数は２個とし、
かつ前記第１の抵抗の抵抗値と前記第２の抵抗の抵抗値
は互いに等しいことを特徴とする請求項２記載の周波数
変換回路。 - 【請求項５】 前記複数のダイオードの数は２個とし、
かつ前記第１の抵抗の抵抗値と前記第２の抵抗の抵抗値
は互いに等しいことを特徴とする請求項３記載の周波数
変換回路。 - 【請求項６】 前記第１及び第２の抵抗の温度係数が等
しいことを特徴とする請求項２記載の周波数変換回路。 - 【請求項７】 前記第１及び第２の抵抗の温度係数が等
しいことを特徴とする請求項３記載の周波数変換回路。 - 【請求項８】 前記ダイオードは、トランジスタのベー
ス及びコレクタを接続して形成したことを特徴とする請
求項２記載の周波数変換回路。 - 【請求項９】 前記ダイオードは、トランジスタのベー
ス及びコレクタを接続して形成したことを特徴とする請
求項３記載の周波数変換回路。 - 【請求項１０】 前記第３及び第４のトランジスタのエ
ミッタ間に抵抗を設けたことを特徴とする請求項１記載
の周波数変換回路。 - 【請求項１１】 第１の差動トランジスタを構成する第
１及び第２のトランジスタと、前記第１のトランジスタ
のコレクタに接続する第１の負荷と、前記第２のトラン
ジスタのコレクタに接続する第２の負荷とを備え、前記
第１及び第２のトランジスタの各ベースに入力するロー
カル信号を増幅するローカル・バッファ・アンプと、 第２の差動トランジスタを構成する第３及び第４のトラ
ンジスタと、前記第３のトランジスタのコレクタに各エ
ミッタを共通接続する第５及び第６のトランジスタから
なる第３の差動トランジスタと、前記第４のトランジス
タのコレクタに各エミッタを共通接続する第７及び第８
のトランジスタからなる第４の差動トランジスタとを有
し、前記第５のトランジスタのベースは、前記第８のト
ランジスタのベース及び前記第１のトランジスタのコレ
クタに接続し、前記第６のトランジスタのベースは、前
記第７のトランジスタのベース及び前記第２のトランジ
スタのコレクタに接続し、前記第５のトランジスタのコ
レクタを前記第７のコレクタに接続し、前記第６のトラ
ンジスタのコレクタを前記第８のコレクタに接続し 、前
記第３及び第４の各ベースに入力されるミキサ入力信号
と、前記第５〜第８のトランジスタの各ベースに入力さ
れる前記ローカル・バッファ・アンプの出力信号とを乗
算するミキサ回路と、 温度依存性の少ない電圧を出力する第１の出力端子と、
設定温度より低い温度では前記第１の出力端子から出力
される電圧と同じ電圧であり、前記設定温度より高い温
度では温度上昇とともに単調に減少する電圧を出力する
第２の出力端子を有する温度依存性調整回路とを備え、 前記第１の出力端子からの電圧を前記第３及び第４のト
ランジスタの各ベースに印加し、前記第２の出力端子か
らの電圧を前記第１及び第２のトランジスタの各ベース
に印加する周波数変換回路において、 前記第３及び第４のトランジスタのエミッタ間に抵抗を
設けた ことを特徴とする周波数変換回路。 - 【請求項１２】 第１の差動トランジスタを構成する第
１及び第２のトランジスタと、前記第１のトランジスタ
のドレインに接続する第１の負荷と、前記第２のトラン
ジスタのドレインに接続する第２の負荷とを備え、前記
第１及び第２のトランジスタの各ゲートに入力するロー
カル信号を増幅するローカル・バッファ・アンプと、 第２の差動トランジスタを構成する第３及び第４のトラ
ンジスタと、前記第３のトランジスタのドレインに各ソ
ースを共通接続する第５及び第６のトランジスタからな
る第３の差動トランジスタと、前記第４のトランジスタ
のドレインに各ソースを共通接続する第７及び第８のト
ランジスタからなる第４の差動トランジスタとを有し、
前記第５のトランジスタのゲートは、前記第８のトラン
ジスタのゲート及び前記第１のトランジスタのドレイン
に接続し、前記第６のトランジスタのゲートは、前記第
７のトランジスタのゲート及び前記第２のトランジスタ
のドレインに接続し、前記第５のトランジスタのドレイ
ンを前記第７のドレインに接続し、前記第６のトランジ
スタのドレインを前記第８のドレインに接続し、前記第
３及び第４の各ゲートに入力されるミキサ入力信号と、
前記第５〜第８のトランジスタの各ゲートに入力される
前記ローカル・バッファ・アンプの出力信号とを乗算す
るミキサ回路と、 温度依存性の少ない電圧を出力する第１の出力端子と、
設定温度より低い温度では前記第１の出力端子から出力
される電圧と同じ電圧であり、前記設定温度より高い温
度では温度上昇とともに単調に減少する電圧を出力する
第２の出力端子を有する温度依存性調整回路とを備え、 前記第２の出力端子からの電圧を前記第１から第４のト
ランジスタの各ゲートに印加することを特徴とする周波
数変換回路。 - 【請求項１３】 前記温度依存性調整回路は、温度依存
性のない電圧源と接地間に第１の抵抗と第２の抵抗及び
複数のダイオードを直列接続し、前記第１の出力端子を
温度依存性のない電圧源に接続し、前記第１の抵抗と第
２の抵抗との共通接点から前記第２の出力端子を取り出
すことを特徴とする請求項１２記載の周波数変換回路。 - 【請求項１４】 第１の差動トランジスタを構成する第
１及び第２のトランジスタと、前記第１のトランジスタ
のドレインに接続する第１の負荷と、前記第２のトラン
ジスタのドレインに接続する第２の負荷とを備え、前記
第１及び第２のトランジスタの各ゲートに入力するロー
カル信号を増幅するローカル・バッファ・アンプと、 第２の差動トランジスタを構成する第３及び第４のトラ
ンジスタと、前記第３のトランジスタのドレインに各ソ
ースを共通接続する第５及び第６のトランジスタからな
る第３の差動トランジスタと、前記第４のトランジスタ
のドレインに各ソースを共通接続する第７及び第８のト
ランジスタからなる第４の差動トランジスタとを有し、
前記第５のトランジスタのゲートは、前記第８のトラン
ジスタのゲート及び前記第１のトランジスタのドレイン
に接続し、前記第６のトランジスタのゲートは、前記第
７のトランジスタのゲート及び前記第２のトランジスタ
のドレインに接続し、前記第５のトランジスタのドレイ
ンを前記第７のドレインに接続し、前記第６のトランジ
スタのドレインを前記第８のドレインに接続し、前記第
３及び第４の各ゲートに入力されるミキサ入力信号と、
前記第５〜第８のトランジスタの各ゲートに入力される
前記ローカル・バッファ・アンプの出力信号とを乗算す
るミキサ回路と、 温度依存性の少ない電圧を出力する第１の出力端子と、
設定温度より低い温度 では前記第１の出力端子から出力
される電圧と同じ電圧であり、前記設定温度より高い温
度では温度上昇とともに単調に減少する電圧を出力する
第２の出力端子を有する温度依存性調整回路とを備え、 前記第１の出力端子からの電圧を前記第３及び第４のト
ランジスタの各ゲートに印加し、前記第２の出力端子か
らの電圧を前記第１及び第２のトランジスタの各ゲート
に印加する周波数変換回路において、 前記温度依存性調整回路は、温度依存性のない電圧源と
接地間に第１の抵抗と第２の抵抗及び複数のダイオード
を直列接続し、前記第１の出力端子を温度依存性のない
電圧源に接続し、前記第１の抵抗と第２の抵抗との共通
接点から前記第２の出力端子を取り出すことを特徴とす
る 周波数変換回路。 - 【請求項１５】 請求項１３記載の周波数変換回路にお
いて、複数のダイオードの数は２個とし、かつ前記第１
の抵抗の抵抗値と前記第２の抵抗の抵抗値は互いに等し
いことを特徴とする周波数変換回路。 - 【請求項１６】 請求項１４記載の周波数変換回路にお
いて、複数のダイオードの数は２個とし、かつ前記第１
の抵抗の抵抗値と前記第２の抵抗の抵抗値は互いに等し
いことを特徴とする周波数変換回路。 - 【請求項１７】 前記第１及び第２の抵抗の温度係数が
等しいことを特徴とする請求項１３記載の周波数変換回
路。 - 【請求項１８】 前記第１及び第２の抵抗の温度係数が
等しいことを特徴とする請求項１４記載の周波数変換回
路。 - 【請求項１９】 前記ダイオードは、トランジスタのゲ
ート及びドレインを接続して形成したことを特徴とする
請求項１３記載の周波数変換回路。 - 【請求項２０】 前記ダイオードは、トランジスタのゲ
ート及びドレインを接続して形成したことを特徴とする
請求項１４記載の周波数変換回路。 - 【請求項２１】 前記第３及び第４のトランジスタのソ
ース間に抵抗を設けたことを特徴とする請求項１２記載
の周波数変換回路。 - 【請求項２２】 第１の差動トランジスタを構成する第
１及び第２のトランジスタと、前記第１のトランジスタ
のドレインに接続する第１の負荷と、前記第２のトラン
ジスタのドレインに接続する第２の負荷とを備え、前記
第１及び第２ のトランジスタの各ゲートに入力するロー
カル信号を増幅するローカル・バッファ・アンプと、 第２の差動トランジスタを構成する第３及び第４のトラ
ンジスタと、前記第３のトランジスタのドレインに各ソ
ースを共通接続する第５及び第６のトランジスタからな
る第３の差動トランジスタと、前記第４のトランジスタ
のドレインに各ソースを共通接続する第７及び第８のト
ランジスタからなる第４の差動トランジスタとを有し、
前記第５のトランジスタのゲートは、前記第８のトラン
ジスタのゲート及び前記第１のトランジスタのドレイン
に接続し、前記第６のトランジスタのゲートは、前記第
７のトランジスタのゲート及び前記第２のトランジスタ
のドレインに接続し、前記第５のトランジスタのドレイ
ンを前記第７のドレインに接続し、前記第６のトランジ
スタのドレインを前記第８のドレインに接続し、前記第
３及び第４の各ゲートに入力されるミキサ入力信号と、
前記第５〜第８のトランジスタの各ゲートに入力される
前記ローカル・バッファ・アンプの出力信号とを乗算す
るミキサ回路と、 温度依存性の少ない電圧を出力する第１の出力端子と、
設定温度より低い温度では前記第１の出力端子から出力
される電圧と同じ電圧であり、前記設定温度より高い温
度では温度上昇とともに単調に減少する電圧を出力する
第２の出力端子を有する温度依存性調整回路とを備え、 前記第１の出力端子からの電圧を前記第３及び第４のト
ランジスタの各ゲートに印加し、前記第２の出力端子か
らの電圧を前記第１及び第２のトランジスタの各ゲート
に印加する周波数変換回路において、 前記第３及び第４のトランジスタのソース間に抵抗を設
けたことを特徴とする周波数変換回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP09139990A JP3088336B2 (ja) | 1997-05-29 | 1997-05-29 | 周波数変換回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP09139990A JP3088336B2 (ja) | 1997-05-29 | 1997-05-29 | 周波数変換回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH10335942A JPH10335942A (ja) | 1998-12-18 |
| JP3088336B2 true JP3088336B2 (ja) | 2000-09-18 |
Family
ID=15258377
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP09139990A Expired - Fee Related JP3088336B2 (ja) | 1997-05-29 | 1997-05-29 | 周波数変換回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3088336B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7620382B2 (en) | 2005-06-09 | 2009-11-17 | Alps Electric Co., Ltd. | Frequency converter capable of preventing level of intermediate frequency signal from lowering due to rise in temperature |
| JP2014057154A (ja) * | 2012-09-11 | 2014-03-27 | Mitsubishi Electric Corp | 電力増幅器 |
-
1997
- 1997-05-29 JP JP09139990A patent/JP3088336B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH10335942A (ja) | 1998-12-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5377676B2 (ja) | 高直線性デジタル可変利得増幅器 | |
| KR101829416B1 (ko) | 보상된 밴드갭 | |
| US4935690A (en) | CMOS compatible bandgap voltage reference | |
| US3925718A (en) | Current mirror and degenerative amplifier | |
| US4951003A (en) | Differential transconductance circuit | |
| US9582021B1 (en) | Bandgap reference circuit with curvature compensation | |
| JPH0618015B2 (ja) | 電 流 安 定 化 回 路 | |
| US5576616A (en) | Stabilized reference current or reference voltage source | |
| JP3119215B2 (ja) | 差動アンプ | |
| US4678947A (en) | Simulated transistor/diode | |
| JPS6148168B2 (ja) | ||
| US5485074A (en) | High ratio current mirror with enhanced power supply rejection ratio | |
| US6879214B2 (en) | Bias circuit with controlled temperature dependence | |
| US6664856B2 (en) | Circuit configuration for setting the operating point of a radiofrequency transistor and amplifier circuit | |
| JP3088336B2 (ja) | 周波数変換回路 | |
| US11418159B2 (en) | Differential signal offset adjustment circuit and differential system | |
| CN117130417A (zh) | 带隙基准电路与芯片 | |
| KR970003778B1 (ko) | 개선된 직선성을 갖는 증폭회로 | |
| US6724234B1 (en) | Signal-level compensation for communications circuits | |
| JP2809927B2 (ja) | 定電流源回路 | |
| JP3340345B2 (ja) | 定電圧発生回路 | |
| JP3414320B2 (ja) | 基準電圧回路 | |
| JP3134343B2 (ja) | バンドギャップ基準電圧発生回路 | |
| US5631608A (en) | Driver for N-channel VFET output stage of power amplifier | |
| JP4130856B2 (ja) | 電流源回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20000620 |
|
| LAPS | Cancellation because of no payment of annual fees |