JP3088336B2 - Frequency conversion circuit - Google Patents
Frequency conversion circuitInfo
- Publication number
- JP3088336B2 JP3088336B2 JP09139990A JP13999097A JP3088336B2 JP 3088336 B2 JP3088336 B2 JP 3088336B2 JP 09139990 A JP09139990 A JP 09139990A JP 13999097 A JP13999097 A JP 13999097A JP 3088336 B2 JP3088336 B2 JP 3088336B2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- transistors
- voltage
- collector
- temperature
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Amplifiers (AREA)
Description
【0001】[0001]
【発明の属する技術分野】本発明は周波数変換回路に関
し、特に携帯電話などに用いる低電源電圧でかつ、広い
温度範囲で使用する半導体集積回路で構成した周波数変
換回路に関する。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a frequency conversion circuit, and more particularly to a frequency conversion circuit composed of a semiconductor integrated circuit used at a low power supply voltage and in a wide temperature range for use in a cellular phone or the like.
【0002】[0002]
【従来の技術】従来の周波数変換回路の一例として、
「NECデータブック シリコン高周波モノリシックI
C μPC1694GRアプリケーション・ノート 1
995年10月発行 864頁」に記載の回路がある。
この回路から、周波数変換動作に直接関係する部分であ
るミキサ回路、ローカル・バッファ・アンプ及びバイア
ス回路を抜粋した回路を図5に示す。2. Description of the Related Art As an example of a conventional frequency conversion circuit,
"NEC Data Book Silicon High Frequency Monolithic I
C μPC1694GR Application Note 1
864 pages, October 995 ".
FIG. 5 shows a circuit obtained by extracting a mixer circuit, a local buffer amplifier, and a bias circuit that are directly related to the frequency conversion operation from this circuit.
【0003】図5において、破線で示す200が周波数
変換動作を行うミキサ回路、100がミキサ回路にロー
カル信号を供給するローカル・バッファ・アンプ、30
0はバンドギャップ・レギュレータで構成されるバイア
ス回路である。また、1は電源B1に接続する電源端
子、2は接地端子である。In FIG. 5, reference numeral 200 denotes a mixer circuit that performs a frequency conversion operation, indicated by a broken line, 100 denotes a local buffer amplifier that supplies a local signal to the mixer circuit, and 30 denotes a mixer circuit.
Reference numeral 0 denotes a bias circuit constituted by a band gap regulator. Reference numeral 1 denotes a power supply terminal connected to the power supply B1, and 2 denotes a ground terminal.
【0004】ミキサ回路200は、トランジスタQ11
〜Q16と抵抗R10〜R16で構成されるダブル・バ
ランス型ミキサである。トランジスタQ11,Q13の
各コレクタは抵抗R15を介して電源端子1に接続し、
また、ミキサ出力端子202にも接続する。同様に、ト
ランジスタQ12,Q14の各コレクタは抵抗R16を
介して電源端子1に接続し、さらに、ミキサ出力端子2
03にも接続する。トランジスタQ11,Q12の各エ
ミッタはトランジスタQ15のコレクタに接続し、トラ
ンジスタQ13,Q14の各エミッタはトランジスタQ
16のコレクタに接続し、トランジスタQ15,Q16
のベースはそれぞれミキサ入力端子204,201に接
続する。トランジスタQ15,Q16のエミッタはそれ
ぞれ抵抗R13,R14を介して接地端子2に接続し、
また、トランジスタQ15,Q16のエミッタ間に抵抗
R10が接続される。The mixer circuit 200 includes a transistor Q11
To Q16 and resistors R10 to R16. The collectors of the transistors Q11 and Q13 are connected to the power supply terminal 1 via a resistor R15.
It is also connected to the mixer output terminal 202. Similarly, the collectors of the transistors Q12 and Q14 are connected to the power supply terminal 1 via the resistor R16.
03 is also connected. The emitters of the transistors Q11 and Q12 are connected to the collector of the transistor Q15, and the emitters of the transistors Q13 and Q14 are connected to the transistor Q15.
16 and the transistors Q15, Q16
Are connected to mixer input terminals 204 and 201, respectively. The emitters of the transistors Q15 and Q16 are connected to the ground terminal 2 via the resistors R13 and R14, respectively.
Further, a resistor R10 is connected between the emitters of the transistors Q15 and Q16.
【0005】ローカル・バッファ・アンプ100は、ト
ランジスタQ1,Q2と抵抗R1〜R6で構成される。
トランジスタQ1のコレクタは、抵抗R1,R6を介し
て電源端子1に接続し、さらにトランジスタQ11,Q
14のベースにも接続する。同様に、トランジスタQ2
のコレクタは、抵抗R2を介して抵抗R1と抵抗R6の
共通接続点に接続し、さらにトランジスタQ12,Q1
3のベースにも接続する。トランジスタQ1,Q2の各
エミッタは抵抗R5を介して接地端子2に接続し、トラ
ンジスタQ1,Q2のベースはそれぞれローカル入力端
子102,101に接続する。The local buffer amplifier 100 includes transistors Q1 and Q2 and resistors R1 to R6.
The collector of the transistor Q1 is connected to the power supply terminal 1 via the resistors R1 and R6.
Also connected to 14 bases. Similarly, transistor Q2
Is connected to the common connection point of the resistors R1 and R6 via the resistor R2, and the transistors Q12 and Q1
Also connect to 3's base. The emitters of the transistors Q1 and Q2 are connected to the ground terminal 2 via the resistor R5, and the bases of the transistors Q1 and Q2 are connected to the local input terminals 102 and 101, respectively.
【0006】バイアス回路300はバンドギャップ・レ
ギュレータであり、トランジスタQ31〜Q33、抵抗
R31〜R33、電流源I1から構成される。また、3
01はバイアス回路300の出力端子であり、抵抗R1
1,R12,R3,R4を介して、それぞれトランジス
タQ15,Q16,Q1,Q2のベースに接続する。[0006] The bias circuit 300 is a bandgap regulator and includes transistors Q31 to Q33, resistors R31 to R33, and a current source I1. Also, 3
01 is an output terminal of the bias circuit 300,
1, R12, R3, and R4 are connected to the bases of the transistors Q15, Q16, Q1, and Q2, respectively.
【0007】次に、図5に示す従来の周波数変換回路の
基本動作について説明する。Next, the basic operation of the conventional frequency conversion circuit shown in FIG. 5 will be described.
【0008】ミキサ入力端子201,204に入力した
信号f1は、ローカル入力端子101,102に入力し
ローカル・バッファ・アンプ100で増幅されたローカ
ル信号f2と、ミキサ回路200で掛け算され、信号f
1と信号f2の周波数の和及び差に相当する信号がミキ
サ出力端子202,203から出力される。The signal f1 input to the mixer input terminals 201 and 204 is multiplied by the local signal f2 input to the local input terminals 101 and 102 and amplified by the local buffer amplifier 100 by the mixer circuit 200 to obtain the signal f1.
Signals corresponding to the sum and difference of the frequencies of 1 and the signal f2 are output from the mixer output terminals 202 and 203.
【0009】また、バイアス回路300はローカル・バ
ッファ・アンプ100及びミキサ回路200にバイアス
電圧を供給する。ローカル・バッファ・アンプ100及
びミキサ回路200を構成するトランジスタのうち、ト
ランジスタQ1,Q2,Q15,Q16のベースバイア
ス電圧は出力端子301の電圧で定まり、トランジスタ
Q11〜Q14のベースバイアス電圧は、抵抗R1,R
2及び抵抗R6の電圧降下から定まる。The bias circuit 300 supplies a bias voltage to the local buffer amplifier 100 and the mixer circuit 200. Of the transistors constituting the local buffer amplifier 100 and the mixer circuit 200, the base bias voltage of the transistors Q1, Q2, Q15, and Q16 is determined by the voltage of the output terminal 301, and the base bias voltage of the transistors Q11 to Q14 is the resistance R1. , R
2 and the voltage drop of the resistor R6.
【0010】次に、図5に示す従来の周波数変換回路を
低電源電圧(2.6V)で使用し、常温(25℃)でロ
ーカル・バッファ・アンプ100及びミキサ回路200
の各バイアス点を最適化した後、温度を上げたときの動
作について説明する。Next, using the conventional frequency conversion circuit shown in FIG. 5 at a low power supply voltage (2.6 V), the local buffer amplifier 100 and the mixer circuit 200 at normal temperature (25 ° C.).
The operation when the temperature is increased after optimizing each bias point described above will be described.
【0011】図5からわかるように、ローカル・バッフ
ァ・アンプ100及びミキサ回路200の各バイアス点
及びトランジスタQ15のエミッタ・コレクタ間電圧
は、次の(1)式〜(5)式により求められる。As can be seen from FIG. 5, the bias points of the local buffer amplifier 100 and the mixer circuit 200 and the emitter-collector voltage of the transistor Q15 are obtained by the following equations (1) to (5).
【0012】 VE(Q15)=VB−VBE(Q15) ・・・(1) VE(Q1)=VB−VBE(Q1) ・・・(2) VC(Q1)=Vcc−(VE(Q1)/R5)×(R6+R1/2) ・・・(3) VC(Q15)=VC(Q1)−VBE(Q11) ・・・(4) VCE(Q15)=VC(Q15)−VE(Q15) ・・・(5) ここで、VBE(Q11),VBE(Q1),VBE
(Q15)は、それぞれトランジスタQ11,Q1,Q
15のベース・エミッタ間電圧、VBはバイアス回路3
00の出力端子301の電圧、VC(Q1),VC(Q
15)はそれぞれトランジスタQ1,Q15のコレクタ
電圧、VE(Q1),VE(Q15)は、それぞれトラ
ンジスタQ1,Q15のエミッタ電圧、VCE(Q1
5)はトランジスタQ15のコレクタ・エミッタ間電
圧、Vccは電源端子1に供給される電源電圧である。
また、抵抗R3,R4,R11,R12の電圧降下は、
小さいため無視している。VE (Q15) = VB−VBE (Q15) (1) VE (Q1) = VB−VBE (Q1) (2) VC (Q1) = Vcc− (VE (Q1) / R5) × (R6 + R1 / 2) (3) VC (Q15) = VC (Q1) −VBE (Q11) (4) VCE (Q15) = VC (Q15) −VE (Q15)・ (5) Here, VBE (Q11), VBE (Q1), VBE
(Q15) are transistors Q11, Q1, Q
15, the base-emitter voltage VB is the bias circuit 3
00, the voltage of the output terminal 301, VC (Q1), VC (Q
15) are the collector voltages of the transistors Q1 and Q15, VE (Q1) and VE (Q15) are the emitter voltages of the transistors Q1 and Q15 and VCE (Q1
5) is a collector-emitter voltage of the transistor Q15, and Vcc is a power supply voltage supplied to the power supply terminal 1.
The voltage drop of the resistors R3, R4, R11, R12 is
Ignored because it is small.
【0013】(1)式〜(5)式から、各トランジスタ
のベース・エミッタ間電圧を常温で0.8V、ベース・
エミッタ間電圧の温度係数を−2mV/℃とし、VB=
1.4V、R5=250Ω,R6=150Ω,R1=2
00Ωとして、すべての抵抗の抵抗 温度係数は等しい
とした場合の(1)式〜(5)式の温度変化を計算する
と図6のようになる。From equations (1) to (5), the base-emitter voltage of each transistor is 0.8 V at room temperature,
The temperature coefficient of the voltage between the emitters is set to −2 mV / ° C., and VB =
1.4V, R5 = 250Ω, R6 = 150Ω, R1 = 2
Assuming that the resistance temperature coefficients of all the resistors are equal to 00Ω, the temperature changes of the equations (1) to (5) are calculated as shown in FIG.
【0014】図6からわかるように、トランジスタQ1
5のコレクタ・エミッタ間電圧VCE(Q15)は常温
では設計値の0.6Vであるが、125℃では0.4V
まで小さくなり、トランジスタQ15は高温側で飽和し
やすくなっている。As can be seen from FIG. 6, the transistor Q1
5, the collector-emitter voltage VCE (Q15) is the designed value of 0.6 V at room temperature, but is 0.4 V at 125 ° C.
And the transistor Q15 tends to be saturated on the high temperature side.
【0015】これは、トランジスタQ1のベースには温
度依存性のない電圧VBが印加されており、高温でトラ
ンジスタのベース・エミッタ間電圧が小さくなると、ト
ランジスタQ1のエミッタ電圧VE(Q1)が+2mV
/℃で上昇し、抵抗R5の電流が増加するとともに、抵
抗R1,R6での電圧降下が増加して、トランジスタQ
1のコレクタ電圧VC(Q1)が下がるためである。This is because a voltage VB having no temperature dependency is applied to the base of the transistor Q1. When the base-emitter voltage of the transistor decreases at a high temperature, the emitter voltage VE (Q1) of the transistor Q1 increases by +2 mV.
/ ° C., the current in the resistor R5 increases, and the voltage drop in the resistors R1 and R6 increases, so that the transistor Q
This is because the collector voltage VC (Q1) of the first transistor drops.
【0016】より具体的に説明すると、(3)式の(R
6+R1/2)/R5の項は1になるよう各抵抗値を設
定しているので、トランジスタQ1のコレクタ電圧VC
(Q1)はトランジスタQ1のエミッタ電圧VE(Q
1)と逆の−2mV/℃の温度変化となる。また、トラ
ンジスタQ15のコレクタ電圧VC(Q15)は、
(4)式からわかるように、トランジスタQ1のコレク
タ電圧VC(Q1)からトランジスタQ11のベース・
エミッタ間電圧VBE(Q11)だけ下がった値となる
ので、温度変化は打ち消される。More specifically, (R) in equation (3)
6 + R1 / 2) / R5, each resistance value is set to be 1, so that the collector voltage VC of the transistor Q1 is
(Q1) is the emitter voltage VE (Q
A temperature change of −2 mV / ° C., which is opposite to 1). The collector voltage VC (Q15) of the transistor Q15 is
As can be seen from the equation (4), the base voltage of the transistor Q11 is calculated based on the collector voltage VC (Q1) of the transistor Q1.
Since the value becomes lower by the voltage VBE (Q11) between the emitters, the temperature change is canceled.
【0017】一方、トランジスタQ15のエミッタ電圧
VE(Q15)は、トランジスタQ1と同様にベースに
電圧VBが印加されるため高温時上昇する。従って、ト
ランジスタQ15のコレクタ・エミッタ間電圧VCE
(Q15)は高温時小さくなってしまう。On the other hand, the emitter voltage VE (Q15) of the transistor Q15 rises at a high temperature because the voltage VB is applied to the base similarly to the transistor Q1. Therefore, the collector-emitter voltage VCE of transistor Q15
(Q15) becomes smaller at high temperatures.
【0018】[0018]
【発明が解決しようとする課題】上述した従来の周波数
変換回路は、トランジスタQ1,Q2,Q15,Q16
のベースバイアスをバンドギャップ・レギュレータを用
いたバイアス回路300から供給しているため、低電源
電圧でかつ高温時に使用した場合、バイアス電圧の変動
によりトランジスタQ15及びトランジスタQ16のコ
レクタ・エミッタ間電圧が小さくなり、最大出力等の特
性が悪化するという問題がある。The above-mentioned conventional frequency conversion circuit is composed of transistors Q1, Q2, Q15, Q16.
Is supplied from the bias circuit 300 using the bandgap regulator, and when used at a low power supply voltage and at a high temperature, the collector-emitter voltage of the transistor Q15 and the transistor Q16 becomes small due to the fluctuation of the bias voltage. Therefore, there is a problem that characteristics such as a maximum output are deteriorated.
【0019】携帯電話などの機器では、2.6V程度の
低い電源電圧での動作と、電源電圧が変動しても利得等
の特性が変化しないこと、さらに、消費電流が少ないこ
とが要求される。少ない素子数でその要求を満たせるバ
イアス回路としては、バンドギャップ・レギュレータが
優れているが、バンドギャップ・レギュレータは一般に
出力電圧の温度依存性が少ないという特徴を有し、この
特徴のため上述した問題点が生じる。In a device such as a mobile phone, it is required that the device operates at a low power supply voltage of about 2.6 V, that characteristics such as gain do not change even if the power supply voltage fluctuates, and that current consumption be small. . As a bias circuit that can satisfy the demand with a small number of elements, a bandgap regulator is superior, but the bandgap regulator generally has the characteristic that the output voltage has little temperature dependence, and this characteristic causes the above-mentioned problem. A point occurs.
【0020】また、図5に示すミキサ回路200とロー
カル・バッファ・アンプ100の回路構成は少ない素子
数で、かつ低電源電圧動作可能な周波数変換回路として
は優れたものであるため、これに基本的な変更を加えず
上述した高温時における特性劣化の問題を回避しようと
すると、次の(A),(B),(C)のような方法も考
えられるが、いずれにしても根本的解決にはならない。The circuit configuration of the mixer circuit 200 and the local buffer amplifier 100 shown in FIG. 5 is an excellent frequency conversion circuit that can operate with a low power supply voltage with a small number of elements. In order to avoid the above-mentioned problem of characteristic degradation at high temperatures without making a substantial change, the following methods (A), (B) and (C) can be considered, but in any case, the fundamental solution It does not become.
【0021】すなわち、 (A)トランジスタQ15,Q16の高温時の飽和を防
止するため、あらかじめ常温でのトランジスタQ11,
Q14のベースバイアス電圧を高く設定しておく。(A) In order to prevent saturation of the transistors Q15, Q16 at high temperatures, the transistors Q11, Q16
The base bias voltage of Q14 is set high.
【0022】この方法は、トランジスタQ11〜Q14
が飽和しやすくなるので採用できない。 (B)(3)式のトランジスタQ1のエミッタ電圧VE
(Q1)に掛け算される(R6+R1/2)/R5の項
が1より小さくなるよう各抵抗値を設定し、トランジス
タQ1のコレクタ電圧VC(Q)の温度係数を小さくす
る。This method uses transistors Q11 to Q14.
Can easily be saturated and cannot be adopted. (B) The emitter voltage VE of the transistor Q1 in equation (3)
Each resistance value is set so that the term of (R6 + R1 / 2) / R5 multiplied by (Q1) becomes smaller than 1, and the temperature coefficient of the collector voltage VC (Q) of the transistor Q1 is reduced.
【0023】この方法は、抵抗R5を大きくすることに
なるのでトランジスタQ1,Q2に流れる電流が減少
し、このままではローカル・バッファ・アンプ100の
利得が低下する。そこで、利得が低下しないように抵抗
R1,R2,R6の抵抗値を大きくするが、今度はこれ
らの抵抗による熱雑音が大きくなり、(A)の場合同様
採用できない。 (C)抵抗R1,R2と、トランジスタQ11〜Q14
のベース間を容量結合すし、トランジスタQ11〜Q1
4のベースバイアスがローカル・バッファ・アンプ10
0の各バイアス電圧と無関係になるように設計する。In this method, since the resistance R5 is increased, the current flowing through the transistors Q1 and Q2 is reduced, and the gain of the local buffer amplifier 100 is reduced as it is. Therefore, the resistance values of the resistors R1, R2, and R6 are increased so as not to lower the gain. However, the thermal noise due to these resistors is increased this time and cannot be adopted in the case of (A). (C) The resistors R1 and R2 and the transistors Q11 to Q14
Are capacitively coupled between the bases of the transistors Q11 to Q1.
The base bias of 4 is the local buffer amplifier 10
It is designed to be independent of each bias voltage of 0.
【0024】この方法は、トランジスタQ11〜Q14
のベースバイアス回路が新たに必要になり、その回路の
温度依存性が再び問題になるため、根本的解決にならな
い。This method uses transistors Q11-Q14.
Is not a fundamental solution because a new base bias circuit is required and the temperature dependence of the circuit becomes a problem again.
【0025】また、上述した温度変動時の特性劣化を改
善するためのバイアス回路の公知文献としては、以下の
1)〜3)の3点があるが、いずれも半導体集積回路と
してはコストが増加したり回路が複雑化するなどして、
低電源電圧を前提とした周波数変換回路での使用は困難
である。 1)特開昭58−127440 バイアス電圧の温度補償回路に、サーミスタ素子と差動
増幅器を用いるが、サーミスタ素子という特殊素子を使
うため、コストアップとなる。 2)特開平2−90707 電界効果トランジスタと抵抗を直列接続して、その分圧
電圧と外部からの電圧とを差動回路の入力として差分を
増幅してバイアス電圧を発生させる方法であるが、バイ
アス回路に差動回路を使うなどにより回路が複雑化する
という問題がある。 3)特開平1−180107 差動回路とソースフォロワ型増幅回路とを備えたバイア
ス回路を用いるが、2)と同様に差動回路を使うため回
路が複雑となる。さらに、低電源電圧用として使用困難
である。Known documents of the bias circuit for improving the characteristic deterioration at the time of the temperature fluctuation include the following three points 1) to 3), all of which increase the cost as a semiconductor integrated circuit. And the circuit becomes complicated,
It is difficult to use it in a frequency conversion circuit that assumes a low power supply voltage. 1) Japanese Patent Application Laid-Open No. 58-127440 Although a thermistor element and a differential amplifier are used for a bias voltage temperature compensation circuit, the use of a special element called a thermistor element increases the cost. 2) JP-A-2-90707 This is a method of connecting a field effect transistor and a resistor in series, amplifying the difference by using the divided voltage and an external voltage as an input of a differential circuit, and generating a bias voltage. There is a problem that the circuit is complicated by using a differential circuit for the bias circuit. 3) JP-A-1-180107 Although a bias circuit having a differential circuit and a source follower type amplifier circuit is used, the circuit becomes complicated because a differential circuit is used as in 2). Furthermore, it is difficult to use it for a low power supply voltage.
【0026】このため、本発明の目的は、極めて簡単な
回路構成で、低電源電圧でかつ、常温から高温までの広
い温度範囲にわたり、ミキサ回路を構成するトランジス
タのコレクタ・エミッタ間電圧が小さくなることを防止
し、最大出力などの特性劣化が無い周波数変換回路を提
供することにある。Therefore, an object of the present invention is to reduce the voltage between the collector and the emitter of the transistor constituting the mixer circuit with a very simple circuit configuration at a low power supply voltage and over a wide temperature range from room temperature to high temperature. It is therefore an object of the present invention to provide a frequency conversion circuit which prevents such a problem and has no characteristic deterioration such as maximum output.
【0027】[0027]
【課題を解決するための手段】本発明の周波数変換回路
は、第1の差動トランジスタを構成する第1及び第2の
トランジスタと、前記第1のトランジスタのコレクタに
接続する第1の負荷と、前記第2のトランジスタのコレ
クタに接続する第2の負荷とを備え、前記第1及び第2
のトランジスタの各ベースに入力するローカル信号を増
幅するローカル・バッファ・アンプと、第2の差動トラ
ンジスタを構成する第3及び第4のトランジスタと、前
記第3のトランジスタのコレクタに各エミッタを共通接
続する第5及び第6のトランジスタからなる第3の差動
トランジスタと、前記第4のトランジスタのコレクタに
各エミッタを共通接続する第7及び第8のトランジスタ
からなる第4の差動トランジスタとを有し、前記第5の
トランジスタのベースは、前記第8のトランジスタのベ
ース及び前記第1のトランジスタのコレクタに接続し、
前記第6のトランジスタのベースは、前記第7のトラン
ジスタのベース及び前記第2のトランジスタのコレクタ
に接続し、前記第5のトランジスタのコレクタを前記第
7のコレクタに接続し、前記第6のトランジスタのコレ
クタを前記第8のコレクタに接続し、前記第3及び第4
の各ベースに入力されるミキサ入力信号と、前記第5〜
第8のトランジスタの各ベースに入力される前記ローカ
ル・バッファ・アンプの出力信号とを乗算するミキサ回
路と、温度依存性の少ない電圧を出力する第1の出力端
子と、設定温度より低い温度では前記第1の出力端子か
ら出力される電圧と同じ電圧であり、前記設定温度より
高い温度では温度上昇とともに単調に減少する電圧を出
力する第2の出力端子を有する温度依存性調整回路とを
備え、前記第2の出力端子からの電圧を前記第1から第
4のトランジスタの各ベースに印加することを特徴とす
る。A frequency conversion circuit according to the present invention comprises first and second transistors constituting a first differential transistor, and a first load connected to a collector of the first transistor. , A second load connected to the collector of the second transistor, and the first and second loads
, A local buffer amplifier for amplifying a local signal input to each base of the transistors, third and fourth transistors constituting a second differential transistor, and emitters common to the collectors of the third transistors. A third differential transistor composed of fifth and sixth transistors to be connected, and a fourth differential transistor composed of seventh and eighth transistors having respective emitters commonly connected to the collector of the fourth transistor. A base of the fifth transistor is connected to a base of the eighth transistor and a collector of the first transistor;
The base of the sixth transistor is connected to the base of the seventh transistor and the collector of the second transistor, the collector of the fifth transistor is connected to the seventh collector, the sixth transistor And the third and fourth collectors are connected to the eighth collector.
The mixer input signal input to each base of
A mixer circuit for multiplying the output signal of the local buffer amplifier input to each base of the eighth transistor, a first output terminal for outputting a voltage with little temperature dependency, and a temperature lower than the set temperature. A temperature-dependent adjustment circuit having a second output terminal that outputs a voltage that is the same as the voltage output from the first output terminal, and that monotonically decreases with a rise in temperature at a temperature higher than the set temperature. And applying a voltage from the second output terminal to each base of the first to fourth transistors.
【0028】[0028]
【発明の実施の形態】次に、本発明の実施の形態つい
て、図面を参照して詳細に説明する。Next, embodiments of the present invention will be described in detail with reference to the drawings.
【0029】なお、従来の周波数変換回路と共通の構成
要素には共通の参照文字/数字を付してある。Note that components common to those of the conventional frequency conversion circuit are denoted by common reference characters / numbers.
【0030】図1は本発明の実施の形態による周波数変
換回路を示す回路図であり、図5に示す従来の周波数変
換回路を構成するローカル・バッファ・アンプ100、
ミキサ回路200に、抵抗R20,R21及びトランジ
スタQ20,Q21からなる温度依存性調整回路210
を新規に付加してある。バイアス電圧源B2は、バンド
ギャップ・レギュレータなどの出力電圧の温度依存性の
少ない回路構成を用いる。FIG. 1 is a circuit diagram showing a frequency conversion circuit according to an embodiment of the present invention. The local buffer amplifier 100 and the conventional frequency conversion circuit shown in FIG.
A temperature-dependent adjusting circuit 210 including resistors R20 and R21 and transistors Q20 and Q21 is provided in the mixer circuit 200.
Is newly added. As the bias voltage source B2, a circuit configuration such as a band gap regulator that has low temperature dependency of the output voltage is used.
【0031】バイアス電圧源B2の出力端子302を抵
抗R20,R21に直列接続し、抵抗R21の他端は、
ダイオード接続したトランジスタQ20のコレクタとベ
ースに接続する。トランジスタQ20のエミッタを、同
様にダイオード接続したトランジスタQ21のコレクタ
とベースに接続し、トランジスタQ21のエミッタは接
地端子2に接続する。また、抵抗R20,R21の共通
接続点は、抵抗R3,R4,R11,R12を介してト
ランジスタQ1,Q2,Q15,Q16の各ベースに接
続する。The output terminal 302 of the bias voltage source B2 is connected in series to the resistors R20 and R21.
Connected to the collector and base of diode-connected transistor Q20. The emitter of transistor Q20 is connected to the collector and base of transistor Q21, which is also diode-connected, and the emitter of transistor Q21 is connected to ground terminal 2. The common connection point of the resistors R20 and R21 is connected to the bases of the transistors Q1, Q2, Q15 and Q16 via the resistors R3, R4, R11 and R12.
【0032】次に、低電源電圧(2.6V)で使用し、
常温(25℃)でローカル・バッファ・アンプ100及
びミキサ回路200の各バイアス点を温度依存性調整回
路210で最適化した後、温度を上げたときの本発明の
実施の形態による周波数変換回路の動作について図1及
び図2を参照して説明する。Next, using at a low power supply voltage (2.6 V),
After optimizing each bias point of the local buffer amplifier 100 and the mixer circuit 200 at the normal temperature (25 ° C.) by the temperature dependency adjusting circuit 210 and then increasing the temperature, the frequency conversion circuit according to the embodiment of the present invention increases the temperature. The operation will be described with reference to FIGS.
【0033】はじめに、トランジスタQ1,Q15のエ
ミッタ電圧VE(Q1),VE(Q15)をもとめると
次の(6)式及び(7)式となる。First, when the emitter voltages VE (Q1) and VE (Q15) of the transistors Q1 and Q15 are obtained, the following equations (6) and (7) are obtained.
【0034】 VE(Q15)=V1−VBE(Q15) ・・・(6) VE(Q1)=V1−VBE(Q1) ・・・(7) ここで、V1は抵抗R20と抵抗R21との共通接続点
の電圧、すなわち温度依存性調整回路210の出力電圧
である。また、トランジスタQ1,Q15のコレクタ電
圧VC(Q1),VC(Q15)及びトランジスタQ1
5のコレクタ・エミッタ間電圧VCE(Q15)は、そ
れぞれ(3)式、(4)式及び(5)式により計算する
ことができる。VE (Q15) = V1-VBE (Q15) (6) VE (Q1) = V1-VBE (Q1) (7) Here, V1 is common to the resistors R20 and R21. The voltage at the connection point, that is, the output voltage of the temperature dependence adjustment circuit 210. The collector voltages VC (Q1) and VC (Q15) of the transistors Q1 and Q15 and the transistor Q1
The collector-emitter voltage VCE (Q15) of No. 5 can be calculated by equations (3), (4) and (5), respectively.
【0035】図2は、図6と同様に各トランジスタのベ
ース・エミッタ間電圧を常温で0.8V、各トランジス
タのベース・エミッタ間電圧の温度係数を−2mV/℃
とし、R5=250Ω,R6=150Ω,R1=200
Ωで、抵抗R1〜R6及び抵抗R11〜R16の温度係
数は等しいとし、また、温度依存性調整回路210を構
成する抵抗R20,R21の抵抗値及び温度係数が等し
いとして、(3)式〜(7)式の温度変化を示したグラ
フである。FIG. 2 shows that the base-emitter voltage of each transistor is 0.8 V at room temperature and the temperature coefficient of the base-emitter voltage of each transistor is -2 mV / .degree.
R5 = 250Ω, R6 = 150Ω, R1 = 200
Assuming that the resistance coefficients of the resistors R1 to R6 and the resistances R11 to R16 are equal and that the resistance values and the temperature coefficients of the resistors R20 and R21 constituting the temperature dependence adjustment circuit 210 are equal, the equations (3) to (3) It is the graph which showed the temperature change of 7) formula.
【0036】図2からわかるように、トランジスタQ1
5のコレクタ・エミッタ間電圧VCE(Q15)は、常
温で0.6Vに設定されていたものが、75℃までは図
6の従来の周波数変換回路と同様な変化をして0.5V
まで下がるものの、125℃では0.6Vと広くなり、
飽和しにくくなっている。As can be seen from FIG. 2, the transistor Q1
5, the collector-emitter voltage VCE (Q15) is set to 0.6 V at room temperature, but changes to 0.5 V up to 75 ° C. in the same manner as the conventional frequency conversion circuit of FIG.
Although it decreases to 0.6 V at 125 ° C,
It is hard to be saturated.
【0037】この理由は、75℃以上になると、トラン
ジスタQ20,Q21のベース・エミッタ間電圧が小さ
くなるため、トランジスタQ20,Q21が導通し、出
力電圧V1は次の(8)式となるからである。The reason is that when the temperature rises to 75 ° C. or higher, the base-emitter voltages of the transistors Q20 and Q21 become small, the transistors Q20 and Q21 conduct, and the output voltage V1 becomes the following equation (8). is there.
【0038】すなわち、25℃ではトランジスタQ2
0,Q21のベース・エミッタ間電圧は0.8Vである
ため、トランジスタQ20のコレクタに1.6V以上の
電圧が印加されないと、トランジスタQ20,Q21は
導通しない。一方、バイアス電圧源B2の電圧は1.4
Vであるため、25℃ではトランジスタQ20,Q21
が導通しない。That is, at 25 ° C., the transistor Q2
Since the base-emitter voltage of 0 and Q21 is 0.8 V, unless a voltage of 1.6 V or more is applied to the collector of transistor Q20, transistors Q20 and Q21 do not conduct. On the other hand, the voltage of the bias voltage source B2 is 1.4
V, the transistors Q20 and Q21 at 25 ° C.
Does not conduct.
【0039】温度が25℃から75℃に50℃上昇する
と、トランジスタQ20,Q21のベース・エミッタ間
電圧VBE(Q20),VBE(Q21)は、0.8V
から−2mV/℃×50℃=−0.1V減少し0.7V
となる。一方、バイアス電圧源B2の電圧は、温度依存
性がないため1.4Vのままである。従って、トランジ
スタQ20のコレクタ電圧がトランジスタQ20,Q2
1が導通するのに必要な電圧1.4V以上となり、トラ
ンジスタQ20,Q21が導通する。When the temperature rises from 25 ° C. to 75 ° C. by 50 ° C., the base-emitter voltages VBE (Q20) and VBE (Q21) of transistors Q20 and Q21 become 0.8V
From -2mV / ° C x 50 ° C = -0.1V decreased to 0.7V
Becomes On the other hand, the voltage of the bias voltage source B2 remains at 1.4 V because there is no temperature dependency. Therefore, the collector voltage of transistor Q20 is
1 becomes 1.4 V or more, which is necessary for the transistor 1 to conduct, and the transistors Q20 and Q21 conduct.
【0040】 [0040]
【0041】ここで、VBE(Q20),VBE(Q2
1)は、トランジスタQ20,Q21のベース・エミッ
タ間電圧、VBはバイアス電圧源B2の出力電圧であ
る。Here, VBE (Q20) and VBE (Q2
1) is the base-emitter voltage of the transistors Q20 and Q21, and VB is the output voltage of the bias voltage source B2.
【0042】上述したことから容易にわかるように、温
度が75℃よりも高くなるとトランジスタQ20,Q2
1のベース・エミッタ間電圧VBE(Q20),VBE
(Q21)は0.7Vからさらに減少するので、トラン
ジスタQ20,Q21は導通を保持する。As can be easily understood from the above description, when the temperature rises above 75 ° C., the transistors Q20 and Q2
1 base-emitter voltage VBE (Q20), VBE
Since (Q21) further decreases from 0.7V, the transistors Q20 and Q21 maintain conduction.
【0043】(8)式でR20=R21とすると、次の
(9)式を得る。Assuming that R20 = R21 in the equation (8), the following equation (9) is obtained.
【0044】 V1=VB/2+VBE ・・・(9) ただし、VBE(Q20)=VBE(Q21)=VBE
とする。(9)式より、出力電圧V1はベース・エミッ
タ間電圧1個分の温度依存性となる(−2mV/℃)。
このため、75℃以上では、トランジスタQ1のエミッ
タ電圧VE(Q1)は温度依存性が打ち消され、0.7
V一定となる。これにより抵抗R5の電流は増加せず、
抵抗R1,R6での電圧降下も増加しない。従って、ト
ランジスタQ1のコレクタ電圧VC(Q1)も温度によ
らず一定となる。V1 = VB / 2 + VBE (9) where VBE (Q20) = VBE (Q21) = VBE
And From equation (9), the output voltage V1 has a temperature dependence of one base-emitter voltage (−2 mV / ° C.).
Therefore, at 75 ° C. or higher, the temperature dependence of the emitter voltage VE (Q1) of the transistor Q1 is canceled out by 0.7
V becomes constant. As a result, the current of the resistor R5 does not increase,
The voltage drop at the resistors R1 and R6 does not increase. Therefore, the collector voltage VC (Q1) of the transistor Q1 is also constant regardless of the temperature.
【0045】また、トランジスタQ15のコレクタ電圧
VC(Q15)は、トランジスタQ1のコレクタ電圧V
C(Q1)からトランジスタQ11のベース・エミッタ
間電圧VBE(Q11)だけ下がった値となるので、ベ
ース・エミッタ間電圧1個分の温度依存性(+2mV/
℃)で上昇する。The collector voltage VC (Q15) of the transistor Q15 is equal to the collector voltage VC of the transistor Q1.
Since the value is lower than C (Q1) by the voltage VBE (Q11) between the base and the emitter of the transistor Q11, the temperature dependency of one base-emitter voltage (+2 mV /
° C).
【0046】また、トランジスタQ15のベースには出
力電圧V1が印加されるので、トランジスタQ15のエ
ミッタ電圧は0.7V一定となる。従って、75℃以上
でトランジスタQ15のコレクタ・エミッタ間電圧VC
E(Q15)は再び大きくなる。Since the output voltage V1 is applied to the base of the transistor Q15, the emitter voltage of the transistor Q15 becomes constant at 0.7V. Therefore, at 75 ° C. or more, the collector-emitter voltage VC
E (Q15) increases again.
【0047】一方、75℃以下では、トランジスタQ2
0,Q21のベース・エミッタ間電圧が0.7Vより高
いため、トランジスタQ20,Q21は導通しない。こ
のため、V1=VBとなり、図6に示す従来の周波数変
換回路の温度変化と同じとなる。On the other hand, at 75 ° C. or lower, the transistor Q2
Since the base-emitter voltage of 0 and Q21 is higher than 0.7 V, the transistors Q20 and Q21 do not conduct. Therefore, V1 = VB, which is the same as the temperature change of the conventional frequency conversion circuit shown in FIG.
【0048】以上説明したように、本実施の形態による
周波数変換回路は2.6V程度の低電源電圧で、常温か
ら125℃までの広い温度範囲にわたり、ミキサ回路2
00を構成する各トランジスタのコレクタ・エミッタ間
電圧が小さくなることを防止し、最大出力などの特性の
劣化を防止することができる。As described above, the frequency conversion circuit according to the present embodiment operates at a low power supply voltage of about 2.6 V over a wide temperature range from room temperature to 125 ° C.
It is possible to prevent the voltage between the collector and the emitter of each transistor constituting 00 from decreasing, and to prevent deterioration of characteristics such as the maximum output.
【0049】次に、本発明の第2の実施の形態につい
て、図面を参照して詳細に説明する。Next, a second embodiment of the present invention will be described in detail with reference to the drawings.
【0050】図3は本発明の第2の実施の形態による周
波数変換回路を示す回路図であり、図1に示す第1の実
施形態による周波数変換回路と異なるのは、温度依存性
調整回路210が温度依存性調整回路211に変更され
ている点である。従って、トランジスタQ15,Q16
の各ベースにバイアス電圧源B2から直接出力電圧VB
が印加される。これより、トランジスタQ15のエミッ
タ電圧は(6)式でなく(1)式により定まり、図2に
示す他の変数については同様である。すなわち、トラン
ジスタQ1のコレクタ電圧VC(Q1)、トランジスタ
Q15のコレクタ電圧VC(Q15)、トランジスタQ
15のコレクタ・エミッタ間電圧VCE(Q15)、ト
ランジスタQ1のエミッタ電圧VE(Q1)、温度依存
性調整回路211の出力電圧V1は、それぞれ(3)
式、(4)式、(5)式、(8)式により計算される。FIG. 3 is a circuit diagram showing a frequency conversion circuit according to a second embodiment of the present invention. The difference from the frequency conversion circuit according to the first embodiment shown in FIG. Is changed to the temperature dependency adjustment circuit 211. Therefore, transistors Q15, Q16
Output voltage VB directly from the bias voltage source B2
Is applied. Thus, the emitter voltage of the transistor Q15 is determined not by the expression (6) but by the expression (1), and the same applies to other variables shown in FIG. That is, the collector voltage VC (Q1) of the transistor Q1, the collector voltage VC (Q15) of the transistor Q15, the transistor Q1
15, the collector-emitter voltage VCE (Q15), the emitter voltage VE (Q1) of the transistor Q1, and the output voltage V1 of the temperature dependency adjusting circuit 211 are (3)
It is calculated by the equations (4), (5) and (8).
【0051】図4からわかるように、トランジスタQ1
5のコレクタ・エミッタ間電圧VCE(Q15)は、常
温で0.6Vに設定されているが、75℃までは図2の
VCE(Q15)と同様な動作をして0.5Vまで下が
るが、75℃以上では0.5V一定となる。図2と同様
に、125℃におけるVCE(Q15)は、図6の従来
の周波数変換回路の場合の0.4Vより大きく、トラン
ジスタQ15は飽和しにくい。As can be seen from FIG. 4, the transistor Q1
The collector-emitter voltage VCE (Q15) of No. 5 is set to 0.6 V at room temperature. However, the same operation as VCE (Q15) of FIG. At 75 ° C. or higher, the voltage is constant at 0.5 V. As in FIG. 2, VCE (Q15) at 125 ° C. is larger than 0.4 V in the case of the conventional frequency conversion circuit of FIG. 6, and the transistor Q15 is hardly saturated.
【0052】なお、第1及び第2の実施の形態とも、抵
抗R20,R21の値は等しくしたが、これは(3)式
の(R6+R1/2)/R5の項を1としたときに、ト
ランジスタQ1のコレクタ電圧VC(Q1)の温度依存
性を打ち消すためであり、(3)式の(R6+R1/
2)/R5の項が1でない場合は、抵抗R20,R21
のを抵抗比R20/R21を調整することにより、ロー
カル・バッファ・アンプ100及びミキサ回路200の
各バイアス点を調整して最適な温度依存性の設定をする
ことが可能である。Although the values of the resistors R20 and R21 are equal in both the first and second embodiments, this is because when the term of (R6 + R1 / 2) / R5 in the equation (3) is 1, This is for canceling the temperature dependency of the collector voltage VC (Q1) of the transistor Q1. (R6 + R1 /
2) If the term of / R5 is not 1, resistors R20, R21
By adjusting the resistance ratio R20 / R21, it is possible to adjust the bias points of the local buffer amplifier 100 and the mixer circuit 200 to set an optimum temperature dependency.
【0053】なお、上述した第1の実施の形態及び第1
の実施の形態では、バイポーラトランジスタを用いた回
路例で説明したが、回路素子としてMOSトランジスタ
を用いて回路を構成しても同様な効果が得られる。すな
わち、第1の実施の形態及び第1の実施の形態におい
て、エミッタ→ソース、ベース→ゲート、コレクタ→ド
レインとすることにより、容易にMOSの回路に置き換
えることができる。Note that the first embodiment and the first embodiment
In the above embodiment, the description has been given of the example of the circuit using the bipolar transistor. However, the same effect can be obtained by configuring the circuit using the MOS transistor as the circuit element. That is, in the first embodiment and the first embodiment, by changing the emitter to the source, the base to the gate, and the collector to the drain, it is possible to easily replace the MOS circuit.
【0054】さらに、バイMOS回路を用いて、ミキサ
回路200及びローカル・バッファ・アンプ100はM
OS回路で構成し、温度依存性調整回路210,211
はバイポーラ素子を用いて構成することも可能である。Further, using a bi-MOS circuit, the mixer circuit 200 and the local buffer amplifier 100
The temperature dependency adjusting circuits 210 and 211 are configured by an OS circuit.
Can be configured using a bipolar element.
【0055】[0055]
【発明の効果】以上説明したように、本発明による周波
数変換回路は、極めて簡単な回路構成を用いるために素
子数が少なく、低電源電圧の使用環境のもとにおいて常
温から高温までの広い温度範囲にわたり、ミキサ回路の
トランジスタのコレクタ・エミッタ間電圧が小さくなる
ことを防止し、最大出力などの特性の劣化を防止するこ
とができる。As described above, the frequency conversion circuit according to the present invention uses an extremely simple circuit configuration, has a small number of elements, and has a wide temperature range from room temperature to high temperature under a low power supply voltage operating environment. It is possible to prevent the voltage between the collector and the emitter of the transistor of the mixer circuit from being reduced over the range, and to prevent deterioration of characteristics such as the maximum output.
【図1】本発明の周波数変換回路の第1の実施の形態を
示す回路図である。FIG. 1 is a circuit diagram showing a first embodiment of a frequency conversion circuit of the present invention.
【図2】図1の回路を電源電圧2.6Vで使用し、温度
を上げたときの回路内部の直流電圧と温度との関係を示
す図である。FIG. 2 is a diagram showing a relationship between a DC voltage inside the circuit and a temperature when the circuit of FIG. 1 is used at a power supply voltage of 2.6 V and the temperature is increased.
【図3】本発明の周波数変換回路の第2の実施の形態を
示す回路図である。FIG. 3 is a circuit diagram showing a second embodiment of the frequency conversion circuit of the present invention.
【図4】図3の回路を電源電圧2.6Vで使用し、温度
を上げたときの回路内部の直流電圧と温度との関係を示
す図である。FIG. 4 is a diagram showing the relationship between the DC voltage inside the circuit and the temperature when the circuit of FIG. 3 is used at a power supply voltage of 2.6 V and the temperature is raised.
【図5】従来の周波数変換回路を示す回路図である。FIG. 5 is a circuit diagram showing a conventional frequency conversion circuit.
【図6】図6の回路を電源電圧2.6Vで使用し、温度
を上げたときの回路内部の直流電圧と温度との関係を示
す図である。6 is a diagram showing the relationship between the DC voltage inside the circuit and the temperature when the circuit of FIG. 6 is used at a power supply voltage of 2.6 V and the temperature is raised.
1 電源端子 2 接地端子 100 ローカル・バッファ・アンプ 101,102 ローカル入力端子 200 ミキサ回路 201,204 ミキサ入力端子 202,203 ミキサ出力端子 210,211 温度依存性調整回路 300 バイアス回路 301,302 出力端子 B1 電源 B2 バイアス電圧源 R1〜R6、R10〜R16,R20,R21,R31
〜R33 抵抗 Q1,Q2,Q11〜Q16,Q20,Q21,Q31
〜Q33 トランジスタDESCRIPTION OF SYMBOLS 1 Power supply terminal 2 Ground terminal 100 Local buffer amplifier 101,102 Local input terminal 200 Mixer circuit 201,204 Mixer input terminal 202,203 Mixer output terminal 210,211 Temperature dependence adjustment circuit 300 Bias circuit 301,302 Output terminal B1 Power source B2 Bias voltage source R1 to R6, R10 to R16, R20, R21, R31
-R33 resistance Q1, Q2, Q11-Q16, Q20, Q21, Q31
~ Q33 transistor
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.7,DB名) H03D 7/00 - 7/14 G03G 1/00 - 7/08 H03F 1/30 ──────────────────────────────────────────────────続 き Continued on the front page (58) Fields surveyed (Int. Cl. 7 , DB name) H03D 7 /00-7/14 G03G 1/00-7/08 H03F 1/30
Claims (22)
及び第2のトランジスタと、前記第1のトランジスタの
コレクタに接続する第1の負荷と、前記第2のトランジ
スタのコレクタに接続する第2の負荷とを備え、前記第
1及び第2のトランジスタの各ベースに入力するローカ
ル信号を増幅するローカル・バッファ・アンプと、 第2の差動トランジスタを構成する第3及び第4のトラ
ンジスタと、前記第3のトランジスタのコレクタに各エ
ミッタを共通接続する第5及び第6のトランジスタから
なる第3の差動トランジスタと、前記第4のトランジス
タのコレクタに各エミッタを共通接続する第7及び第8
のトランジスタからなる第4の差動トランジスタとを有
し、前記第5のトランジスタのベースは、前記第8のト
ランジスタのベース及び前記第1のトランジスタのコレ
クタに接続し、前記第6のトランジスタのベースは、前
記第7のトランジスタのベース及び前記第2のトランジ
スタのコレクタに接続し、前記第5のトランジスタのコ
レクタを前記第7のコレクタに接続し、前記第6のトラ
ンジスタのコレクタを前記第8のコレクタに接続し、前
記第3及び第4の各ベースに入力されるミキサ入力信号
と、前記第5〜第8のトランジスタの各ベースに入力さ
れる前記ローカル・バッファ・アンプの出力信号とを乗
算するミキサ回路と、 温度依存性の少ない電圧を出力する第1の出力端子と、
設定温度より低い温度では前記第1の出力端子から出力
される電圧と同じ電圧であり、前記設定温度より高い温
度では温度上昇とともに単調に減少する電圧を出力する
第2の出力端子を有する温度依存性調整回路とを備え、 前記第2の出力端子からの電圧を前記第1から第4のト
ランジスタの各ベースに印加することを特徴とする周波
数変換回路。1. A first differential transistor constituting a first differential transistor
And a second transistor, a first load connected to the collector of the first transistor, and a second load connected to the collector of the second transistor. A local buffer amplifier for amplifying a local signal input to each base; third and fourth transistors constituting a second differential transistor; and a third transistor commonly connected to the collector of the third transistor. A third differential transistor comprising fifth and sixth transistors, and seventh and eighth transistors each having an emitter commonly connected to the collector of the fourth transistor.
And a fourth differential transistor comprising: a fifth transistor, a base of the fifth transistor connected to a base of the eighth transistor and a collector of the first transistor, and a base of the sixth transistor. Connects the base of the seventh transistor and the collector of the second transistor, connects the collector of the fifth transistor to the seventh collector, and connects the collector of the sixth transistor to the eighth transistor. Multiplying a mixer input signal connected to a collector and input to each of the third and fourth bases and an output signal of the local buffer amplifier input to each base of the fifth to eighth transistors; A first output terminal for outputting a voltage with little temperature dependence;
At a temperature lower than the set temperature, the voltage is the same as the voltage output from the first output terminal, and at a temperature higher than the set temperature, a second output terminal that outputs a voltage that monotonically decreases with temperature rise is provided. A frequency adjusting circuit, comprising: a voltage adjusting circuit for applying a voltage from the second output terminal to each base of the first to fourth transistors.
のない電圧源と接地間に第1の抵抗と第2の抵抗及び複
数のダイオードを直列接続し、前記第1の出力端子を温
度依存性のない電圧源に接続し、前記第1の抵抗と第2
の抵抗との共通接点から前記第2の出力端子を取り出す
ことを特徴とする請求項1記載の周波数変換回路。2. The temperature-dependence adjusting circuit connects a first resistor, a second resistor, and a plurality of diodes in series between a voltage source having no temperature dependence and ground, and connects the first output terminal to a temperature. Connected to an independent voltage source, the first resistor and the second
Frequency converter according to claim 1 Symbol mounting, characterized in that retrieving the second output terminal from the common contact point and resistance.
及び第2のトランジスタと、前記第1のトランジスタの
コレクタに接続する第1の負荷と、前記第2のトランジ
スタのコレクタに接続する第2の負荷とを備え、前記第
1及び第2のトランジスタの各ベースに入力するローカ
ル信号を増幅するローカル・バッファ・アンプと、 第2の差動トランジスタを構成する第3及び第4のトラ
ンジスタと、前記第3のトランジスタのコレクタに各エ
ミッタを共通接続する第5及び第6のトランジスタから
なる第3の差動トランジスタと、前記第4のトランジス
タのコレクタに各エミッタを共通接続する第7及び第8
のトランジスタからなる第4の差動トランジスタとを有
し、前記第5のトランジスタのベースは、前記第8のト
ランジスタのベース及び前記第1のトランジスタのコレ
クタに接続し、前記第6のトランジスタのベースは、前
記第7のトランジスタのベース及び前記第2のトランジ
スタのコレクタに接続し、前記第5のトランジスタのコ
レクタを前記第7のコレクタに接続し、前記第6のトラ
ンジスタのコレクタを前記第8のコレクタに接続し、前
記第3及び第4の各ベースに入力されるミキサ入力信号
と、前記第5〜第8のトランジスタの各ベースに入力さ
れる前記ローカル・バッファ・アンプの出力信号とを乗
算するミキサ回路と、 温度依存性の少ない電圧を出力する第1の出力端子と、
設定温度より低い温度では前記第1の出力端子から出力
される電圧と同じ電圧であり、前記設定温度より高い温
度では温度上昇とともに単調に減少する電圧を出力する
第2の出力端子を有する温度依存性調整回路とを備え、 前記第1の出力端子からの電圧を前記第3及び第4のト
ランジスタの各ベースに印加し、前記第2の出力端子か
らの電圧を前記第1及び第2のトランジスタの各ベース
に印加する周波数変換回路において、 前記温度依存性調整回路は、温度依存性のない電圧源と
接地間に第1の抵抗と第2の抵抗及び複数のダイオード
を直列接続し、前記第1の出力端子を温度依存性のない
電圧源に接続し、前記第1の抵抗と第2の抵抗との共通
接点から前記第2の出力端子を取り出すことを特徴とす
る周波数変換回路。3. A first differential transistor constituting a first differential transistor.
And the second transistor, and the first transistor
A first load connected to a collector and the second transistor
A second load connected to the collector of the
Local input to each base of the first and second transistors
And a third and a fourth transistor constituting a second differential transistor.
Transistors and the collector of the third transistor.
From the fifth and sixth transistors that commonly connect the mitter
A third differential transistor and the fourth transistor
7th and 8th connecting each emitter commonly to the collector of the
And a fourth differential transistor comprising
The base of the fifth transistor is connected to the eighth transistor.
A collector of the base of the transistor and the first transistor;
And the base of the sixth transistor is connected to the
The base of the seventh transistor and the second transistor
The collector of the fifth transistor.
And a collector connected to the seventh collector.
Connecting the collector of the transistor to the eighth collector,
Mixer input signal input to each of the third and fourth bases
And input to each base of the fifth to eighth transistors.
Multiplied by the output signal of the local buffer amplifier
A first output terminal for outputting a voltage with little temperature dependence;
At a temperature lower than the set temperature, output from the first output terminal
Voltage that is higher than the set temperature.
Outputs a voltage that decreases monotonically with increasing temperature in degrees
A temperature dependency adjusting circuit having a second output terminal, wherein the voltage from the first output terminal is supplied to the third and fourth transistors.
The voltage is applied to each base of the transistor and the second output terminal
These voltages are applied to respective bases of the first and second transistors.
In the frequency conversion circuit to be applied to the temperature-dependent adjustment circuit, the first and second resistors and a plurality of diodes connected in series between ground and a temperature-independent voltage source, said first output A terminal is connected to a voltage source having no temperature dependency, and the second output terminal is taken out from a common contact between the first resistor and the second resistor.
That frequency conversion circuit.
かつ前記第1の抵抗の抵抗値と前記第2の抵抗の抵抗値
は互いに等しいことを特徴とする請求項2記載の周波数
変換回路。 4. The number of said plurality of diodes is two,
3. The frequency conversion circuit according to claim 2, wherein a resistance value of the first resistor and a resistance value of the second resistor are equal to each other.
かつ前記第1の抵抗の抵抗値と前記第2の抵抗の抵抗値
は互いに等しいことを特徴とする請求項3記載の周波数
変換回路。 5. The number of said plurality of diodes is two,
And the resistance value of the first resistor and the resistance value of the second resistor
Frequency converter according to claim 3, wherein the are equal to each other.
しいことを特徴とする請求項2記載の周波数変換回路。 6. The temperature coefficient of said first and second resistors is equal.
Frequency converter according to claim 2, wherein the Shii.
しいことを特徴とする請求項3記載の周波数変換回路。7. The temperature coefficient of the first and second resistors is equal.
Frequency converter according to claim 3 Symbol mounting, characterized in that Shii.
ス及びコレクタを接続して形成したことを特徴とする請
求項2記載の周波数変換回路。 8. The transistor according to claim 8, wherein said diode is a transistor base.
請 characterized in that formed by connecting a scan and collector
The frequency conversion circuit according to claim 2 .
ス及びコレクタを接続して形成したことを特徴とする請
求項3記載の周波数変換回路。9. The transistor according to claim 9, wherein said diode is a transistor base.
And a collector formed by connecting a collector and a collector.
A frequency conversion circuit according to claim 3 .
ミッタ間に抵抗を設けたことを特徴とする請求項1記載
の周波数変換回路。 10. The transistor of claim 3, wherein said third and fourth transistors have different energy levels.
2. The frequency conversion circuit according to claim 1, wherein a resistor is provided between the mitters .
1及び第2のトランジスタと、前記第1のトランジスタ
のコレクタに接続する第1の負荷と、前記第2のトラン
ジスタのコレクタに接続する第2の負荷とを備え、前記
第1及び第2のトランジスタの各ベースに入力するロー
カル信号を増幅するローカル・バッファ・アンプと、 第2の差動トランジスタを構成する第3及び第4のトラ
ンジスタと、前記第3のトランジスタのコレクタに各エ
ミッタを共通接続する第5及び第6のトランジスタから
なる第3の差動トランジスタと、前記第4のトランジス
タのコレクタに各エミッタを共通接続する第7及び第8
のトランジスタからなる第4の差動トランジスタとを有
し、前記第5のトランジスタのベースは、前記第8のト
ランジスタのベース及び前記第1のトランジスタのコレ
クタに接続し、前記第6のトランジスタのベースは、前
記第7のトランジスタのベース及び前記第2のトランジ
スタのコレクタに接続し、前記第5のトランジスタのコ
レクタを前記第7のコレクタに接続し、前記第6のトラ
ンジスタのコレクタを前記第8のコレクタに接続し 、前
記第3及び第4の各ベースに入力されるミキサ入力信号
と、前記第5〜第8のトランジスタの各ベースに入力さ
れる前記ローカル・バッファ・アンプの出力信号とを乗
算するミキサ回路と、 温度依存性の少ない電圧を出力する第1の出力端子と、
設定温度より低い温度では前記第1の出力端子から出力
される電圧と同じ電圧であり、前記設定温度より高い温
度では温度上昇とともに単調に減少する電圧を出力する
第2の出力端子を有する温度依存性調整回路とを備え、 前記第1の出力端子からの電圧を前記第3及び第4のト
ランジスタの各ベースに印加し、前記第2の出力端子か
らの電圧を前記第1及び第2のトランジスタの各ベース
に印加する周波数変換回路において、 前記第3及び第4のトランジスタのエミッタ間に抵抗を
設けた ことを特徴とする周波数変換回路。11. A first differential transistor comprising a first differential transistor.
First and second transistors, and the first transistor
A first load connected to a collector of the second
A second load connected to the collector of the transistor;
Low input to each base of the first and second transistors
And the third and fourth transistors constituting the second differential transistor.
Transistors and the collector of the third transistor.
From the fifth and sixth transistors that commonly connect the mitter
A third differential transistor and the fourth transistor
7th and 8th connecting each emitter commonly to the collector of the
And a fourth differential transistor comprising
The base of the fifth transistor is connected to the eighth transistor.
A collector of the base of the transistor and the first transistor;
And the base of the sixth transistor is connected to the
The base of the seventh transistor and the second transistor
The collector of the fifth transistor.
And a collector connected to the seventh collector.
A collector connected to Njisuta to the collector of the eighth, before
Mixer input signal input to each of the third and fourth bases
And input to each base of the fifth to eighth transistors.
Multiplied by the output signal of the local buffer amplifier
A first output terminal for outputting a voltage with little temperature dependence;
At a temperature lower than the set temperature, output from the first output terminal
Voltage that is higher than the set temperature.
Outputs a voltage that decreases monotonically with increasing temperature in degrees
A temperature dependency adjusting circuit having a second output terminal, wherein the voltage from the first output terminal is supplied to the third and fourth transistors.
The voltage is applied to each base of the transistor and the second output terminal
These voltages are applied to respective bases of the first and second transistors.
In the frequency conversion circuit applied to the first and second transistors, a resistor is provided between the emitters of the third and fourth transistors.
A frequency conversion circuit characterized by being provided .
1及び第2のトランジスタと、前記第1のトランジスタ
のドレインに接続する第1の負荷と、前記第2のトラン
ジスタのドレインに接続する第2の負荷とを備え、前記
第1及び第2のトランジスタの各ゲートに入力するロー
カル信号を増幅するローカル・バッファ・アンプと、 第2の差動トランジスタを構成する第3及び第4のトラ
ンジスタと、前記第3のトランジスタのドレインに各ソ
ースを共通接続する第5及び第6のトランジスタからな
る第3の差動トランジスタと、前記第4のトランジスタ
のドレインに各ソースを共通接続する第7及び第8のト
ランジスタからなる第4の差動トランジスタとを有し、
前記第5のトランジスタのゲートは、前記第8のトラン
ジスタのゲート及び前記第1のトランジスタのドレイン
に接続し、前記第6のトランジスタのゲートは、前記第
7のトランジスタのゲート及び前記第2のトランジスタ
のドレインに接続し、前記第5のトランジスタのドレイ
ンを前記第7のドレインに接続し、前記第6のトランジ
スタのドレインを前記第8のドレインに接続し、前記第
3及び第4の各ゲートに入力されるミキサ入力信号と、
前記第5〜第8のトランジスタの各ゲートに入力される
前記ローカル・バッファ・アンプの出力信号とを乗算す
るミキサ回路と、 温度依存性の少ない電圧を出力する第1の出力端子と、
設定温度より低い温度では前記第1の出力端子から出力
される電圧と同じ電圧であり、前記設定温度より高い温
度では温度上昇とともに単調に減少する電圧を出力する
第2の出力端子を有する温度依存性調整回路とを備え、 前記第2の出力端子からの電圧を前記第1から第4のト
ランジスタの各ゲートに印加することを特徴とする周波
数変換回路。12. A first and a second transistor constituting a first differential transistor, a first load connected to a drain of the first transistor, and a first load connected to a drain of the second transistor. And a local buffer amplifier for amplifying a local signal input to each gate of the first and second transistors; a third and a fourth transistor forming a second differential transistor; A third differential transistor composed of fifth and sixth transistors having sources commonly connected to the drain of the third transistor, and a seventh and a fourth transistor having sources commonly connected to the drain of the fourth transistor. And a fourth differential transistor consisting of eight transistors,
The gate of the fifth transistor is connected to the gate of the eighth transistor and the drain of the first transistor, and the gate of the sixth transistor is connected to the gate of the seventh transistor and the second transistor. , The drain of the fifth transistor is connected to the seventh drain, the drain of the sixth transistor is connected to the eighth drain, and the third and fourth gates are connected to each other. A mixer input signal to be input;
A mixer circuit for multiplying an output signal of the local buffer amplifier input to each gate of the fifth to eighth transistors, a first output terminal for outputting a voltage with little temperature dependency,
At a temperature lower than the set temperature, the voltage is the same as the voltage output from the first output terminal, and at a temperature higher than the set temperature, a second output terminal that outputs a voltage that monotonically decreases with temperature rise is provided. A frequency adjustment circuit, comprising: a voltage adjustment circuit for applying a voltage from the second output terminal to each gate of the first to fourth transistors.
性のない電圧源と接地間に第1の抵抗と第2の抵抗及び
複数のダイオードを直列接続し、前記第1の出力端子を
温度依存性のない電圧源に接続し、前記第1の抵抗と第
2の抵抗との共通接点から前記第2の出力端子を取り出
すことを特徴とする請求項12記載の周波数変換回路。13. The temperature-dependent adjustment circuit according to claim 1, wherein
A first resistor and a second resistor between the insensitive voltage source and ground;
A plurality of diodes are connected in series, and the first output terminal is connected
Connected to a voltage source having no temperature dependency, the first resistor and the
Take out the second output terminal from a common contact with the second resistor
Frequency converter according to claim 12, wherein the to.
1及び第2のトランジスタと、前記第1のトランジスタ
のドレインに接続する第1の負荷と、前記第2のトラン
ジスタのドレインに接続する第2の負荷とを備え、前記
第1及び第2のトランジスタの各ゲートに入力するロー
カル信号を増幅するローカル・バッファ・アンプと、 第2の差動トランジスタを構成する第3及び第4のトラ
ンジスタと、前記第3のトランジスタのドレインに各ソ
ースを共通接続する第5及び第6のトランジスタからな
る第3の差動トランジスタと、前記第4のトランジスタ
のドレインに各ソースを共通接続する第7及び第8のト
ランジスタからなる第4の差動トランジスタとを有し、
前記第5のトランジスタのゲートは、前記第8のトラン
ジスタのゲート及び前記第1のトランジスタのドレイン
に接続し、前記第6のトランジスタのゲートは、前記第
7のトランジスタのゲート及び前記第2のトランジスタ
のドレインに接続し、前記第5のトランジスタのドレイ
ンを前記第7のドレインに接続し、前記第6のトランジ
スタのドレインを前記第8のドレインに接続し、前記第
3及び第4の各ゲートに入力されるミキサ入力信号と、
前記第5〜第8のトランジスタの各ゲートに入力される
前記ローカル・バッファ・アンプの出力信号とを乗算す
るミキサ回路と、 温度依存性の少ない電圧を出力する第1の出力端子と、
設定温度より低い温度 では前記第1の出力端子から出力
される電圧と同じ電圧であり、前記設定温度より高い温
度では温度上昇とともに単調に減少する電圧を出力する
第2の出力端子を有する温度依存性調整回路とを備え、 前記第1の出力端子からの電圧を前記第3及び第4のト
ランジスタの各ゲートに印加し、前記第2の出力端子か
らの電圧を前記第1及び第2のトランジスタの各ゲート
に印加する周波数変換回路において、 前記温度依存性調整回路は、温度依存性のない電圧源と
接地間に第1の抵抗と第2の抵抗及び複数のダイオード
を直列接続し、前記第1の出力端子を温度依存性のない
電圧源に接続し、前記第1の抵抗と第2の抵抗との共通
接点から前記第2の出力端子を取り出すことを特徴とす
る 周波数変換回路。14. A first differential transistor comprising a first differential transistor.
First and second transistors, and the first transistor
A first load connected to the drain of the second
A second load connected to the drain of the transistor;
Low input to each gate of the first and second transistors
And the third and fourth transistors constituting the second differential transistor.
Transistors and the drain of the third transistor.
From the fifth and sixth transistors that connect the source in common.
A third differential transistor, and the fourth transistor
7th and 8th transistors that commonly connect each source to the drain of
And a fourth differential transistor comprising a transistor.
The gate of the fifth transistor is connected to the eighth transistor.
A gate of a transistor and a drain of the first transistor
And the gate of the sixth transistor is connected to the
7 and the second transistor
And the drain of the fifth transistor.
And the sixth transistor is connected to the seventh drain.
Connecting the drain of the transistor to the eighth drain;
A mixer input signal input to each of the third and fourth gates;
Input to each gate of the fifth to eighth transistors
Multiply by the output signal of the local buffer amplifier
A mixer circuit, a first output terminal that outputs a voltage with little temperature dependency,
At a temperature lower than the set temperature , output from the first output terminal
Voltage that is higher than the set temperature.
Outputs a voltage that decreases monotonically with increasing temperature in degrees
A temperature dependency adjusting circuit having a second output terminal, wherein the voltage from the first output terminal is supplied to the third and fourth transistors.
The voltage is applied to each gate of the transistor, and is applied to the second output terminal.
These voltages are applied to the respective gates of the first and second transistors.
In the frequency conversion circuit to be applied to the above, the temperature dependency adjustment circuit is a voltage source having no temperature dependency.
First and second resistors and a plurality of diodes between grounds
Are connected in series, and the first output terminal has no temperature dependency.
Connected to a voltage source, common to the first resistor and the second resistor
Extracting the second output terminal from a contact.
Frequency conversion circuit that.
いて、複数のダイオードの数は2個とし、かつ前記第1
の抵抗の抵抗値と前記第2の抵抗の抵抗値は互いに等し
いことを特徴とする周波数変換回路。 15. The frequency conversion circuit according to claim 13,
The number of the plurality of diodes is two, and
And the resistance value of the second resistor are equal to each other.
A frequency conversion circuit.
いて、複数のダイオードの数は2個とし、かつ前記第1The number of the plurality of diodes is two, and
の抵抗の抵抗値と前記第2の抵抗の抵抗値は互いに等しAnd the resistance value of the second resistor are equal to each other.
いことを特徴とする周波数変換回路。A frequency conversion circuit.
等しいことを特徴とする請求項13記載の周波数変換回14. The frequency conversion circuit according to claim 13, wherein:
路。Road.
等しいことを特徴とする請求項14記載の周波数変換回15. The frequency conversion circuit according to claim 14, wherein:
路。Road.
ート及びドレインを接続して形成したことを特徴とするCharacterized by being formed by connecting a gate and a drain
請求項13記載の周波数変換回路。The frequency conversion circuit according to claim 13.
ート及びドレインを接続して形成したことを特徴とするCharacterized by being formed by connecting a gate and a drain
請求項14記載の周波数変換回路。The frequency conversion circuit according to claim 14.
ース間に抵抗を設けたことを特徴とする請求項12記載13. The device according to claim 12, wherein a resistor is provided between the sources.
の周波数変換回路。Frequency conversion circuit.
1及び第2のトランジスタと、前記第1のトランジスタFirst and second transistors, and the first transistor
のドレインに接続する第1の負荷と、前記第2のトランA first load connected to the drain of the second
ジスタのドレインに接続する第2の負荷とを備え、前記A second load connected to the drain of the transistor;
第1及び第2First and second のトランジスタの各ゲートに入力するローInput to each gate of the transistor
カル信号を増幅するローカル・バッファ・アンプと、A local buffer amplifier that amplifies the local signal, 第2の差動トランジスタを構成する第3及び第4のトラThird and fourth transistors constituting the second differential transistor
ンジスタと、前記第3のトランジスタのドレインに各ソTransistors and the drain of the third transistor.
ースを共通接続する第5及び第6のトランジスタからなFrom the fifth and sixth transistors that connect the source in common.
る第3の差動トランジスタと、前記第4のトランジスタA third differential transistor, and the fourth transistor
のドレインに各ソースを共通接続する第7及び第8のト7th and 8th transistors that commonly connect each source to the drain of
ランジスタからなる第4の差動トランジスタとを有し、And a fourth differential transistor comprising a transistor.
前記第5のトランジスタのゲートは、前記第8のトランThe gate of the fifth transistor is connected to the eighth transistor.
ジスタのゲート及び前記第1のトランジスタのドレインA gate of a transistor and a drain of the first transistor
に接続し、前記第6のトランジスタのゲートは、前記第And the gate of the sixth transistor is connected to the
7のトランジスタのゲート及び前記第2のトランジスタ7 and the second transistor
のドレインに接続し、前記第5のトランジスタのドレイAnd the drain of the fifth transistor.
ンを前記第7のドレインに接続し、前記第6のトランジAnd the sixth transistor is connected to the seventh drain.
スタのドレインを前記第8のドレインに接続し、前記第Connecting the drain of the transistor to the eighth drain;
3及び第4の各ゲートに入力されるミキサ入力信号と、A mixer input signal input to each of the third and fourth gates;
前記第5〜第8のトランジスタの各ゲートに入力されるInput to each gate of the fifth to eighth transistors
前記ローカル・バッファ・アンプの出力信号とを乗算すMultiply by the output signal of the local buffer amplifier
るミキサ回路と、Mixer circuit, 温度依存性の少ない電圧を出力する第1の出力端子と、A first output terminal for outputting a voltage having little temperature dependency,
設定温度より低い温度では前記第1の出力端子から出力At a temperature lower than the set temperature, output from the first output terminal
される電圧と同じ電圧であり、前記設定温度より高い温Voltage that is higher than the set temperature.
度では温度上昇とともに単調に減少する電圧を出力するOutputs a voltage that decreases monotonically with increasing temperature in degrees
第2の出力端子を有する温度依存性調整回路とを備え、A temperature-dependent adjustment circuit having a second output terminal; 前記第1の出力端子からの電圧を前記第3及び第4のトThe voltage from the first output terminal is applied to the third and fourth transistors.
ランジスタの各ゲートに印加し、前記第2の出力端子かThe voltage is applied to each gate of the transistor, and is applied to the second output terminal.
らの電圧を前記第1及び第2のトランジスタの各ゲートThese voltages are applied to the respective gates of the first and second transistors.
に印加する周波数変換回路において、In the frequency conversion circuit applied to 前記第3及び第4のトランジスタのソース間に抵抗を設A resistor is provided between the sources of the third and fourth transistors.
けたことを特徴とする周波数変換回路。A frequency conversion circuit, characterized in that the frequency conversion circuit is characterized by:
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP09139990A JP3088336B2 (en) | 1997-05-29 | 1997-05-29 | Frequency conversion circuit |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP09139990A JP3088336B2 (en) | 1997-05-29 | 1997-05-29 | Frequency conversion circuit |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH10335942A JPH10335942A (en) | 1998-12-18 |
JP3088336B2 true JP3088336B2 (en) | 2000-09-18 |
Family
ID=15258377
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP09139990A Expired - Fee Related JP3088336B2 (en) | 1997-05-29 | 1997-05-29 | Frequency conversion circuit |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3088336B2 (en) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7620382B2 (en) | 2005-06-09 | 2009-11-17 | Alps Electric Co., Ltd. | Frequency converter capable of preventing level of intermediate frequency signal from lowering due to rise in temperature |
JP2014057154A (en) * | 2012-09-11 | 2014-03-27 | Mitsubishi Electric Corp | Power amplifier |
-
1997
- 1997-05-29 JP JP09139990A patent/JP3088336B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JPH10335942A (en) | 1998-12-18 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5377676B2 (en) | High linearity digital variable gain amplifier | |
KR101829416B1 (en) | Compensated bandgap | |
US4935690A (en) | CMOS compatible bandgap voltage reference | |
US3925718A (en) | Current mirror and degenerative amplifier | |
US9582021B1 (en) | Bandgap reference circuit with curvature compensation | |
US4951003A (en) | Differential transconductance circuit | |
JPH0618015B2 (en) | Current stabilization circuit | |
US5576616A (en) | Stabilized reference current or reference voltage source | |
JP3119215B2 (en) | Differential amplifier | |
US4678947A (en) | Simulated transistor/diode | |
JPS6148168B2 (en) | ||
US5485074A (en) | High ratio current mirror with enhanced power supply rejection ratio | |
US6879214B2 (en) | Bias circuit with controlled temperature dependence | |
US6664856B2 (en) | Circuit configuration for setting the operating point of a radiofrequency transistor and amplifier circuit | |
JP3088336B2 (en) | Frequency conversion circuit | |
US11418159B2 (en) | Differential signal offset adjustment circuit and differential system | |
JP2809927B2 (en) | Constant current source circuit | |
CN117130417A (en) | Band gap reference circuit and chip | |
KR970003778B1 (en) | Amplification circuit with improved linearity | |
JP3340345B2 (en) | Constant voltage generator | |
JP3414320B2 (en) | Reference voltage circuit | |
JP3134343B2 (en) | Bandgap reference voltage generation circuit | |
US5631608A (en) | Driver for N-channel VFET output stage of power amplifier | |
US6255868B1 (en) | Buffer circuit and hold circuit | |
JP4130856B2 (en) | Current source circuit |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20000620 |
|
LAPS | Cancellation because of no payment of annual fees |