JP3085277B2 - 遅延解析システム - Google Patents
遅延解析システムInfo
- Publication number
- JP3085277B2 JP3085277B2 JP10100474A JP10047498A JP3085277B2 JP 3085277 B2 JP3085277 B2 JP 3085277B2 JP 10100474 A JP10100474 A JP 10100474A JP 10047498 A JP10047498 A JP 10047498A JP 3085277 B2 JP3085277 B2 JP 3085277B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- delay
- delay time
- library
- logic
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
- G06F30/32—Circuit design at the digital level
- G06F30/33—Design verification, e.g. functional simulation or model checking
- G06F30/3308—Design verification, e.g. functional simulation or model checking using simulation
- G06F30/3312—Timing analysis
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Evolutionary Computation (AREA)
- Geometry (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
- Tests Of Electronic Circuits (AREA)
Description
延解析システムに関し、特に、遅延解析用のライブラリ
に関する。
おいて、論理回路の遅延計算を行う際に、AND素子等
基本論理素子等の回路接続情報と遅延情報を格納した遅
延解析ライブラリを参照して、対象回路の遅延解析を行
っている。
接続関係に加えて、遅延情報としては、立ち上がり(ri
se)/立ち下がり(fall)毎の遅延時間のみが用意され
ており、論理情報を備えていない。
延ライブラリ中に格納されている最悪の遅延時間等を用
いて遅延解析が行われており、正確な遅延解析を行うこ
とが出来ない場合がある。
えば特開平1−271869号公報には、出力端子の負
荷及び配線容量を計算し、各ゲートの出力信号の立ち上
がり、立ち下がり時間を計算して伝搬遅延時間を求める
伝達遅延時間計算方法が提案されている。
の遅延解析用ライブラリは、回路情報として、論理値表
を保持していないことから、遅延時間の解析時にライブ
ラリ中の最悪の遅延時間を採用しており、このため、例
えば図7に示すような回路の遅延解析を行う場合、端子
2の側の信号の流れ(入力端子2から出力端子3までの
信号の遅延時間8ns)を採用し、総遅延時間を28n
sとしてしまう(後述するように、正確な値は、24n
s)という問題点を有している。
てなされたものであって、その目的は、回路の論理情報
を考慮した遅延解析を可能とし、より正確な遅延時間を
算出可能とする遅延解析システム及び方法を提供するこ
とにある。
め、本発明は、遅延解析ライブラリに、回路の接続情
報、入力端子と出力端子について立ち上がりと立ち下が
りの組み合わせについて入力端子から出力端子へ信号が
伝搬する遅延時間情報に加えて、前記回路の論理動作を
規定する論理情報を備えたものである。
イブラリに格納されている各入力端子と出力端子の立ち
上がりと立ち下がりの遅延時間情報のうちから、前記回
路の論理動作に応じた、入力端子と出力端子間の遅延時
間を選択して、遅延計算を行う。
に説明する。本発明の遅延解析システムは、その好まし
い実施の形態において、AND素子、OR素子、NAN
D素子、NOR素子等の組合わせ回路、もしくはその他
の順序回路等の基本回路の各回路の接続情報と、該基本
回路の各入力端子と出力端子の立ち上がりと立ち下がり
の遅延時間情報を遅延解析用のライブラリとして備えた
システムにおいて、このライブラリに、該基本回路の入
力端子毎の論理値と出力論理値との対応を表す論理動作
情報(真理値表に相当する情報)をさらに備えたもので
ある。
い実施の形態において、ある論理回路の遅延解析を行う
に際して、解析対象の論理回路中の基本回路について、
該基本回路の出力端子の立ち上がり(rise)又は立ち下
がり(fall)の遷移の際の遅延時間として、該ライブラ
リ中に格納されている、この基本回路の各入力端子と出
力端子の立ち上がり(rise)と立ち下がり(fall)の遅
延時間情報のうちから、その論理動作情報で規定され
る、該基本回路の論理動作に応じた、入力端子と出力端
子間の遅延時間を選択して、この基本回路の遅延時間と
して、前記論理回路の遅延計算を行う。
テムにおいて、論理情報を備えたライブラリを参照して
回路の論理動作に対応した遅延時間を選択する処理、及
び選択された遅延時間を用いて論理回路の遅延計算を行
う処理は、コンピュータで実行されるプログラムで実現
することができる。
ば、論理値表を考慮した遅延解析を行うことができ、よ
り正確な遅延時間を算出することができる。
詳細に説明すべく、本発明の実施例について図面を参照
して説明する。
の図である。基本ゲート回路として、以下では、図1
(a)に示すような、2入力AND素子のライブラリに
ついて説明する。
(b)に示すように、立ち上がり(「rise」という)/
立ち下がり(「fall」という)毎の遅延時間を有する。
すなわち、入力ピン1、2(端子1、2)のrise/fal
l、出力ピン3(端子3)のrise/fall毎の遅延時間を持
つ。
の、入力ピン(端子1)、出力ピン(端子3)、入力ri
se、出力riseの遅延時間が1nsであるとは、2入力A
ND素子の入力ピン(端子1)のLowレベルからHigh
レベルへの遷移(立ち上がり)の際、出力ピン(端子
3)がLowレベルからHighレベルへ遷移する(立ち上
がる)遅延時間が1nsであることを表しており、5行
目の入力ピン(端子1)、出力ピン(端子3)、入力ri
se、出力riseの遅延時間が2nsであるとは、2入力A
ND素子の入力ピン(端子2)のLowレベルからHigh
レベルへの遷移(立ち上がり)の際、出力ピン(端子
3)がLowレベルからHighレベルへ遷移する(立ち下
がる)遅延時間が5nsであること表している。なお、
図1(b)に一例を示した、入力ピン、出力ピンの立ち
上がり、立ち下がりの遅延情報は、従来の遅延解析ライ
ブラリでも有する情報である。
に示すように、論理値表(入力端子毎の論理値と出力論
理値との対応を示す表)を持つ。
される2入力AND回路とその周辺の回路からなる論理
回路について考える。
真理値表として示す通りであり、これをタイミング波形
で示し、遅延時間を求める場合に対象とすべき変化点を
持つ入力を付記すると、図3に示すようになる。
が、riseかfallかにより、選択すべき入力と、そのrise
/fall種別をまとめると、図4のようになる。
D素子の入力1、2(端子1、2)が共に立ち上がり
(rise)の場合、出力(端子3)が立ち上がるが、その
場合、遅延対象入力は、遅いrise側とされる。すなわ
ち、2入力AND素子の場合、入力1(端子1)のrise
から出力(端子3)のriseの遅延時間は1ns、入力2
(端子2)のriseから出力(端子3)のriseの遅延時間
は5nsであり、入力1、2が共にriseの場合、出力
(端子3)のriseは端子2の側の遅延時間で規定され
る。このため、遅延解析時、端子2側の遅延時間5ns
が遅いrise側として選択される。
2)が共に立ち下がる(fall)の場合、出力(端子3)
が立ち下がるが、その場合、遅延対象入力は速いfall側
とされる。すなわち、入力1(端子1)のfall時の出力
(端子3)の遅延時間は4ns、入力2(端子2)のfa
ll時の出力(端子3)の遅延時間は8nsであり、この
ため、遅延解析時、端子1の側の遅延時間4nsが速い
fall側として選択される。また、入力1、2がrise/fal
lの場合、選択される遅延対象入力はない。
すと、入力1、2が共にrise、fallのものが選択され、
図5に枠で囲んだものとなる。
し、回路全体の入力と出力間の最大の遅延時間を導出す
ることについて説明する。このためには、回路をトレー
スすることが必要であるが、トレースの手法としては、
一般のグラフ理論によるDFS(Depth First Searc
h;「深さ優先探索」という、あるいは「縦型探索」と
もいう)を用いる。
端子(端子3)の信号がriseの場合とfallの場合を分け
て説明する。
場合には、図4及び図5から、遅いrise側の端子2(遅
延時間5ns)の側の信号の流れが採用され、図6に示
すように、回路の入力から出力までの総遅延時間(最悪
値)は25ns(10ns+5ns+10ns)とな
る。
場合には、図4及び図5より、速いfall側の端子1(遅
延時間4ns)の側の信号の流れが採用され、図7に示
すように、総遅延時間(最悪値)は24ns(10ns
+4ns+10ns)となる。
際にも、同様にして適用可能である。
遅延解析用ライブラリを用いて遅延解析を行うに際し
て、論理値表を考慮した遅延解析を行うことができ、よ
り正確な遅延時間を算出することができる、という効果
を奏する。
するための図であり、(a)は回路接続情報、(b)は
入力端子と出力端子の立ち上がり・立ち下がりの遅延時
間情報、(c)は論理情報(真理値表)を示す図であ
る。
論理回路の一例を示す図である。
2入力AND回路の立ち上がり、立ち下がりの遅延のパ
ターンを示す波形図である。
図2に示した論理回路の遅延解析結果を説明するための
図である。
図2に示した論理回路の遅延解析結果を説明するための
図である。
Claims (4)
- 【請求項1】回路の接続情報と、前記回路の入力端子の
立ち上がり及び立ち下がりと出力端子の立ち上がり及び
立ち下がりの組み合わせについて前記入力端子から前記
出力端子へ信号が伝搬する遅延時間情報と、を遅延解析
用のライブラリとして備え、論理回路の遅延解析を行う
遅延解析システムにおいて、 前記ライブラリが、前記回路の入力端子毎の論理値と出
力端子の論理値との対応を表す論理動作情報をさらに備
え、 前記回路を含む論理回路の遅延解析時、前記ライブラリ
に格納されている前記回路に関する前記遅延時間情報の
うちから、前記論理動作情報で規定される、前記回路の
論理動作に応じた、入力端子と出力端子間の遅延時間を
選択して、遅延計算を行う、ことを特徴とする遅延解析
システム。 - 【請求項2】回路の接続情報と、前記回路の入力端子の
立ち上がり及び立ち下がりと出力端子の立ち上がり及び
立ち下がりの組み合わせについて前記入力端子から前記
出力端子へ信号が伝搬する遅延時間情報と、を遅延解析
用のライブラリとして備え、論理回路の遅延解析を行う
遅延解析システムにおいて、 前記ライブラリが、前記回路の入力端子毎の論理値と出
力端子の論理値との対応を表す論理動作情報をさらに備
え、 論理回路の遅延解析時、前記論理回路を構成する前記回
路について、前記ライブラリを参照し、前記回路の出力
端子の立ち上がり又は立ち下がりの遷移の際の遅延時間
として、前記ライブラリ中に格納されている前記回路の
前記遅延時間情報のうちから、前記論理動作情報で規定
される、前記回路の論理動作に応じた、入力端子と出力
端子間の遅延時間を選択して、遅延計算を行う、ことを
特徴とする遅延解析システム。 - 【請求項3】論理回路の遅延解析を行うに際して、回路
の接続情報と、前記回路の入力端子の立ち上がり及び立
ち下がりと出力端子の立ち上がり及び立ち下がりの組み
合わせについて前記入力端子から前記出力端子へ信号が
伝搬する遅延時間情報と、前記回路の入力端子毎の論理
値と出力論理値との対応を表す論理動作情報と、をライ
ブラリ情報として保持する遅延解析用のライブラリを参
照し、前記論理回路を構成する回路について、前記回路
の出力端子の立ち上がり又は立ち下がりの遷移の際の遅
延時間として、前記ライブラリ中に格納されている前記
回路の前記遅延時間情報のうちから、前記論理動作情報
で規定される、前記回路の論理動作に応じた、入力端子
と出力端子間の遅延時間を選択して、遅延計算を行う、
ことを特徴とする遅延解析方法。 - 【請求項4】(a)論理回路の遅延解析を行うに際し
て、回路の接続情報と、該回路の入力端子の立ち上がり
及び立ち下がりと出力端子の立ち上がり及び立ち下がり
の組み合わせについて前記入力端子から前記出力端子へ
信号が伝搬する遅延時間情報と、前記回路の入力端子毎
の論理値と出力論理値との対応を表す論理動作情報と、
を備えた遅延解析用のライブラリを参照し、前記論理回
路を構成する回路について、前記回路の出力端子の立ち
上がり又は立ち下がりの遷移の際の遅延時間として、前
記ライブラリ中に格納されている前記回路の前記遅延時
間情報のうちから、前記論理動作情報で規定される、前
記回路の論理動作に応じた、入力端子と出力端子間の遅
延時間を選択する処理、及び、 (b)前記選択した遅延時間を前記回路の伝搬遅延時間
として遅延計算を行う処理、 の上記(a)、(b)の処理をコンピュータで実行する
ためのプログラムを記録した記録媒体。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP10100474A JP3085277B2 (ja) | 1998-03-27 | 1998-03-27 | 遅延解析システム |
US09/273,560 US7720663B1 (en) | 1998-03-27 | 1999-03-22 | Delay analysis system |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP10100474A JP3085277B2 (ja) | 1998-03-27 | 1998-03-27 | 遅延解析システム |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH11282885A JPH11282885A (ja) | 1999-10-15 |
JP3085277B2 true JP3085277B2 (ja) | 2000-09-04 |
Family
ID=14274921
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP10100474A Expired - Fee Related JP3085277B2 (ja) | 1998-03-27 | 1998-03-27 | 遅延解析システム |
Country Status (2)
Country | Link |
---|---|
US (1) | US7720663B1 (ja) |
JP (1) | JP3085277B2 (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2011257845A (ja) * | 2010-06-07 | 2011-12-22 | Fujitsu Ltd | ディレイライブラリ生成装置,ディレイライブラリ生成プログラムおよびディレイライブラリ生成方法 |
US10030878B2 (en) | 2013-08-21 | 2018-07-24 | Honeywell International Inc. | User interaction with building controller device using a remote server and a duplex connection |
Family Cites Families (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4698760A (en) * | 1985-06-06 | 1987-10-06 | International Business Machines | Method of optimizing signal timing delays and power consumption in LSI circuits |
JPH01271869A (ja) | 1988-04-22 | 1989-10-30 | Nec Corp | 伝達遅延時間計算方法 |
US5274568A (en) * | 1990-12-05 | 1993-12-28 | Ncr Corporation | Method of estimating logic cell delay time |
JP2732326B2 (ja) | 1992-01-29 | 1998-03-30 | 富士通株式会社 | 論理回路のパスディレイの計算方式及び計算装置 |
JP2500433B2 (ja) * | 1993-04-07 | 1996-05-29 | 日本電気株式会社 | 論理回路の遅延時間検証装置 |
JP2812195B2 (ja) | 1994-03-09 | 1998-10-22 | 日本電気株式会社 | 論理回路の遅延時間検証装置 |
JPH07282095A (ja) | 1994-04-08 | 1995-10-27 | Fujitsu Ltd | 回路遅延時間演算装置 |
JP2776263B2 (ja) | 1994-08-19 | 1998-07-16 | 日本電気株式会社 | 遅延シミュレータ及び遅延値算出方法 |
JP2809166B2 (ja) * | 1995-12-27 | 1998-10-08 | 日本電気株式会社 | 高速遅延検証装置 |
JPH09259170A (ja) | 1996-03-18 | 1997-10-03 | Dainippon Printing Co Ltd | 集積回路用セルの波形情報ライブラリ作成装置 |
JPH09330344A (ja) * | 1996-06-10 | 1997-12-22 | Mitsubishi Electric Corp | 半導体装置の設計支援装置および設計支援方法 |
TW440782B (en) * | 1996-12-11 | 2001-06-16 | Matsushita Electric Ind Co Ltd | Method for estimating hot carrier deterioration |
-
1998
- 1998-03-27 JP JP10100474A patent/JP3085277B2/ja not_active Expired - Fee Related
-
1999
- 1999-03-22 US US09/273,560 patent/US7720663B1/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JPH11282885A (ja) | 1999-10-15 |
US7720663B1 (en) | 2010-05-18 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7086023B2 (en) | System and method for probabilistic criticality prediction of digital circuits | |
US8010921B2 (en) | System and method for statistical timing analysis of digital circuits | |
US7346872B2 (en) | Functional timing analysis for characterization of virtual component blocks | |
US20050268264A1 (en) | Apparatus and method for calculating crosstalk | |
Raghunathan et al. | Glitch analysis and reduction in register transfer level power optimization | |
US5636130A (en) | Method of determining signal propagation delay through circuit elements | |
US20030009733A1 (en) | Reduced pessimism clock gating tests for a timing analysis tool | |
US20110099531A1 (en) | Statistical delay and noise calculation considering cell and interconnect variations | |
US6725187B1 (en) | Latch inference using dataflow analysis | |
US6230302B1 (en) | Method and system for performing timing analysis on an integrated circuit design | |
CN117907812A (zh) | 电路检测方法及装置、电子设备、存储介质、程序产品 | |
JP3085277B2 (ja) | 遅延解析システム | |
US7024337B2 (en) | System and method for analyzing noise | |
US6378113B1 (en) | Black box transparency in a circuit timing model | |
US20030212976A1 (en) | Automated buffer insertion incorporating congestion relief for use in connection with physical design of integrated circuit | |
JP2859189B2 (ja) | タイミングエラー検出回路 | |
JP2674142B2 (ja) | 論理回路の動作検証方法 | |
JP2914257B2 (ja) | 競合動作の判定方法 | |
US7418684B1 (en) | Systems, methods, and apparatus to perform static timing analysis and optimization for multi-mode clock circuit networks | |
JP3102408B2 (ja) | 信号遅延低減方法及び装置 | |
US11256838B2 (en) | Establishing method for timing model | |
US8307312B2 (en) | Simulation method of logic circuit | |
JP2996153B2 (ja) | Asic検証方法 | |
Palla et al. | Timing arc based logic analysis for false noise reduction | |
JPH07182381A (ja) | 遅延時間のバラツキを考慮した論理シミュレーション方法および論理シミュレーション・システム |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20000606 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070707 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080707 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090707 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100707 Year of fee payment: 10 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110707 Year of fee payment: 11 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110707 Year of fee payment: 11 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120707 Year of fee payment: 12 |
|
LAPS | Cancellation because of no payment of annual fees |