JP3081432B2 - 可変容量素子およびラジオ受信機 - Google Patents
可変容量素子およびラジオ受信機Info
- Publication number
- JP3081432B2 JP3081432B2 JP05324245A JP32424593A JP3081432B2 JP 3081432 B2 JP3081432 B2 JP 3081432B2 JP 05324245 A JP05324245 A JP 05324245A JP 32424593 A JP32424593 A JP 32424593A JP 3081432 B2 JP3081432 B2 JP 3081432B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor chip
- variable capacitance
- anode
- tab portion
- tuning
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Circuits Of Receivers In General (AREA)
- Input Circuits Of Receivers And Coupling Of Receivers And Audio Equipment (AREA)
Description
【0001】
【産業上の利用分野】本発明は、複同調回路をバックト
ゥ−バック接続した可変容量ダイオ−ドで構成するため
の可変容量ダイオ−ドとその受信機に関する。
ゥ−バック接続した可変容量ダイオ−ドで構成するため
の可変容量ダイオ−ドとその受信機に関する。
【0002】
【従来の技術】AM、FM受信機においては、共振周波
数を少しずらした2つの同調回路を並列に結合すること
によって同調帯域を拡大した、複同調回路を用いるのが
主流になってきている。その受信回路を図4に示す。ア
ンテナ(1)から入力された信号は高周波増幅回路
(2)で増幅され、同調回路(3)で選択される。局部
発振回路(4)で発生した局発信号と、上記選択された
信号が混合器(5)に入力されて周波数変換が行われ、
中間周波増幅器(6)でさらに増幅されて検波器(7)
を通って出力端子(8)に出力され、ここに復調された
音声信号が得られる(例えば、特開昭58−32474
号公報)。
数を少しずらした2つの同調回路を並列に結合すること
によって同調帯域を拡大した、複同調回路を用いるのが
主流になってきている。その受信回路を図4に示す。ア
ンテナ(1)から入力された信号は高周波増幅回路
(2)で増幅され、同調回路(3)で選択される。局部
発振回路(4)で発生した局発信号と、上記選択された
信号が混合器(5)に入力されて周波数変換が行われ、
中間周波増幅器(6)でさらに増幅されて検波器(7)
を通って出力端子(8)に出力され、ここに復調された
音声信号が得られる(例えば、特開昭58−32474
号公報)。
【0003】複同調方式の同調回路(3)は、第1の同
調回路RF1を構成する第1のコイルL1と第1の可変
容量ダイオ−ドD1からなり、第1のコイルにμ結合さ
れた第2のコイルL2と第2の可変容量ダイオ−ドD2
とで第2の同調回路RF2を構成する。第1の同調回路
RF1の同調周波数に対して第2の同調回路RF2の同
調周波数は若干高く設定されている。この複同調回路の
同調帯域は第1の同調回路RF1の同調帯域と第2の同
調回路RF2の同調帯域との和になるので、同調回路が
一つのものより広い同調帯域を得ることができる利点が
ある。
調回路RF1を構成する第1のコイルL1と第1の可変
容量ダイオ−ドD1からなり、第1のコイルにμ結合さ
れた第2のコイルL2と第2の可変容量ダイオ−ドD2
とで第2の同調回路RF2を構成する。第1の同調回路
RF1の同調周波数に対して第2の同調回路RF2の同
調周波数は若干高く設定されている。この複同調回路の
同調帯域は第1の同調回路RF1の同調帯域と第2の同
調回路RF2の同調帯域との和になるので、同調回路が
一つのものより広い同調帯域を得ることができる利点が
ある。
【0004】この技術と並行して、近年、カソードを共
通接続した2個の可変容量ダイオ−ドで同調回路を構成
する、所謂バックトゥ−バック方式が出現した。このよ
うな回路方式にすると、アンテナ1から過大入力があっ
た場合でも、歪みの少ない復調を行うことができる。さ
らにもう一つの技術の流れとして、一つの電子機器に組
み込む複数個の可変容量ダイオ−ドを1パックでセット
メーカに供給することが行われている。これは、同じ受
信器に組み込む可変容量ダイオ−ドはそのC−V特性が
高精度にマッチングしていることが必要不可欠であり、
このような選別を不要にすることによってセットメーカ
側の組立て工程を容易ならしめる、というものである。
そして、複数個の可変容量ダイオ−ドを1パッケージ化
するためには、共通の半導体基板表面に全ての可変容量
ダイオ−ド素子を作り込むことが最も簡便である。
通接続した2個の可変容量ダイオ−ドで同調回路を構成
する、所謂バックトゥ−バック方式が出現した。このよ
うな回路方式にすると、アンテナ1から過大入力があっ
た場合でも、歪みの少ない復調を行うことができる。さ
らにもう一つの技術の流れとして、一つの電子機器に組
み込む複数個の可変容量ダイオ−ドを1パックでセット
メーカに供給することが行われている。これは、同じ受
信器に組み込む可変容量ダイオ−ドはそのC−V特性が
高精度にマッチングしていることが必要不可欠であり、
このような選別を不要にすることによってセットメーカ
側の組立て工程を容易ならしめる、というものである。
そして、複数個の可変容量ダイオ−ドを1パッケージ化
するためには、共通の半導体基板表面に全ての可変容量
ダイオ−ド素子を作り込むことが最も簡便である。
【0005】
【発明が解決しようとする課題】しかしながら、全ての
可変容量ダイオ−ドを共通の半導体基板表面に形成する
ことは、基板がカソードになるので、全てのカソードを
共通接続することを意味する。図5に未だ公知ではな
い、かかる素子を用いた複同調回路を示す。同図におい
て、L1は第1の同調コイル、L2は第2の同調コイ
ル、D1、D2、D3、D4は可変容量ダイオ−ドであ
る。可変容量ダイオ−ドD1〜D4はカソード共通であ
るので、抵抗Rを介して接地電位に接続される。 第1
の同調コイルL1および直列接続された可変容量ダイオ
−ドD1、D2とで第1の同調回路RF1を、第2の同
調コイルL2および直列接続された可変容量ダイオ−ド
D3、D4とで第2の同調回路RF2を構成する。図5
の回路であると、カソードが共通接続されているので、
第1の同調回路RF1と第2の同調回路RF2とが分離
されず、一方の可変容量ダイオ−ドが他方の同調回路の
同調コイルにも干渉してしまう。そのため、同調回路の
選択度を劣化させる、回路的に誤動作を発生させる、な
どの弊害がある。
可変容量ダイオ−ドを共通の半導体基板表面に形成する
ことは、基板がカソードになるので、全てのカソードを
共通接続することを意味する。図5に未だ公知ではな
い、かかる素子を用いた複同調回路を示す。同図におい
て、L1は第1の同調コイル、L2は第2の同調コイ
ル、D1、D2、D3、D4は可変容量ダイオ−ドであ
る。可変容量ダイオ−ドD1〜D4はカソード共通であ
るので、抵抗Rを介して接地電位に接続される。 第1
の同調コイルL1および直列接続された可変容量ダイオ
−ドD1、D2とで第1の同調回路RF1を、第2の同
調コイルL2および直列接続された可変容量ダイオ−ド
D3、D4とで第2の同調回路RF2を構成する。図5
の回路であると、カソードが共通接続されているので、
第1の同調回路RF1と第2の同調回路RF2とが分離
されず、一方の可変容量ダイオ−ドが他方の同調回路の
同調コイルにも干渉してしまう。そのため、同調回路の
選択度を劣化させる、回路的に誤動作を発生させる、な
どの弊害がある。
【0006】そこで、図6に示す回路が考案されてい
る。この回路は、第1と第2の同調コルL1、L2に、
分割比が50:50となる位置に各々センタ−タップ
(9)を設け、該センタ−タップ(9)を共通カソード
とともに接地することにより、相互干渉を防止するもの
である。しかしながら、図6の回路構成では、同調回路
の相互干渉を防止できる利点があるものの、同調コイル
L1、L2に新たにセンタ−タップ(9)を設けるの
で、セットのコストアップになる欠点がある。また、全
ての可変容量ダイオ−ドを共通の半導体基板に形成する
と、半導体基板を介した容量結合が生じ、これが高周波
特性を劣化させる欠点がある。
る。この回路は、第1と第2の同調コルL1、L2に、
分割比が50:50となる位置に各々センタ−タップ
(9)を設け、該センタ−タップ(9)を共通カソード
とともに接地することにより、相互干渉を防止するもの
である。しかしながら、図6の回路構成では、同調回路
の相互干渉を防止できる利点があるものの、同調コイル
L1、L2に新たにセンタ−タップ(9)を設けるの
で、セットのコストアップになる欠点がある。また、全
ての可変容量ダイオ−ドを共通の半導体基板に形成する
と、半導体基板を介した容量結合が生じ、これが高周波
特性を劣化させる欠点がある。
【0007】
【課題を解決するための手段】本発明は上記従来の欠点
に鑑み成されたもので、同調回路間の相互干渉が無く、
しかも回路構成を簡素にできる受信機用の可変容量ダイ
オ−ドを提供することを目的とし、第1の同調回路用の
可変容量ダイオ−ドと第2の同調回路用の可変容量ダイ
オ−ドとを別個の半導体チップに形成し、これらを各々
独立したタブ部にダイボンドして1つのパッケージに収
納すると共に、接地すべきアノ−ド端子を共通の外部接
続リードから導出したことを特徴とする。
に鑑み成されたもので、同調回路間の相互干渉が無く、
しかも回路構成を簡素にできる受信機用の可変容量ダイ
オ−ドを提供することを目的とし、第1の同調回路用の
可変容量ダイオ−ドと第2の同調回路用の可変容量ダイ
オ−ドとを別個の半導体チップに形成し、これらを各々
独立したタブ部にダイボンドして1つのパッケージに収
納すると共に、接地すべきアノ−ド端子を共通の外部接
続リードから導出したことを特徴とする。
【0008】
【作用】本発明によれば、第1同調回路RF1用の可変
容量ダイオ−ドD1、D2と第2同調回路RF2用の可
変容量ダイオ−ドD3、D4とが別個の半導体チップに
形成されているので、可変容量ダイオ−ドを各々に交流
接地して個々に独立して回路を構成できる。また、接地
すべき可変容量ダイオ−ドD2、D4のアノ−ドを共通
端子に接続したので、リード本数を節約できる。
容量ダイオ−ドD1、D2と第2同調回路RF2用の可
変容量ダイオ−ドD3、D4とが別個の半導体チップに
形成されているので、可変容量ダイオ−ドを各々に交流
接地して個々に独立して回路を構成できる。また、接地
すべき可変容量ダイオ−ドD2、D4のアノ−ドを共通
端子に接続したので、リード本数を節約できる。
【0009】
【実施例】以下に本発明の一実施例を説明する。図1は
本発明の実施例を示す平面図、図2は図1の等価回路図
である。同図において、(10)は2個の可変容量ダイ
オ−ドD1、D2を共通の半導体基板に形成した第1の
半導体チップ、(11)は同じく2個の可変容量ダイオ
−ドD3、D4を形成した第2の半導体チップ、(1
2)は同じく2個の可変容量ダイオ−ドD5、D6を形
成した第3の半導体チップである。各半導体チップ(1
0)(11)(12)は、N型半導体基板を共通のカソ
ードとし、その表面にP型のアノ−ド領域を選択拡散す
ることによって2個の可変容量ダイオ−ドを形成したも
のである。(13)は第1の半導体チップ(10)をダ
イボンドする第1のタブ部、(14)は第2の半導体チ
ップ(11)をダイボンドする第2のタブ部、(15)
は第3の半導体チップ(12)をダイボンドする第3の
タブ部、(16)は第1のタブ部(13)に連結された
第1のカソ−ドリード、(17)は第2のタブ部(1
4)に連結された第2のカソ−ドリード、(18)は第
3のタブ部(15)に連結された第3のカソ−ドリー
ド、(19)は第1の半導体チップ(10)の一方の可
変容量ダイオ−ドのアノ−ドを導出する第1のアノ−ド
リ−ド、(20)は第1の半導体チップ(10)の他方
の可変容量ダイオ−ドのアノ−ドと第2の半導体チップ
(11))の一方の可変容量ダイオ−ドのアノ−ドを導
出する第2のアノ−ドリード、(21)は第2の半導体
チップ(11)の他方の可変容量ダイオ−ドのアノ−ド
を導出する第3のアノ−ドリード、(22)は第3の半
導体チップ(12)の一方の可変容量ダイオ−ドのアノ
−ドを導出する第4のアノ−ドリ−ド、(23)は第3
の半導体チップ(12)の他方の可変容量ダイオ−ドの
アノ−ドを導出する第5のアノ−ドリ−ド、(24)は
各半導体チップ表面の電極と各リードとを接続するボン
ディングワイヤ、(25)は全体をモールドする樹脂で
ある。
本発明の実施例を示す平面図、図2は図1の等価回路図
である。同図において、(10)は2個の可変容量ダイ
オ−ドD1、D2を共通の半導体基板に形成した第1の
半導体チップ、(11)は同じく2個の可変容量ダイオ
−ドD3、D4を形成した第2の半導体チップ、(1
2)は同じく2個の可変容量ダイオ−ドD5、D6を形
成した第3の半導体チップである。各半導体チップ(1
0)(11)(12)は、N型半導体基板を共通のカソ
ードとし、その表面にP型のアノ−ド領域を選択拡散す
ることによって2個の可変容量ダイオ−ドを形成したも
のである。(13)は第1の半導体チップ(10)をダ
イボンドする第1のタブ部、(14)は第2の半導体チ
ップ(11)をダイボンドする第2のタブ部、(15)
は第3の半導体チップ(12)をダイボンドする第3の
タブ部、(16)は第1のタブ部(13)に連結された
第1のカソ−ドリード、(17)は第2のタブ部(1
4)に連結された第2のカソ−ドリード、(18)は第
3のタブ部(15)に連結された第3のカソ−ドリー
ド、(19)は第1の半導体チップ(10)の一方の可
変容量ダイオ−ドのアノ−ドを導出する第1のアノ−ド
リ−ド、(20)は第1の半導体チップ(10)の他方
の可変容量ダイオ−ドのアノ−ドと第2の半導体チップ
(11))の一方の可変容量ダイオ−ドのアノ−ドを導
出する第2のアノ−ドリード、(21)は第2の半導体
チップ(11)の他方の可変容量ダイオ−ドのアノ−ド
を導出する第3のアノ−ドリード、(22)は第3の半
導体チップ(12)の一方の可変容量ダイオ−ドのアノ
−ドを導出する第4のアノ−ドリ−ド、(23)は第3
の半導体チップ(12)の他方の可変容量ダイオ−ドの
アノ−ドを導出する第5のアノ−ドリ−ド、(24)は
各半導体チップ表面の電極と各リードとを接続するボン
ディングワイヤ、(25)は全体をモールドする樹脂で
ある。
【0010】かかる半導体装置は図2の等価回路図とな
る。即ち、第1の半導体チップ(10)に形成された2
個の可変容量ダイオ−ドD1、D2はカソードが共通接
続されて第1のカソードリード(16)に導出され、第
1の可変容量ダイオ−ドD1のアノ−ドがボンディング
ワイヤ(24)により第1のアノ−ドリ−ド(19)に
導出され、第2の可変容量ダイオ−ドD2のアノ−ドが
第2のアノ−ドリ−ド(20)に導出される。第2の半
導体チップ(11)に形成された2個の可変容量ダイオ
−ドD3、D4のカソードが共通接続されて第2のカソ
ードリード(17)に導出され、第3の可変容量ダイオ
−ドD3のアノ−ドがボンディングワイヤ(24)によ
り第2のアノ−ドリ−ド(20)に導出され、第4の可
変容量ダイオ−ドD4のアノ−ドが第3のアノ−ドリ−
ド(21)に導出される。第3の半導体チップ(12)
に形成された2個の可変容量ダイオ−ドD5、D6はカ
ソードが共通接続されて第3のカソードリード(18)
に導出され、第5の可変容量ダイオ−ドD5のアノ−ド
がボンディングワイヤ(24)により第4のアノ−ドリ
−ド(22)に導出され、第6の可変容量ダイオ−ドD
6のアノ−ドが第5のアノ−ドリ−ド(23)に導出さ
れる。アノ−ドリ−ドが共通端子となることから、第1
の半導体チップ(10)と第2の半導体チップ(11)
が第1と第2の同調回路を構成し全体で複同調回路を構
成するようになっている。第3の半導体チップ(12)
は局部発振回路用である。
る。即ち、第1の半導体チップ(10)に形成された2
個の可変容量ダイオ−ドD1、D2はカソードが共通接
続されて第1のカソードリード(16)に導出され、第
1の可変容量ダイオ−ドD1のアノ−ドがボンディング
ワイヤ(24)により第1のアノ−ドリ−ド(19)に
導出され、第2の可変容量ダイオ−ドD2のアノ−ドが
第2のアノ−ドリ−ド(20)に導出される。第2の半
導体チップ(11)に形成された2個の可変容量ダイオ
−ドD3、D4のカソードが共通接続されて第2のカソ
ードリード(17)に導出され、第3の可変容量ダイオ
−ドD3のアノ−ドがボンディングワイヤ(24)によ
り第2のアノ−ドリ−ド(20)に導出され、第4の可
変容量ダイオ−ドD4のアノ−ドが第3のアノ−ドリ−
ド(21)に導出される。第3の半導体チップ(12)
に形成された2個の可変容量ダイオ−ドD5、D6はカ
ソードが共通接続されて第3のカソードリード(18)
に導出され、第5の可変容量ダイオ−ドD5のアノ−ド
がボンディングワイヤ(24)により第4のアノ−ドリ
−ド(22)に導出され、第6の可変容量ダイオ−ドD
6のアノ−ドが第5のアノ−ドリ−ド(23)に導出さ
れる。アノ−ドリ−ドが共通端子となることから、第1
の半導体チップ(10)と第2の半導体チップ(11)
が第1と第2の同調回路を構成し全体で複同調回路を構
成するようになっている。第3の半導体チップ(12)
は局部発振回路用である。
【0011】かかる本発明の半導体装置は、第1の同調
回路用の可変容量ダイオ−ドD1、D2を形成した第1
の半導体チップ(10)と、第2の同調回路用の可変容
量ダイオ−ドD3、D4を形成した第2の半導体チップ
(11)とが別個の半導体チップに形成され、さらに分
離した第1と第2のタブ部(13)(14)に各々ダイ
ボンドされているので、チップ間の容量結合が殆ど無
い。また、第2のアノ−ドリード(20)を共通端子と
したので、全体を8ピンのパッケージに収納することが
できる。一般にパッケージのピン数は複数本で用意され
ているので、共通端子がなければ10ピンのパッケージ
を用意しなければならなくなる。10ピンでは1ピン分
が余分になりパッケージが大型化する。本願は8ピンの
パッケージに収めることができるので、パッケージの余
分な大型化を防止できる。
回路用の可変容量ダイオ−ドD1、D2を形成した第1
の半導体チップ(10)と、第2の同調回路用の可変容
量ダイオ−ドD3、D4を形成した第2の半導体チップ
(11)とが別個の半導体チップに形成され、さらに分
離した第1と第2のタブ部(13)(14)に各々ダイ
ボンドされているので、チップ間の容量結合が殆ど無
い。また、第2のアノ−ドリード(20)を共通端子と
したので、全体を8ピンのパッケージに収納することが
できる。一般にパッケージのピン数は複数本で用意され
ているので、共通端子がなければ10ピンのパッケージ
を用意しなければならなくなる。10ピンでは1ピン分
が余分になりパッケージが大型化する。本願は8ピンの
パッケージに収めることができるので、パッケージの余
分な大型化を防止できる。
【0012】また、本発明の半導体装置は、第1と第2
の可変容量ダイオ−ドD1、D2の共通カソードと第3
と第4の可変容量ダイオ−ドD3、D4の共通カソード
とが電気的に分離されているので、複同調回路を構成し
たときに回路的な弊害が生じることがなく、そのため回
路構成を簡素にできる。本発明半導体装置によって構成
した複同調回路の一実施例を図3に示す。同図におい
て、(30)は受信アンテナ、(31)は高周波増幅
機、(32)は同調回路で、この同調回路(32)は第
1の同調回路RF1と第2の同調回路RF2からなる。
(33)は局部発振回路、(34)は混合器、(35)
は混合器(34)の出力端子で、図4と同様に中間増幅
回路へと接続される。
の可変容量ダイオ−ドD1、D2の共通カソードと第3
と第4の可変容量ダイオ−ドD3、D4の共通カソード
とが電気的に分離されているので、複同調回路を構成し
たときに回路的な弊害が生じることがなく、そのため回
路構成を簡素にできる。本発明半導体装置によって構成
した複同調回路の一実施例を図3に示す。同図におい
て、(30)は受信アンテナ、(31)は高周波増幅
機、(32)は同調回路で、この同調回路(32)は第
1の同調回路RF1と第2の同調回路RF2からなる。
(33)は局部発振回路、(34)は混合器、(35)
は混合器(34)の出力端子で、図4と同様に中間増幅
回路へと接続される。
【0013】第1の同調回路RF1は、第1の同調コイ
ルL1、第1の可変容量ダイオ−ドD1、および第2の
可変容量ダイオ−ドD2からなり、第1と第2の可変容
量ダイオ−ドD1、D2の共通カソードは抵抗R1とコ
ンデンサC1を介して交流接地される。第1の可変容量
ダイオ−ドD1のアノ−ドは第1の同調コイルL1の一
端に接続され、第2の可変容量ダイオ−ドD2のアノ−
ドは接地される。第2の同調回路RF2は、第2の同調
コイルL2、第3の可変容量ダイオ−ドD3、および第
4の可変容量ダイオ−ドD4からなり、第3と第4の可
変容量ダイオ−ドD1、D2の共通カソードは抵抗2と
コンデンサC1を介して交流接地される。第3の可変容
量ダイオ−ドD3のアノ−ドは第2の同調コイルL2の
一端に接続され、第4の可変容量ダイオ−ドD4のアノ
−ドは接地される。第1と第2の同調コイルL1、L2
はμ結合されている。
ルL1、第1の可変容量ダイオ−ドD1、および第2の
可変容量ダイオ−ドD2からなり、第1と第2の可変容
量ダイオ−ドD1、D2の共通カソードは抵抗R1とコ
ンデンサC1を介して交流接地される。第1の可変容量
ダイオ−ドD1のアノ−ドは第1の同調コイルL1の一
端に接続され、第2の可変容量ダイオ−ドD2のアノ−
ドは接地される。第2の同調回路RF2は、第2の同調
コイルL2、第3の可変容量ダイオ−ドD3、および第
4の可変容量ダイオ−ドD4からなり、第3と第4の可
変容量ダイオ−ドD1、D2の共通カソードは抵抗2と
コンデンサC1を介して交流接地される。第3の可変容
量ダイオ−ドD3のアノ−ドは第2の同調コイルL2の
一端に接続され、第4の可変容量ダイオ−ドD4のアノ
−ドは接地される。第1と第2の同調コイルL1、L2
はμ結合されている。
【0014】局部発振回路(33)は、コイルL3、第
5の可変容量ダイオ−ドD5、第6の可変容量ダイオ−
ドD6、及び発振周波数調整用の可変コンデンサC2と
トラッキングエラ−改善用のパディングコンデンサCP
1、CP2からなる。コイルL3の一端はパディングコ
ンデンサCP1、CP2を介して第5と第6の可変容量
ダイオ−ドD5、D6のアノ−ドに接続され、他端は接
地される。可変容量ダイオ−ドD5、D6の共通カソ−
ドはコンデンサC3を介して交流接地され、且つ抵抗R
3等を介して第1と第2の同調回路RF1、RF2の共
通カソードに接続される。
5の可変容量ダイオ−ドD5、第6の可変容量ダイオ−
ドD6、及び発振周波数調整用の可変コンデンサC2と
トラッキングエラ−改善用のパディングコンデンサCP
1、CP2からなる。コイルL3の一端はパディングコ
ンデンサCP1、CP2を介して第5と第6の可変容量
ダイオ−ドD5、D6のアノ−ドに接続され、他端は接
地される。可変容量ダイオ−ドD5、D6の共通カソ−
ドはコンデンサC3を介して交流接地され、且つ抵抗R
3等を介して第1と第2の同調回路RF1、RF2の共
通カソードに接続される。
【0015】そして、端子Xにチューニング電圧VTを
印加すると、第1と第2の同調回路RF1、RF2が同
調コイルL1、L2のインダクタンスと可変容量ダイオ
−ドD1、D2のコンダクタンスで決まる周波数で共振
し、該共振周波数で同調されたRF信号を混合器へ出力
する。局部発振回路(33)はコイルL3と可変容量ダ
イオ−ドD5、D6および他の容量で決まる発振周波数
で発振し、該発振周波数信号を混合器(34)へ出力す
る。混合器(34)は、同調回路(32)のRF信号と
局部発振回路(33)の発振周波数信号とを混合して、
出力端子(35)にAM受信器であれば450KHZの
IF信号を出力するようになっている。
印加すると、第1と第2の同調回路RF1、RF2が同
調コイルL1、L2のインダクタンスと可変容量ダイオ
−ドD1、D2のコンダクタンスで決まる周波数で共振
し、該共振周波数で同調されたRF信号を混合器へ出力
する。局部発振回路(33)はコイルL3と可変容量ダ
イオ−ドD5、D6および他の容量で決まる発振周波数
で発振し、該発振周波数信号を混合器(34)へ出力す
る。混合器(34)は、同調回路(32)のRF信号と
局部発振回路(33)の発振周波数信号とを混合して、
出力端子(35)にAM受信器であれば450KHZの
IF信号を出力するようになっている。
【0016】かかる受信機では、第1と第2の可変容量
ダイオ−ドD1、D2の共通カソ−ドと、第3と第4の
可変容量ダイオ−ドD3、D4の共通カソードとを独立
して使用でき、第1と第2の同調回路RF1、RF2を
完全に分離して相互干渉を防止できる。そのため、図6
の従来技術で必要になったコイルのセンタータップが不
要となり、回路構成が簡単であることと相まって、セッ
ト側のコストアップを防止できるものである。
ダイオ−ドD1、D2の共通カソ−ドと、第3と第4の
可変容量ダイオ−ドD3、D4の共通カソードとを独立
して使用でき、第1と第2の同調回路RF1、RF2を
完全に分離して相互干渉を防止できる。そのため、図6
の従来技術で必要になったコイルのセンタータップが不
要となり、回路構成が簡単であることと相まって、セッ
ト側のコストアップを防止できるものである。
【0017】
【発明の効果】以上に説明したとおり、本発明によれ
ば、バックトゥ−バック方式で接続した可変容量ダイオ
−ドの共通カソードを、第1の同調回路RF1と第2の
同調回路RF2とで個別に交流接地できる(分離でき
る)ので、図 の回路技術をそのまま応用したバックト
ゥ−バック方式の同調回路を構成できる利点を有する。
図の従来技術に比較しては、コイルにセンタータップを
設ける必要がないので、セットのコストアップを防止で
きる利点を有する。さらに、半導体チップ(10)(1
1)を個別タブ部に接地してモ−ルドしたので、全ての
可変容量ダイオ−ドを共通の半導体基板に形成したもの
に比べて、半導体基板を介した容量結合による相互干渉
を防止できる利点を有する。さらに、第2のアノ−ドリ
ード(20)を共通端子としたので、ピン数を削減し大
型化を避けることができる。
ば、バックトゥ−バック方式で接続した可変容量ダイオ
−ドの共通カソードを、第1の同調回路RF1と第2の
同調回路RF2とで個別に交流接地できる(分離でき
る)ので、図 の回路技術をそのまま応用したバックト
ゥ−バック方式の同調回路を構成できる利点を有する。
図の従来技術に比較しては、コイルにセンタータップを
設ける必要がないので、セットのコストアップを防止で
きる利点を有する。さらに、半導体チップ(10)(1
1)を個別タブ部に接地してモ−ルドしたので、全ての
可変容量ダイオ−ドを共通の半導体基板に形成したもの
に比べて、半導体基板を介した容量結合による相互干渉
を防止できる利点を有する。さらに、第2のアノ−ドリ
ード(20)を共通端子としたので、ピン数を削減し大
型化を避けることができる。
【図1】本発明を説明するための平面図である。
【図2】本発明を説明するための等価回路図である。
【図3】本発明を説明するための回路図である。
【図4】従来例を説明するための回路図である。
【図5】従来例を説明するための回路図である。
【図6】従来例を説明するための回路図である。
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 昭58−81340(JP,A) 特開 昭51−44884(JP,A) 特開 平7−240667(JP,A) 実開 昭55−40559(JP,U) (58)調査した分野(Int.Cl.7,DB名) H03J 1/00 H01L 29/93 H03J 3/24 H04B 1/16 H04B 1/18
Claims (4)
- 【請求項1】 基板を共通のカソードとして少なくとも
2個の可変容量ダイオ−ドを半導体基板の表面に形成し
た第1と第2の半導体チップと、 前記第1の半導体チップをダイボンドした第1のタブ部
と、 前記第2の半導体チップをダイボンドした第2のタブ部
と、 前記第1のタブ部に連結する第1のカソ−ドリードと、 前記第2のタブ部に連結する第2のカソ−ドリードと、 前記第1の半導体チップの一方の可変容量ダイオ−ドの
アノ−ドを外部に導出する第1のアノ−ドリ−ドと、 前記第1の半導体チップの他方の可変容量ダイオ−ドの
アノ−ドと前記第2の半導体チップの一方の可変容量ダ
イオ−ドのアノ−ドを共通に外部に導出する第2のアノ
−ドリ−ドと、 前記第2の半導体チップの他方の可変容量ダイオ−ドの
アノ−ドを外部に導出する第3のアノ−ドリードとを具
備し、 前記第1と第2の半導体チップを含み主要部を1つのパ
ッケ−ジに封止したことを特徴とする可変容量素子。 - 【請求項2】 基板を共通のカソードとして少なくとも
2個の可変容量ダイオ−ドを半導体基板の表面に形成し
た第1、第2および第3の半導体チップと、 前記第1の半導体チップをダイボンドした第1のタブ部
と、 前記第2の半導体チップをダイボンドした第2のタブ部
と、 前記第1のタブ部に連結する第1のカソ−ドリードと、 前記第2のタブ部に連結する第2のカソ−ドリードと、 前記第1の半導体チップの一方の可変容量ダイオ−ドの
アノ−ドを外部に導出する第1のアノ−ドリ−ドと、 前記第1の半導体チップの他方の可変容量ダイオ−ドの
アノ−ドと前記第2の半導体チップの一方の可変容量ダ
イオ−ドのアノ−ドを共通に外部に導出する第2のアノ
−ドリ−ドと、 前記第2の半導体チップの他方の可変容量ダイオ−ドの
アノ−ドを外部に導出する第3のアノ−ドリードと、 前記第3の半導体チップをダイボンドした第3のタブ部
と、 前記第3のタブ部に連結する第3のカソ−ドリードと、 前記第3の半導体チップの可変容量ダイオ−ドのアノ−
ドを各々外部に導出する第4、第5のアノ−ドリ−ドと
を具備し、 前記第1、第2および第3の半導体チップを含み主要部
を1つのパッケ−ジに封止したことを特徴とする可変容
量素子。 - 【請求項3】 基板を共通のカソードとして少なくとも
2個の可変容量ダイオ−ドを半導体基板の表面に形成し
た第1と第2の半導体チップと、 前記第1の半導体チップをダイボンドした第1のタブ部
と、 前記第2の半導体チップをダイボンドした第2のタブ部
と、 前記第1のタブ部に連結する第1のカソ−ドリードと、 前記第2のタブ部に連結する第2のカソ−ドリードと、 前記第1の半導体チップの一方の可変容量ダイオ−ドの
アノ−ドを外部に導出する第1のアノ−ドリ−ドと、 前記第1の半導体チップの他方の可変容量ダイオ−ドの
アノ−ドと前記第2の半導体チップの一方の可変容量ダ
イオ−ドのアノ−ドを共通に外部に導出する第2のアノ
−ドリ−ドと、 前記第2の半導体チップの他方の可変容量ダイオ−ドの
アノ−ドを外部に導出する第3のアノ−ドリードと、 前記第1と第2の半導体チップを含む主要部を1つのパ
ッケ−ジに封止し、 第1の同調コイルおよび前記第1と第2の可変容量ダイ
オ−ドとで第1の同調回路を形成し、 第2の同調コイルおよび第3、第4の可変容量ダイオ−
ドとで第2の同調回路を形成し、 前記第2のアノ−ドリードを交流接地し、 前記第1と第2の同調回路で複同調回路を構成したこと
を特徴とするラジオ受信機。 - 【請求項4】 基板を共通のカソードとして少なくとも
2個の可変容量ダイオ−ドを半導体基板の表面に形成し
た第1、第2および第3の半導体チップと、 前記第1の半導体チップをダイボンドした第1のタブ部
と、 前記第2の半導体チップをダイボンドした第2のタブ部
と、 前記第1のタブ部に連結する第1のカソ−ドリードと、 前記第2のタブ部に連結する第2のカソ−ドリードと、 前記第1の半導体チップの一方の可変容量ダイオ−ドの
アノ−ドを外部に導出する第1のアノ−ドリ−ドと、 前記第1の半導体チップの他方の可変容量ダイオ−ドの
アノ−ドと前記第2の半導体チップの一方の可変容量ダ
イオ−ドのアノ−ドを共通に外部に導出する第2のアノ
−ドリ−ドと、 前記第2の半導体チップの他方の可変容量ダイオ−ドの
アノ−ドを外部に導出する第3のアノ−ドリードと、 前記第3の半導体チップをダイボンドした第3のタブ部
と、 前記第3のタブ部に連結する第3のカソ−ドリードと、 前記第3の半導体チップの可変容量ダイオ−ドのアノ−
ドを各々外部に導出する第4、第5のアノ−ドリ−ドと
を具備し、 前記第1、第2および第3の半導体チップを含み主要部
を1つのパッケ−ジに封止し、 第1の同調コイルおよび前記第1と第2の可変容量ダイ
オ−ドとで第1の同調回路を形成し、 第2の同調コイルおよび第3、第4の可変容量ダイオ−
ドとで第2の同調回路を形成し、 前記第2のアノ−ドリードを交流接地し、 前記第1と第2の同調回路で複同調回路を構成したこと
を特徴とするラジオ受信機。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP05324245A JP3081432B2 (ja) | 1993-12-22 | 1993-12-22 | 可変容量素子およびラジオ受信機 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP05324245A JP3081432B2 (ja) | 1993-12-22 | 1993-12-22 | 可変容量素子およびラジオ受信機 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH07183767A JPH07183767A (ja) | 1995-07-21 |
JP3081432B2 true JP3081432B2 (ja) | 2000-08-28 |
Family
ID=18163655
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP05324245A Expired - Fee Related JP3081432B2 (ja) | 1993-12-22 | 1993-12-22 | 可変容量素子およびラジオ受信機 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3081432B2 (ja) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE10012872C1 (de) * | 2000-03-16 | 2001-08-09 | Infineon Technologies Ag | Elektronisches Bauelement mit Kapazitätsdioden, Verwendung des Bauelements in einer Empfangseinheit und Schaltungsanordnung mit dem Bauelement (z.B. Drei-Band-Fernseh-Tuner) |
JP4857531B2 (ja) * | 2004-07-08 | 2012-01-18 | 三菱電機株式会社 | 半導体装置 |
WO2007061308A1 (en) * | 2005-11-24 | 2007-05-31 | Technische Universiteit Delft | Varactor element and low distortion varactor circuit arrangement |
KR100747657B1 (ko) * | 2006-10-26 | 2007-08-08 | 삼성전자주식회사 | 매크로 및 마이크로 주파수 튜닝이 가능한 반도체 소자 및이를 갖는 안테나와 주파수 튜닝 회로 |
-
1993
- 1993-12-22 JP JP05324245A patent/JP3081432B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JPH07183767A (ja) | 1995-07-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6768192B2 (en) | Pin layout of dual band receiver with two input pads/pins restricted to a single side of a four sided package | |
US7274923B2 (en) | Wireless communication system | |
US20040178854A1 (en) | Semiconductor device having balanced circuit for use in high frequency band | |
US6169461B1 (en) | High-frequency oscillating circuit | |
EP0364035B1 (en) | Radio receiver circuit arrangement | |
US3886458A (en) | Frequency converter circuit with integrated injection capacitor | |
US5313693A (en) | Device for the mounting of very wide-band microwave integrated circuits | |
US20060186532A1 (en) | High frequency arrangement | |
JP3081432B2 (ja) | 可変容量素子およびラジオ受信機 | |
JPH11298295A (ja) | 不平衡−平衡変換器及びバランス形ミクサ | |
US6278329B1 (en) | Low-noise amplifier stage with matching network | |
US7508279B2 (en) | Resonance circuit with variable diodes | |
JP2909406B2 (ja) | 可変容量ダイオード装置 | |
US4703292A (en) | Tuning circuit apparatus | |
CN117749116B (zh) | 射频前端模组 | |
US6593797B1 (en) | High-frequency integrated transistor module | |
US20050045987A1 (en) | Integrated circuit package having inductance loop formed from same-pin-to-same-bonding-pad structure | |
EP0612142A2 (en) | RF transistor harmonic trap | |
JPS5828369Y2 (ja) | 可変容量ダイオ−ド装置 | |
JPH06303034A (ja) | 発振器 | |
JPH063866B2 (ja) | 同調回路装置 | |
JPH02209776A (ja) | 半導体可変容量装置とラジオ受信機及び半導体可変容量装置の製造方法 | |
JPH10256467A (ja) | シリコン高周波集積回路 | |
JP2001313546A (ja) | 同調回路 | |
JPH063865B2 (ja) | 同調回路装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080623 Year of fee payment: 8 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090623 Year of fee payment: 9 |
|
LAPS | Cancellation because of no payment of annual fees |