JP3081432B2 - 可変容量素子およびラジオ受信機 - Google Patents

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、複同調回路をバックト
ゥ−バック接続した可変容量ダイオ−ドで構成するため
の可変容量ダイオ−ドとその受信機に関する。

【０００２】

【従来の技術】ＡＭ、ＦＭ受信機においては、共振周波
数を少しずらした２つの同調回路を並列に結合すること
によって同調帯域を拡大した、複同調回路を用いるのが
主流になってきている。その受信回路を図４に示す。ア
ンテナ（１）から入力された信号は高周波増幅回路
（２）で増幅され、同調回路（３）で選択される。局部
発振回路（４）で発生した局発信号と、上記選択された
信号が混合器（５）に入力されて周波数変換が行われ、
中間周波増幅器（６）でさらに増幅されて検波器（７）
を通って出力端子（８）に出力され、ここに復調された
音声信号が得られる（例えば、特開昭５８−３２４７４
号公報）。

【０００３】複同調方式の同調回路（３）は、第１の同
調回路ＲＦ１を構成する第１のコイルＬ１と第１の可変
容量ダイオ−ドＤ１からなり、第１のコイルにμ結合さ
れた第２のコイルＬ２と第２の可変容量ダイオ−ドＤ２
とで第２の同調回路ＲＦ２を構成する。第１の同調回路
ＲＦ１の同調周波数に対して第２の同調回路ＲＦ２の同
調周波数は若干高く設定されている。この複同調回路の
同調帯域は第１の同調回路ＲＦ１の同調帯域と第２の同
調回路ＲＦ２の同調帯域との和になるので、同調回路が
一つのものより広い同調帯域を得ることができる利点が
ある。

【０００４】この技術と並行して、近年、カソードを共
通接続した２個の可変容量ダイオ−ドで同調回路を構成
する、所謂バックトゥ−バック方式が出現した。このよ
うな回路方式にすると、アンテナ１から過大入力があっ
た場合でも、歪みの少ない復調を行うことができる。さ
らにもう一つの技術の流れとして、一つの電子機器に組
み込む複数個の可変容量ダイオ−ドを１パックでセット
メーカに供給することが行われている。これは、同じ受
信器に組み込む可変容量ダイオ−ドはそのＣ−Ｖ特性が
高精度にマッチングしていることが必要不可欠であり、
このような選別を不要にすることによってセットメーカ
側の組立て工程を容易ならしめる、というものである。
そして、複数個の可変容量ダイオ−ドを１パッケージ化
するためには、共通の半導体基板表面に全ての可変容量
ダイオ−ド素子を作り込むことが最も簡便である。

【０００５】

【発明が解決しようとする課題】しかしながら、全ての
可変容量ダイオ−ドを共通の半導体基板表面に形成する
ことは、基板がカソードになるので、全てのカソードを
共通接続することを意味する。図５に未だ公知ではな
い、かかる素子を用いた複同調回路を示す。同図におい
て、Ｌ１は第１の同調コイル、Ｌ２は第２の同調コイ
ル、Ｄ１、Ｄ２、Ｄ３、Ｄ４は可変容量ダイオ−ドであ
る。可変容量ダイオ−ドＤ１〜Ｄ４はカソード共通であ
るので、抵抗Ｒを介して接地電位に接続される。 第１
の同調コイルＬ１および直列接続された可変容量ダイオ
−ドＤ１、Ｄ２とで第１の同調回路ＲＦ１を、第２の同
調コイルＬ２および直列接続された可変容量ダイオ−ド
Ｄ３、Ｄ４とで第２の同調回路ＲＦ２を構成する。図５
の回路であると、カソードが共通接続されているので、
第１の同調回路ＲＦ１と第２の同調回路ＲＦ２とが分離
されず、一方の可変容量ダイオ−ドが他方の同調回路の
同調コイルにも干渉してしまう。そのため、同調回路の
選択度を劣化させる、回路的に誤動作を発生させる、な
どの弊害がある。

【０００６】そこで、図６に示す回路が考案されてい
る。この回路は、第１と第２の同調コルＬ１、Ｌ２に、
分割比が５０：５０となる位置に各々センタ−タップ
（９）を設け、該センタ−タップ（９）を共通カソード
とともに接地することにより、相互干渉を防止するもの
である。しかしながら、図６の回路構成では、同調回路
の相互干渉を防止できる利点があるものの、同調コイル
Ｌ１、Ｌ２に新たにセンタ−タップ（９）を設けるの
で、セットのコストアップになる欠点がある。また、全
ての可変容量ダイオ−ドを共通の半導体基板に形成する
と、半導体基板を介した容量結合が生じ、これが高周波
特性を劣化させる欠点がある。

【０００７】

【課題を解決するための手段】本発明は上記従来の欠点
に鑑み成されたもので、同調回路間の相互干渉が無く、
しかも回路構成を簡素にできる受信機用の可変容量ダイ
オ−ドを提供することを目的とし、第１の同調回路用の
可変容量ダイオ−ドと第２の同調回路用の可変容量ダイ
オ−ドとを別個の半導体チップに形成し、これらを各々
独立したタブ部にダイボンドして１つのパッケージに収
納すると共に、接地すべきアノ−ド端子を共通の外部接
続リードから導出したことを特徴とする。

【０００８】

【作用】本発明によれば、第１同調回路ＲＦ１用の可変
容量ダイオ−ドＤ１、Ｄ２と第２同調回路ＲＦ２用の可
変容量ダイオ−ドＤ３、Ｄ４とが別個の半導体チップに
形成されているので、可変容量ダイオ−ドを各々に交流
接地して個々に独立して回路を構成できる。また、接地
すべき可変容量ダイオ−ドＤ２、Ｄ４のアノ−ドを共通
端子に接続したので、リード本数を節約できる。

【０００９】

【実施例】以下に本発明の一実施例を説明する。図１は
本発明の実施例を示す平面図、図２は図１の等価回路図
である。同図において、（１０）は２個の可変容量ダイ
オ−ドＤ１、Ｄ２を共通の半導体基板に形成した第１の
半導体チップ、（１１）は同じく２個の可変容量ダイオ
−ドＤ３、Ｄ４を形成した第２の半導体チップ、（１
２）は同じく２個の可変容量ダイオ−ドＤ５、Ｄ６を形
成した第３の半導体チップである。各半導体チップ（１
０）（１１）（１２）は、Ｎ型半導体基板を共通のカソ
ードとし、その表面にＰ型のアノ−ド領域を選択拡散す
ることによって２個の可変容量ダイオ−ドを形成したも
のである。（１３）は第１の半導体チップ（１０）をダ
イボンドする第１のタブ部、（１４）は第２の半導体チ
ップ（１１）をダイボンドする第２のタブ部、（１５）
は第３の半導体チップ（１２）をダイボンドする第３の
タブ部、（１６）は第１のタブ部（１３）に連結された
第１のカソ−ドリード、（１７）は第２のタブ部（１
４）に連結された第２のカソ−ドリード、（１８）は第
３のタブ部（１５）に連結された第３のカソ−ドリー
ド、（１９）は第１の半導体チップ（１０）の一方の可
変容量ダイオ−ドのアノ−ドを導出する第１のアノ−ド
リ−ド、（２０）は第１の半導体チップ（１０）の他方
の可変容量ダイオ−ドのアノ−ドと第２の半導体チップ
（１１））の一方の可変容量ダイオ−ドのアノ−ドを導
出する第２のアノ−ドリード、（２１）は第２の半導体
チップ（１１）の他方の可変容量ダイオ−ドのアノ−ド
を導出する第３のアノ−ドリード、（２２）は第３の半
導体チップ（１２）の一方の可変容量ダイオ−ドのアノ
−ドを導出する第４のアノ−ドリ−ド、（２３）は第３
の半導体チップ（１２）の他方の可変容量ダイオ−ドの
アノ−ドを導出する第５のアノ−ドリ−ド、（２４）は
各半導体チップ表面の電極と各リードとを接続するボン
ディングワイヤ、（２５）は全体をモールドする樹脂で
ある。

【００１０】かかる半導体装置は図２の等価回路図とな
る。即ち、第１の半導体チップ（１０）に形成された２
個の可変容量ダイオ−ドＤ１、Ｄ２はカソードが共通接
続されて第１のカソードリード（１６）に導出され、第
１の可変容量ダイオ−ドＤ１のアノ−ドがボンディング
ワイヤ（２４）により第１のアノ−ドリ−ド（１９）に
導出され、第２の可変容量ダイオ−ドＤ２のアノ−ドが
第２のアノ−ドリ−ド（２０）に導出される。第２の半
導体チップ（１１）に形成された２個の可変容量ダイオ
−ドＤ３、Ｄ４のカソードが共通接続されて第２のカソ
ードリード（１７）に導出され、第３の可変容量ダイオ
−ドＤ３のアノ−ドがボンディングワイヤ（２４）によ
り第２のアノ−ドリ−ド（２０）に導出され、第４の可
変容量ダイオ−ドＤ４のアノ−ドが第３のアノ−ドリ−
ド（２１）に導出される。第３の半導体チップ（１２）
に形成された２個の可変容量ダイオ−ドＤ５、Ｄ６はカ
ソードが共通接続されて第３のカソードリード（１８）
に導出され、第５の可変容量ダイオ−ドＤ５のアノ−ド
がボンディングワイヤ（２４）により第４のアノ−ドリ
−ド（２２）に導出され、第６の可変容量ダイオ−ドＤ
６のアノ−ドが第５のアノ−ドリ−ド（２３）に導出さ
れる。アノ−ドリ−ドが共通端子となることから、第１
の半導体チップ（１０）と第２の半導体チップ（１１）
が第１と第２の同調回路を構成し全体で複同調回路を構
成するようになっている。第３の半導体チップ（１２）
は局部発振回路用である。

【００１１】かかる本発明の半導体装置は、第１の同調
回路用の可変容量ダイオ−ドＤ１、Ｄ２を形成した第１
の半導体チップ（１０）と、第２の同調回路用の可変容
量ダイオ−ドＤ３、Ｄ４を形成した第２の半導体チップ
（１１）とが別個の半導体チップに形成され、さらに分
離した第１と第２のタブ部（１３）（１４）に各々ダイ
ボンドされているので、チップ間の容量結合が殆ど無
い。また、第２のアノ−ドリード（２０）を共通端子と
したので、全体を８ピンのパッケージに収納することが
できる。一般にパッケージのピン数は複数本で用意され
ているので、共通端子がなければ１０ピンのパッケージ
を用意しなければならなくなる。１０ピンでは１ピン分
が余分になりパッケージが大型化する。本願は８ピンの
パッケージに収めることができるので、パッケージの余
分な大型化を防止できる。

【００１２】また、本発明の半導体装置は、第１と第２
の可変容量ダイオ−ドＤ１、Ｄ２の共通カソードと第３
と第４の可変容量ダイオ−ドＤ３、Ｄ４の共通カソード
とが電気的に分離されているので、複同調回路を構成し
たときに回路的な弊害が生じることがなく、そのため回
路構成を簡素にできる。本発明半導体装置によって構成
した複同調回路の一実施例を図３に示す。同図におい
て、（３０）は受信アンテナ、（３１）は高周波増幅
機、（３２）は同調回路で、この同調回路（３２）は第
１の同調回路ＲＦ１と第２の同調回路ＲＦ２からなる。
（３３）は局部発振回路、（３４）は混合器、（３５）
は混合器（３４）の出力端子で、図４と同様に中間増幅
回路へと接続される。

【００１３】第１の同調回路ＲＦ１は、第１の同調コイ
ルＬ１、第１の可変容量ダイオ−ドＤ１、および第２の
可変容量ダイオ−ドＤ２からなり、第１と第２の可変容
量ダイオ−ドＤ１、Ｄ２の共通カソードは抵抗Ｒ１とコ
ンデンサＣ１を介して交流接地される。第１の可変容量
ダイオ−ドＤ１のアノ−ドは第１の同調コイルＬ１の一
端に接続され、第２の可変容量ダイオ−ドＤ２のアノ−
ドは接地される。第２の同調回路ＲＦ２は、第２の同調
コイルＬ２、第３の可変容量ダイオ−ドＤ３、および第
４の可変容量ダイオ−ドＤ４からなり、第３と第４の可
変容量ダイオ−ドＤ１、Ｄ２の共通カソードは抵抗２と
コンデンサＣ１を介して交流接地される。第３の可変容
量ダイオ−ドＤ３のアノ−ドは第２の同調コイルＬ２の
一端に接続され、第４の可変容量ダイオ−ドＤ４のアノ
−ドは接地される。第１と第２の同調コイルＬ１、Ｌ２
はμ結合されている。

【００１４】局部発振回路（３３）は、コイルＬ３、第
５の可変容量ダイオ−ドＤ５、第６の可変容量ダイオ−
ドＤ６、及び発振周波数調整用の可変コンデンサＣ２と
トラッキングエラ−改善用のパディングコンデンサＣＰ
１、ＣＰ２からなる。コイルＬ３の一端はパディングコ
ンデンサＣＰ１、ＣＰ２を介して第５と第６の可変容量
ダイオ−ドＤ５、Ｄ６のアノ−ドに接続され、他端は接
地される。可変容量ダイオ−ドＤ５、Ｄ６の共通カソ−
ドはコンデンサＣ３を介して交流接地され、且つ抵抗Ｒ
３等を介して第１と第２の同調回路ＲＦ１、ＲＦ２の共
通カソードに接続される。

【００１５】そして、端子Ｘにチューニング電圧ＶＴを
印加すると、第１と第２の同調回路ＲＦ１、ＲＦ２が同
調コイルＬ１、Ｌ２のインダクタンスと可変容量ダイオ
−ドＤ１、Ｄ２のコンダクタンスで決まる周波数で共振
し、該共振周波数で同調されたＲＦ信号を混合器へ出力
する。局部発振回路（３３）はコイルＬ３と可変容量ダ
イオ−ドＤ５、Ｄ６および他の容量で決まる発振周波数
で発振し、該発振周波数信号を混合器（３４）へ出力す
る。混合器（３４）は、同調回路（３２）のＲＦ信号と
局部発振回路（３３）の発振周波数信号とを混合して、
出力端子（３５）にＡＭ受信器であれば４５０ＫＨＺの
ＩＦ信号を出力するようになっている。

【００１６】かかる受信機では、第１と第２の可変容量
ダイオ−ドＤ１、Ｄ２の共通カソ−ドと、第３と第４の
可変容量ダイオ−ドＤ３、Ｄ４の共通カソードとを独立
して使用でき、第１と第２の同調回路ＲＦ１、ＲＦ２を
完全に分離して相互干渉を防止できる。そのため、図６
の従来技術で必要になったコイルのセンタータップが不
要となり、回路構成が簡単であることと相まって、セッ
ト側のコストアップを防止できるものである。

【００１７】

【発明の効果】以上に説明したとおり、本発明によれ
ば、バックトゥ−バック方式で接続した可変容量ダイオ
−ドの共通カソードを、第１の同調回路ＲＦ１と第２の
同調回路ＲＦ２とで個別に交流接地できる（分離でき
る）ので、図 の回路技術をそのまま応用したバックト
ゥ−バック方式の同調回路を構成できる利点を有する。
図の従来技術に比較しては、コイルにセンタータップを
設ける必要がないので、セットのコストアップを防止で
きる利点を有する。さらに、半導体チップ（１０）（１
１）を個別タブ部に接地してモ−ルドしたので、全ての
可変容量ダイオ−ドを共通の半導体基板に形成したもの
に比べて、半導体基板を介した容量結合による相互干渉
を防止できる利点を有する。さらに、第２のアノ−ドリ
ード（２０）を共通端子としたので、ピン数を削減し大
型化を避けることができる。

【図面の簡単な説明】

【図１】本発明を説明するための平面図である。

【図２】本発明を説明するための等価回路図である。

【図３】本発明を説明するための回路図である。

【図４】従来例を説明するための回路図である。

【図５】従来例を説明するための回路図である。

【図６】従来例を説明するための回路図である。

───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 昭58−81340（ＪＰ，Ａ) 特開 昭51−44884（ＪＰ，Ａ) 特開 平７−240667（ＪＰ，Ａ) 実開 昭55−40559（ＪＰ，Ｕ) (58)調査した分野(Int.Cl.⁷，ＤＢ名) H03J 1/00 H01L 29/93 H03J 3/24 H04B 1/16 H04B 1/18

Claims (4)

(57)【特許請求の範囲】
1. 【請求項１】 基板を共通のカソードとして少なくとも
   ２個の可変容量ダイオ−ドを半導体基板の表面に形成し
   た第１と第２の半導体チップと、 前記第１の半導体チップをダイボンドした第１のタブ部
   と、 前記第２の半導体チップをダイボンドした第２のタブ部
   と、 前記第１のタブ部に連結する第１のカソ−ドリードと、 前記第２のタブ部に連結する第２のカソ−ドリードと、 前記第１の半導体チップの一方の可変容量ダイオ−ドの
   アノ−ドを外部に導出する第１のアノ−ドリ−ドと、 前記第１の半導体チップの他方の可変容量ダイオ−ドの
   アノ−ドと前記第２の半導体チップの一方の可変容量ダ
   イオ−ドのアノ−ドを共通に外部に導出する第２のアノ
   −ドリ−ドと、 前記第２の半導体チップの他方の可変容量ダイオ−ドの
   アノ−ドを外部に導出する第３のアノ−ドリードとを具
   備し、 前記第１と第２の半導体チップを含み主要部を１つのパ
   ッケ−ジに封止したことを特徴とする可変容量素子。
2. 【請求項２】 基板を共通のカソードとして少なくとも
   ２個の可変容量ダイオ−ドを半導体基板の表面に形成し
   た第１、第２および第３の半導体チップと、 前記第１の半導体チップをダイボンドした第１のタブ部
   と、 前記第２の半導体チップをダイボンドした第２のタブ部
   と、 前記第１のタブ部に連結する第１のカソ−ドリードと、 前記第２のタブ部に連結する第２のカソ−ドリードと、 前記第１の半導体チップの一方の可変容量ダイオ−ドの
   アノ−ドを外部に導出する第１のアノ−ドリ−ドと、 前記第１の半導体チップの他方の可変容量ダイオ−ドの
   アノ−ドと前記第２の半導体チップの一方の可変容量ダ
   イオ−ドのアノ−ドを共通に外部に導出する第２のアノ
   −ドリ−ドと、 前記第２の半導体チップの他方の可変容量ダイオ−ドの
   アノ−ドを外部に導出する第３のアノ−ドリードと、 前記第３の半導体チップをダイボンドした第３のタブ部
   と、 前記第３のタブ部に連結する第３のカソ−ドリードと、 前記第３の半導体チップの可変容量ダイオ−ドのアノ−
   ドを各々外部に導出する第４、第５のアノ−ドリ−ドと
   を具備し、 前記第１、第２および第３の半導体チップを含み主要部
   を１つのパッケ−ジに封止したことを特徴とする可変容
   量素子。
3. 【請求項３】 基板を共通のカソードとして少なくとも
   ２個の可変容量ダイオ−ドを半導体基板の表面に形成し
   た第１と第２の半導体チップと、 前記第１の半導体チップをダイボンドした第１のタブ部
   と、 前記第２の半導体チップをダイボンドした第２のタブ部
   と、 前記第１のタブ部に連結する第１のカソ−ドリードと、 前記第２のタブ部に連結する第２のカソ−ドリードと、 前記第１の半導体チップの一方の可変容量ダイオ−ドの
   アノ−ドを外部に導出する第１のアノ−ドリ−ドと、 前記第１の半導体チップの他方の可変容量ダイオ−ドの
   アノ−ドと前記第２の半導体チップの一方の可変容量ダ
   イオ−ドのアノ−ドを共通に外部に導出する第２のアノ
   −ドリ−ドと、 前記第２の半導体チップの他方の可変容量ダイオ−ドの
   アノ−ドを外部に導出する第３のアノ−ドリードと、 前記第１と第２の半導体チップを含む主要部を１つのパ
   ッケ−ジに封止し、 第１の同調コイルおよび前記第１と第２の可変容量ダイ
   オ−ドとで第１の同調回路を形成し、 第２の同調コイルおよび第３、第４の可変容量ダイオ−
   ドとで第２の同調回路を形成し、 前記第２のアノ−ドリードを交流接地し、 前記第１と第２の同調回路で複同調回路を構成したこと
   を特徴とするラジオ受信機。
4. 【請求項４】 基板を共通のカソードとして少なくとも
   ２個の可変容量ダイオ−ドを半導体基板の表面に形成し
   た第１、第２および第３の半導体チップと、 前記第１の半導体チップをダイボンドした第１のタブ部
   と、 前記第２の半導体チップをダイボンドした第２のタブ部
   と、 前記第１のタブ部に連結する第１のカソ−ドリードと、 前記第２のタブ部に連結する第２のカソ−ドリードと、 前記第１の半導体チップの一方の可変容量ダイオ−ドの
   アノ−ドを外部に導出する第１のアノ−ドリ−ドと、 前記第１の半導体チップの他方の可変容量ダイオ−ドの
   アノ−ドと前記第２の半導体チップの一方の可変容量ダ
   イオ−ドのアノ−ドを共通に外部に導出する第２のアノ
   −ドリ−ドと、 前記第２の半導体チップの他方の可変容量ダイオ−ドの
   アノ−ドを外部に導出する第３のアノ−ドリードと、 前記第３の半導体チップをダイボンドした第３のタブ部
   と、 前記第３のタブ部に連結する第３のカソ−ドリードと、 前記第３の半導体チップの可変容量ダイオ−ドのアノ−
   ドを各々外部に導出する第４、第５のアノ−ドリ−ドと
   を具備し、 前記第１、第２および第３の半導体チップを含み主要部
   を１つのパッケ−ジに封止し、 第１の同調コイルおよび前記第１と第２の可変容量ダイ
   オ−ドとで第１の同調回路を形成し、 第２の同調コイルおよび第３、第４の可変容量ダイオ−
   ドとで第２の同調回路を形成し、 前記第２のアノ−ドリードを交流接地し、 前記第１と第２の同調回路で複同調回路を構成したこと
   を特徴とするラジオ受信機。