JP3079618B2 - 半導体装置及びその製造方法 - Google Patents
半導体装置及びその製造方法Info
- Publication number
- JP3079618B2 JP3079618B2 JP03073197A JP7319791A JP3079618B2 JP 3079618 B2 JP3079618 B2 JP 3079618B2 JP 03073197 A JP03073197 A JP 03073197A JP 7319791 A JP7319791 A JP 7319791A JP 3079618 B2 JP3079618 B2 JP 3079618B2
- Authority
- JP
- Japan
- Prior art keywords
- concentration
- semiconductor
- low
- concentration portion
- drain region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004065 semiconductor Substances 0.000 title claims description 63
- 238000004519 manufacturing process Methods 0.000 title claims description 14
- 239000000758 substrate Substances 0.000 claims description 31
- 239000012212 insulator Substances 0.000 claims description 20
- 238000000034 method Methods 0.000 claims description 11
- 239000013078 crystal Substances 0.000 claims description 7
- 238000005530 etching Methods 0.000 claims description 7
- 230000002093 peripheral effect Effects 0.000 claims description 7
- 239000004020 conductor Substances 0.000 claims 1
- 230000015556 catabolic process Effects 0.000 description 15
- 230000015572 biosynthetic process Effects 0.000 description 6
- 229910004298 SiO 2 Inorganic materials 0.000 description 3
- 239000011797 cavity material Substances 0.000 description 3
- 230000003647 oxidation Effects 0.000 description 3
- 238000007254 oxidation reaction Methods 0.000 description 3
- OAKJQQAXSVQMHS-UHFFFAOYSA-N Hydrazine Chemical compound NN OAKJQQAXSVQMHS-UHFFFAOYSA-N 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 239000012535 impurity Substances 0.000 description 2
- 238000001020 plasma etching Methods 0.000 description 2
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 210000000746 body region Anatomy 0.000 description 1
- 239000012141 concentrate Substances 0.000 description 1
- 229910021419 crystalline silicon Inorganic materials 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/0843—Source or drain regions of field-effect devices
- H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
- H01L29/0642—Isolation within the component, i.e. internal isolation
- H01L29/0649—Dielectric regions, e.g. SiO2 regions, air gaps
- H01L29/0653—Dielectric regions, e.g. SiO2 regions, air gaps adjoining the input or output region of a field-effect device, e.g. the source or drain region
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7833—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's
- H01L29/7835—Field effect transistors with field effect produced by an insulated gate with lightly doped drain or source extension, e.g. LDD MOSFET's; DDD MOSFET's with asymmetrical source and drain regions, e.g. lateral high-voltage MISFETs with drain offset region, extended drain MISFETs
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、半導体装置、特に例え
ば１チップマイコンやロジックＬＳＩの出力ポートなど
に用いられる高耐圧トランジスタ及びその製造方法に関
する。
ば１チップマイコンやロジックＬＳＩの出力ポートなど
に用いられる高耐圧トランジスタ及びその製造方法に関
する。
【０００２】
【従来の技術】１チップマイコンやロジックＬＳＩの出
力ポートに用いられる高耐圧ＭＯＳトランジスタ７は、
図６に示すように構成される。すなわち、第１導電型の
半導体基板１上に選択酸化（ＬＯＣＯＳ）による厚い酸
化層（以下ＬＯＣＯＳ酸化層という）２を挟んでそれぞ
れ第２導電型のソース領域３及びドレイン領域４を形成
すると共に、ＬＯＣＯＳ酸化層２の下にドレイン領域４
の高濃度部４ａに連続するドレイン領域の低濃度部４ｂ
を形成し、ドレイン領域４の低濃度部４ｂとソース領域
３間にゲート絶縁膜５を介してゲート電極６を形成して
構成される。８はドレイン電極、９はソース電極であ
る。
力ポートに用いられる高耐圧ＭＯＳトランジスタ７は、
図６に示すように構成される。すなわち、第１導電型の
半導体基板１上に選択酸化（ＬＯＣＯＳ）による厚い酸
化層（以下ＬＯＣＯＳ酸化層という）２を挟んでそれぞ
れ第２導電型のソース領域３及びドレイン領域４を形成
すると共に、ＬＯＣＯＳ酸化層２の下にドレイン領域４
の高濃度部４ａに連続するドレイン領域の低濃度部４ｂ
を形成し、ドレイン領域４の低濃度部４ｂとソース領域
３間にゲート絶縁膜５を介してゲート電極６を形成して
構成される。８はドレイン電極、９はソース電極であ
る。
【０００３】
【発明が解決しようとする課題】上述の高耐圧トランジ
スタ７においては、その耐圧はドレイン領域４の高濃度
部４ａと半導体基板１との間で形成されるｐｎ接合ｊの
耐圧で決り、１００Ｖ以上の耐圧を得るのが困難であっ
た。本発明は、上述の点に鑑み１００Ｖ以上の高耐圧で
駆動可能な高耐圧トランジスタすなわち半導体装置及び
その製造方法を提供するものである。
スタ７においては、その耐圧はドレイン領域４の高濃度
部４ａと半導体基板１との間で形成されるｐｎ接合ｊの
耐圧で決り、１００Ｖ以上の耐圧を得るのが困難であっ
た。本発明は、上述の点に鑑み１００Ｖ以上の高耐圧で
駆動可能な高耐圧トランジスタすなわち半導体装置及び
その製造方法を提供するものである。
【０００４】
【課題を解決するための手段】本発明に係る半導体装置
は、第１導電型の半導体基体の一主面に臨む第２導電型
の低濃度部及び高濃度部からなるドレイン領域を有し、
ドレイン領域の高濃度部に接してこの高濃度部の周側部
の一部から下側部を取り囲む絶縁体が形成され、この絶
縁体によりドレイン領域の高濃度部が半導体基体から絶
縁分離され、高濃度部の周側部の他部と低濃度部が連続
された構成とする。 本発明は、上記半導体装置におい
て、ドレイン領域の高濃度部が単結晶半導体により形成
された構成とする。 本発明は、上記半導体装置におい
て、第２導電型の低濃度部及び高濃度部からなるドレイ
ン領域は、一主面に臨み両端のみが半導体基体に連結さ
れるようにブリッジ状に分離形成された構成とする。 本
発明に係る半導体装置の製造方法は、第１導電型の半導
体基体の一主面に複数の溝を形成する工程と、異方性エ
ッチングにより隣り合う溝間の壁の一部を除去し、一主
面に臨み両端のみが半導体基体に連結されるようにブリ
ッジ状に分離された半導体領域を形成する工程と複数の
溝が連通した空洞部分に絶縁体を埋め込む工程と、半導
体基体の一主面に、絶縁体及び半導体領域を含んでこれ
より広い面積にわたって第２導電型の低濃度部を形成す
る工程と、半導体領域の両側部及び下側部が絶縁体で取
り囲まれた領域に第２導電型の高濃度部を形成する工程
とを有し、高濃度部及び低濃度部で第２導電型のドレイ
ン領域を形成する。
は、第１導電型の半導体基体の一主面に臨む第２導電型
の低濃度部及び高濃度部からなるドレイン領域を有し、
ドレイン領域の高濃度部に接してこの高濃度部の周側部
の一部から下側部を取り囲む絶縁体が形成され、この絶
縁体によりドレイン領域の高濃度部が半導体基体から絶
縁分離され、高濃度部の周側部の他部と低濃度部が連続
された構成とする。 本発明は、上記半導体装置におい
て、ドレイン領域の高濃度部が単結晶半導体により形成
された構成とする。 本発明は、上記半導体装置におい
て、第２導電型の低濃度部及び高濃度部からなるドレイ
ン領域は、一主面に臨み両端のみが半導体基体に連結さ
れるようにブリッジ状に分離形成された構成とする。 本
発明に係る半導体装置の製造方法は、第１導電型の半導
体基体の一主面に複数の溝を形成する工程と、異方性エ
ッチングにより隣り合う溝間の壁の一部を除去し、一主
面に臨み両端のみが半導体基体に連結されるようにブリ
ッジ状に分離された半導体領域を形成する工程と複数の
溝が連通した空洞部分に絶縁体を埋め込む工程と、半導
体基体の一主面に、絶縁体及び半導体領域を含んでこれ
より広い面積にわたって第２導電型の低濃度部を形成す
る工程と、半導体領域の両側部及び下側部が絶縁体で取
り囲まれた領域に第２導電型の高濃度部を形成する工程
とを有し、高濃度部及び低濃度部で第２導電型のドレイ
ン領域を形成する。
【０００５】
【作用】本発明の半導体装置、即ち高耐圧トランジスタ
においては、半導体基体の一主面に臨んで形成した低濃
度部及び高濃度部からなるドレイン領域において、その
高濃度部の周側部の一部から下側部を取り囲むように絶
縁体が形成され、この絶縁体により高濃度部が半導体基
体から絶縁分離されているので、ドレイン領域の高濃度
部は低濃度部と接するのみで、半導体基体と接すること
がなく、実質的にドレイン領域の高濃度部と半導体基体
との間ではｐｎ接合が存在しなくなり、例えば１００Ｖ
以上の高耐圧を得ることができる。ドレイン領域の高濃
度部を単結晶半導体により形成するときは、移動度が大
きくトランジスタ特性のより高耐圧ＭＯＳトランジスタ
が得られる。 第２導電型の低濃度部及び高濃度部からな
るドレイン領域を、一主面に臨み両端のみが半導体基体
に連結されるようにブリッジ状に分離形成するときは、
半導体デバイスの微細化が可能になる。 本発明の半導体
装置、即ち高耐圧トランジスタの製造方法においては、
半導体基体の一主面に複数の溝を形成し、異方性エッチ
ングで隣り合う溝間の壁の一部を除去して半導体基体に
連結されたブリッジ状に分割された半導体領域を形成
し、その空洞部分に絶縁体を埋め込み、絶縁体及び半導
体領域を含んでこれより広い面積に低濃度部を形成した
後、半導体領域の絶縁体で取り囲まれた領域に高濃度部
を形成することにより、上記の高耐圧ＭＯＳトランジス
タが精度よく、かつ容易に製造できる。
においては、半導体基体の一主面に臨んで形成した低濃
度部及び高濃度部からなるドレイン領域において、その
高濃度部の周側部の一部から下側部を取り囲むように絶
縁体が形成され、この絶縁体により高濃度部が半導体基
体から絶縁分離されているので、ドレイン領域の高濃度
部は低濃度部と接するのみで、半導体基体と接すること
がなく、実質的にドレイン領域の高濃度部と半導体基体
との間ではｐｎ接合が存在しなくなり、例えば１００Ｖ
以上の高耐圧を得ることができる。ドレイン領域の高濃
度部を単結晶半導体により形成するときは、移動度が大
きくトランジスタ特性のより高耐圧ＭＯＳトランジスタ
が得られる。 第２導電型の低濃度部及び高濃度部からな
るドレイン領域を、一主面に臨み両端のみが半導体基体
に連結されるようにブリッジ状に分離形成するときは、
半導体デバイスの微細化が可能になる。 本発明の半導体
装置、即ち高耐圧トランジスタの製造方法においては、
半導体基体の一主面に複数の溝を形成し、異方性エッチ
ングで隣り合う溝間の壁の一部を除去して半導体基体に
連結されたブリッジ状に分割された半導体領域を形成
し、その空洞部分に絶縁体を埋め込み、絶縁体及び半導
体領域を含んでこれより広い面積に低濃度部を形成した
後、半導体領域の絶縁体で取り囲まれた領域に高濃度部
を形成することにより、上記の高耐圧ＭＯＳトランジス
タが精度よく、かつ容易に製造できる。
【０００６】
【実施例】以下、図面を参照して本発明による半導体装
置の実施例を説明する。
置の実施例を説明する。
【０００７】本例においては、図１〜図３に示すよう
に、第１導電型の半導体基板１１のＬＯＣＯＳ酸化層１
２で囲まれた素子形成領域１３上に、領域１３内のＬＯ
ＣＯＳ酸化層１２Ａを挟んで夫々第２導電型のドレイン
領域１４及びソース領域１５を形成する。ドレイン領域
１４は高濃度部１４ａと之に連続してＬＯＣＯＳ酸化層
１２Ａの下に延長する低濃度部１４ｂからなり、低濃度
部１４ｂ内に高濃度部１４ａが存在するように、かつ高
濃度部１４ａの周側部の一部と下部をＳｉＯ2 層等の絶
縁体１６で取り囲んで高濃度部１４ａが半導体基板１１
と接しないように形成する。ソース領域１５はドレイン
領域１４の高濃度部１４ａと同時に形成される。そし
て、ドレイン領域１４の低濃度部１４ｂとソース領域１
５間の基板１１上にゲート絶縁膜１７を介してゲート電
極１８を形成し、またソース領域１５及びドレイン領域
１４にそれぞれソース電極２０及びドレイン電極１９を
形成して高耐圧ＭＯＳトランジスタ２１を構成する。
に、第１導電型の半導体基板１１のＬＯＣＯＳ酸化層１
２で囲まれた素子形成領域１３上に、領域１３内のＬＯ
ＣＯＳ酸化層１２Ａを挟んで夫々第２導電型のドレイン
領域１４及びソース領域１５を形成する。ドレイン領域
１４は高濃度部１４ａと之に連続してＬＯＣＯＳ酸化層
１２Ａの下に延長する低濃度部１４ｂからなり、低濃度
部１４ｂ内に高濃度部１４ａが存在するように、かつ高
濃度部１４ａの周側部の一部と下部をＳｉＯ2 層等の絶
縁体１６で取り囲んで高濃度部１４ａが半導体基板１１
と接しないように形成する。ソース領域１５はドレイン
領域１４の高濃度部１４ａと同時に形成される。そし
て、ドレイン領域１４の低濃度部１４ｂとソース領域１
５間の基板１１上にゲート絶縁膜１７を介してゲート電
極１８を形成し、またソース領域１５及びドレイン領域
１４にそれぞれソース電極２０及びドレイン電極１９を
形成して高耐圧ＭＯＳトランジスタ２１を構成する。
【０００８】図４、図５（図１のＡ−Ａ線上の断面）及
び図６（図１のＢ−Ｂ線上の断面）は、上述した高耐圧
ＭＯＳトランジスタの製法例を示す。まず、図４Ａに示
すように、第１導電型の半導体基板１１のドレイン領域
１４を形成すべき領域に例えばＲＩＥ（反応性イオンエ
ッチング）により例えば深さ数μｍの並行する複数、本
例では３つの溝２２を形成する。このとき溝２２の間隔
ｄは、溝の深さＷの１／２以下にしておく。
び図６（図１のＢ−Ｂ線上の断面）は、上述した高耐圧
ＭＯＳトランジスタの製法例を示す。まず、図４Ａに示
すように、第１導電型の半導体基板１１のドレイン領域
１４を形成すべき領域に例えばＲＩＥ（反応性イオンエ
ッチング）により例えば深さ数μｍの並行する複数、本
例では３つの溝２２を形成する。このとき溝２２の間隔
ｄは、溝の深さＷの１／２以下にしておく。
【０００９】次に、図４Ｂに示すように、例えばヒドラ
ジンなどの異方性エッチング液を用いたウェットエッチ
ングにより、すなわち結晶方位に依存する異方性エッチ
ングによって、隣り合う溝２２間の壁２３の一部をエッ
チング除去し、両端のみが基板１１に連結されるように
ブリッジ状に分離された単結晶領域２４を形成する。
ジンなどの異方性エッチング液を用いたウェットエッチ
ングにより、すなわち結晶方位に依存する異方性エッチ
ングによって、隣り合う溝２２間の壁２３の一部をエッ
チング除去し、両端のみが基板１１に連結されるように
ブリッジ状に分離された単結晶領域２４を形成する。
【００１０】次に、図５Ｃに示すように、熱酸化処理
し、さらに異方性エッチングによって形成された空洞部
分２５を例えはＣＶＤ−ＳｉＯ2 層などの絶縁体１６で
埋め込む。
し、さらに異方性エッチングによって形成された空洞部
分２５を例えはＣＶＤ−ＳｉＯ2 層などの絶縁体１６で
埋め込む。
【００１１】次に、図５Ｄ及び図６Ａに示すように選択
酸化法によってＬＯＣＯＳ酸化層１２を形成する。すな
わち、高耐圧トランジスタを形成すべき素子形成領域１
３を取り囲むようにＬＯＣＯＳ酸化層１２を形成すると
共に、同時に素子形成領域１３内の１部において、ＬＯ
ＣＯＳ酸化層１２Ａを形成しておく。次で、不純物をイ
オン注入して第２導電型のドレイン領域１４の低濃度部
１４ｂを形成する。この低濃度部１４ｂはＬＯＣＯＳ酸
化層１２Ａの下部にまで延長するように形成する。続い
て第２導電型の高濃度不純物をイオン注入してソース領
域１５とドレイン領域１４の高濃度部１４ａを形成す
る。このとき、高濃度部１４ａは前述したブリッジ状の
単結晶領域２４に形成する。この状態で単結晶領域によ
る高濃度部１４ａは、その両端が低濃度部１４ｂに接す
ると共に、低濃度部１４ｂと接する以外の周側部及び下
部がＳｉＯ2 層などの絶縁体１６によって取り囲まれ
る。
酸化法によってＬＯＣＯＳ酸化層１２を形成する。すな
わち、高耐圧トランジスタを形成すべき素子形成領域１
３を取り囲むようにＬＯＣＯＳ酸化層１２を形成すると
共に、同時に素子形成領域１３内の１部において、ＬＯ
ＣＯＳ酸化層１２Ａを形成しておく。次で、不純物をイ
オン注入して第２導電型のドレイン領域１４の低濃度部
１４ｂを形成する。この低濃度部１４ｂはＬＯＣＯＳ酸
化層１２Ａの下部にまで延長するように形成する。続い
て第２導電型の高濃度不純物をイオン注入してソース領
域１５とドレイン領域１４の高濃度部１４ａを形成す
る。このとき、高濃度部１４ａは前述したブリッジ状の
単結晶領域２４に形成する。この状態で単結晶領域によ
る高濃度部１４ａは、その両端が低濃度部１４ｂに接す
ると共に、低濃度部１４ｂと接する以外の周側部及び下
部がＳｉＯ2 層などの絶縁体１６によって取り囲まれ
る。
【００１２】次に、図６Ｂに示すように、ドレイン領域
２９のＬＯＣＯＳ酸化層１２Ａ下に延長した低濃度部１
２ｂとソース領域１５間の基板１１上にゲート絶縁層１
７を介してゲート電極１８を形成し、さらにソース領域
１５及びドレイン領域１４の高濃度部１４ａに接するソ
ース電極２０及びドレイン電極１９を形成して目的の高
耐圧ＭＯＳトランジスタ２１を得る。
２９のＬＯＣＯＳ酸化層１２Ａ下に延長した低濃度部１
２ｂとソース領域１５間の基板１１上にゲート絶縁層１
７を介してゲート電極１８を形成し、さらにソース領域
１５及びドレイン領域１４の高濃度部１４ａに接するソ
ース電極２０及びドレイン電極１９を形成して目的の高
耐圧ＭＯＳトランジスタ２１を得る。
【００１３】尚、図４〜図６の例えばドレイン領域１４
の高濃度部１４ａを取り囲む絶縁体１６の形成を溝２２
を形成した後の異方性エッチング工程と、その後のＣＶ
ＤＳｉＯ2 による埋め込み工程等のＳＯＩ技術を用いる
ようにしたが、その他ＳＩＰＯＳ(semi-insulaing poly
crystalline silicon)または酸素イオン注入によって高
濃度部２９ａを取り囲むように絶縁体１６を形成するこ
ともできる。
の高濃度部１４ａを取り囲む絶縁体１６の形成を溝２２
を形成した後の異方性エッチング工程と、その後のＣＶ
ＤＳｉＯ2 による埋め込み工程等のＳＯＩ技術を用いる
ようにしたが、その他ＳＩＰＯＳ(semi-insulaing poly
crystalline silicon)または酸素イオン注入によって高
濃度部２９ａを取り囲むように絶縁体１６を形成するこ
ともできる。
【００１４】上述の高耐圧トランジスタ２１によれば、
基体１１上に形成した低濃度部１４ｂ及び高濃度部１４
ａからなるドレイン領域１４において、その高濃度部１
４ａの側部及び下部を取り囲むように絶縁体１６によっ
て形成されているので、ドレイン領域の高濃度部１４ａ
は低濃度部１４ｂと接するのみで実質的に半導体基板１
１と接することがなく、従来のようなドレイン領域の高
濃度部１４ａと半導体基板１１との間にｐｎ接合が形成
するようなことがない。したがって例えば１００Ｖ以上
の高耐圧のＭＯＳトランジスタを実現することができ
る。したがって、この高耐圧ＭＯＳトランジスタを例え
ば１チップマイコンやロジックＬＳＩの出力ポート等に
組込むことが可能となって高電圧での駆動を必要とする
デバイスの駆動が１チップで行えるようになる。
基体１１上に形成した低濃度部１４ｂ及び高濃度部１４
ａからなるドレイン領域１４において、その高濃度部１
４ａの側部及び下部を取り囲むように絶縁体１６によっ
て形成されているので、ドレイン領域の高濃度部１４ａ
は低濃度部１４ｂと接するのみで実質的に半導体基板１
１と接することがなく、従来のようなドレイン領域の高
濃度部１４ａと半導体基板１１との間にｐｎ接合が形成
するようなことがない。したがって例えば１００Ｖ以上
の高耐圧のＭＯＳトランジスタを実現することができ
る。したがって、この高耐圧ＭＯＳトランジスタを例え
ば１チップマイコンやロジックＬＳＩの出力ポート等に
組込むことが可能となって高電圧での駆動を必要とする
デバイスの駆動が１チップで行えるようになる。
【００１５】尚、上例ではＬＯＣＯＳ酸化層１２Ａの下
にドレイン領域の低濃度部１４ｂを延長した構造となし
たが、その他、半導体基板上に低濃度部及び高濃度部か
らなるドレイン領域を形成した通常のＬＤＤ構造のＭＯ
Ｓトランジスタにも適用できるものである。上述のＬＯ
ＣＯＳ酸化層下に低濃度部を形成する構成は、製造工程
上ＬＯＣＯＳ酸化層下にチャンネルストッパー領域を形
成するときと同時に形成することができるので工程の簡
略化がはかられる。
にドレイン領域の低濃度部１４ｂを延長した構造となし
たが、その他、半導体基板上に低濃度部及び高濃度部か
らなるドレイン領域を形成した通常のＬＤＤ構造のＭＯ
Ｓトランジスタにも適用できるものである。上述のＬＯ
ＣＯＳ酸化層下に低濃度部を形成する構成は、製造工程
上ＬＯＣＯＳ酸化層下にチャンネルストッパー領域を形
成するときと同時に形成することができるので工程の簡
略化がはかられる。
【００１６】
【発明の効果】本発明による高耐圧の半導体装置によれ
ば、低濃度部及び高濃度部を有するドレイン領域におい
て、低濃度部に接する以外の高濃度部と半導体基体との
間に絶縁体を介在させることによって、実質的に高濃度
部と半導体基体との間にｐｎ接合が形成されなくなり、
高耐圧化をはかることができる。したがって、例えば１
チップマイコンやロジックＬＳＩの出力ポートの高耐圧
トランジスタに用いることができ、高電圧での駆動を可
能にすることができる。また、ＭＯＳトランジスタ特性
の良い半導体装置を提供できる。さらに、半導体デバイ
スの微細化を可能にする。 本発明の半導体装置の製造方
法によれば、かかる高耐圧トランジスタを高精度に、か
つ容易に製造することができる。
ば、低濃度部及び高濃度部を有するドレイン領域におい
て、低濃度部に接する以外の高濃度部と半導体基体との
間に絶縁体を介在させることによって、実質的に高濃度
部と半導体基体との間にｐｎ接合が形成されなくなり、
高耐圧化をはかることができる。したがって、例えば１
チップマイコンやロジックＬＳＩの出力ポートの高耐圧
トランジスタに用いることができ、高電圧での駆動を可
能にすることができる。また、ＭＯＳトランジスタ特性
の良い半導体装置を提供できる。さらに、半導体デバイ
スの微細化を可能にする。 本発明の半導体装置の製造方
法によれば、かかる高耐圧トランジスタを高精度に、か
つ容易に製造することができる。
【図１】本発明による高耐圧の半導体装置の一例を示す
斜視図である。
斜視図である。
【図２】図１のＡ−Ａ線上の断面図である。
【図３】図１のＢ−Ｂ線上の断面図である。
【図４】本発明の半導体装置の製法例を示す製造工程図
（その１）であって図１のＡ−Ａ線上で見た断面図であ
る。
（その１）であって図１のＡ−Ａ線上で見た断面図であ
る。
【図５】本発明の半導体装置の製法例を示す製造工程図
（その２）であって図１のＡ−Ａ線上で見た断面図であ
る。
（その２）であって図１のＡ−Ａ線上で見た断面図であ
る。
【図６】本発明による高耐圧の半導体装置の製造工程を
示す図であって図１のＢ−Ｂ線上で見た断面図である。
示す図であって図１のＢ−Ｂ線上で見た断面図である。
【図７】従来の高耐圧の半導体装置の断面図である。
１１ 半導体基板 １２Ａ，１２ ＬＯＣＯＳ酸化層 １３ 素子形成領域 １４ａ 高濃度部 １４ｂ 低濃度部 １４ ドレイン領域 １５ ソース領域 １６ 絶縁体 １７ ゲート絶縁膜 １８ ゲート電極 １９ ドレイン電極 ２０ ソース電極 ２１ 高耐圧ＭＯＳトランジスタ
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 29/78 H01L 21/336
Claims (4)
- 【請求項１】 第１導電型の半導体基体の一主面に臨む
第２導電型の低濃度部及び高濃度部からなるドレイン領
域を有し、 前記ドレイン領域の高濃度部に接して該高濃度部の周側
部の一部から下側部を取り囲む絶縁体が形成され、 該絶縁体により前記ドレイン領域の高濃度部が前記半導
体基体から絶縁分離され、 前記高濃度部の周側部の他部と前記低濃度部が連続され
て成る ことを特徴とする半導体装置。 - 【請求項２】 前記ドレイン領域の高濃度部が単結晶半
導体により形成されて成る ことを特徴とする請求項１に
記載の半導体装置。 - 【請求項３】 前記第２導電型の低濃度部及び高濃度部
からなるドレイン領域は、前記一主面に臨み両端のみが
前記半導体基体に連結されるようにブリッジ状に分離形
成されて成る ことを特徴とする請求項１に記載の半導体
装置。 - 【請求項４】 第１導電型の半導体基体の一主面に複数
の溝を形成する工程と、 異方性エッチングにより前記隣り合う溝間の壁の一部を
除去し、前記一主面に臨み両端のみが前記半導体基体に
連結されるようにブリッジ状に分離された半導体領域を
形成する工程と、 前記複数の溝が連通した空洞部分に絶縁体を埋め込む工
程と、 前記半導体基体の一主面に、前記絶縁体及び前記半導体
領域を含んでこれより広い面積にわたって第２導電型の
低濃度部を形成する工程と、 前記半導体領域の両側部及び下側部が前記絶縁体で取り
囲まれた領域に第２導電型の高濃度部を形成する工程と
を有し、 前記高濃度部及び前記低濃度部で第２導電型のドレイン
領域を形成する ことを特徴とする半導体装置の製造方
法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP03073197A JP3079618B2 (ja) | 1991-04-05 | 1991-04-05 | 半導体装置及びその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP03073197A JP3079618B2 (ja) | 1991-04-05 | 1991-04-05 | 半導体装置及びその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04307971A JPH04307971A (ja) | 1992-10-30 |
| JP3079618B2 true JP3079618B2 (ja) | 2000-08-21 |
Family
ID=13511181
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP03073197A Expired - Fee Related JP3079618B2 (ja) | 1991-04-05 | 1991-04-05 | 半導体装置及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3079618B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6506838B1 (en) | 1999-10-25 | 2003-01-14 | Asahi Kasei Kabushiki Kaisha | Modified oxymethylene polymers |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8373227B2 (en) * | 2008-10-20 | 2013-02-12 | Nxp B.V. | Semiconductor device and method having trenches in a drain extension region |
-
1991
- 1991-04-05 JP JP03073197A patent/JP3079618B2/ja not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6506838B1 (en) | 1999-10-25 | 2003-01-14 | Asahi Kasei Kabushiki Kaisha | Modified oxymethylene polymers |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH04307971A (ja) | 1992-10-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4649627A (en) | Method of fabricating silicon-on-insulator transistors with a shared element | |
| KR100363353B1 (ko) | 반도체 장치 및 그 제조 방법 | |
| US6337230B2 (en) | Semiconductor device and manufacturing method thereof | |
| JPH1174514A (ja) | 半導体装置の製造方法 | |
| US5726476A (en) | Semiconductor device having a particular CMOS structure | |
| TWI414023B (zh) | 用於製造一半導體器件的方法 | |
| JPS60254659A (ja) | 電界効果トランジスタ素子及びその製造方法 | |
| JP2002314065A (ja) | Ｍｏｓ半導体装置およびその製造方法 | |
| JP3079618B2 (ja) | 半導体装置及びその製造方法 | |
| JP3312691B2 (ja) | 半導体装置 | |
| JP3323381B2 (ja) | 半導体装置及びその製造方法 | |
| JP3193984B2 (ja) | 高耐圧ｍｏｓトランジスタ | |
| JP2004063918A (ja) | 横型ｍｏｓトランジスタ | |
| JPH1093101A (ja) | 半導体装置及びその製造方法 | |
| KR100268866B1 (ko) | 반도체 소자 및 이의 제조방법 | |
| JPH09139382A (ja) | 半導体装置の製造方法 | |
| JPS6118170A (ja) | 半導体装置の製造方法 | |
| JP2003289145A (ja) | 横型パワーｍｏｓトランジスタおよびその製造方法 | |
| KR960009991B1 (ko) | Mos fet의 제조방법 | |
| JP2864581B2 (ja) | 半導体装置の製造方法 | |
| JPH02105576A (ja) | 電界効果トランジスタ | |
| JPH0481339B2 (ja) | ||
| JP2674568B2 (ja) | 半導体装置の製造方法 | |
| JP2003318404A (ja) | 横型パワーｍｏｓトランジスタおよびその製造方法 | |
| JPH01186677A (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |