JP3074834B2 - Silicon heterojunction bipolar transistor - Google Patents
Silicon heterojunction bipolar transistorInfo
- Publication number
- JP3074834B2 JP3074834B2 JP03235258A JP23525891A JP3074834B2 JP 3074834 B2 JP3074834 B2 JP 3074834B2 JP 03235258 A JP03235258 A JP 03235258A JP 23525891 A JP23525891 A JP 23525891A JP 3074834 B2 JP3074834 B2 JP 3074834B2
- Authority
- JP
- Japan
- Prior art keywords
- base
- bipolar transistor
- emitter
- silicon
- collector
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Bipolar Transistors (AREA)
Description
【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION
【０００１】[0001]
【産業上の利用分野】本発明はシリコンヘテロ接合バイ
ポーラトラジスタに関し、特に、ナローバンドギャップ
のベースを有するシリコンヘテロ接合バイポーラトラン
ジスタに関する。The present invention relates to a silicon heterojunction bipolar transistor, and more particularly to a silicon heterojunction bipolar transistor having a narrow bandgap base.
【０００２】[0002]
【従来の技術】近年、シリコンバイポーラトランジスタ
は、セルフアライン技術や微細加工技術などの進歩で高
速化が進んでいるが、より一層の高速化のために、シリ
コン系でヘテロ接合バイポーラトランジスタを実現して
増幅率を向上させ、ベース抵抗を低減しようという試み
がなされている。特に、低電源電圧や低温動作するＢｉ
ＣＭＯＳゲートへの利用を考えた場合、狭いバンドギャ
ップをもったＳｉＧｅ層をベースに用いたシリコンヘテ
ロ接合バイポーラトランジスタが有利である。2. Description of the Related Art In recent years, the speed of silicon bipolar transistors has been increasing due to advances in self-alignment technology and microfabrication technology. However, in order to achieve even higher speeds, silicon-based heterojunction bipolar transistors have been realized. Attempts have been made to improve the amplification factor and reduce the base resistance. In particular, Bi operating at low power supply voltage and low temperature
In consideration of application to a CMOS gate, a silicon heterojunction bipolar transistor using a SiGe layer having a narrow band gap as a base is advantageous.
【０００３】ところで、従来のバイポーラトランジスタ
は、ベースの不純物濃度よりエミッタの不純物濃度の方
が高い構造になっている。このような構造では、バンド
ギャップナローイングのため、ベース・エミッタ接合に
おいて、ホールに対するバリヤより電子に対するバリヤ
の方が高い。そして、このようなバイポーラトランジス
タを低温に冷却すると、この電子に対するバリヤが更に
高くなり、トランジスタとしての電流利得ｈＦＥが低下
してしまう。一方、ＳｉＧｅ層をベースに用いたＳｉＧ
ｅベースのヘテロ接合バイポーラトランジスタでは、低
温で動作できるように、ベースの不純物濃度をエミッタ
の不純物濃度より高くし、かつそれぞれの領域の不純物
濃度を、フリーズアウトしないような濃度範囲、例え
ば、３×１０１８ｃｍ−３以上に設定する。A conventional bipolar transistor has a structure in which the impurity concentration of an emitter is higher than that of a base. In such a structure, the barrier for electrons is higher than the barrier for holes at the base-emitter junction due to bandgap narrowing. When such a bipolar transistor is cooled to a low temperature, the barrier against the electrons is further increased, and the current gain hFE of the transistor is reduced. On the other hand, SiG using a SiGe layer as a base
In an e-base heterojunction bipolar transistor, the impurity concentration of the base is made higher than the impurity concentration of the emitter so that the transistor can be operated at a low temperature, and the impurity concentration of each region is set to a concentration range that does not cause freeze-out. Set to 10 18 cm −3 or more.
【０００４】このような構造では、ベース・エミッタ接
合において、ホールに対するバリヤは高く電子に対する
バリヤは低い。そして、低温になるほどバンドギャップ
の差が拡大するのでトランジスタの電流増幅率ｈＦＥは
大きくなり、遮断周波数ｆＴは低下しなくなる。更に、
ベースがシリコンよりも狭いバンドギャップを持つＳｉ
Ｇｅで形成されたヘテロ接合バイポーラトランジスタで
は、ベース・エミッタ接合における電子に対するバリヤ
が低いためｈＦＥは増加し、エミッタ・ベース間の拡散
電位ＶＦはシリコンのホモジャンクション構造の場合よ
り低くなる。このＶＦの低下は、ＢｉＣＭＯＳゲートを
低温で動作させるときに重要な要素となる。すなわち、
例えば図３に示すようなＢｉＣＭＯＳゲートでは、プル
アップ用ＮＰＮ型バイポーラトランジスタＱ１のＶＦに
よる高レベル側の電圧ロスと、プルダウン用のＮＰＮ型
バイポーラトランジスタＱ２の低レベル側での電圧のロ
ス分だけ振幅が小さくなり、ＢｉＣＭＯＳゲートの動作
速度が著しく遅くなる。従って、ＢｉＣＭＯＳゲートの
電源電圧が低電圧化されることや低温での動作を考慮す
ると、バイポーラトランジスタのＶＦを低くすること
は、ＢｉＣＭＯＳゲートの高負荷駆動能力および高速性
を維持するために非常に重要になる。In such a structure, the barrier against holes is high and the barrier against electrons is low at the base-emitter junction. Then, as the temperature becomes lower, the band gap difference increases, so that the current amplification factor hFE of the transistor increases and the cutoff frequency fT does not decrease. Furthermore,
Si whose base has a narrower band gap than silicon
In a heterojunction bipolar transistor formed of Ge, hFE increases due to a low barrier to electrons at the base-emitter junction, and the diffusion potential VF between the emitter and the base becomes lower than that of the silicon homojunction structure. This decrease in VF is an important factor when operating a BiCMOS gate at a low temperature. That is,
For example, in a BiCMOS gate as shown in FIG. 3, the amplitude is equal to the voltage loss on the high level side due to VF of the NPN bipolar transistor Q1 for pull-up and the voltage loss on the low level side of the NPN bipolar transistor Q2 for pull-down. And the operating speed of the BiCMOS gate is significantly reduced. Therefore, considering that the power supply voltage of the BiCMOS gate is lowered and the operation at a low temperature is taken into consideration, lowering the VF of the bipolar transistor is extremely necessary for maintaining the high load driving capability and high speed of the BiCMOS gate. Becomes important.
【０００５】[0005]
【発明が解決しようとする課題】Ｓi Ｇe で形成されて
いるベースにおいて、例えばボロンのようなベースの不
純物が、製造工程中の８００〜９００℃の熱処理で、エ
ミッタ側の低濃度エミッタ領域へ拡散すると、エミッタ
・ベースのＰＮ接合がＳi Ｇe −Ｓi 界面ではなくエミ
ッタのＳi 中にでき、ヘテロ接合ではなくなる。このた
め、ナローバンドギャップベースの効果が失なわれ、エ
ミッタ・ベース拡散電位（ＶF ）を従来のＳi ホモジャ
クションより小さくすることができなくなる。In the base, which is formed by S i G e [0005], for example based impurities such as boron, in a heat treatment of 800 to 900 ° C. in the manufacturing process, the emitter-side lightly doped emitter region when dispersed into, the emitter-base PN junction can be in the S i G e -S i emitters rather than at the interface S i, is no longer a heterojunction. Thus, narrow band gap base effects loss of cracks, it is impossible to emitter-base diffusion potential (V F) smaller than the conventional S i homo Ja transfection.
【０００６】一方、ベース・コレクタ間においては、高
コレクタ電流領域でのカーク効果を防ぎ高い遮断周波数
ｆT を得るために、ベース・コレクタ界面付近のコレク
タ不純物濃度を５×１０16〜５×１０17ｃｍ-3に設定す
る方法が知られている。しかし、この場合、ベース濃度
を１×１０18ｃｍ-3以上に増加すると、コレクタ・ベー
ス間耐圧が１０（Ｖ）以下に低下してしまう。更に低温
においては、アイイーイーイー・トランザクションズ・
オン・エレクトロン・デバイセズ（ＩＥＥＥＴＲＡＮＳ
ＡＣＴＩＯＮＳ ＯＮ ＥＬＥＣＴＲＯＮ ＤＥＶＩＣ
ＥＳ），第３７巻，第３号，１９９０年，第７６２頁に
示されるように、コレクタ・ベース接合でのアバランシ
ュ増倍が室温におけるよりも生じやすくなる。On the other hand, between the base and the collector, the collector impurity concentration near the interface between the base and the collector is set to 5 × 10 16 to 5 × 10 to prevent the Kirk effect in the high collector current region and obtain a high cutoff frequency f T. A method of setting to 17 cm -3 is known. However, in this case, if the base concentration is increased to 1 × 10 18 cm −3 or more, the withstand voltage between the collector and the base is reduced to 10 (V) or less. At lower temperatures, IEE Transactions
On Electron Devices (IEEETRANS)
ACTIONS ON ELECTRON DEVIC
ES), Vol. 37, No. 3, 1990, p. 762, avalanche multiplication at the collector-base junction is more likely to occur than at room temperature.
【０００７】[0007]
【課題を解決するための手段】本発明のシリコンヘテロ
接合バイポーラトランジスタは、ベースが、シリコン単
結晶のバンドギャップより狭いバンドギャップを有する
第１導電型の半導体単結晶よりなるシリコンヘテロ接合
バイポーラトランジスタにおいて、前記ベースは、エミ
ッタとの接合面側に、ノンドープトの薄い領域を有し、
コレクタは、前記ベースとの接合面側に、ノンドープト
シリコン単結晶および不純物濃度の低い第２導電型シリ
コン単結晶のいずれか一方の薄い領域を有していること
を特徴としている。According to the present invention, there is provided a silicon heterojunction bipolar transistor having a base made of a first conductivity type semiconductor single crystal having a band gap narrower than a band gap of a silicon single crystal. The base has a non-doped thin region on the junction surface side with the emitter,
The collector has a thin region of one of a non-doped silicon single crystal and a second conductivity type silicon single crystal having a low impurity concentration on a bonding surface side with the base.
【０００８】[0008]
【実施例】次に、本発明の最適な実施例について図面を
参照して説明する。図１は、本発明の第１の実施例にお
ける深さ方向の不純物濃度分布を示す図である。図１を
参照すると、本実施例は、表面から深さ方向に下記の構
造になっている。Next, an embodiment of the present invention will be described with reference to the drawings. FIG. 1 is a diagram showing an impurity concentration distribution in the depth direction in the first embodiment of the present invention. Referring to FIG. 1, this embodiment has the following structure in the depth direction from the surface.
【０００９】エミッタ電極用多結晶シリコン層１…不
純物濃度１×１０20〜１×１０21ｃｍ-3，厚さ１５０〜
２５０ｎｍ。Polycrystalline silicon layer 1 for emitter electrode: impurity concentration 1 × 10 20 -1 × 10 21 cm -3 , thickness 150-
250 nm.
【００１０】エミッタ低濃度領域２…ひ素不純物濃度
５×１０17〜１×１０19ｃｍ-3，厚さ１０〜１００ｎ
ｍ。Low emitter concentration region 2 arsenic impurity concentration 5 × 10 17 -1 × 10 19 cm -3 , thickness 10-100 n
m.
【００１１】ノンドープトＳi Ｇe 層３…厚さ２〜１
０ｎｍ。[0011] The non-doped S i G e layer 3 ... thickness of 2 to 1
0 nm.
【００１２】Ｓi Ｇe ベース領域４…ボロン不純物濃
度１×１０18〜５×１０19ｃｍ-3，厚さ１０〜１００ｎ
ｍ，ゲルマニウム含有率５〜３０％。[0012] S i G e base region 4 ... boron impurity concentration of 1 × 10 18 ~5 × 10 19 cm -3, thickness 10~100n
m, germanium content 5-30%.
【００１３】コレクタ低濃度領域５…ノンドープトま
たはりん不純物濃度５×１０17ｃｍ-3以下，厚さ１０〜
１００ｎｍ。コレクタ中高濃度領域６…ひ素不純物濃
度１×１０17〜１×１０20ｃｍ-3， 厚さ５００〜１
０００ｎｍ。Collector low concentration region 5: non-doped or phosphorus impurity concentration 5 × 10 17 cm -3 or less, thickness 10 to 10
100 nm. High concentration region 6 in collector: arsenic impurity concentration 1 × 10 17 -1 × 10 20 cm -3 , thickness 500-1
000 nm.
【００１４】ここで、エミッタ低濃度領域２は、エミッ
タ電極用多結晶シリコン層１からの不純物拡散で形成さ
れたエミッタ拡散層７と低濃度シリコンエピタキシャル
層領域８とからなる。エミッタ低濃度領域２は、バンド
ギャップナローイングを抑えるため、濃度を５×１０17
〜１×１０19ｃｍ-3にすることが望ましい。この濃度を
１×１０19ｃｍ-3以上にするとエミッタ・ベース間耐圧
の低下と接合容量増加を生じる。また、エミッタ低濃度
領域２の膜厚を１００ｎｍ以上にするとエミッタ抵抗の
増加を招き好ましくない。ノンドープトＳi Ｇe 層３
は、Ｓi Ｇe ベース領域４中の不純物ボロンが製造工程
中の８００〜９００℃の熱処理でエミッタ側へ拡散して
も、エミッタ・ベース接合界面がＳi Ｇe −Ｓi 界面に
形成されてヘテロ接合が維持できるようにする。このノ
ンドープトＳi Ｇe 層３の膜厚は、主に熱処理条件とＳ
i Ｇe ベース領域４のボロン濃度から決定され、２〜１
０ｎｍが適当である。Here, the emitter low-concentration region 2 is composed of an emitter diffusion layer 7 formed by impurity diffusion from the emitter electrode polycrystalline silicon layer 1 and a low-concentration silicon epitaxial layer region 8. The low-concentration emitter region 2 has a concentration of 5 × 10 17 to suppress band gap narrowing.
It is desirable to set it to １1 × 10 19 cm −3 . If this concentration is 1 × 10 19 cm −3 or more, the breakdown voltage between the emitter and the base decreases and the junction capacitance increases. On the other hand, if the thickness of the emitter low-concentration region 2 is set to 100 nm or more, the emitter resistance is undesirably increased. Non-doped S i G e layer 3
Can be diffused into the emitter side in the heat treatment of 800 to 900 ° C. in the S i G e base region 4 in the process impurity boron is prepared, the emitter-base junction interface is formed in the S i G e -S i interface To maintain the heterojunction. The non-doped S i G thickness of e layer 3 is mainly the heat treatment conditions and S
i G e is determined from the boron concentration of the base region 4, 2 and 1
0 nm is appropriate.
【００１５】一方、コレクタ低濃度領域５のエピタキシ
ャル層は、ＳｉＧｅベース領域４の不純物濃度とコレク
タ中高濃度領域６０の不純物濃度を高濃度にしたときの
コレクタ・ベース間耐圧低下を防ぐ役目をする。このコ
レクタ低濃度領域５の厚さを１００ｎｍ以上にすると、
カーク効果による高電流領域での遮断周波数が劣化する
ため好ましくない。また、コレクタ低濃度領域５をノン
ドープトのＳｉＧｅ層で形成することもできる。但しこ
の場合は、ＳｉＧｅの膜厚がＳｉＧｅベース領域４との
和（総膜厚）となるため、エミッタ・ベース又はコレク
タ・ベース接合部で結晶欠陥を生じる臨界膜厚を越えな
いように注意する必要がある。On the other hand, the epitaxial layer of the low-concentration collector region 5 serves to prevent a decrease in collector-base breakdown voltage when the impurity concentration of the SiGe base region 4 and the impurity concentration of the medium-high collector concentration region 60 are increased. When the thickness of the collector low concentration region 5 is set to 100 nm or more,
This is not preferable because the cutoff frequency in the high current region is deteriorated due to the Kirk effect. Also, the collector low concentration region 5 can be formed of a non-doped SiGe layer. However, in this case, since the thickness of SiGe becomes the sum (total thickness) of the SiGe base region 4, care must be taken not to exceed the critical thickness that causes crystal defects at the emitter-base or collector-base junction. There is a need.
【００１６】次に、本発明の第２の実施例について説明
する。図２は、本発明の第２の実施例の深さ方向の不純
物濃度分布を示す図である。第１の実施例と異なる点
は、コレクタ低濃度領域５のシリコンエピタキシャル層
中へ、不純物濃度が１×１０16ｃｍ-3以下になるように
りんをイオン注入したことである。この方法を用いるこ
とにより、コレクタ中農度量域６１の不純物分布を傾斜
型分布にできる。この結果、第１の実施例に比べてコレ
クタ・ベース間耐圧を劣化させずに遮断周波数ｆT を更
に向上させることができる。イオン注入としては、りん
のイオン（Ｐ+ ）を、例えば、加速エネルギー１５０〜
３００ｋｅＶ程度，ドース量１×１０12〜１×１０13ｃ
ｍ-2程度の範囲で、図２中に破線で示すように、ピーク
深さおよびピーク濃度を変えて２回注入することによっ
て、所望の不純物濃度分布を容易に得ることができる。Next, a second embodiment of the present invention will be described. FIG. 2 is a diagram showing an impurity concentration distribution in the depth direction according to the second embodiment of the present invention. The difference from the first embodiment is that phosphorus is ion-implanted into the silicon epitaxial layer in the collector low-concentration region 5 so that the impurity concentration becomes 1 × 10 16 cm −3 or less. By using this method, it is possible to make the impurity distribution in the collector middle agriculture area 61 an inclined distribution. As a result, it is possible to further improve the cutoff frequency f T without deteriorating the collector-base breakdown voltage in comparison with the first embodiment. As the ion implantation, phosphorus ions (P + ) are added, for example, at an acceleration energy of 150 to
About 300 keV, dose amount 1 × 10 12 to 1 × 10 13 c
As shown by the broken line in FIG. 2, a desired impurity concentration distribution can be easily obtained by changing the peak depth and the peak concentration twice in the range of about m −2 .
【００１７】[0017]
【発明の効果】以上説明したように、本発明のヘテロ接
合バイポーラトランジスタは、Ｓi Ｇe ベースが、エミ
ッタ側に２〜１０ｎｍ程度の薄いノンドープトＳi Ｇe
の領域を有し、又、コレクタが、ベース側に１０〜１０
０ｎｍ程度の薄さのノンドープ領域または不純物濃度が
５×１０16ｃｍ-3程度以下の低不純物濃度領域を有して
いる。As described above, according to the present invention, the heterojunction bipolar transistor of the present invention, S i G e base, thin about 2~10nm on the emitter side non-doped S i G e
And the collector is 10 to 10 on the base side.
A non-doped region having a thickness of about 0 nm or a low impurity concentration region having an impurity concentration of about 5 × 10 16 cm −3 or less is provided.
【００１８】このことにより、本発明によれば、エミッ
タ・ベース間耐圧およびベース・コレクタ間耐圧を低下
させることなしに良好なヘテロ接合を形成することがで
き、しかも、カーク効果を抑え高電流領域での高遮断周
波数を得ることができる。As a result, according to the present invention, a good heterojunction can be formed without lowering the withstand voltage between the emitter and the base and the withstand voltage between the base and the collector. High cut-off frequency can be obtained.
【図１】本発明の第１の実施例のシリコンヘテロ接合バ
イポーラトランジスタにおける深さ方向の不純物濃度分
布を示す図である。FIG. 1 is a diagram showing an impurity concentration distribution in a depth direction in a silicon heterojunction bipolar transistor according to a first embodiment of the present invention.
【図２】本発明の第２の実施例のシリコンヘテロ接合バ
イポーラトランジスタにおける深さ方向の不純物濃度分
布を示す図である。FIG. 2 is a diagram showing an impurity concentration distribution in a depth direction in a silicon heterojunction bipolar transistor according to a second embodiment of the present invention.
【図３】ＢｉＣＭＯＳゲートの一例の回路図である。FIG. 3 is a circuit diagram of an example of a BiCMOS gate;
１ エミッタ電極用多結晶シリコン層 ２ エミッタ低濃度領域 ３ ノンドープトＳi Ｇe 層 ４ Ｓi Ｇe ベース領域 ５ コレクタ低濃度領域 ７ エミッタ拡散層 ８ 低濃度シリコンエピタキシャル層領域 ６０ コレクタ中高濃度領域 ６１ コレクタ中農度領域1 the emitter electrode polysilicon layer 2 emitter low density region 3 non-doped S i G e layer 4 S i G e base region 5 collector low density regions 7 emitter diffusion layer 8 low concentration silicon epitaxial layer region 60 the collector medium and high density regions 61 Collector Medium agricultural area
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 平２−148846（ＪＰ，Ａ) 特開 昭60−52055（ＪＰ，Ａ) 特開 平３−99439（ＪＰ，Ａ) 特開 平２−106937（ＪＰ，Ａ) 特開 昭64−53453（ＪＰ，Ａ) 特開 平１−264261（ＪＰ，Ａ) 特開 平３−44937（ＪＰ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 21/331 H01L 29/165 H01L 29/68 - 29/73 ──────────────────────────────────────────────────続 き Continuation of the front page (56) References JP-A-2-148846 (JP, A) JP-A-60-52055 (JP, A) JP-A-3-99439 (JP, A) JP-A-2- 106937 (JP, A) JP-A-64-53453 (JP, A) JP-A-1-264261 (JP, A) JP-A-3-44937 (JP, A) (58) Fields investigated (Int. Cl. 7 , DB name) H01L 21/331 H01L 29/165 H01L 29/68-29/73
Claims (2)
ップより狭いバンドギャップを有する第１導電型の半導
体単結晶よりなるシリコンヘテロ接合バイポーラトラン
ジスタにおいて、前記ベースは、エミッタとの接合面側
に、ノンドープトの薄い領域を有し、コレクタは、前記
ベースとの接合面側に、ノンドープトシリコン単結晶お
よび不純物濃度の低い第２導電型シリコン単結晶のいず
れか一方の薄い領域を有していることを特徴とするシリ
コンヘテロ接合バイポーラトランジスタ。1. A silicon heterojunction bipolar transistor having a base made of a semiconductor single crystal of a first conductivity type having a band gap narrower than that of a silicon single crystal, wherein the base is non-doped on the junction surface side with the emitter. The collector has a thin region of one of a non-doped silicon single crystal and a second conductivity type silicon single crystal having a low impurity concentration on the side of the junction surface with the base. Features a silicon heterojunction bipolar transistor.
ポーラトランジスタにおいて、前記ベースを構成する半
導体単結晶が、ＳｉＧｅ単結晶であることを特徴とする
シリコンヘテロ接合バイポーラトランジスタ。2. The silicon heterojunction bipolar transistor according to claim 1, wherein the semiconductor single crystal forming the base is a SiGe single crystal.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP03235258A JP3074834B2 (en) | 1991-09-17 | 1991-09-17 | Silicon heterojunction bipolar transistor |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP03235258A JP3074834B2 (en) | 1991-09-17 | 1991-09-17 | Silicon heterojunction bipolar transistor |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0574800A JPH0574800A (en) | 1993-03-26 |
| JP3074834B2 true JP3074834B2 (en) | 2000-08-07 |
Family
ID=16983422
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP03235258A Expired - Fee Related JP3074834B2 (en) | 1991-09-17 | 1991-09-17 | Silicon heterojunction bipolar transistor |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3074834B2 (en) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2014171403A (en) * | 2013-03-06 | 2014-09-22 | Ryobi Ltd | Pruning machine |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002270816A (en) * | 2001-03-07 | 2002-09-20 | Nec Corp | Bipolar transistor |
| JP2002270817A (en) * | 2001-03-13 | 2002-09-20 | Nec Corp | Bipolar transistor |
| KR20040030942A (en) * | 2001-08-07 | 2004-04-09 | 코닌클리즈케 필립스 일렉트로닉스 엔.브이. | Bipolar transistor and method of manufacturing same |
| CN100533685C (en) | 2004-12-06 | 2009-08-26 | Nxp股份有限公司 | Method of producing an epitaxial layer on a semiconductor substrate and device produced with such a method |
-
1991
- 1991-09-17 JP JP03235258A patent/JP3074834B2/en not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2014171403A (en) * | 2013-03-06 | 2014-09-22 | Ryobi Ltd | Pruning machine |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0574800A (en) | 1993-03-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0541971B1 (en) | A graded bandgap single-crystal emitter heterojunction bipolar transistor | |
| JP2590295B2 (en) | Semiconductor device and manufacturing method thereof | |
| JPH0315346B2 (en) | ||
| US6087683A (en) | Silicon germanium heterostructure bipolar transistor with indium doped base | |
| JP2590236B2 (en) | Semiconductor device | |
| JP2600485B2 (en) | Semiconductor device | |
| JP2001338930A (en) | Semiconductor device and method of manufacturing semiconductor device | |
| JP3507830B1 (en) | Semiconductor device | |
| JP3074834B2 (en) | Silicon heterojunction bipolar transistor | |
| US6506659B2 (en) | High performance bipolar transistor | |
| JPH08195399A (en) | Insulated vertical pnp transistor dispensing with embedded layer | |
| US5382815A (en) | Carrier conduction conductor-insulator semiconductor (CIS) transistor | |
| JP2868780B2 (en) | Double heterojunction / inverted base transistor | |
| JPH0582986B2 (en) | ||
| JP3001601B2 (en) | Semiconductor device | |
| JP3352629B2 (en) | Bipolar transistor | |
| JP3001600B2 (en) | Semiconductor device | |
| JPH0499328A (en) | Bipolar transistor | |
| JP2004128344A (en) | Semiconductor device | |
| JPS6241427B2 (en) | ||
| JP3327478B2 (en) | Heterojunction bipolar transistor | |
| JP3146024B2 (en) | Semiconductor device | |
| KR0154850B1 (en) | Bicmos and its manufacturing method | |
| JP2623698B2 (en) | Heterojunction transistor | |
| JP2803147B2 (en) | Bipolar transistor |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20000509 |
|
| LAPS | Cancellation because of no payment of annual fees |