JP3073619B2 - サンプルホールド回路 - Google Patents
サンプルホールド回路Info
- Publication number
- JP3073619B2 JP3073619B2 JP05008899A JP889993A JP3073619B2 JP 3073619 B2 JP3073619 B2 JP 3073619B2 JP 05008899 A JP05008899 A JP 05008899A JP 889993 A JP889993 A JP 889993A JP 3073619 B2 JP3073619 B2 JP 3073619B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- transistor
- constant current
- differential circuit
- current source
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Electronic Switches (AREA)
- Analogue/Digital Conversion (AREA)
- Amplifiers (AREA)
Description
【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明はサンプルホールド回路に
関するものであり、特にＩＣで構成されたサンプルホー
ルド回路に関する。
関するものであり、特にＩＣで構成されたサンプルホー
ルド回路に関する。
【０００２】
【従来の技術】従来のサンプルホールド回路の一例を図
５に示す。同図において、２１はスイッチ部を成す差動
回路で、２５が入力端子であり、２６がサンプリング出
力端子となり、その出力端子２６にはホールド用のコン
デンサＣ１が接続されている。差動回路２１は差動対ト
ランジスタＱ２２、Ｑ２３とそれらのコレクタ側に接続
されたカレントミラー型の負荷を成すトランジスタＱ２
４、Ｑ２５と抵抗Ｒ２、Ｒ３とから構成されている。ま
た、２２は切換え回路、２３は定電流源である。切換え
回路２２は差動対トランジスタＱ２６とＱ２７から成っ
ており、一方、定電流源２３はトランジスタＱ２１と抵
抗Ｒ１とから成っている。
５に示す。同図において、２１はスイッチ部を成す差動
回路で、２５が入力端子であり、２６がサンプリング出
力端子となり、その出力端子２６にはホールド用のコン
デンサＣ１が接続されている。差動回路２１は差動対ト
ランジスタＱ２２、Ｑ２３とそれらのコレクタ側に接続
されたカレントミラー型の負荷を成すトランジスタＱ２
４、Ｑ２５と抵抗Ｒ２、Ｒ３とから構成されている。ま
た、２２は切換え回路、２３は定電流源である。切換え
回路２２は差動対トランジスタＱ２６とＱ２７から成っ
ており、一方、定電流源２３はトランジスタＱ２１と抵
抗Ｒ１とから成っている。
【０００３】次に、このサンプルホールド回路の動作を
説明する。図６はこの回路に入力されるＣＣＤセンサ
（図示せず）からの信号（ａ）とサンプリングパルス
（ｂ）を示している。信号（ａ）を入力端子２５に与
え、サンプリングパルス（ｂ）を端子２７へ入力する
（ただし端子２８は一定電圧Ｅを与えておく）と、サン
プリングパルス（ｂ）が高電位の期間はトランジスタＱ
２６が導通して差動回路２１が動作し、出力端子２６に
入力信号がそのまま導出される。サンプリングパルス
（ｂ）が低電位の期間はトランジスタＱ２６は遮断され
るので、差動回路２１は動作せず、出力端子２６に接続
されているコンデンサＣ１によって信号電荷は保持され
る。この動作を繰り返して入力信号（ａ）から信号成分
（ハ）のみを抽出し、その電荷をホールドすることがで
きる。
説明する。図６はこの回路に入力されるＣＣＤセンサ
（図示せず）からの信号（ａ）とサンプリングパルス
（ｂ）を示している。信号（ａ）を入力端子２５に与
え、サンプリングパルス（ｂ）を端子２７へ入力する
（ただし端子２８は一定電圧Ｅを与えておく）と、サン
プリングパルス（ｂ）が高電位の期間はトランジスタＱ
２６が導通して差動回路２１が動作し、出力端子２６に
入力信号がそのまま導出される。サンプリングパルス
（ｂ）が低電位の期間はトランジスタＱ２６は遮断され
るので、差動回路２１は動作せず、出力端子２６に接続
されているコンデンサＣ１によって信号電荷は保持され
る。この動作を繰り返して入力信号（ａ）から信号成分
（ハ）のみを抽出し、その電荷をホールドすることがで
きる。
【０００４】
【発明が解決しようとする課題】しかしながら、上記の
ような構成ではスイッチ部を成す差動回路２１と切換え
用の回路２２を電源ライン２０とグランド間に縦続に接
続して構成しているので、電源電圧Ｖccが低くなると動
作しにくくなるという欠点がある。
ような構成ではスイッチ部を成す差動回路２１と切換え
用の回路２２を電源ライン２０とグランド間に縦続に接
続して構成しているので、電源電圧Ｖccが低くなると動
作しにくくなるという欠点がある。
【０００５】本発明は上記の欠点を除去し、低電源電圧
時にも動作可能にしたサンプルホールド回路を提供する
ことを目的とする。
時にも動作可能にしたサンプルホールド回路を提供する
ことを目的とする。
【０００６】
【課題を解決するための手段】上記の目的を達成するた
め本発明のサンプルホールド回路は、定電流源と、この
定電流源に接続されたスイッチ部を成す第１の差動回路
と、該第１の差動回路の出力端子に接続されたホールド
用のコンデンサと、前記差動回路と定電流源の接続点に
サンプリング期間以外は前記定電流源の出力電流と同値
の電流を出力し、サンプリング期間は差動回路をＯＮす
る小さい電流を出力するか若しくは前記接続点に電流を
出力しない切換え手段とを有する構成となっている。そ
して、切換え手段は第２の差動回路と、第２の差動回路
により駆動される定電流回路とから成り、第２の差動回
路がサンプリングパルスにより制御されるようになって
いる。
め本発明のサンプルホールド回路は、定電流源と、この
定電流源に接続されたスイッチ部を成す第１の差動回路
と、該第１の差動回路の出力端子に接続されたホールド
用のコンデンサと、前記差動回路と定電流源の接続点に
サンプリング期間以外は前記定電流源の出力電流と同値
の電流を出力し、サンプリング期間は差動回路をＯＮす
る小さい電流を出力するか若しくは前記接続点に電流を
出力しない切換え手段とを有する構成となっている。そ
して、切換え手段は第２の差動回路と、第２の差動回路
により駆動される定電流回路とから成り、第２の差動回
路がサンプリングパルスにより制御されるようになって
いる。
【０００７】
【作用】このような構成によると、上記従来例で差動回
路と定電流源との間に縦続形式で挿入されていた切換え
回路が外に出た形となるので、その分、電源ラインとグ
ランド間に縦続接続されるトランジスタの段数が低減さ
れ、電源電圧が低くなっても動作が可能となる。
路と定電流源との間に縦続形式で挿入されていた切換え
回路が外に出た形となるので、その分、電源ラインとグ
ランド間に縦続接続されるトランジスタの段数が低減さ
れ、電源電圧が低くなっても動作が可能となる。
【０００８】
【実施例】以下、本発明の実施例を図面を参照して説明
する。図１において、６は一対の差動対トランジスタＱ
２、Ｑ３と、それらのコレクタ側に接続されたカレント
ミラー型の負荷を成すトランジスタＱ４、Ｑ５と、抵抗
Ｒ２、Ｒ３とから構成されたスイッチ部を成す差動回路
であり、１は図６（ａ）に示す信号が与えられる入力端
子、２は出力端子である。出力端子２にはホールド用の
コンデンサＣ１が接続されている。差動対トランジスタ
Ｑ２、Ｑ３のエミッタは共通に定電流源３に接続されて
いる。この定電流源３はトランジスタＱ１と抵抗Ｒ１と
から成っており、その出力電流は２Ｉに設定されてい
る。
する。図１において、６は一対の差動対トランジスタＱ
２、Ｑ３と、それらのコレクタ側に接続されたカレント
ミラー型の負荷を成すトランジスタＱ４、Ｑ５と、抵抗
Ｒ２、Ｒ３とから構成されたスイッチ部を成す差動回路
であり、１は図６（ａ）に示す信号が与えられる入力端
子、２は出力端子である。出力端子２にはホールド用の
コンデンサＣ１が接続されている。差動対トランジスタ
Ｑ２、Ｑ３のエミッタは共通に定電流源３に接続されて
いる。この定電流源３はトランジスタＱ１と抵抗Ｒ１と
から成っており、その出力電流は２Ｉに設定されてい
る。
【０００９】７は切換え回路であり、一対の差動対トラ
ンジスタＱ１１、Ｑ１２から成っており、その入力端子
４にはサンプリングパルスが与えられ、入力端子５は定
電圧Ｅ１与えられるようになっている。切換え回路７は
定電流源トランジスタＱ１０に接続されている。この定
電流源トランジスタＱ１０は電流Ｉを流す。トランジス
タＱ１１のコレクタは（ホ）点に接続され、トランジス
タＱ１２のコレクタはトランジスタＱ５のエミッタに接
続されている。
ンジスタＱ１１、Ｑ１２から成っており、その入力端子
４にはサンプリングパルスが与えられ、入力端子５は定
電圧Ｅ１与えられるようになっている。切換え回路７は
定電流源トランジスタＱ１０に接続されている。この定
電流源トランジスタＱ１０は電流Ｉを流す。トランジス
タＱ１１のコレクタは（ホ）点に接続され、トランジス
タＱ１２のコレクタはトランジスタＱ５のエミッタに接
続されている。
【００１０】抵抗Ｒ４〜Ｒ７及びトランジスタＱ７はト
ランジスタＱ１、Ｑ１０にベース電位を供給する。トラ
ンジスタＱ７と共にカレントミラー回路を成すトランジ
スタＱ８のコレクタは（ホ）点に接続され、（ホ）点は
更にトランジスタＱ９のエミッタに接続されている。ト
ランジスタＱ９のベースは抵抗Ｒ５とＲ６に接続され、
コレクタは（ヘ）点、即ち差動回路６と定電流源３の接
続中点に接続されている。前記トランジスタＱ８は２Ｉ
の電流を出力するように設定されている。尚、点線１０
で囲った部分は定電流回路を示している。
ランジスタＱ１、Ｑ１０にベース電位を供給する。トラ
ンジスタＱ７と共にカレントミラー回路を成すトランジ
スタＱ８のコレクタは（ホ）点に接続され、（ホ）点は
更にトランジスタＱ９のエミッタに接続されている。ト
ランジスタＱ９のベースは抵抗Ｒ５とＲ６に接続され、
コレクタは（ヘ）点、即ち差動回路６と定電流源３の接
続中点に接続されている。前記トランジスタＱ８は２Ｉ
の電流を出力するように設定されている。尚、点線１０
で囲った部分は定電流回路を示している。
【００１１】次に、このサンプルホールド回路の動作に
ついて説明する。まず、入力端子１に図６（ａ）の信号
が与えられ、且つ端子４にサンプリングパルス｛図６
（ｂ）｝が与えられている状態において、サンプリング
パルス（ｂ）が高電位にある期間ではトランジスタＱ１
１が導通しており、このトランジスタＱ１１は定電流Ｉ
を流す。また、トランジスタＱ８は定電流２Ｉを流して
いるので、トランジスタＱ９は差し引きＩの電流（即
ち、定電流源３の電流２Ｉの半分の電流Ｉ）を出力する
ことになる。従って、差動回路６には定電流Ｉが流れる
ため所定の動作を行ない、出力端子２に入力信号が導出
され、その電荷がコンデンサＣ１にチャージされる。
ついて説明する。まず、入力端子１に図６（ａ）の信号
が与えられ、且つ端子４にサンプリングパルス｛図６
（ｂ）｝が与えられている状態において、サンプリング
パルス（ｂ）が高電位にある期間ではトランジスタＱ１
１が導通しており、このトランジスタＱ１１は定電流Ｉ
を流す。また、トランジスタＱ８は定電流２Ｉを流して
いるので、トランジスタＱ９は差し引きＩの電流（即
ち、定電流源３の電流２Ｉの半分の電流Ｉ）を出力する
ことになる。従って、差動回路６には定電流Ｉが流れる
ため所定の動作を行ない、出力端子２に入力信号が導出
され、その電荷がコンデンサＣ１にチャージされる。
【００１２】次に、サンプリングパルス（ｂ）が低電位
にある期間ではトランジスタＱ１１は遮断状態になり、
トランジスタＱ８の定電流２ＩはトランジスタＱ９を介
してそのままトランジスタＱ１に流れ込むため差動回路
６へ供給される電流がなくなり、差動回路６はＯＦＦす
る。それと同時にトランジスタＱ１２が導通するためト
ランジスタＱ５は即座にカットオフし、コンデンサＣ１
はハイインピーダンス状態となり、電荷が保持される。
この回路は図５の従来例に比べて電源ライン２０とグラ
ンド間に入るトランジスタの縦続の段数が少ないため低
電源電圧の動作に適している。
にある期間ではトランジスタＱ１１は遮断状態になり、
トランジスタＱ８の定電流２ＩはトランジスタＱ９を介
してそのままトランジスタＱ１に流れ込むため差動回路
６へ供給される電流がなくなり、差動回路６はＯＦＦす
る。それと同時にトランジスタＱ１２が導通するためト
ランジスタＱ５は即座にカットオフし、コンデンサＣ１
はハイインピーダンス状態となり、電荷が保持される。
この回路は図５の従来例に比べて電源ライン２０とグラ
ンド間に入るトランジスタの縦続の段数が少ないため低
電源電圧の動作に適している。
【００１３】次に、図２の実施例は定電流源３を成すト
ランジスタＱ１が電流Ｉを流すように設定されており、
また差動対トランジスタＱ１４、Ｑ１５から成る切換え
回路７の端子４には一定電圧Ｅ１が与えられ、端子５に
は図６（ｂ）に示すサンプリングパルスが与えられる。
トランジスタＱ１４のコレクタはカレントミラー回路を
成すトランジスタＱ１６に図示の如く接続されている。
前記トランジスタＱ１６と共にカレントミラー回路を成
すトランジスタＱ１７は電流Ｉを出力するように電流値
が設定されている。そして、このトランジスタＱ１７の
コレクタは差動回路６と定電流源３の接続中点である
（ヘ）点に接続されている。抵抗Ｒ４とＲ５は電源ライ
ン２０の電源電圧Ｖccを分圧してトランジスタＱ１とＱ
１３のベースへバイアス電圧を付与している。
ランジスタＱ１が電流Ｉを流すように設定されており、
また差動対トランジスタＱ１４、Ｑ１５から成る切換え
回路７の端子４には一定電圧Ｅ１が与えられ、端子５に
は図６（ｂ）に示すサンプリングパルスが与えられる。
トランジスタＱ１４のコレクタはカレントミラー回路を
成すトランジスタＱ１６に図示の如く接続されている。
前記トランジスタＱ１６と共にカレントミラー回路を成
すトランジスタＱ１７は電流Ｉを出力するように電流値
が設定されている。そして、このトランジスタＱ１７の
コレクタは差動回路６と定電流源３の接続中点である
（ヘ）点に接続されている。抵抗Ｒ４とＲ５は電源ライ
ン２０の電源電圧Ｖccを分圧してトランジスタＱ１とＱ
１３のベースへバイアス電圧を付与している。
【００１４】このサンプルホールド回路は、まず、サン
プリングパルスの高電位期間にトランジスタＱ１４がＯ
ＦＦ、トランジスタＱ１５がＯＮとなって、トランジス
タＱ１６、Ｑ１７がＯＦＦになるため、トランジスタＱ
１７から（ヘ）点へ電流が流れず、そのため定電流源３
の電流Ｉは差動回路６へ流れる。差動回路６は入力端子
１に与えられた入力信号を出力端子２へ導出し、コンデ
ンサＣ１へその信号電荷を蓄積する。次に、サンプリン
グパルス（ｂ）の低電位期間はトランジスタＱ１４がＯ
Ｎ、トランジスタＱ１５がＯＦＦとなるため、トランジ
スタＱ１６、Ｑ１７が動作し、トランジスタＱ１７から
（ヘ）点へ電流Ｉが供給される。この電流Ｉは低電流源
３を流れる電流Ｉとなるので、差動回路６には電流が流
れず、差動回路６はＯＦＦ状態となる。このＯＦＦ状態
の間、コンデンサＣ１は高インピーダンスとなり、蓄積
電荷を保持する。
プリングパルスの高電位期間にトランジスタＱ１４がＯ
ＦＦ、トランジスタＱ１５がＯＮとなって、トランジス
タＱ１６、Ｑ１７がＯＦＦになるため、トランジスタＱ
１７から（ヘ）点へ電流が流れず、そのため定電流源３
の電流Ｉは差動回路６へ流れる。差動回路６は入力端子
１に与えられた入力信号を出力端子２へ導出し、コンデ
ンサＣ１へその信号電荷を蓄積する。次に、サンプリン
グパルス（ｂ）の低電位期間はトランジスタＱ１４がＯ
Ｎ、トランジスタＱ１５がＯＦＦとなるため、トランジ
スタＱ１６、Ｑ１７が動作し、トランジスタＱ１７から
（ヘ）点へ電流Ｉが供給される。この電流Ｉは低電流源
３を流れる電流Ｉとなるので、差動回路６には電流が流
れず、差動回路６はＯＦＦ状態となる。このＯＦＦ状態
の間、コンデンサＣ１は高インピーダンスとなり、蓄積
電荷を保持する。
【００１５】図３、図４の各実施例は図１、図２におけ
る各トランジスタを逆導電型のトランジスタに置き換え
たものであって、図１、図２と実質的に同一である。
る各トランジスタを逆導電型のトランジスタに置き換え
たものであって、図１、図２と実質的に同一である。
【００１６】
【発明の効果】以上説明した通り、本発明によれば、差
動回路と定電流源が縦続に接続されるだけであり、それ
らの接続点に電流を供給する回路は、その縦続接続回路
外に存するので、電源ラインとグランド間に縦続接続さ
れるトランジスタの段数が少なくなり、その分、電源電
圧が低電圧でも動作するサンプルホールド回路が実現さ
れる。また、サンプリング期間とサンプリング期間以外
との切換えの制御は第１の差動回路（サンプリング用の
スイッチ部）とは別個の第２差動回路において行うの
で、サンプリングされる入力信号の電圧とは無関係に切
換えの制御を行うことができる。
動回路と定電流源が縦続に接続されるだけであり、それ
らの接続点に電流を供給する回路は、その縦続接続回路
外に存するので、電源ラインとグランド間に縦続接続さ
れるトランジスタの段数が少なくなり、その分、電源電
圧が低電圧でも動作するサンプルホールド回路が実現さ
れる。また、サンプリング期間とサンプリング期間以外
との切換えの制御は第１の差動回路（サンプリング用の
スイッチ部）とは別個の第２差動回路において行うの
で、サンプリングされる入力信号の電圧とは無関係に切
換えの制御を行うことができる。
【図１】本発明の第１実施例のサンプルホールド回路を
示す回路図。
示す回路図。
【図２】本発明の第２実施例のサンプルホールド回路を
示す回路図。
示す回路図。
【図３】本発明の第３実施例のサンプルホールド回路を
示す回路図。
示す回路図。
【図４】本発明の第４実施例のサンプルホールド回路を
示す回路図。
示す回路図。
【図５】従来例の回路図。
【図６】サンプルホールド回路に与えられる信号波形を
示す回路図。
示す回路図。
１ 入力端子 ２ 出力端子 ３ 定電流源 ６ 差動回路 Ｃ１ コンデンサ
Claims (1)
- 【請求項１】定電流源と、 前記定電流源に接続されたスイッチ部を成す第１の差動
回路と、 前記第１の差動回路の出力端子に接続されたホールド用
のコンデンサと、 前記第１の差動回路と定電流源の接続点にサンプリング
期間以外は前記定電流源の出力電流と同値の電流を出力
し、サンプリング期間は前記差動回路をＯＮする小さい
電流を出力するか若しくは前記接続点に電流を出力しな
い切換え手段と、から成り、前記切換え手段は第２の差
動回路と、第２の差動回路により駆動される定電流回路
とから成り、第２の差動回路がサンプリングパルスによ
り制御されるサンプルホールド回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP05008899A JP3073619B2 (ja) | 1993-01-22 | 1993-01-22 | サンプルホールド回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP05008899A JP3073619B2 (ja) | 1993-01-22 | 1993-01-22 | サンプルホールド回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH07111098A JPH07111098A (ja) | 1995-04-25 |
| JP3073619B2 true JP3073619B2 (ja) | 2000-08-07 |
Family
ID=11705532
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP05008899A Expired - Fee Related JP3073619B2 (ja) | 1993-01-22 | 1993-01-22 | サンプルホールド回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3073619B2 (ja) |
-
1993
- 1993-01-22 JP JP05008899A patent/JP3073619B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH07111098A (ja) | 1995-04-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3073619B2 (ja) | サンプルホールド回路 | |
| EP0097902B1 (en) | Sampling circuit | |
| JP3016317B2 (ja) | 可変利得増幅器 | |
| JPH0748313B2 (ja) | 広帯域サンプル／ホールド回路 | |
| JPH09306193A (ja) | サンプルホールド回路 | |
| JP3063657B2 (ja) | サンプルホールド回路 | |
| KR910009559B1 (ko) | 샘플 홀드 회로 | |
| JPS6031130B2 (ja) | サンプル・ホ−ルド回路 | |
| JP2621994B2 (ja) | 電圧制御可変利得増幅器 | |
| JP2697273B2 (ja) | 差動増幅回路 | |
| JP3039174B2 (ja) | スイッチ回路 | |
| JPH0666648B2 (ja) | ヒステリシスコンパレ−タ | |
| JPH0595276A (ja) | 論理和回路 | |
| JP2570877B2 (ja) | スイッチ付クランプ回路 | |
| JPS60251600A (ja) | サンプルホ−ルド回路 | |
| JPH0445199Y2 (ja) | ||
| JPH05205495A (ja) | 増幅回路 | |
| JP3768595B2 (ja) | サンプルホールド回路 | |
| JPH0612872B2 (ja) | 電流切換回路 | |
| JPS61126694A (ja) | サンプルホ−ルド回路用スイツチ回路 | |
| JP2550416B2 (ja) | クランプ回路 | |
| JPH0363997A (ja) | スイッチング回路 | |
| JP2563380B2 (ja) | 比較回路 | |
| JPH0434849B2 (ja) | ||
| JPS58121199A (ja) | サンプルホ−ルド回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090602 Year of fee payment: 9 |
|
| LAPS | Cancellation because of no payment of annual fees |