JP3073619B2 - サンプルホールド回路 - Google Patents
サンプルホールド回路Info
- Publication number
- JP3073619B2 JP3073619B2 JP05008899A JP889993A JP3073619B2 JP 3073619 B2 JP3073619 B2 JP 3073619B2 JP 05008899 A JP05008899 A JP 05008899A JP 889993 A JP889993 A JP 889993A JP 3073619 B2 JP3073619 B2 JP 3073619B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- transistor
- constant current
- differential circuit
- current source
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Electronic Switches (AREA)
- Analogue/Digital Conversion (AREA)
- Amplifiers (AREA)
Description
【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明はサンプルホールド回路に
関するものであり、特にICで構成されたサンプルホー
ルド回路に関する。
関するものであり、特にICで構成されたサンプルホー
ルド回路に関する。
【0002】
【従来の技術】従来のサンプルホールド回路の一例を図
5に示す。同図において、21はスイッチ部を成す差動
回路で、25が入力端子であり、26がサンプリング出
力端子となり、その出力端子26にはホールド用のコン
デンサC1が接続されている。差動回路21は差動対ト
ランジスタQ22、Q23とそれらのコレクタ側に接続
されたカレントミラー型の負荷を成すトランジスタQ2
4、Q25と抵抗R2、R3とから構成されている。ま
た、22は切換え回路、23は定電流源である。切換え
回路22は差動対トランジスタQ26とQ27から成っ
ており、一方、定電流源23はトランジスタQ21と抵
抗R1とから成っている。
5に示す。同図において、21はスイッチ部を成す差動
回路で、25が入力端子であり、26がサンプリング出
力端子となり、その出力端子26にはホールド用のコン
デンサC1が接続されている。差動回路21は差動対ト
ランジスタQ22、Q23とそれらのコレクタ側に接続
されたカレントミラー型の負荷を成すトランジスタQ2
4、Q25と抵抗R2、R3とから構成されている。ま
た、22は切換え回路、23は定電流源である。切換え
回路22は差動対トランジスタQ26とQ27から成っ
ており、一方、定電流源23はトランジスタQ21と抵
抗R1とから成っている。
【0003】次に、このサンプルホールド回路の動作を
説明する。図6はこの回路に入力されるCCDセンサ
(図示せず)からの信号(a)とサンプリングパルス
(b)を示している。信号(a)を入力端子25に与
え、サンプリングパルス(b)を端子27へ入力する
(ただし端子28は一定電圧Eを与えておく)と、サン
プリングパルス(b)が高電位の期間はトランジスタQ
26が導通して差動回路21が動作し、出力端子26に
入力信号がそのまま導出される。サンプリングパルス
(b)が低電位の期間はトランジスタQ26は遮断され
るので、差動回路21は動作せず、出力端子26に接続
されているコンデンサC1によって信号電荷は保持され
る。この動作を繰り返して入力信号(a)から信号成分
(ハ)のみを抽出し、その電荷をホールドすることがで
きる。
説明する。図6はこの回路に入力されるCCDセンサ
(図示せず)からの信号(a)とサンプリングパルス
(b)を示している。信号(a)を入力端子25に与
え、サンプリングパルス(b)を端子27へ入力する
(ただし端子28は一定電圧Eを与えておく)と、サン
プリングパルス(b)が高電位の期間はトランジスタQ
26が導通して差動回路21が動作し、出力端子26に
入力信号がそのまま導出される。サンプリングパルス
(b)が低電位の期間はトランジスタQ26は遮断され
るので、差動回路21は動作せず、出力端子26に接続
されているコンデンサC1によって信号電荷は保持され
る。この動作を繰り返して入力信号(a)から信号成分
(ハ)のみを抽出し、その電荷をホールドすることがで
きる。
【0004】
【発明が解決しようとする課題】しかしながら、上記の
ような構成ではスイッチ部を成す差動回路21と切換え
用の回路22を電源ライン20とグランド間に縦続に接
続して構成しているので、電源電圧Vccが低くなると動
作しにくくなるという欠点がある。
ような構成ではスイッチ部を成す差動回路21と切換え
用の回路22を電源ライン20とグランド間に縦続に接
続して構成しているので、電源電圧Vccが低くなると動
作しにくくなるという欠点がある。
【0005】本発明は上記の欠点を除去し、低電源電圧
時にも動作可能にしたサンプルホールド回路を提供する
ことを目的とする。
時にも動作可能にしたサンプルホールド回路を提供する
ことを目的とする。
【0006】
【課題を解決するための手段】上記の目的を達成するた
め本発明のサンプルホールド回路は、定電流源と、この
定電流源に接続されたスイッチ部を成す第1の差動回路
と、該第1の差動回路の出力端子に接続されたホールド
用のコンデンサと、前記差動回路と定電流源の接続点に
サンプリング期間以外は前記定電流源の出力電流と同値
の電流を出力し、サンプリング期間は差動回路をONす
る小さい電流を出力するか若しくは前記接続点に電流を
出力しない切換え手段とを有する構成となっている。そ
して、切換え手段は第2の差動回路と、第2の差動回路
により駆動される定電流回路とから成り、第2の差動回
路がサンプリングパルスにより制御されるようになって
いる。
め本発明のサンプルホールド回路は、定電流源と、この
定電流源に接続されたスイッチ部を成す第1の差動回路
と、該第1の差動回路の出力端子に接続されたホールド
用のコンデンサと、前記差動回路と定電流源の接続点に
サンプリング期間以外は前記定電流源の出力電流と同値
の電流を出力し、サンプリング期間は差動回路をONす
る小さい電流を出力するか若しくは前記接続点に電流を
出力しない切換え手段とを有する構成となっている。そ
して、切換え手段は第2の差動回路と、第2の差動回路
により駆動される定電流回路とから成り、第2の差動回
路がサンプリングパルスにより制御されるようになって
いる。
【0007】
【作用】このような構成によると、上記従来例で差動回
路と定電流源との間に縦続形式で挿入されていた切換え
回路が外に出た形となるので、その分、電源ラインとグ
ランド間に縦続接続されるトランジスタの段数が低減さ
れ、電源電圧が低くなっても動作が可能となる。
路と定電流源との間に縦続形式で挿入されていた切換え
回路が外に出た形となるので、その分、電源ラインとグ
ランド間に縦続接続されるトランジスタの段数が低減さ
れ、電源電圧が低くなっても動作が可能となる。
【0008】
【実施例】以下、本発明の実施例を図面を参照して説明
する。図1において、6は一対の差動対トランジスタQ
2、Q3と、それらのコレクタ側に接続されたカレント
ミラー型の負荷を成すトランジスタQ4、Q5と、抵抗
R2、R3とから構成されたスイッチ部を成す差動回路
であり、1は図6(a)に示す信号が与えられる入力端
子、2は出力端子である。出力端子2にはホールド用の
コンデンサC1が接続されている。差動対トランジスタ
Q2、Q3のエミッタは共通に定電流源3に接続されて
いる。この定電流源3はトランジスタQ1と抵抗R1と
から成っており、その出力電流は2Iに設定されてい
る。
する。図1において、6は一対の差動対トランジスタQ
2、Q3と、それらのコレクタ側に接続されたカレント
ミラー型の負荷を成すトランジスタQ4、Q5と、抵抗
R2、R3とから構成されたスイッチ部を成す差動回路
であり、1は図6(a)に示す信号が与えられる入力端
子、2は出力端子である。出力端子2にはホールド用の
コンデンサC1が接続されている。差動対トランジスタ
Q2、Q3のエミッタは共通に定電流源3に接続されて
いる。この定電流源3はトランジスタQ1と抵抗R1と
から成っており、その出力電流は2Iに設定されてい
る。
【0009】7は切換え回路であり、一対の差動対トラ
ンジスタQ11、Q12から成っており、その入力端子
4にはサンプリングパルスが与えられ、入力端子5は定
電圧E1与えられるようになっている。切換え回路7は
定電流源トランジスタQ10に接続されている。この定
電流源トランジスタQ10は電流Iを流す。トランジス
タQ11のコレクタは(ホ)点に接続され、トランジス
タQ12のコレクタはトランジスタQ5のエミッタに接
続されている。
ンジスタQ11、Q12から成っており、その入力端子
4にはサンプリングパルスが与えられ、入力端子5は定
電圧E1与えられるようになっている。切換え回路7は
定電流源トランジスタQ10に接続されている。この定
電流源トランジスタQ10は電流Iを流す。トランジス
タQ11のコレクタは(ホ)点に接続され、トランジス
タQ12のコレクタはトランジスタQ5のエミッタに接
続されている。
【0010】抵抗R4〜R7及びトランジスタQ7はト
ランジスタQ1、Q10にベース電位を供給する。トラ
ンジスタQ7と共にカレントミラー回路を成すトランジ
スタQ8のコレクタは(ホ)点に接続され、(ホ)点は
更にトランジスタQ9のエミッタに接続されている。ト
ランジスタQ9のベースは抵抗R5とR6に接続され、
コレクタは(ヘ)点、即ち差動回路6と定電流源3の接
続中点に接続されている。前記トランジスタQ8は2I
の電流を出力するように設定されている。尚、点線10
で囲った部分は定電流回路を示している。
ランジスタQ1、Q10にベース電位を供給する。トラ
ンジスタQ7と共にカレントミラー回路を成すトランジ
スタQ8のコレクタは(ホ)点に接続され、(ホ)点は
更にトランジスタQ9のエミッタに接続されている。ト
ランジスタQ9のベースは抵抗R5とR6に接続され、
コレクタは(ヘ)点、即ち差動回路6と定電流源3の接
続中点に接続されている。前記トランジスタQ8は2I
の電流を出力するように設定されている。尚、点線10
で囲った部分は定電流回路を示している。
【0011】次に、このサンプルホールド回路の動作に
ついて説明する。まず、入力端子1に図6(a)の信号
が与えられ、且つ端子4にサンプリングパルス{図6
(b)}が与えられている状態において、サンプリング
パルス(b)が高電位にある期間ではトランジスタQ1
1が導通しており、このトランジスタQ11は定電流I
を流す。また、トランジスタQ8は定電流2Iを流して
いるので、トランジスタQ9は差し引きIの電流(即
ち、定電流源3の電流2Iの半分の電流I)を出力する
ことになる。従って、差動回路6には定電流Iが流れる
ため所定の動作を行ない、出力端子2に入力信号が導出
され、その電荷がコンデンサC1にチャージされる。
ついて説明する。まず、入力端子1に図6(a)の信号
が与えられ、且つ端子4にサンプリングパルス{図6
(b)}が与えられている状態において、サンプリング
パルス(b)が高電位にある期間ではトランジスタQ1
1が導通しており、このトランジスタQ11は定電流I
を流す。また、トランジスタQ8は定電流2Iを流して
いるので、トランジスタQ9は差し引きIの電流(即
ち、定電流源3の電流2Iの半分の電流I)を出力する
ことになる。従って、差動回路6には定電流Iが流れる
ため所定の動作を行ない、出力端子2に入力信号が導出
され、その電荷がコンデンサC1にチャージされる。
【0012】次に、サンプリングパルス(b)が低電位
にある期間ではトランジスタQ11は遮断状態になり、
トランジスタQ8の定電流2IはトランジスタQ9を介
してそのままトランジスタQ1に流れ込むため差動回路
6へ供給される電流がなくなり、差動回路6はOFFす
る。それと同時にトランジスタQ12が導通するためト
ランジスタQ5は即座にカットオフし、コンデンサC1
はハイインピーダンス状態となり、電荷が保持される。
この回路は図5の従来例に比べて電源ライン20とグラ
ンド間に入るトランジスタの縦続の段数が少ないため低
電源電圧の動作に適している。
にある期間ではトランジスタQ11は遮断状態になり、
トランジスタQ8の定電流2IはトランジスタQ9を介
してそのままトランジスタQ1に流れ込むため差動回路
6へ供給される電流がなくなり、差動回路6はOFFす
る。それと同時にトランジスタQ12が導通するためト
ランジスタQ5は即座にカットオフし、コンデンサC1
はハイインピーダンス状態となり、電荷が保持される。
この回路は図5の従来例に比べて電源ライン20とグラ
ンド間に入るトランジスタの縦続の段数が少ないため低
電源電圧の動作に適している。
【0013】次に、図2の実施例は定電流源3を成すト
ランジスタQ1が電流Iを流すように設定されており、
また差動対トランジスタQ14、Q15から成る切換え
回路7の端子4には一定電圧E1が与えられ、端子5に
は図6(b)に示すサンプリングパルスが与えられる。
トランジスタQ14のコレクタはカレントミラー回路を
成すトランジスタQ16に図示の如く接続されている。
前記トランジスタQ16と共にカレントミラー回路を成
すトランジスタQ17は電流Iを出力するように電流値
が設定されている。そして、このトランジスタQ17の
コレクタは差動回路6と定電流源3の接続中点である
(ヘ)点に接続されている。抵抗R4とR5は電源ライ
ン20の電源電圧Vccを分圧してトランジスタQ1とQ
13のベースへバイアス電圧を付与している。
ランジスタQ1が電流Iを流すように設定されており、
また差動対トランジスタQ14、Q15から成る切換え
回路7の端子4には一定電圧E1が与えられ、端子5に
は図6(b)に示すサンプリングパルスが与えられる。
トランジスタQ14のコレクタはカレントミラー回路を
成すトランジスタQ16に図示の如く接続されている。
前記トランジスタQ16と共にカレントミラー回路を成
すトランジスタQ17は電流Iを出力するように電流値
が設定されている。そして、このトランジスタQ17の
コレクタは差動回路6と定電流源3の接続中点である
(ヘ)点に接続されている。抵抗R4とR5は電源ライ
ン20の電源電圧Vccを分圧してトランジスタQ1とQ
13のベースへバイアス電圧を付与している。
【0014】このサンプルホールド回路は、まず、サン
プリングパルスの高電位期間にトランジスタQ14がO
FF、トランジスタQ15がONとなって、トランジス
タQ16、Q17がOFFになるため、トランジスタQ
17から(ヘ)点へ電流が流れず、そのため定電流源3
の電流Iは差動回路6へ流れる。差動回路6は入力端子
1に与えられた入力信号を出力端子2へ導出し、コンデ
ンサC1へその信号電荷を蓄積する。次に、サンプリン
グパルス(b)の低電位期間はトランジスタQ14がO
N、トランジスタQ15がOFFとなるため、トランジ
スタQ16、Q17が動作し、トランジスタQ17から
(ヘ)点へ電流Iが供給される。この電流Iは低電流源
3を流れる電流Iとなるので、差動回路6には電流が流
れず、差動回路6はOFF状態となる。このOFF状態
の間、コンデンサC1は高インピーダンスとなり、蓄積
電荷を保持する。
プリングパルスの高電位期間にトランジスタQ14がO
FF、トランジスタQ15がONとなって、トランジス
タQ16、Q17がOFFになるため、トランジスタQ
17から(ヘ)点へ電流が流れず、そのため定電流源3
の電流Iは差動回路6へ流れる。差動回路6は入力端子
1に与えられた入力信号を出力端子2へ導出し、コンデ
ンサC1へその信号電荷を蓄積する。次に、サンプリン
グパルス(b)の低電位期間はトランジスタQ14がO
N、トランジスタQ15がOFFとなるため、トランジ
スタQ16、Q17が動作し、トランジスタQ17から
(ヘ)点へ電流Iが供給される。この電流Iは低電流源
3を流れる電流Iとなるので、差動回路6には電流が流
れず、差動回路6はOFF状態となる。このOFF状態
の間、コンデンサC1は高インピーダンスとなり、蓄積
電荷を保持する。
【0015】図3、図4の各実施例は図1、図2におけ
る各トランジスタを逆導電型のトランジスタに置き換え
たものであって、図1、図2と実質的に同一である。
る各トランジスタを逆導電型のトランジスタに置き換え
たものであって、図1、図2と実質的に同一である。
【0016】
【発明の効果】以上説明した通り、本発明によれば、差
動回路と定電流源が縦続に接続されるだけであり、それ
らの接続点に電流を供給する回路は、その縦続接続回路
外に存するので、電源ラインとグランド間に縦続接続さ
れるトランジスタの段数が少なくなり、その分、電源電
圧が低電圧でも動作するサンプルホールド回路が実現さ
れる。また、サンプリング期間とサンプリング期間以外
との切換えの制御は第1の差動回路(サンプリング用の
スイッチ部)とは別個の第2差動回路において行うの
で、サンプリングされる入力信号の電圧とは無関係に切
換えの制御を行うことができる。
動回路と定電流源が縦続に接続されるだけであり、それ
らの接続点に電流を供給する回路は、その縦続接続回路
外に存するので、電源ラインとグランド間に縦続接続さ
れるトランジスタの段数が少なくなり、その分、電源電
圧が低電圧でも動作するサンプルホールド回路が実現さ
れる。また、サンプリング期間とサンプリング期間以外
との切換えの制御は第1の差動回路(サンプリング用の
スイッチ部)とは別個の第2差動回路において行うの
で、サンプリングされる入力信号の電圧とは無関係に切
換えの制御を行うことができる。
【図1】本発明の第1実施例のサンプルホールド回路を
示す回路図。
示す回路図。
【図2】本発明の第2実施例のサンプルホールド回路を
示す回路図。
示す回路図。
【図3】本発明の第3実施例のサンプルホールド回路を
示す回路図。
示す回路図。
【図4】本発明の第4実施例のサンプルホールド回路を
示す回路図。
示す回路図。
【図5】従来例の回路図。
【図6】サンプルホールド回路に与えられる信号波形を
示す回路図。
示す回路図。
1 入力端子 2 出力端子 3 定電流源 6 差動回路 C1 コンデンサ
Claims (1)
- 【請求項1】定電流源と、 前記定電流源に接続されたスイッチ部を成す第1の差動
回路と、 前記第1の差動回路の出力端子に接続されたホールド用
のコンデンサと、 前記第1の差動回路と定電流源の接続点にサンプリング
期間以外は前記定電流源の出力電流と同値の電流を出力
し、サンプリング期間は前記差動回路をONする小さい
電流を出力するか若しくは前記接続点に電流を出力しな
い切換え手段と、から成り、前記切換え手段は第2の差
動回路と、第2の差動回路により駆動される定電流回路
とから成り、第2の差動回路がサンプリングパルスによ
り制御されるサンプルホールド回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP05008899A JP3073619B2 (ja) | 1993-01-22 | 1993-01-22 | サンプルホールド回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP05008899A JP3073619B2 (ja) | 1993-01-22 | 1993-01-22 | サンプルホールド回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH07111098A JPH07111098A (ja) | 1995-04-25 |
JP3073619B2 true JP3073619B2 (ja) | 2000-08-07 |
Family
ID=11705532
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP05008899A Expired - Fee Related JP3073619B2 (ja) | 1993-01-22 | 1993-01-22 | サンプルホールド回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3073619B2 (ja) |
-
1993
- 1993-01-22 JP JP05008899A patent/JP3073619B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JPH07111098A (ja) | 1995-04-25 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3073619B2 (ja) | サンプルホールド回路 | |
EP0097902B1 (en) | Sampling circuit | |
JP3016317B2 (ja) | 可変利得増幅器 | |
JPH0748313B2 (ja) | 広帯域サンプル/ホールド回路 | |
JPH09306193A (ja) | サンプルホールド回路 | |
JP3063657B2 (ja) | サンプルホールド回路 | |
KR910009559B1 (ko) | 샘플 홀드 회로 | |
JPS6031130B2 (ja) | サンプル・ホ−ルド回路 | |
JP2621994B2 (ja) | 電圧制御可変利得増幅器 | |
JP2697273B2 (ja) | 差動増幅回路 | |
JP3039174B2 (ja) | スイッチ回路 | |
JPH0666648B2 (ja) | ヒステリシスコンパレ−タ | |
JPH0595276A (ja) | 論理和回路 | |
JP2570877B2 (ja) | スイッチ付クランプ回路 | |
JPS60251600A (ja) | サンプルホ−ルド回路 | |
JPH0445199Y2 (ja) | ||
JPH05205495A (ja) | 増幅回路 | |
JP3768595B2 (ja) | サンプルホールド回路 | |
JPH0612872B2 (ja) | 電流切換回路 | |
JPS61126694A (ja) | サンプルホ−ルド回路用スイツチ回路 | |
JP2550416B2 (ja) | クランプ回路 | |
JPH0363997A (ja) | スイッチング回路 | |
JP2563380B2 (ja) | 比較回路 | |
JPH0434849B2 (ja) | ||
JPS58121199A (ja) | サンプルホ−ルド回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090602 Year of fee payment: 9 |
|
LAPS | Cancellation because of no payment of annual fees |