JP3071622B2 - 表示装置およびその駆動方法およびその実装方法 - Google Patents
表示装置およびその駆動方法およびその実装方法Info
- Publication number
- JP3071622B2 JP3071622B2 JP5281296A JP28129693A JP3071622B2 JP 3071622 B2 JP3071622 B2 JP 3071622B2 JP 5281296 A JP5281296 A JP 5281296A JP 28129693 A JP28129693 A JP 28129693A JP 3071622 B2 JP3071622 B2 JP 3071622B2
- Authority
- JP
- Japan
- Prior art keywords
- display
- wiring
- scanning
- display device
- driving
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Liquid Crystal (AREA)
- Liquid Crystal Display Device Control (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
Description
【０００１】
【産業上の利用分野】この発明は、表示装置およびその
駆動方法およびその実装方法に関する。より詳しくは、
マトリクス型液晶表示素子のように表示画面を走査して
駆動する液晶、プラズマ、薄膜ＥＬ（エレクトロ・ルミ
ネッセンス）等の平面型表示装置およびその駆動方法お
よび実装方法に関する。
駆動方法およびその実装方法に関する。より詳しくは、
マトリクス型液晶表示素子のように表示画面を走査して
駆動する液晶、プラズマ、薄膜ＥＬ（エレクトロ・ルミ
ネッセンス）等の平面型表示装置およびその駆動方法お
よび実装方法に関する。
【０００２】
【従来の技術】この種の表示装置としては、例えば図８
に示すような薄膜トランジスタ(ＴＦＴ)マトリクス型液
晶表示素子がある。この液晶表示素子は、表示用基板上
に、画素Ｐと、一方の端子がこの画素Ｐにつながる薄膜
トランジスタＴとからなる単位セルをマトリクス状に配
列し、各行毎に上記薄膜トランジスタＴ,Ｔ,…のゲート
を走査用配線１０８に接続する一方、各列毎に上記薄膜
トランジスタＴ,Ｔ,…の他方の端子を表示用配線１１４
に接続している。そして、走査駆動用ＬＳＩ,表示駆動
用ＬＳＩがそれぞれ走査信号出力端子１０６,１０６,
…;表示信号出力端子１１２,１１２,…に発生する出力
信号を、各走査用配線１０８,１０８,…;各表示用配線
１１４,１１４,…に供給している。
に示すような薄膜トランジスタ(ＴＦＴ)マトリクス型液
晶表示素子がある。この液晶表示素子は、表示用基板上
に、画素Ｐと、一方の端子がこの画素Ｐにつながる薄膜
トランジスタＴとからなる単位セルをマトリクス状に配
列し、各行毎に上記薄膜トランジスタＴ,Ｔ,…のゲート
を走査用配線１０８に接続する一方、各列毎に上記薄膜
トランジスタＴ,Ｔ,…の他方の端子を表示用配線１１４
に接続している。そして、走査駆動用ＬＳＩ,表示駆動
用ＬＳＩがそれぞれ走査信号出力端子１０６,１０６,
…;表示信号出力端子１１２,１１２,…に発生する出力
信号を、各走査用配線１０８,１０８,…;各表示用配線
１１４,１１４,…に供給している。
【０００３】一般的には、図８に示すように、走査信号
駆動用ＬＳＩが１つの走査信号出力端子１０６に発生す
る出力信号を１本の走査用配線１０８に供給している。
このため、例えば２４０本の走査用配線１０８を駆動す
る場合は、走査駆動用ＬＳＩの出力信号の数は同数の２
４０だけ必要となる。したがって、出力信号数６０のＬ
ＳＩを用いる場合は４ケのＬＳＩが、出力信号数８０の
ＬＳＩを用いる場合は３ケのＬＳＩが、出力信号数１２
０のＬＳＩを用いる場合は２ケのＬＳＩがそれぞれ設け
られている。
駆動用ＬＳＩが１つの走査信号出力端子１０６に発生す
る出力信号を１本の走査用配線１０８に供給している。
このため、例えば２４０本の走査用配線１０８を駆動す
る場合は、走査駆動用ＬＳＩの出力信号の数は同数の２
４０だけ必要となる。したがって、出力信号数６０のＬ
ＳＩを用いる場合は４ケのＬＳＩが、出力信号数８０の
ＬＳＩを用いる場合は３ケのＬＳＩが、出力信号数１２
０のＬＳＩを用いる場合は２ケのＬＳＩがそれぞれ設け
られている。
【０００４】
【発明が解決しようとする課題】ところで、最近の液晶
等の平面型表示素子の価格競争には非常に厳しいものが
あり、コスト低減が大きな課題となっている。中でも、
駆動用ＬＳＩ(走査駆動用ＬＳＩおよび表示駆動用ＬＳ
Ｉ)は高価であるため、液晶表示素子全体に占めるコス
ト比率が高く、コスト低減の意味が大きい。
等の平面型表示素子の価格競争には非常に厳しいものが
あり、コスト低減が大きな課題となっている。中でも、
駆動用ＬＳＩ(走査駆動用ＬＳＩおよび表示駆動用ＬＳ
Ｉ)は高価であるため、液晶表示素子全体に占めるコス
ト比率が高く、コスト低減の意味が大きい。
【０００５】そこで、駆動用ＬＳＩに関するコスト低減
を目的として、出力端子のピッチを微小化してチップサ
イズを縮小する試みや、駆動用ＬＳＩ１個当たりの出力
端子数を増やして駆動用ＬＳＩの使用個数を削減する試
みなどが行なわれている。しかし、これらの試みでは、
充分なコスト低減を実現するには至っておらず、むし
ろ、液晶表示素子の基板上で微小ピッチで多くの端子を
接続しなければならないため、歩留が低下するおそれが
ある。なお、この事情は、単純マトリクス型液晶表示素
子など、駆動用ＬＳＩを用いて表示信号系を走査するも
のにも共通する。
を目的として、出力端子のピッチを微小化してチップサ
イズを縮小する試みや、駆動用ＬＳＩ１個当たりの出力
端子数を増やして駆動用ＬＳＩの使用個数を削減する試
みなどが行なわれている。しかし、これらの試みでは、
充分なコスト低減を実現するには至っておらず、むし
ろ、液晶表示素子の基板上で微小ピッチで多くの端子を
接続しなければならないため、歩留が低下するおそれが
ある。なお、この事情は、単純マトリクス型液晶表示素
子など、駆動用ＬＳＩを用いて表示信号系を走査するも
のにも共通する。
【０００６】また、図９に示すように、走査信号出力端
子１０６の各１つに一端がつながり、他端側がｎ本に分
岐された分岐部をなす分岐用配線Ａ，Ｂ，Ｃ，Ｄを設け
るとともに、上記各分岐部とそれに対応する走査用配線
Ｇ（１）〜Ｇ（ｎ）との間に、３端子のトランジスタＳ
Ｗ11〜ＳＷn4を設けた表示装置が提案されている（特公
平５−１４９１５号公報）。この表示装置は、図１１に
示すように、制御用配線Ｅ（１）〜Ｅ（ｎ）を順次選択
（電位を＋Ｖにする）して一群の分岐部を選択し、か
つ、上記群選択時に分岐用配線Ａ，Ｂ，Ｃ，Ｄを順次選
択して、上記群内の走査用配線を全て選択する。これに
より、群毎に順次走査用配線を選択してゆく。同時に、
トランジスタＳＷ11〜ＳＷn4がオフしているとき、それ
に対応した走査用配線Ｇ（１）〜Ｇ（ｎ）につながるト
ランジスタＰ1〜ＰNをオンして（信号Ｉ，Ｊによる）、
上記走査用配線Ｇ（１）〜Ｇ（ｎ）に一定電圧を与えて
十分な放電を行う。
子１０６の各１つに一端がつながり、他端側がｎ本に分
岐された分岐部をなす分岐用配線Ａ，Ｂ，Ｃ，Ｄを設け
るとともに、上記各分岐部とそれに対応する走査用配線
Ｇ（１）〜Ｇ（ｎ）との間に、３端子のトランジスタＳ
Ｗ11〜ＳＷn4を設けた表示装置が提案されている（特公
平５−１４９１５号公報）。この表示装置は、図１１に
示すように、制御用配線Ｅ（１）〜Ｅ（ｎ）を順次選択
（電位を＋Ｖにする）して一群の分岐部を選択し、か
つ、上記群選択時に分岐用配線Ａ，Ｂ，Ｃ，Ｄを順次選
択して、上記群内の走査用配線を全て選択する。これに
より、群毎に順次走査用配線を選択してゆく。同時に、
トランジスタＳＷ11〜ＳＷn4がオフしているとき、それ
に対応した走査用配線Ｇ（１）〜Ｇ（ｎ）につながるト
ランジスタＰ1〜ＰNをオンして（信号Ｉ，Ｊによる）、
上記走査用配線Ｇ（１）〜Ｇ（ｎ）に一定電圧を与えて
十分な放電を行う。
【０００７】しかし、図９の表示装置では、表示用基板
１０１に対して走査線駆動回路１０２，信号線駆動回路
１０５が別々に２方向に配置されているため、表示用基
板１０１と駆動用回路基板との接続工程が２回必要とな
る。場合によっては、さらにタイミング等の信号を伝達
するための中継基板１０９を設けねばならず、その中継
基板１０９と各駆動用回路基板との接続がそれぞれ必要
となる。このため、実装作業に手間がかかり、コストが
高くつくという問題がある。また、表示画面に対して２
方向に回路が拡がっているため、実装後のモジュールの
サイズが大きく、かつ重くなるという問題がある。ま
た、トランジスタＰ1〜ＰNの動作周波数が高いため、誤
動作するおそれがある。
１０１に対して走査線駆動回路１０２，信号線駆動回路
１０５が別々に２方向に配置されているため、表示用基
板１０１と駆動用回路基板との接続工程が２回必要とな
る。場合によっては、さらにタイミング等の信号を伝達
するための中継基板１０９を設けねばならず、その中継
基板１０９と各駆動用回路基板との接続がそれぞれ必要
となる。このため、実装作業に手間がかかり、コストが
高くつくという問題がある。また、表示画面に対して２
方向に回路が拡がっているため、実装後のモジュールの
サイズが大きく、かつ重くなるという問題がある。ま
た、トランジスタＰ1〜ＰNの動作周波数が高いため、誤
動作するおそれがある。
【０００８】なお、図９に示した表示装置を中継基板を
設けて実装する場合、一般に図１０に示すような実装工
程が必要となる。すなわち、まず、上記表示用基板（表
示パネル）１０１上の表示用配線Ｓ（１）〜Ｓ（Ｍ）
と、信号線駆動回路１０２とを接続するための接続材
（異方性導電膜など）を、表示用基板１０１と信号線駆
動回路基板（図示せず）とのいずれかに供給する（Ｓ１
０１）。次に、表示用基板１０１の一辺に沿って、上記
信号線駆動回路基板を隣接させ（Ｓ１０２）、表示用基
板１０１上の表示用配線Ｓ（１）〜Ｓ（Ｍ）と、信号線
駆動回路１０２の出力端子とを、上記接続材によって接
続する（Ｓ１０３）。次に、表示用基板１０１を９０°
だけ回転させる（Ｓ１０４）。先程と同様の手順で、表
示用基板１０１上の分岐用配線Ａ，Ｂ，Ｃ，Ｄ、制御用
配線Ｅ（１）〜Ｅ（ｎ）などと、走査線駆動回路１０５
の出力端子とを、接続材によって接続する（Ｓ１０５〜
Ｓ１０７）。次に、この状態の表示用基板１０１を移動
させる（Ｓ１０８）。続いて、中継基板と走査線駆動回
路とのいずれかに接続材を供給し（Ｓ１０９）、位置合
わせを行い（Ｓ１１０）、中継基板１０９の配線と走査
線駆動回路１０５の入力端子とを接続する（Ｓ１１
１）。次に、再びこの状態の表示用基板１０１を移動さ
せる（Ｓ１１２）。先程と同様の手順で、中継基板と信
号線駆動回路１０２とのいずれかに接続材を供給し（Ｓ
１１３）、位置合わせを行い（Ｓ１１４）、中継基板の
配線と信号線駆動回路１０２の入力端子とを接続する
（Ｓ１１５）。このように、実装のための工程数が多い
という問題がある（ただし、Ｓ１１４の位置合わせ工程
は省略され得る。）。
設けて実装する場合、一般に図１０に示すような実装工
程が必要となる。すなわち、まず、上記表示用基板（表
示パネル）１０１上の表示用配線Ｓ（１）〜Ｓ（Ｍ）
と、信号線駆動回路１０２とを接続するための接続材
（異方性導電膜など）を、表示用基板１０１と信号線駆
動回路基板（図示せず）とのいずれかに供給する（Ｓ１
０１）。次に、表示用基板１０１の一辺に沿って、上記
信号線駆動回路基板を隣接させ（Ｓ１０２）、表示用基
板１０１上の表示用配線Ｓ（１）〜Ｓ（Ｍ）と、信号線
駆動回路１０２の出力端子とを、上記接続材によって接
続する（Ｓ１０３）。次に、表示用基板１０１を９０°
だけ回転させる（Ｓ１０４）。先程と同様の手順で、表
示用基板１０１上の分岐用配線Ａ，Ｂ，Ｃ，Ｄ、制御用
配線Ｅ（１）〜Ｅ（ｎ）などと、走査線駆動回路１０５
の出力端子とを、接続材によって接続する（Ｓ１０５〜
Ｓ１０７）。次に、この状態の表示用基板１０１を移動
させる（Ｓ１０８）。続いて、中継基板と走査線駆動回
路とのいずれかに接続材を供給し（Ｓ１０９）、位置合
わせを行い（Ｓ１１０）、中継基板１０９の配線と走査
線駆動回路１０５の入力端子とを接続する（Ｓ１１
１）。次に、再びこの状態の表示用基板１０１を移動さ
せる（Ｓ１１２）。先程と同様の手順で、中継基板と信
号線駆動回路１０２とのいずれかに接続材を供給し（Ｓ
１１３）、位置合わせを行い（Ｓ１１４）、中継基板の
配線と信号線駆動回路１０２の入力端子とを接続する
（Ｓ１１５）。このように、実装のための工程数が多い
という問題がある（ただし、Ｓ１１４の位置合わせ工程
は省略され得る。）。
【０００９】そこで、この発明の目的は、歩留を低下さ
せることなく駆動用ＬＳＩの使用個数を削減するととも
に実装作業を簡単化して、大幅なコスト低減を実現で
き、しかも、実装後のモジュールのサイズを小さく、か
つ、軽く構成でき、安定に駆動できる表示装置およびそ
の駆動方法およびその実装方法を提供することにある。
せることなく駆動用ＬＳＩの使用個数を削減するととも
に実装作業を簡単化して、大幅なコスト低減を実現で
き、しかも、実装後のモジュールのサイズを小さく、か
つ、軽く構成でき、安定に駆動できる表示装置およびそ
の駆動方法およびその実装方法を提供することにある。
【００１０】
【課題を解決するための手段】上記目的を達成するた
め、請求項１に記載の表示装置は、略矩形状の表示用基
板上に、行列状に配列された画素と一方の端子がこの画
素につながる薄膜トランジスタとからなる単位セルと、
各行毎に上記単位セルの薄膜トランジスタのゲートに接
続された走査用配線と、各列毎に上記単位セルの薄膜ト
ランジスタの他方の端子に接続された表示用配線とを有
し、走査駆動用ＬＳＩ,表示駆動用ＬＳＩがそれぞれ走
査信号出力端子,表示信号出力端子に発生する出力信号
を上記各走査用配線,各表示用配線に供給して、上記走
査駆動用ＬＳＩの出力信号に応じて走査を行って、上記
表示駆動用ＬＳＩの出力信号が表す画像を表示する表示
装置において、上記走査信号出力端子の各１つに一端が
つながり、他端側が所定数に分岐された分岐部をなす分
岐用配線と、上記分岐用配線の各分岐部と、上記各分岐
部に対応する上記走査用配線との間にそれぞれ設けら
れ、制御端子に制御信号を受けてオン,オフされる第１
のスイッチング素子と、上記第１のスイッチング素子の
制御端子にそれぞれ接続された制御用配線と、上記制御
用配線に上記第１のスイッチング素子をオン,オフさせ
る制御信号を出力する制御手段を備え、上記表示信号出
力端子が上記表示用基板の一辺に沿って配置されるとと
もに、上記走査信号出力端子が上記表示信号出力端子の
並びの延長線上に配置され、上記走査信号出力端子から
上記単位セルに至る上記分岐用配線もしくは走査用配線
は、列方向から行方向に向かって分岐または屈曲してお
り、上記各走査用配線は、制御端子に制御信号を受けて
オン,オフされる第２のスイッチング素子を介して、上
記各単位セルの薄膜トランジスタをオフさせる電圧を有
する外部電源端子に接続されていることを特徴としてい
る。
め、請求項１に記載の表示装置は、略矩形状の表示用基
板上に、行列状に配列された画素と一方の端子がこの画
素につながる薄膜トランジスタとからなる単位セルと、
各行毎に上記単位セルの薄膜トランジスタのゲートに接
続された走査用配線と、各列毎に上記単位セルの薄膜ト
ランジスタの他方の端子に接続された表示用配線とを有
し、走査駆動用ＬＳＩ,表示駆動用ＬＳＩがそれぞれ走
査信号出力端子,表示信号出力端子に発生する出力信号
を上記各走査用配線,各表示用配線に供給して、上記走
査駆動用ＬＳＩの出力信号に応じて走査を行って、上記
表示駆動用ＬＳＩの出力信号が表す画像を表示する表示
装置において、上記走査信号出力端子の各１つに一端が
つながり、他端側が所定数に分岐された分岐部をなす分
岐用配線と、上記分岐用配線の各分岐部と、上記各分岐
部に対応する上記走査用配線との間にそれぞれ設けら
れ、制御端子に制御信号を受けてオン,オフされる第１
のスイッチング素子と、上記第１のスイッチング素子の
制御端子にそれぞれ接続された制御用配線と、上記制御
用配線に上記第１のスイッチング素子をオン,オフさせ
る制御信号を出力する制御手段を備え、上記表示信号出
力端子が上記表示用基板の一辺に沿って配置されるとと
もに、上記走査信号出力端子が上記表示信号出力端子の
並びの延長線上に配置され、上記走査信号出力端子から
上記単位セルに至る上記分岐用配線もしくは走査用配線
は、列方向から行方向に向かって分岐または屈曲してお
り、上記各走査用配線は、制御端子に制御信号を受けて
オン,オフされる第２のスイッチング素子を介して、上
記各単位セルの薄膜トランジスタをオフさせる電圧を有
する外部電源端子に接続されていることを特徴としてい
る。
【００１１】また、請求項２に記載の表示装置は、請求
項１に記載の表示装置において、１本の上記分岐用配線
の各分岐部は、上記走査駆動用ＬＳＩの出力端子数分だ
け互いに離れた行の走査用配線に対応するとともに、隣
接した上記分岐用配線の同数番目の分岐部はそれぞれ隣
接した行の走査用配線に対応することを特徴としてい
る。
項１に記載の表示装置において、１本の上記分岐用配線
の各分岐部は、上記走査駆動用ＬＳＩの出力端子数分だ
け互いに離れた行の走査用配線に対応するとともに、隣
接した上記分岐用配線の同数番目の分岐部はそれぞれ隣
接した行の走査用配線に対応することを特徴としてい
る。
【００１２】また、請求項３に記載の表示装置は、請求
項２に記載の表示装置において、上記各分岐用配線の同
数番目の分岐部と、これらの分岐部に対応する一群の走
査用配線との間に設けられた一群の上記第１のスイッチ
ング素子のゲートに、共通の制御用配線が接続されてい
ることを特徴としている。
項２に記載の表示装置において、上記各分岐用配線の同
数番目の分岐部と、これらの分岐部に対応する一群の走
査用配線との間に設けられた一群の上記第１のスイッチ
ング素子のゲートに、共通の制御用配線が接続されてい
ることを特徴としている。
【００１３】また、請求項４に記載の表示装置は、請求
項１に記載の表示装置において、上記各分岐用配線の同
数番目の分岐部に対応する一群の走査用配線に接続され
た一群の上記第２のスイッチング素子は、制御端子に共
通の制御用配線が接続されていることを特徴としてい
る。
項１に記載の表示装置において、上記各分岐用配線の同
数番目の分岐部に対応する一群の走査用配線に接続され
た一群の上記第２のスイッチング素子は、制御端子に共
通の制御用配線が接続されていることを特徴としてい
る。
【００１４】また、請求項５に記載の表示装置は、請求
項１乃至４のいずれか一つに記載の表示装置において、
上記第１のスイッチング素子および第２のスイッチング
素子は薄膜トランジスタからなることを特徴としてい
る。
項１乃至４のいずれか一つに記載の表示装置において、
上記第１のスイッチング素子および第２のスイッチング
素子は薄膜トランジスタからなることを特徴としてい
る。
【００１５】また、請求項６に記載の表示装置は、請求
項１乃至４のいずれか一つに記載の表示装置において、
上記第１のスイッチング素子および第２のスイッチング
素子は薄膜整流素子からなることを特徴としている。
項１乃至４のいずれか一つに記載の表示装置において、
上記第１のスイッチング素子および第２のスイッチング
素子は薄膜整流素子からなることを特徴としている。
【００１６】また、請求項７に記載の表示装置は、請求
項１乃至６のいずれか一つに記載の表示装置において、
上記表示用基板の一辺に沿って、上記走査駆動用ＬＳＩ
および表示駆動用ＬＳＩを搭載した駆動用回路基板が隣
接し、上記表示用基板の一辺の各配線と、上記走査駆動
用ＬＳＩの走査信号出力端子，上記表示駆動用ＬＳＩの
表示信号出力端子とが、直接または概ね平行な配線を有
する中継基板を介して接続されていることを特徴として
いる。
項１乃至６のいずれか一つに記載の表示装置において、
上記表示用基板の一辺に沿って、上記走査駆動用ＬＳＩ
および表示駆動用ＬＳＩを搭載した駆動用回路基板が隣
接し、上記表示用基板の一辺の各配線と、上記走査駆動
用ＬＳＩの走査信号出力端子，上記表示駆動用ＬＳＩの
表示信号出力端子とが、直接または概ね平行な配線を有
する中継基板を介して接続されていることを特徴として
いる。
【００１７】また、請求項８に記載の表示装置は、請求
項１乃至６のいずれか一つに記載の表示装置において、
上記走査駆動用ＬＳＩおよび表示駆動用ＬＳＩは、上記
表示用基板上に設けられていることを特徴としている。
項１乃至６のいずれか一つに記載の表示装置において、
上記走査駆動用ＬＳＩおよび表示駆動用ＬＳＩは、上記
表示用基板上に設けられていることを特徴としている。
【００１８】また、請求項９に記載の表示装置は、請求
項８に記載の表示装置において、上記各駆動用ＬＳＩは
電源および制御信号入力用の入力端子を有し、上記表示
用基板の一辺に沿って、上記各駆動用ＬＳＩの電源およ
び制御信号供給用の配線を有するコントロール基板が隣
接し、上記コントロール基板の上記配線と、上記各駆動
用ＬＳＩの上記入力端子またはこの入力端子につながる
上記表示用基板上の配線とが、直接または概ね平行な配
線を有する中継基板を介して接続されていることを特徴
としている。
項８に記載の表示装置において、上記各駆動用ＬＳＩは
電源および制御信号入力用の入力端子を有し、上記表示
用基板の一辺に沿って、上記各駆動用ＬＳＩの電源およ
び制御信号供給用の配線を有するコントロール基板が隣
接し、上記コントロール基板の上記配線と、上記各駆動
用ＬＳＩの上記入力端子またはこの入力端子につながる
上記表示用基板上の配線とが、直接または概ね平行な配
線を有する中継基板を介して接続されていることを特徴
としている。
【００１９】また、請求項１０に記載の表示装置の駆動
方法は、請求項３に記載の表示装置を駆動する駆動方法
であって、上記走査駆動用ＬＳＩは、一定の周期で、上
記各走査信号出力端子にパルス状の出力信号を順次発生
し、上記制御手段は、上記各制御用配線に上記走査駆動
用ＬＳＩの出力信号と同期し、かつ、上記周期を上記分
岐数だけ倍した周期を有する制御信号を発生して、上記
同数番目の分岐部につながる一群の上記第１のスイッチ
ング素子を群毎に順次オン,オフすることを特徴として
いる。
方法は、請求項３に記載の表示装置を駆動する駆動方法
であって、上記走査駆動用ＬＳＩは、一定の周期で、上
記各走査信号出力端子にパルス状の出力信号を順次発生
し、上記制御手段は、上記各制御用配線に上記走査駆動
用ＬＳＩの出力信号と同期し、かつ、上記周期を上記分
岐数だけ倍した周期を有する制御信号を発生して、上記
同数番目の分岐部につながる一群の上記第１のスイッチ
ング素子を群毎に順次オン,オフすることを特徴として
いる。
【００２０】また、請求項１１に記載の表示装置の駆動
方法は、請求項１に記載の表示装置を駆動する駆動方法
であって、上記走査用配線につながる第１のスイッチン
グ素子がオフしているとき、上記第２のスイッチング素
子の制御端子に、この第２のスイッチング素子をオンさ
せる制御信号を連続して印加することを特徴としてい
る。
方法は、請求項１に記載の表示装置を駆動する駆動方法
であって、上記走査用配線につながる第１のスイッチン
グ素子がオフしているとき、上記第２のスイッチング素
子の制御端子に、この第２のスイッチング素子をオンさ
せる制御信号を連続して印加することを特徴としてい
る。
【００２１】また、請求項１２に記載の表示装置の実装
方法は、請求項１乃至７のいずれか一つに記載の表示装
置を実装する実装方法であって、上記走査駆動用ＬＳＩ
および表示駆動用ＬＳＩを搭載した駆動用回路基板を用
意し、上記表示用基板の一辺の各配線と、上記走査駆動
用ＬＳＩの走査信号出力端子，上記表示駆動用ＬＳＩの
表示信号出力端子とを接続するための接続材を、上記表
示用基板または駆動用回路基板のいずれかに供給し、上
記表示用基板の一辺に沿って、上記駆動用回路基板を隣
接させ、上記表示用基板上の上記各配線と、上記駆動用
回路基板上の各出力端子とを、上記接続材によって一括
して接続することを特徴としている。
方法は、請求項１乃至７のいずれか一つに記載の表示装
置を実装する実装方法であって、上記走査駆動用ＬＳＩ
および表示駆動用ＬＳＩを搭載した駆動用回路基板を用
意し、上記表示用基板の一辺の各配線と、上記走査駆動
用ＬＳＩの走査信号出力端子，上記表示駆動用ＬＳＩの
表示信号出力端子とを接続するための接続材を、上記表
示用基板または駆動用回路基板のいずれかに供給し、上
記表示用基板の一辺に沿って、上記駆動用回路基板を隣
接させ、上記表示用基板上の上記各配線と、上記駆動用
回路基板上の各出力端子とを、上記接続材によって一括
して接続することを特徴としている。
【００２２】また、請求項１３に記載の表示装置の実装
方法は、請求項１乃至７のいずれか一つに記載の表示装
置を実装する実装方法であって、上記走査駆動用ＬＳＩ
および表示駆動用ＬＳＩを搭載した駆動用回路基板と、
平行配線を有する中継基板とを用意し、上記表示用基板
の一辺の各配線と、上記走査駆動用ＬＳＩの走査信号出
力端子，上記表示駆動用ＬＳＩの表示信号出力端子とを
接続するための接続材を、上記中継基板の平行配線上に
供給し、上記表示用基板の一辺に沿って、上記中継基板
と駆動用回路基板とを隣接させ、上記表示用基板上の上
記各配線と、上記駆動用回路基板上の各出力端子とを、
上記接続材によって上記中継基板の平行配線に一括して
接続することを特徴としている。
方法は、請求項１乃至７のいずれか一つに記載の表示装
置を実装する実装方法であって、上記走査駆動用ＬＳＩ
および表示駆動用ＬＳＩを搭載した駆動用回路基板と、
平行配線を有する中継基板とを用意し、上記表示用基板
の一辺の各配線と、上記走査駆動用ＬＳＩの走査信号出
力端子，上記表示駆動用ＬＳＩの表示信号出力端子とを
接続するための接続材を、上記中継基板の平行配線上に
供給し、上記表示用基板の一辺に沿って、上記中継基板
と駆動用回路基板とを隣接させ、上記表示用基板上の上
記各配線と、上記駆動用回路基板上の各出力端子とを、
上記接続材によって上記中継基板の平行配線に一括して
接続することを特徴としている。
【００２３】また、請求項１４に記載の表示装置の実装
方法は、請求項８または９の表示装置を実装する実装方
法であって、上記各駆動用ＬＳＩの入力端子と、上記コ
ントロール基板の電源および制御信号供給用の配線とを
接続するための接続材を、上記表示用基板またはコント
ロール基板のいずれかに供給し、上記表示用基板の一辺
に沿って、上記コントロール基板を隣接させ、上記コン
トロール基板の上記配線と、上記各駆動用ＬＳＩの上記
入力端子またはこの入力端子につながる上記表示用基板
上の配線とを、上記接続材によって一括して接続するこ
とを特徴としている。
方法は、請求項８または９の表示装置を実装する実装方
法であって、上記各駆動用ＬＳＩの入力端子と、上記コ
ントロール基板の電源および制御信号供給用の配線とを
接続するための接続材を、上記表示用基板またはコント
ロール基板のいずれかに供給し、上記表示用基板の一辺
に沿って、上記コントロール基板を隣接させ、上記コン
トロール基板の上記配線と、上記各駆動用ＬＳＩの上記
入力端子またはこの入力端子につながる上記表示用基板
上の配線とを、上記接続材によって一括して接続するこ
とを特徴としている。
【００２４】また、請求項１５に記載の表示装置の実装
方法は、請求項８または９の表示装置を実装する実装方
法であって、平行配線を有する中継基板を用意し、上記
各駆動用ＬＳＩの入力端子と、上記コントロール基板の
電源および制御信号供給用の配線とを接続するための接
続材を、上記中継基板の平行配線上に供給し、上記表示
用基板の一辺に沿って、上記中継基板とコントロール基
板とを隣接させ、上記コントロール基板の上記配線と、
上記各駆動用ＬＳＩの上記入力端子またはこの入力端子
につながる上記表示用基板上の配線とを、上記接続材に
よって上記中継基板の平行配線に一括して接続すること
を特徴としている。
方法は、請求項８または９の表示装置を実装する実装方
法であって、平行配線を有する中継基板を用意し、上記
各駆動用ＬＳＩの入力端子と、上記コントロール基板の
電源および制御信号供給用の配線とを接続するための接
続材を、上記中継基板の平行配線上に供給し、上記表示
用基板の一辺に沿って、上記中継基板とコントロール基
板とを隣接させ、上記コントロール基板の上記配線と、
上記各駆動用ＬＳＩの上記入力端子またはこの入力端子
につながる上記表示用基板上の配線とを、上記接続材に
よって上記中継基板の平行配線に一括して接続すること
を特徴としている。
【００２５】
【作用】請求項１に記載の表示装置では、走査駆動用Ｌ
ＳＩの出力信号(出力端子)を分岐用配線で所定数に分岐
して、第１のスイッチング素子を介して上記分岐数分の
走査用配線に供給している。この結果、走査駆動用ＬＳ
Ｉの出力端子１つ当たり上記分岐数分の走査用配線が駆
動される。したがって、走査駆動用ＬＳＩの使用個数を
従来に比して上記分岐数分の１に削減することができ、
大幅なコスト低減がなされる。しかも、走査駆動用ＬＳ
Ｉの出力端子１のピッチを微小化したり、駆動用ＬＳＩ
１個当たりの出力端子数を増やしたりする訳ではないの
で、歩留を低下させることもない。むしろ、走査駆動用
ＬＳＩの接続箇所が全体として減少することから、歩留
が向上する。しかも、走査信号出力端子から単位セルに
至る上記分岐用配線もしくは走査用配線が、列方向から
行方向に向かって分岐または屈曲していることから、上
記表示用基板の一辺に沿った表示信号出力端子の並びの
延長線上に走査信号出力端子が配置されている。したが
って、表示駆動用ＬＳＩおよび走査駆動用ＬＳＩは、表
示用基板の一辺に沿って一つの駆動用回路基板に搭載す
ることが可能となる。このようにした場合、表示用基板
と駆動用回路基板との接続工程が１回で済み、実装作業
が簡単になる。タイミング等の信号を伝達するための中
継基板を設ける場合も、その中継基板と駆動用回路基板
との接続回数が減って、実装作業の手間が省ける。した
がって、従来に比して、さらにコストが低減される。ま
た、表示用基板の一辺のみに沿って駆動用回路基板が設
けられるので、実装後のモジュールのサイズが小さく、
かつ、軽くなる。また、上記各走査用配線は、制御端子
に制御信号を受けてオン,オフされる第２のスイッチン
グ素子を介して、上記各単位セルの薄膜トランジスタを
オフさせる電圧を有する外部電源端子に接続されている
ので、走査用配線につながる第１のスイッチング素子が
オフしている間、上記第２のスイッチング素子をオンさ
せることによって、上記走査用配線の電位は、上記各単
位セルの薄膜トランジスタをオフさせる値に制御され
る。したがって、表示動作が安定する。
ＳＩの出力信号(出力端子)を分岐用配線で所定数に分岐
して、第１のスイッチング素子を介して上記分岐数分の
走査用配線に供給している。この結果、走査駆動用ＬＳ
Ｉの出力端子１つ当たり上記分岐数分の走査用配線が駆
動される。したがって、走査駆動用ＬＳＩの使用個数を
従来に比して上記分岐数分の１に削減することができ、
大幅なコスト低減がなされる。しかも、走査駆動用ＬＳ
Ｉの出力端子１のピッチを微小化したり、駆動用ＬＳＩ
１個当たりの出力端子数を増やしたりする訳ではないの
で、歩留を低下させることもない。むしろ、走査駆動用
ＬＳＩの接続箇所が全体として減少することから、歩留
が向上する。しかも、走査信号出力端子から単位セルに
至る上記分岐用配線もしくは走査用配線が、列方向から
行方向に向かって分岐または屈曲していることから、上
記表示用基板の一辺に沿った表示信号出力端子の並びの
延長線上に走査信号出力端子が配置されている。したが
って、表示駆動用ＬＳＩおよび走査駆動用ＬＳＩは、表
示用基板の一辺に沿って一つの駆動用回路基板に搭載す
ることが可能となる。このようにした場合、表示用基板
と駆動用回路基板との接続工程が１回で済み、実装作業
が簡単になる。タイミング等の信号を伝達するための中
継基板を設ける場合も、その中継基板と駆動用回路基板
との接続回数が減って、実装作業の手間が省ける。した
がって、従来に比して、さらにコストが低減される。ま
た、表示用基板の一辺のみに沿って駆動用回路基板が設
けられるので、実装後のモジュールのサイズが小さく、
かつ、軽くなる。また、上記各走査用配線は、制御端子
に制御信号を受けてオン,オフされる第２のスイッチン
グ素子を介して、上記各単位セルの薄膜トランジスタを
オフさせる電圧を有する外部電源端子に接続されている
ので、走査用配線につながる第１のスイッチング素子が
オフしている間、上記第２のスイッチング素子をオンさ
せることによって、上記走査用配線の電位は、上記各単
位セルの薄膜トランジスタをオフさせる値に制御され
る。したがって、表示動作が安定する。
【００２６】また、請求項２の表示装置では、１本の上
記分岐用配線の各分岐部は、上記走査駆動用ＬＳＩの出
力端子数分だけ互いに離れた行の走査用配線に対応する
とともに、隣接した上記分岐用配線の同数番目の分岐部
はそれぞれ隣接した行の走査用配線に対応しているの
で、上記各分岐用配線の同数番目の分岐部に対応する一
群の走査用配線毎に走査を行うことが可能となる。例え
ば、上記各分岐用配線の第１番目の分岐部につながる一
群の上記各スイッチング素子をオンさせる一方、他のス
イッチング素子をオフさせる。これにより、上記各分岐
用配線の第１番目の分岐部に対応する一群の走査用配線
を選択する。この状態で、上記走査駆動用ＬＳＩの出力
信号によって、上記一群の走査用配線を駆動する。次
に、上記各分岐用配線の第２番目の分岐部につながる一
群の上記各スイッチング素子をオンさせる一方、他のス
イッチング素子をオフさせる。これにより、上記各分岐
用配線の第２番目の分岐部に対応する一群の走査用配線
を選択する。この状態で、上記走査駆動用ＬＳＩの出力
信号によって、上記一群の走査用配線を駆動する。この
ようにして、多くの走査用配線が、比較的少ない出力信
号数でもって順次駆動される。したがって、走査駆動用
ＬＳＩの使用個数が従来に比して大幅に削減され、コス
ト低減がなされる。
記分岐用配線の各分岐部は、上記走査駆動用ＬＳＩの出
力端子数分だけ互いに離れた行の走査用配線に対応する
とともに、隣接した上記分岐用配線の同数番目の分岐部
はそれぞれ隣接した行の走査用配線に対応しているの
で、上記各分岐用配線の同数番目の分岐部に対応する一
群の走査用配線毎に走査を行うことが可能となる。例え
ば、上記各分岐用配線の第１番目の分岐部につながる一
群の上記各スイッチング素子をオンさせる一方、他のス
イッチング素子をオフさせる。これにより、上記各分岐
用配線の第１番目の分岐部に対応する一群の走査用配線
を選択する。この状態で、上記走査駆動用ＬＳＩの出力
信号によって、上記一群の走査用配線を駆動する。次
に、上記各分岐用配線の第２番目の分岐部につながる一
群の上記各スイッチング素子をオンさせる一方、他のス
イッチング素子をオフさせる。これにより、上記各分岐
用配線の第２番目の分岐部に対応する一群の走査用配線
を選択する。この状態で、上記走査駆動用ＬＳＩの出力
信号によって、上記一群の走査用配線を駆動する。この
ようにして、多くの走査用配線が、比較的少ない出力信
号数でもって順次駆動される。したがって、走査駆動用
ＬＳＩの使用個数が従来に比して大幅に削減され、コス
ト低減がなされる。
【００２７】また、請求項３の表示装置では、上記各分
岐用配線の同数番目の分岐部と、これらの分岐部に対応
する走査用配線との間に設けられた一群の上記第１のス
イッチング素子のゲートに、共通の制御用配線が接続さ
れているので、配線スペースが節約される。
岐用配線の同数番目の分岐部と、これらの分岐部に対応
する走査用配線との間に設けられた一群の上記第１のス
イッチング素子のゲートに、共通の制御用配線が接続さ
れているので、配線スペースが節約される。
【００２８】また、請求項４に記載の表示装置では、上
記各分岐用配線の同数番目の分岐部に対応する一群の走
査用配線に接続された一群の上記第２のスイッチング素
子は、制御端子に共通の制御用配線が接続されているの
で、上記第２のスイッチング素子は群毎にオン，オフ制
御される。したがって、図９中に示したトランジスタＰ
1〜ＰNに比して、動作周波数が低くなり、安定に動作す
る。
記各分岐用配線の同数番目の分岐部に対応する一群の走
査用配線に接続された一群の上記第２のスイッチング素
子は、制御端子に共通の制御用配線が接続されているの
で、上記第２のスイッチング素子は群毎にオン，オフ制
御される。したがって、図９中に示したトランジスタＰ
1〜ＰNに比して、動作周波数が低くなり、安定に動作す
る。
【００２９】また、請求項５の表示装置では、上記第１
のスイッチング素子および第２のスイッチング素子は薄
膜トランジスタからなるので、これらは通常の表示装置
作製プロセスによって容易に形成される。したがって、
コストを増加させることがない。
のスイッチング素子および第２のスイッチング素子は薄
膜トランジスタからなるので、これらは通常の表示装置
作製プロセスによって容易に形成される。したがって、
コストを増加させることがない。
【００３０】また、請求項６の表示装置では、上記第１
のスイッチング素子および第２のスイッチング素子は薄
膜整流素子からなるので、同様に、これらは通常の表示
装置作製プロセスによって容易に形成される。したがっ
て、コストを増加させることがない。
のスイッチング素子および第２のスイッチング素子は薄
膜整流素子からなるので、同様に、これらは通常の表示
装置作製プロセスによって容易に形成される。したがっ
て、コストを増加させることがない。
【００３１】また、請求項７の表示装置では、上記表示
用基板の一辺に沿って、上記走査駆動用ＬＳＩおよび表
示駆動用ＬＳＩを搭載した駆動用回路基板が隣接し、上
記表示用基板の一辺の各配線と、上記走査駆動用ＬＳＩ
の走査信号出力端子，上記表示駆動用ＬＳＩの表示信号
出力端子とが、直接または平行配線を有する中継基板を
介して接続されている。直接接続する場合、表示用基板
と駆動用回路基板との接続工程が１回で済み、実装作業
が簡単になる。また、タイミング等の信号を伝達するた
めに、平行配線を有する中継基板を介して接続する場合
も、その中継基板と駆動用回路基板との接続回数が減っ
て、実装作業の手間が省ける。したがって、従来に比し
て、さらにコストが低減される。また、表示用基板の一
辺のみに沿って駆動用回路基板等が設けられるので、実
装後のモジュールのサイズが小さく、かつ、軽くなる。
用基板の一辺に沿って、上記走査駆動用ＬＳＩおよび表
示駆動用ＬＳＩを搭載した駆動用回路基板が隣接し、上
記表示用基板の一辺の各配線と、上記走査駆動用ＬＳＩ
の走査信号出力端子，上記表示駆動用ＬＳＩの表示信号
出力端子とが、直接または平行配線を有する中継基板を
介して接続されている。直接接続する場合、表示用基板
と駆動用回路基板との接続工程が１回で済み、実装作業
が簡単になる。また、タイミング等の信号を伝達するた
めに、平行配線を有する中継基板を介して接続する場合
も、その中継基板と駆動用回路基板との接続回数が減っ
て、実装作業の手間が省ける。したがって、従来に比し
て、さらにコストが低減される。また、表示用基板の一
辺のみに沿って駆動用回路基板等が設けられるので、実
装後のモジュールのサイズが小さく、かつ、軽くなる。
【００３２】また、請求項８の表示装置では、上記走査
駆動用ＬＳＩと表示駆動用ＬＳＩは、上記表示用基板上
に設けられているので、表示装置全体が小型に形成され
る。
駆動用ＬＳＩと表示駆動用ＬＳＩは、上記表示用基板上
に設けられているので、表示装置全体が小型に形成され
る。
【００３３】また、請求項９の表示装置では、各駆動用
ＬＳＩは電源および制御信号入力用の入力端子を有し、
上記表示用基板の一辺に沿って、上記各駆動用ＬＳＩの
電源および制御信号供給用の配線を有するコントロール
基板が隣接し、上記コントロール基板の上記配線と、上
記各駆動用ＬＳＩの上記入力端子またはこの入力端子に
つながる上記表示用基板上の配線とが、直接または平行
配線を有する中継基板を介して接続されている。直接接
続する場合、表示用基板とコントロール基板との接続工
程が１回で済み、実装作業が簡単になる。また、平行配
線を有する中継基板を介して接続する場合も、その中継
基板とコントロール基板との接続回数が減って、実装作
業の手間が省ける。したがって、従来に比して、さらに
コストが低減される。また、表示用基板の一辺のみに沿
ってコントロール基板等が設けられるので、実装後のモ
ジュールのサイズが小さく、かつ、軽くなる。
ＬＳＩは電源および制御信号入力用の入力端子を有し、
上記表示用基板の一辺に沿って、上記各駆動用ＬＳＩの
電源および制御信号供給用の配線を有するコントロール
基板が隣接し、上記コントロール基板の上記配線と、上
記各駆動用ＬＳＩの上記入力端子またはこの入力端子に
つながる上記表示用基板上の配線とが、直接または平行
配線を有する中継基板を介して接続されている。直接接
続する場合、表示用基板とコントロール基板との接続工
程が１回で済み、実装作業が簡単になる。また、平行配
線を有する中継基板を介して接続する場合も、その中継
基板とコントロール基板との接続回数が減って、実装作
業の手間が省ける。したがって、従来に比して、さらに
コストが低減される。また、表示用基板の一辺のみに沿
ってコントロール基板等が設けられるので、実装後のモ
ジュールのサイズが小さく、かつ、軽くなる。
【００３４】また、請求項１０の表示装置の駆動方法
は、請求項３の表示装置を駆動する駆動方法であって、
上記走査駆動用ＬＳＩは、一定の周期で、上記各走査信
号出力端子にパルス状の出力信号を順次発生し、上記制
御手段は、上記各制御用配線に上記走査駆動用ＬＳＩの
出力信号と同期し、かつ、上記周期を上記分岐数だけ倍
した周期を有する制御信号を発生して、上記同数番目の
分岐部につながる一群の上記第１のスイッチング素子を
群毎に順次オン,オフする。すなわち、一群の分岐部が
選択され、かつ、上記群選択時に分岐用配線が順次選択
され、この結果、上記群内の走査用配線が全て選択され
る。この動作が群毎に繰り返され、装置の全ての走査用
配線が選択される。
は、請求項３の表示装置を駆動する駆動方法であって、
上記走査駆動用ＬＳＩは、一定の周期で、上記各走査信
号出力端子にパルス状の出力信号を順次発生し、上記制
御手段は、上記各制御用配線に上記走査駆動用ＬＳＩの
出力信号と同期し、かつ、上記周期を上記分岐数だけ倍
した周期を有する制御信号を発生して、上記同数番目の
分岐部につながる一群の上記第１のスイッチング素子を
群毎に順次オン,オフする。すなわち、一群の分岐部が
選択され、かつ、上記群選択時に分岐用配線が順次選択
され、この結果、上記群内の走査用配線が全て選択され
る。この動作が群毎に繰り返され、装置の全ての走査用
配線が選択される。
【００３５】また、請求項１１に記載の表示装置の駆動
方法では、さらに、上記走査用配線につながる第１のス
イッチング素子がオフしているとき、上記第２のスイッ
チング素子の制御端子に、この第２のスイッチング素子
をオンさせる制御信号を連続して印加する。したがっ
て、上記走査用配線について十分な放電がなされ、上記
走査用配線の電位が、上記各単位セルの薄膜トランジス
タをオフさせる値に制御される。したがって、安定に表
示動作が行われる。
方法では、さらに、上記走査用配線につながる第１のス
イッチング素子がオフしているとき、上記第２のスイッ
チング素子の制御端子に、この第２のスイッチング素子
をオンさせる制御信号を連続して印加する。したがっ
て、上記走査用配線について十分な放電がなされ、上記
走査用配線の電位が、上記各単位セルの薄膜トランジス
タをオフさせる値に制御される。したがって、安定に表
示動作が行われる。
【００３６】また、請求項１２に記載の表示装置の実装
方法では、上記走査駆動用ＬＳＩおよび表示駆動用ＬＳ
Ｉを搭載した駆動用回路基板を用意し、上記表示用基板
の一辺の各配線と、上記走査駆動用ＬＳＩの走査信号出
力端子，上記表示駆動用ＬＳＩの表示信号出力端子とを
接続するための接続材を、上記表示用基板または駆動用
回路基板のいずれかに供給し、上記表示用基板の一辺に
沿って、上記駆動用回路基板を隣接させ、上記表示用基
板上の上記各配線と、上記駆動用回路基板上の各出力端
子とを、上記接続材によって一括して接続するので、請
求項１乃至７の表示装置が、従来に比して少ない工程数
で簡単に実装される。
方法では、上記走査駆動用ＬＳＩおよび表示駆動用ＬＳ
Ｉを搭載した駆動用回路基板を用意し、上記表示用基板
の一辺の各配線と、上記走査駆動用ＬＳＩの走査信号出
力端子，上記表示駆動用ＬＳＩの表示信号出力端子とを
接続するための接続材を、上記表示用基板または駆動用
回路基板のいずれかに供給し、上記表示用基板の一辺に
沿って、上記駆動用回路基板を隣接させ、上記表示用基
板上の上記各配線と、上記駆動用回路基板上の各出力端
子とを、上記接続材によって一括して接続するので、請
求項１乃至７の表示装置が、従来に比して少ない工程数
で簡単に実装される。
【００３７】また、請求項１３に記載の表示装置の実装
方法では、上記走査駆動用ＬＳＩおよび表示駆動用ＬＳ
Ｉを搭載した駆動用回路基板と、平行配線を有する中継
基板とを用意し、上記表示用基板の一辺の各配線と、上
記走査駆動用ＬＳＩの走査信号出力端子，上記表示駆動
用ＬＳＩの表示信号出力端子とを接続するための接続材
を、上記中継基板の平行配線上に供給し、上記表示用基
板の一辺に沿って、上記中継基板と駆動用回路基板とを
隣接させ、上記表示用基板上の上記各配線と、上記駆動
用回路基板上の各出力端子とを、上記接続材によって上
記中継基板の平行配線に一括して接続するので、請求項
１乃至７の表示装置が、中継基板を介する場合も、従来
に比して少ない工程数で簡単に実装される。
方法では、上記走査駆動用ＬＳＩおよび表示駆動用ＬＳ
Ｉを搭載した駆動用回路基板と、平行配線を有する中継
基板とを用意し、上記表示用基板の一辺の各配線と、上
記走査駆動用ＬＳＩの走査信号出力端子，上記表示駆動
用ＬＳＩの表示信号出力端子とを接続するための接続材
を、上記中継基板の平行配線上に供給し、上記表示用基
板の一辺に沿って、上記中継基板と駆動用回路基板とを
隣接させ、上記表示用基板上の上記各配線と、上記駆動
用回路基板上の各出力端子とを、上記接続材によって上
記中継基板の平行配線に一括して接続するので、請求項
１乃至７の表示装置が、中継基板を介する場合も、従来
に比して少ない工程数で簡単に実装される。
【００３８】また、請求項１４に記載の表示装置の実装
方法は、上記各駆動用ＬＳＩの入力端子と、上記コント
ロール基板の電源および制御信号供給用の配線とを接続
するための接続材を、上記表示用基板またはコントロー
ル基板のいずれかに供給し、上記表示用基板の一辺に沿
って、上記コントロール基板を隣接させ、上記コントロ
ール基板の上記配線と、上記各駆動用ＬＳＩの上記入力
端子またはこの入力端子につながる上記表示用基板上の
配線とを、上記接続材によって一括して接続するので、
請求項８または９の表示装置が、従来に比して少ない工
程数で簡単に実装される。
方法は、上記各駆動用ＬＳＩの入力端子と、上記コント
ロール基板の電源および制御信号供給用の配線とを接続
するための接続材を、上記表示用基板またはコントロー
ル基板のいずれかに供給し、上記表示用基板の一辺に沿
って、上記コントロール基板を隣接させ、上記コントロ
ール基板の上記配線と、上記各駆動用ＬＳＩの上記入力
端子またはこの入力端子につながる上記表示用基板上の
配線とを、上記接続材によって一括して接続するので、
請求項８または９の表示装置が、従来に比して少ない工
程数で簡単に実装される。
【００３９】また、請求項１５に記載の表示装置の実装
方法は、平行配線を有する中継基板を用意し、上記各駆
動用ＬＳＩの入力端子と、上記コントロール基板の電源
および制御信号供給用の配線とを接続するための接続材
を、上記中継基板の平行配線上に供給し、上記表示用基
板の一辺に沿って、上記中継基板とコントロール基板と
を隣接させ、上記コントロール基板の上記配線と、上記
各駆動用ＬＳＩの上記入力端子またはこの入力端子につ
ながる上記表示用基板上の配線とを、上記接続材によっ
て上記中継基板の平行配線に一括して接続するので、請
求項８または９の表示装置が、中継基板を介する場合
も、従来に比して少ない工程数で簡単に実装される。
方法は、平行配線を有する中継基板を用意し、上記各駆
動用ＬＳＩの入力端子と、上記コントロール基板の電源
および制御信号供給用の配線とを接続するための接続材
を、上記中継基板の平行配線上に供給し、上記表示用基
板の一辺に沿って、上記中継基板とコントロール基板と
を隣接させ、上記コントロール基板の上記配線と、上記
各駆動用ＬＳＩの上記入力端子またはこの入力端子につ
ながる上記表示用基板上の配線とを、上記接続材によっ
て上記中継基板の平行配線に一括して接続するので、請
求項８または９の表示装置が、中継基板を介する場合
も、従来に比して少ない工程数で簡単に実装される。
【００４０】
【実施例】以下、この発明の表示装置およびその駆動方
法およびその実装方法を実施例により詳細に説明する。
法およびその実装方法を実施例により詳細に説明する。
【００４１】図１はこの発明の基礎となるＴＦＴマトリ
クス型液晶表示素子を示している。この液晶表示素子で
は、表示用基板７上に、画素Ｐと、一方の端子がこの画
素Ｐにつながる薄膜トランジスタＴとからなる単位セル
をマトリクス状に配列している。各行毎に上記薄膜トラ
ンジスタＴ,Ｔ,…のゲートを行方向に延びる走査用配線
８に接続する一方、各列毎に上記薄膜トランジスタＴ,
Ｔ,…の他方の端子を列方向に延びる表示用配線１４に
接続している。さらに、表示用基板７の表示用配線１４
が直交する一辺に沿って、図示しない表示駆動用ＬＳＩ
と走査駆動用ＬＳＩが搭載された駆動用回路基板１８が
隣接している。上記表示駆動用ＬＳＩは、駆動用回路基
板１８上で上記表示用基板７に隣接した辺に並ぶ表示信
号出力端子１２,１２,…に、画像データを表す出力信号
を発生している。上記表示用基板７の各表示用配線１
４,１４,…はこの表示信号出力端子１２,１２,…に接続
されている。また、上記走査駆動用ＬＳＩは、駆動用回
路基板１８上で上記表示信号出力端子１２，１２，…の
延長線上に並ぶ走査信号出力端子１６a,１６b,…に、走
査を行うための出力信号を発生している。各走査信号出
力端子１６a,１６b,…には、それぞれ表示用基板７上に
設けられた分岐用配線３１,３２,３３,３４,３５の一端
が接続されている。各分岐用配線３１，…，３５はセル
アレイの片側に列方向に設けられており、各分岐用配線
の他端側は２つに分岐された分岐部３１a,３１b;３２a,
３２b;３３a,３３b;３４a,３４b;３５a,３５bをなして
いる。分岐部３１ａ，３２ａ，…，３５ａはそれぞれ所
定寸法だけ列方向に延び、９０°屈曲してセルアレイの
対応する行へ向かって延びている。一方、分岐部３１
ｂ，３２ｂ，…，３５ｂは分岐箇所からそのままセルア
レイの対応する行へ向かって延びている。上記分岐部の
各対３１a,３１b;…;３５a,３５bは、走査駆動用ＬＳＩ
の出力信号数分(この例では５つ)だけ離れた行の走査用
配線８,８に対応している。さらに、分岐部３１a,３１
b;…;３５a,３５bと、この分岐部に対応する走査用配線
との間に、第１のスイッチング素子として薄膜トランジ
スタＱ１,Ｑ１＃;Ｑ２,Ｑ２＃;Ｑ３,Ｑ３＃;Ｑ４,Ｑ４
＃;Ｑ５,Ｑ５＃が設けられている。一群の薄膜トランジ
スタＱ１,Ｑ２,…,Ｑ５のゲートには制御用配線１５aが
接続される一方、一群の薄膜トランジスタＱ１＃,Ｑ２
＃,…,Ｑ５＃のゲートには制御用配線１５bが接続され
ている。上記各薄膜トランジスタは、制御手段１７a,１
７bが上記制御用配線１５a,１５bに出力する制御信号に
よって群毎に交互にオン,オフされるようになってい
る。なお、上記制御用配線１５a,１５bは、それぞれ上
記薄膜トランジスタの群毎に、すなわち、走査駆動用Ｌ
ＳＩの出力信号数に相当する単位で、共通のバスライン
となっている。これにより、配線スペースを節約してい
る。
クス型液晶表示素子を示している。この液晶表示素子で
は、表示用基板７上に、画素Ｐと、一方の端子がこの画
素Ｐにつながる薄膜トランジスタＴとからなる単位セル
をマトリクス状に配列している。各行毎に上記薄膜トラ
ンジスタＴ,Ｔ,…のゲートを行方向に延びる走査用配線
８に接続する一方、各列毎に上記薄膜トランジスタＴ,
Ｔ,…の他方の端子を列方向に延びる表示用配線１４に
接続している。さらに、表示用基板７の表示用配線１４
が直交する一辺に沿って、図示しない表示駆動用ＬＳＩ
と走査駆動用ＬＳＩが搭載された駆動用回路基板１８が
隣接している。上記表示駆動用ＬＳＩは、駆動用回路基
板１８上で上記表示用基板７に隣接した辺に並ぶ表示信
号出力端子１２,１２,…に、画像データを表す出力信号
を発生している。上記表示用基板７の各表示用配線１
４,１４,…はこの表示信号出力端子１２,１２,…に接続
されている。また、上記走査駆動用ＬＳＩは、駆動用回
路基板１８上で上記表示信号出力端子１２，１２，…の
延長線上に並ぶ走査信号出力端子１６a,１６b,…に、走
査を行うための出力信号を発生している。各走査信号出
力端子１６a,１６b,…には、それぞれ表示用基板７上に
設けられた分岐用配線３１,３２,３３,３４,３５の一端
が接続されている。各分岐用配線３１，…，３５はセル
アレイの片側に列方向に設けられており、各分岐用配線
の他端側は２つに分岐された分岐部３１a,３１b;３２a,
３２b;３３a,３３b;３４a,３４b;３５a,３５bをなして
いる。分岐部３１ａ，３２ａ，…，３５ａはそれぞれ所
定寸法だけ列方向に延び、９０°屈曲してセルアレイの
対応する行へ向かって延びている。一方、分岐部３１
ｂ，３２ｂ，…，３５ｂは分岐箇所からそのままセルア
レイの対応する行へ向かって延びている。上記分岐部の
各対３１a,３１b;…;３５a,３５bは、走査駆動用ＬＳＩ
の出力信号数分(この例では５つ)だけ離れた行の走査用
配線８,８に対応している。さらに、分岐部３１a,３１
b;…;３５a,３５bと、この分岐部に対応する走査用配線
との間に、第１のスイッチング素子として薄膜トランジ
スタＱ１,Ｑ１＃;Ｑ２,Ｑ２＃;Ｑ３,Ｑ３＃;Ｑ４,Ｑ４
＃;Ｑ５,Ｑ５＃が設けられている。一群の薄膜トランジ
スタＱ１,Ｑ２,…,Ｑ５のゲートには制御用配線１５aが
接続される一方、一群の薄膜トランジスタＱ１＃,Ｑ２
＃,…,Ｑ５＃のゲートには制御用配線１５bが接続され
ている。上記各薄膜トランジスタは、制御手段１７a,１
７bが上記制御用配線１５a,１５bに出力する制御信号に
よって群毎に交互にオン,オフされるようになってい
る。なお、上記制御用配線１５a,１５bは、それぞれ上
記薄膜トランジスタの群毎に、すなわち、走査駆動用Ｌ
ＳＩの出力信号数に相当する単位で、共通のバスライン
となっている。これにより、配線スペースを節約してい
る。
【００４２】動作時には、図２に示すように、上記走査
駆動用ＬＳＩは、一定の周期で、出力端子１６a,１６b,
…,１６eにパルス状の出力信号を順次発生する。これと
ともに、制御手段１７a,１７bは、制御用配線１５a,１
５bに上記出力信号と同期し、かつ、上記周期を２倍(分
岐数倍)した周期を有する制御信号を発生して、上記薄
膜トランジスタＱ１,…,Ｑ５とＱ１＃,…,Ｑ５＃とを群
毎に交互にオン,オフする。同時に、表示駆動用ＬＳＩ
が出力端子１２,１２,…に発生するの出力信号(画像デ
ータを表す)を表示用配線１４,１４,…を通して各単位
セルの薄膜トランジスタＴに印加する。これにより、画
像表示を行う。
駆動用ＬＳＩは、一定の周期で、出力端子１６a,１６b,
…,１６eにパルス状の出力信号を順次発生する。これと
ともに、制御手段１７a,１７bは、制御用配線１５a,１
５bに上記出力信号と同期し、かつ、上記周期を２倍(分
岐数倍)した周期を有する制御信号を発生して、上記薄
膜トランジスタＱ１,…,Ｑ５とＱ１＃,…,Ｑ５＃とを群
毎に交互にオン,オフする。同時に、表示駆動用ＬＳＩ
が出力端子１２,１２,…に発生するの出力信号(画像デ
ータを表す)を表示用配線１４,１４,…を通して各単位
セルの薄膜トランジスタＴに印加する。これにより、画
像表示を行う。
【００４３】このようにして、この液晶表示素子では、
走査駆動用ＬＳＩの出力信号(出力端子)１つ当たり２本
の走査用配線８,８を駆動することができる。したがっ
て、走査駆動用ＬＳＩの使用個数を従来に比して１／２
に削減することができ、大幅なコスト低減を行うことが
できる。しかも、走査駆動用ＬＳＩの出力端子１のピッ
チを微小化したり、駆動用ＬＳＩ１個当たりの出力端子
数を増やしたりする訳ではないので、歩留を低下させる
こともない。
走査駆動用ＬＳＩの出力信号(出力端子)１つ当たり２本
の走査用配線８,８を駆動することができる。したがっ
て、走査駆動用ＬＳＩの使用個数を従来に比して１／２
に削減することができ、大幅なコスト低減を行うことが
できる。しかも、走査駆動用ＬＳＩの出力端子１のピッ
チを微小化したり、駆動用ＬＳＩ１個当たりの出力端子
数を増やしたりする訳ではないので、歩留を低下させる
こともない。
【００４４】また、この液晶表示素子は、図５に示すよ
うに、簡単かつ短い工程によって実装できる。すなわ
ち、まず、駆動回路基板１８の端子１６ａ，…，１６
ｅ，１７ａ，１７ｂ，１２，１２，…と、表示用基板
（表示パネル）７の配線３１，…，３５，１５ａ，１５
ｂ，１４，１４，…とを接続するための接続材を、両基
板１８，７のいずれかに供給する（Ｓ１）。次に、両基
板１８，７を互いに位置合わせし（Ｓ２）、圧接などに
よって両基板１８，７の端子を一括して接続する（Ｓ
３）。このように、従来に比して、極めて簡単かつ短い
工程によって実装を行うことができる。したがって、さ
らにコスト低減できる。
うに、簡単かつ短い工程によって実装できる。すなわ
ち、まず、駆動回路基板１８の端子１６ａ，…，１６
ｅ，１７ａ，１７ｂ，１２，１２，…と、表示用基板
（表示パネル）７の配線３１，…，３５，１５ａ，１５
ｂ，１４，１４，…とを接続するための接続材を、両基
板１８，７のいずれかに供給する（Ｓ１）。次に、両基
板１８，７を互いに位置合わせし（Ｓ２）、圧接などに
よって両基板１８，７の端子を一括して接続する（Ｓ
３）。このように、従来に比して、極めて簡単かつ短い
工程によって実装を行うことができる。したがって、さ
らにコスト低減できる。
【００４５】なお、図１の液晶表示素子では、表示用基
板７の表示用配線１４，…が直交する一辺に沿って駆動
用回路基板１８を設け、走査用配線８，８，と走査信号
出力端子１６ａ，１６ｂ，…との間に、屈曲した分岐用
配線３１，３２，…，３５と、第１のスイッチング素子
としての薄膜トランジスタＱ１,Ｑ１＃;Ｑ２,Ｑ２＃;Ｑ
３,Ｑ３＃;Ｑ４,Ｑ４＃;Ｑ５,Ｑ５＃とを設けたが、こ
れに限られるものではない。表示用基板７の走査用配線
８，８，…が直交する一辺に沿って１つの駆動用回路基
板を設け、表示用配線１４，１４，…と表示信号出力端
子１２，１２，…との間に、同様の屈曲した分岐用配線
と、スイッチング素子とを設けても良い。
板７の表示用配線１４，…が直交する一辺に沿って駆動
用回路基板１８を設け、走査用配線８，８，と走査信号
出力端子１６ａ，１６ｂ，…との間に、屈曲した分岐用
配線３１，３２，…，３５と、第１のスイッチング素子
としての薄膜トランジスタＱ１,Ｑ１＃;Ｑ２,Ｑ２＃;Ｑ
３,Ｑ３＃;Ｑ４,Ｑ４＃;Ｑ５,Ｑ５＃とを設けたが、こ
れに限られるものではない。表示用基板７の走査用配線
８，８，…が直交する一辺に沿って１つの駆動用回路基
板を設け、表示用配線１４，１４，…と表示信号出力端
子１２，１２，…との間に、同様の屈曲した分岐用配線
と、スイッチング素子とを設けても良い。
【００４６】ところで、図１の液晶表示素子では、上記
薄膜トランジスタＱ１,…,Ｑ５,Ｑ１＃,…,Ｑ５＃がオ
フしている間、走査用配線８の電位が不安定になり、単
位セルの薄膜トランジスタＴが十分オフしない場合があ
る。そこで、図１の液晶表示素子を改良して、図３に示
す一実施例の液晶表示素子のように、走査用配線８,８,
…と、各単位セルの薄膜トランジスタＴが十分にオフす
る電圧を有する外部電源端子１１との間に、それぞれ第
２のスイッチング素子として薄膜トランジスタＵ１,…
Ｕ５,Ｕ１＃,…,Ｕ５＃を設ける。そして、図４に示す
ように、上記薄膜トランジスタＱ１,…,Ｑ５,Ｑ１＃,
…,Ｑ５＃が各々オフしているとき、制御用配線１３a,
１３bの電位を制御して薄膜トランジスタＵ１,…,Ｕ５,
Ｕ１＃,…,Ｕ５＃を各々オンさせる。これにより、薄膜
トランジスタＱ１,…,Ｑ５,Ｑ１＃,…,Ｑ５＃がオフし
ている間、走査用配線８の電位を安定化して、各単位セ
ルの薄膜トランジスタＴを十分にオフさせることができ
る。
薄膜トランジスタＱ１,…,Ｑ５,Ｑ１＃,…,Ｑ５＃がオ
フしている間、走査用配線８の電位が不安定になり、単
位セルの薄膜トランジスタＴが十分オフしない場合があ
る。そこで、図１の液晶表示素子を改良して、図３に示
す一実施例の液晶表示素子のように、走査用配線８,８,
…と、各単位セルの薄膜トランジスタＴが十分にオフす
る電圧を有する外部電源端子１１との間に、それぞれ第
２のスイッチング素子として薄膜トランジスタＵ１,…
Ｕ５,Ｕ１＃,…,Ｕ５＃を設ける。そして、図４に示す
ように、上記薄膜トランジスタＱ１,…,Ｑ５,Ｑ１＃,
…,Ｑ５＃が各々オフしているとき、制御用配線１３a,
１３bの電位を制御して薄膜トランジスタＵ１,…,Ｕ５,
Ｕ１＃,…,Ｕ５＃を各々オンさせる。これにより、薄膜
トランジスタＱ１,…,Ｑ５,Ｑ１＃,…,Ｑ５＃がオフし
ている間、走査用配線８の電位を安定化して、各単位セ
ルの薄膜トランジスタＴを十分にオフさせることができ
る。
【００４７】なお、以上の実施例では、分岐用配線３
１,…,３５の分岐数は２つとしたが、これに限られるも
のではない。接続歩留が問題とならない限り、分岐数を
それぞれ３,４,…と増やすこともできる。これに応じ
て、走査駆動用ＬＳＩの使用個数を１／３,１／４,…に
削減することができる。
１,…,３５の分岐数は２つとしたが、これに限られるも
のではない。接続歩留が問題とならない限り、分岐数を
それぞれ３,４,…と増やすこともできる。これに応じ
て、走査駆動用ＬＳＩの使用個数を１／３,１／４,…に
削減することができる。
【００４８】また、第１,第２のスイッチング素子Ｑ１,
…,Ｑ５＃,Ｕ１,…,Ｕ５＃は薄膜トランジスタからなる
ものとしているので、通常の液晶表示素子作製プロセス
で容易に形成できる。したがって、コストを増加させる
ことなく設けることができる。同様に、上記第１,第２
のスイッチング素子を薄膜整流素子とした場合も、通常
の液晶表示素子作製プロセスによって容易に形成でき、
したがって、コストを増加させることがない。
…,Ｑ５＃,Ｕ１,…,Ｕ５＃は薄膜トランジスタからなる
ものとしているので、通常の液晶表示素子作製プロセス
で容易に形成できる。したがって、コストを増加させる
ことなく設けることができる。同様に、上記第１,第２
のスイッチング素子を薄膜整流素子とした場合も、通常
の液晶表示素子作製プロセスによって容易に形成でき、
したがって、コストを増加させることがない。
【００４９】図６は、表示用基板７と駆動用回路基板１
８との間に、中継基板としてフレキシブル配線板１９を
介在させた例を示している。フレキシブル配線板１９は
平行配線２０，２０，…を有しており、各駆動用ＬＳＩ
の出力信号を中継する。モジュールの外形サイズを小さ
くするために、駆動用回路基板１８を表示用基板７の裏
側周縁部に重畳させても良い。
８との間に、中継基板としてフレキシブル配線板１９を
介在させた例を示している。フレキシブル配線板１９は
平行配線２０，２０，…を有しており、各駆動用ＬＳＩ
の出力信号を中継する。モジュールの外形サイズを小さ
くするために、駆動用回路基板１８を表示用基板７の裏
側周縁部に重畳させても良い。
【００５０】また、上記走査駆動用ＬＳＩ,表示駆動用
ＬＳＩは、必ずしも表示素子の外部回路である必要はな
い。図７に示すように、表示用基板７上に、走査駆動用
ＬＳＩ２２,表示駆動用ＬＳＩ２３を設け、コントロー
ル基板２１から上記駆動用ＬＳＩ２２，２３の入力端子
２４ａ，…，２４ｃ，２５ａ，…，２５ｃ，…に電源お
よび信号を供給しても良い。この場合も、表示素子全体
を小型化することができる。
ＬＳＩは、必ずしも表示素子の外部回路である必要はな
い。図７に示すように、表示用基板７上に、走査駆動用
ＬＳＩ２２,表示駆動用ＬＳＩ２３を設け、コントロー
ル基板２１から上記駆動用ＬＳＩ２２，２３の入力端子
２４ａ，…，２４ｃ，２５ａ，…，２５ｃ，…に電源お
よび信号を供給しても良い。この場合も、表示素子全体
を小型化することができる。
【００５１】
【発明の効果】以上より明らかなように、請求項１の表
示装置では、走査駆動用ＬＳＩの出力信号(出力端子)を
分岐用配線で所定数に分岐して、第１のスイッチング素
子を介して上記分岐数分の走査用配線に供給しているの
で、走査駆動用ＬＳＩの出力端子１つ当たり上記分岐数
分の走査用配線を駆動できる。したがって、走査駆動用
ＬＳＩの使用個数を従来に比して上記分岐数分の１に削
減することができ、大幅なコスト低減を行うことができ
る。しかも、走査駆動用ＬＳＩの出力端子１のピッチを
微小化したり、駆動用ＬＳＩ１個当たりの出力端子数を
増やしたりする訳ではないので、歩留を低下させること
もない。むしろ、走査駆動用ＬＳＩの接続箇所が全体と
して減少することから、歩留を向上させることができ
る。しかも、走査信号出力端子から単位セルに至る上記
分岐用配線もしくは走査用配線が、列方向から行方向に
向かって分岐または屈曲していることから、上記表示用
基板の一辺に沿った表示信号出力端子の並びの延長線上
に走査信号出力端子が配置されている。したがって、表
示駆動用ＬＳＩおよび走査駆動用ＬＳＩを、表示用基板
の一辺に沿って一つの駆動用回路基板に搭載することが
できる。このようにした場合、表示用基板と駆動用回路
基板との接続工程を１回で済ませることができ、実装作
業を簡単化できる。中継基板を設ける場合も、その中継
基板と駆動用回路基板との接続回数を減らして、実装作
業の手間を省くことができる。したがって、従来に比し
て、さらにコストを低減できる。また、表示用基板の一
辺のみに沿って駆動用回路基板が設けられるので、実装
後のモジュールのサイズを小さく、かつ、軽くできる。
また、上記各走査用配線は、制御端子に制御信号を受け
てオン,オフされる第２のスイッチング素子を介して、
上記各単位セルの薄膜トランジスタをオフさせる電圧を
有する外部電源端子に接続されているので、走査用配線
につながる第１のスイッチング素子がオフしている間、
上記第２のスイッチング素子をオンさせることによっ
て、上記走査用配線の電位を、上記各単位セルの薄膜ト
ランジスタをオフさせる値に制御できる。したがって、
安定に表示動作を行うことができる。
示装置では、走査駆動用ＬＳＩの出力信号(出力端子)を
分岐用配線で所定数に分岐して、第１のスイッチング素
子を介して上記分岐数分の走査用配線に供給しているの
で、走査駆動用ＬＳＩの出力端子１つ当たり上記分岐数
分の走査用配線を駆動できる。したがって、走査駆動用
ＬＳＩの使用個数を従来に比して上記分岐数分の１に削
減することができ、大幅なコスト低減を行うことができ
る。しかも、走査駆動用ＬＳＩの出力端子１のピッチを
微小化したり、駆動用ＬＳＩ１個当たりの出力端子数を
増やしたりする訳ではないので、歩留を低下させること
もない。むしろ、走査駆動用ＬＳＩの接続箇所が全体と
して減少することから、歩留を向上させることができ
る。しかも、走査信号出力端子から単位セルに至る上記
分岐用配線もしくは走査用配線が、列方向から行方向に
向かって分岐または屈曲していることから、上記表示用
基板の一辺に沿った表示信号出力端子の並びの延長線上
に走査信号出力端子が配置されている。したがって、表
示駆動用ＬＳＩおよび走査駆動用ＬＳＩを、表示用基板
の一辺に沿って一つの駆動用回路基板に搭載することが
できる。このようにした場合、表示用基板と駆動用回路
基板との接続工程を１回で済ませることができ、実装作
業を簡単化できる。中継基板を設ける場合も、その中継
基板と駆動用回路基板との接続回数を減らして、実装作
業の手間を省くことができる。したがって、従来に比し
て、さらにコストを低減できる。また、表示用基板の一
辺のみに沿って駆動用回路基板が設けられるので、実装
後のモジュールのサイズを小さく、かつ、軽くできる。
また、上記各走査用配線は、制御端子に制御信号を受け
てオン,オフされる第２のスイッチング素子を介して、
上記各単位セルの薄膜トランジスタをオフさせる電圧を
有する外部電源端子に接続されているので、走査用配線
につながる第１のスイッチング素子がオフしている間、
上記第２のスイッチング素子をオンさせることによっ
て、上記走査用配線の電位を、上記各単位セルの薄膜ト
ランジスタをオフさせる値に制御できる。したがって、
安定に表示動作を行うことができる。
【００５２】また、請求項２の表示装置では、１本の上
記分岐用配線の各分岐部は、上記走査駆動用ＬＳＩの出
力端子数分だけ互いに離れた行の走査用配線に対応する
とともに、隣接した上記分岐用配線の同数番目の分岐部
はそれぞれ隣接した行の走査用配線に対応しているの
で、多くの走査用配線を、比較的少ない出力信号数でも
って順次駆動できる。したがって、走査駆動用ＬＳＩの
使用個数を従来に比して大幅に削減でき、コストを低減
できる。
記分岐用配線の各分岐部は、上記走査駆動用ＬＳＩの出
力端子数分だけ互いに離れた行の走査用配線に対応する
とともに、隣接した上記分岐用配線の同数番目の分岐部
はそれぞれ隣接した行の走査用配線に対応しているの
で、多くの走査用配線を、比較的少ない出力信号数でも
って順次駆動できる。したがって、走査駆動用ＬＳＩの
使用個数を従来に比して大幅に削減でき、コストを低減
できる。
【００５３】また、請求項３の表示装置では、上記各分
岐用配線の同数番目の分岐部と、これらの分岐部に対応
する走査用配線との間に設けられた一群の上記第１のス
イッチング素子のゲートに、共通の制御用配線が接続さ
れているので、配線スペースを節約できる。
岐用配線の同数番目の分岐部と、これらの分岐部に対応
する走査用配線との間に設けられた一群の上記第１のス
イッチング素子のゲートに、共通の制御用配線が接続さ
れているので、配線スペースを節約できる。
【００５４】また、請求項４に記載の表示装置では、上
記各分岐用配線の同数番目の分岐部に対応する一群の走
査用配線に接続された一群の上記第２のスイッチング素
子は、制御端子に共通の制御用配線が接続されているの
で、上記第２のスイッチング素子を群毎にオン，オフ制
御できる。したがって、図９中に示したトランジスタＰ
1〜ＰNに比して、動作周波数を低くでき、安定に動作す
ることができる。
記各分岐用配線の同数番目の分岐部に対応する一群の走
査用配線に接続された一群の上記第２のスイッチング素
子は、制御端子に共通の制御用配線が接続されているの
で、上記第２のスイッチング素子を群毎にオン，オフ制
御できる。したがって、図９中に示したトランジスタＰ
1〜ＰNに比して、動作周波数を低くでき、安定に動作す
ることができる。
【００５５】また、請求項５の表示装置では、上記第１
のスイッチング素子および第２のスイッチング素子は薄
膜トランジスタからなるので、これらは通常の表示装置
作製プロセスによって容易に形成される。したがって、
コスト増加を防止できる。
のスイッチング素子および第２のスイッチング素子は薄
膜トランジスタからなるので、これらは通常の表示装置
作製プロセスによって容易に形成される。したがって、
コスト増加を防止できる。
【００５６】また、請求項６の表示装置では、上記第１
のスイッチング素子および第２のスイッチング素子は薄
膜整流素子からなるので、同様に、これらは通常の表示
装置作製プロセスによって容易に形成される。したがっ
て、コスト増加を防止できる。
のスイッチング素子および第２のスイッチング素子は薄
膜整流素子からなるので、同様に、これらは通常の表示
装置作製プロセスによって容易に形成される。したがっ
て、コスト増加を防止できる。
【００５７】また、請求項７の表示装置では、上記表示
用基板の一辺に沿って、上記走査駆動用ＬＳＩおよび表
示駆動用ＬＳＩを搭載した駆動用回路基板が隣接し、上
記表示用基板の一辺の各配線と、上記走査駆動用ＬＳＩ
の走査信号出力端子，上記表示駆動用ＬＳＩの表示信号
出力端子とが、直接または平行配線を有する中継基板を
介して接続されている。直接接続する場合、表示用基板
と駆動用回路基板との接続工程を１回で済ませることか
でき、実装作業を簡単化できる。また、平行配線を有す
る中継基板を介して接続する場合も、その中継基板と駆
動用回路基板との接続回数を減らして、実装作業の手間
を省くことができる。したがって、従来に比して、さら
にコストを低減できる。また、表示用基板の一辺のみに
沿って駆動用回路基板等が設けられるので、実装後のモ
ジュールのサイズを小さく、かつ、軽くできる。
用基板の一辺に沿って、上記走査駆動用ＬＳＩおよび表
示駆動用ＬＳＩを搭載した駆動用回路基板が隣接し、上
記表示用基板の一辺の各配線と、上記走査駆動用ＬＳＩ
の走査信号出力端子，上記表示駆動用ＬＳＩの表示信号
出力端子とが、直接または平行配線を有する中継基板を
介して接続されている。直接接続する場合、表示用基板
と駆動用回路基板との接続工程を１回で済ませることか
でき、実装作業を簡単化できる。また、平行配線を有す
る中継基板を介して接続する場合も、その中継基板と駆
動用回路基板との接続回数を減らして、実装作業の手間
を省くことができる。したがって、従来に比して、さら
にコストを低減できる。また、表示用基板の一辺のみに
沿って駆動用回路基板等が設けられるので、実装後のモ
ジュールのサイズを小さく、かつ、軽くできる。
【００５８】また、請求項８の表示装置では、上記走査
駆動用ＬＳＩと表示駆動用ＬＳＩは、上記表示用基板上
に設けられているので、表示装置全体を小型に形成でき
る。
駆動用ＬＳＩと表示駆動用ＬＳＩは、上記表示用基板上
に設けられているので、表示装置全体を小型に形成でき
る。
【００５９】また、請求項９の表示装置では、各駆動用
ＬＳＩは電源および制御信号入力用の入力端子を有し、
上記表示用基板の一辺に沿って、上記各駆動用ＬＳＩの
電源および制御信号供給用の配線を有するコントロール
基板が隣接し、上記コントロール基板の上記配線と、上
記各駆動用ＬＳＩの上記入力端子またはこの入力端子に
つながる上記表示用基板上の配線とが、直接または平行
配線を有する中継基板を介して接続されている。直接接
続する場合、表示用基板とコントロール基板との接続工
程を１回で済ませることかでき、実装作業を簡単化でき
る。また、平行配線を有する中継基板を介して接続する
場合も、その中継基板とコントロール基板との接続回数
を減らして、実装作業の手間を省くことができる。した
がって、従来に比して、さらにコストを低減できる。ま
た、表示用基板の一辺のみに沿ってコントロール基板等
が設けられるので、実装後のモジュールのサイズを小さ
く、かつ、軽くできる。
ＬＳＩは電源および制御信号入力用の入力端子を有し、
上記表示用基板の一辺に沿って、上記各駆動用ＬＳＩの
電源および制御信号供給用の配線を有するコントロール
基板が隣接し、上記コントロール基板の上記配線と、上
記各駆動用ＬＳＩの上記入力端子またはこの入力端子に
つながる上記表示用基板上の配線とが、直接または平行
配線を有する中継基板を介して接続されている。直接接
続する場合、表示用基板とコントロール基板との接続工
程を１回で済ませることかでき、実装作業を簡単化でき
る。また、平行配線を有する中継基板を介して接続する
場合も、その中継基板とコントロール基板との接続回数
を減らして、実装作業の手間を省くことができる。した
がって、従来に比して、さらにコストを低減できる。ま
た、表示用基板の一辺のみに沿ってコントロール基板等
が設けられるので、実装後のモジュールのサイズを小さ
く、かつ、軽くできる。
【００６０】また、請求項１０の表示装置の駆動方法
は、請求項３の表示装置の一群の分岐部を選択し、か
つ、上記群選択時に分岐用配線を順次選択する。この結
果、上記群内の走査用配線を全て選択する。この動作が
群毎に繰り返して、装置の全ての走査用配線を選択する
ことができる。
は、請求項３の表示装置の一群の分岐部を選択し、か
つ、上記群選択時に分岐用配線を順次選択する。この結
果、上記群内の走査用配線を全て選択する。この動作が
群毎に繰り返して、装置の全ての走査用配線を選択する
ことができる。
【００６１】また、請求項１１に記載の表示装置の駆動
方法では、さらに、上記走査用配線につながる第１のス
イッチング素子がオフしているとき、上記第２のスイッ
チング素子の制御端子に、この第２のスイッチング素子
をオンさせる制御信号を連続して印加するので、上記走
査用配線について十分な放電を行うことができる。した
がって、上記走査用配線の電位を、上記各単位セルの薄
膜トランジスタをオフさせる値に制御でき、安定に表示
動作を行うことができる。
方法では、さらに、上記走査用配線につながる第１のス
イッチング素子がオフしているとき、上記第２のスイッ
チング素子の制御端子に、この第２のスイッチング素子
をオンさせる制御信号を連続して印加するので、上記走
査用配線について十分な放電を行うことができる。した
がって、上記走査用配線の電位を、上記各単位セルの薄
膜トランジスタをオフさせる値に制御でき、安定に表示
動作を行うことができる。
【００６２】また、請求項１２または１３に記載の表示
装置の実装方法によれば、請求項１乃至７の表示装置
を、従来に比して少ない工程数で簡単に実装できる。
装置の実装方法によれば、請求項１乃至７の表示装置
を、従来に比して少ない工程数で簡単に実装できる。
【００６３】また、請求項１４または１５に記載の表示
装置の実装方法によれば、請求項８または９の表示装置
を、従来に比して少ない工程数で簡単に実装できる。
装置の実装方法によれば、請求項８または９の表示装置
を、従来に比して少ない工程数で簡単に実装できる。
【図１】 この発明の基礎となるアクティブマトリクス
型液晶表示素子の構成を示す図である。
型液晶表示素子の構成を示す図である。
【図２】 上記液晶表示素子の制御信号を示す図であ
る。
る。
【図３】 この発明の一実施例のアクティブマトリクス
型液晶表示素子の構成を示す図である。
型液晶表示素子の構成を示す図である。
【図４】 上記液晶表示素子の制御信号を示す図であ
る。
る。
【図５】 図１の液晶表示素子の実装工程を示す図であ
る。
る。
【図６】 上記液晶表示素子の実装例を示す図である。
【図７】 上記液晶表示素子の別の実装例を示す図であ
る。
る。
【図８】 従来の液晶表示素子の表示部の構成を示す図
である。
である。
【図９】 従来の別の液晶表示素子の構成を示す図であ
る。
る。
【図１０】 図１０の液晶表示素子の実装工程を示す図
である。
である。
【図１１】 上記液晶表示素子の制御信号を示す図であ
る。
る。
７ 表示用基板 ８ 走査用配線 １２ 表示信号出力端子 １４ 表示用配線 １５a,１５b 制御用配線 １６a,…,１６e 走査信号出力端子 １７a,１７b 制御手段 １８ 駆動用回路基板 １９ 中継基板 ２１ コントロール基板 ３１,…,３５ 分岐用配線 ３１a,３１b;…;３５a,３５b 分岐部 Ｃ 単位セル Ｐ 画素 Ｑ１,…,Ｑ５＃,Ｔ,Ｕ１,…,Ｕ５＃ 薄膜トランジスタ
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 昭61−80226（ＪＰ，Ａ) 特開 平４−52621（ＪＰ，Ａ) 特開 平５−142572（ＪＰ，Ａ) 特開 昭63−158527（ＪＰ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) G02F 1/1333 G02F 1/1362 G02F 1/1345 G09G 3/36
Claims (15)
- 【請求項１】 略矩形状の表示用基板上に、行列状に配
列された画素と一方の端子がこの画素につながる薄膜ト
ランジスタとからなる単位セルと、各行毎に上記単位セ
ルの薄膜トランジスタのゲートに接続された走査用配線
と、各列毎に上記単位セルの薄膜トランジスタの他方の
端子に接続された表示用配線とを有し、走査駆動用ＬＳ
Ｉ,表示駆動用ＬＳＩがそれぞれ走査信号出力端子,表示
信号出力端子に発生する出力信号を上記各走査用配線,
各表示用配線に供給して、上記走査駆動用ＬＳＩの出力
信号に応じて走査を行って、上記表示駆動用ＬＳＩの出
力信号が表す画像を表示する表示装置において、 上記走査信号出力端子の各１つに一端がつながり、他端
側が所定数に分岐された分岐部をなす分岐用配線と、 上記分岐用配線の各分岐部と、上記各分岐部に対応する
上記走査用配線との間にそれぞれ設けられ、制御端子に
制御信号を受けてオン,オフされる第１のスイッチング
素子と、 上記第１のスイッチング素子の制御端子にそれぞれ接続
された制御用配線と、 上記制御用配線に上記第１のスイッチング素子をオン,
オフさせる制御信号を出力する制御手段を備え、 上記表示信号出力端子が上記表示用基板の一辺に沿って
配置されるとともに、上記走査信号出力端子が上記表示
信号出力端子の並びの延長線上に配置され、 上記走査信号出力端子から上記単位セルに至る上記分岐
用配線もしくは走査用配線は、列方向から行方向に向か
って分岐または屈曲しており、 上記各走査用配線は、制御端子に制御信号を受けてオ
ン,オフされる第２のスイッチング素子を介して、上記
各単位セルの薄膜トランジスタをオフさせる電圧を有す
る外部電源端子に接続されていることを特徴とする表示
装置。 - 【請求項２】 請求項１に記載の表示装置において、 １本の上記分岐用配線の各分岐部は、上記走査駆動用Ｌ
ＳＩの出力端子数分だけ互いに離れた行の走査用配線に
対応するとともに、隣接した上記分岐用配線の同数番目
の分岐部はそれぞれ隣接した行の走査用配線に対応する
ことを特徴とする表示装置。 - 【請求項３】 請求項２に記載の表示装置において、 上記各分岐用配線の同数番目の分岐部と、これらの分岐
部に対応する一群の走査用配線との間に設けられた一群
の上記第１のスイッチング素子のゲートに、共通の制御
用配線が接続されていることを特徴とする表示装置。 - 【請求項４】 請求項１に記載の表示装置において、 上記各分岐用配線の同数番目の分岐部に対応する一群の
走査用配線に接続された一群の上記第２のスイッチング
素子は、制御端子に共通の制御用配線が接続されている
ことを特徴とする表示装置。 - 【請求項５】 請求項１乃至４のいずれか一つに記載の
表示装置において、 上記第１のスイッチング素子および第２のスイッチング
素子は薄膜トランジスタからなることを特徴とする表示
装置。 - 【請求項６】 請求項１乃至４のいずれか一つに記載の
表示装置において、 上記第１のスイッチング素子および第２のスイッチング
素子は薄膜整流素子からなることを特徴とする表示装
置。 - 【請求項７】 請求項１乃至６のいずれか一つに記載の
表示装置において、 上記表示用基板の一辺に沿って、上記走査駆動用ＬＳＩ
および表示駆動用ＬＳＩを搭載した駆動用回路基板が隣
接し、 上記表示用基板の一辺の各配線と、上記走査駆動用ＬＳ
Ｉの走査信号出力端子，上記表示駆動用ＬＳＩの表示信
号出力端子とが、直接または概ね平行な配線を有する中
継基板を介して接続されていることを特徴とする表示装
置。 - 【請求項８】 請求項１乃至６のいずれか一つに記載の
表示装置において、 上記走査駆動用ＬＳＩおよび表示駆動用ＬＳＩは、上記
表示用基板上に設けられていることを特徴とする表示装
置。 - 【請求項９】 請求項８に記載の表示装置において、 上記各駆動用ＬＳＩは電源および制御信号入力用の入力
端子を有し、 上記表示用基板の一辺に沿って、上記各駆動用ＬＳＩの
電源および制御信号供給用の配線を有するコントロール
基板が隣接し、 上記コントロール基板の上記配線と、上記各駆動用ＬＳ
Ｉの上記入力端子またはこの入力端子につながる上記表
示用基板上の配線とが、直接または概ね平行な配線を有
する中継基板を介して接続されていることを特徴とする
表示装置。 - 【請求項１０】 請求項３に記載の表示装置を駆動する
駆動方法であって、 上記走査駆動用ＬＳＩは、一定の周期で、上記各走査信
号出力端子にパルス状の出力信号を順次発生し、 上記制御手段は、上記各制御用配線に上記走査駆動用Ｌ
ＳＩの出力信号と同期し、かつ、上記周期を上記分岐数
だけ倍した周期を有する制御信号を発生して、上記同数
番目の分岐部につながる一群の上記第１のスイッチング
素子を群毎に順次オン,オフすることを特徴とする表示
装置の駆動方法。 - 【請求項１１】 請求項１に記載の表示装置を駆動する
駆動方法であって、 上記走査用配線につながる第１のスイッチング素子がオ
フしているとき、上記第２のスイッチング素子の制御端
子に、この第２のスイッチング素子をオンさせる制御信
号を連続して印加することを特徴とする表示装置の駆動
方法。 - 【請求項１２】 請求項１乃至７のいずれか一つに記載
の表示装置を実装する実装方法であって、 上記走査駆動用ＬＳＩおよび表示駆動用ＬＳＩを搭載し
た駆動用回路基板を用意し、 上記表示用基板の一辺の各配線と、上記走査駆動用ＬＳ
Ｉの走査信号出力端子，上記表示駆動用ＬＳＩの表示信
号出力端子とを接続するための接続材を、上記表示用基
板または駆動用回路基板のいずれかに供給し、 上記表示用基板の一辺に沿って、上記駆動用回路基板を
隣接させ、 上記表示用基板上の上記各配線と、上記駆動用回路基板
上の各出力端子とを、上記接続材によって一括して接続
することを特徴とする表示装置の実装方法。 - 【請求項１３】 請求項１乃至７のいずれか一つに記載
の表示装置を実装する実装方法であって、 上記走査駆動用ＬＳＩおよび表示駆動用ＬＳＩを搭載し
た駆動用回路基板と、平行配線を有する中継基板とを用
意し、 上記表示用基板の一辺の各配線と、上記走査駆動用ＬＳ
Ｉの走査信号出力端子，上記表示駆動用ＬＳＩの表示信
号出力端子とを接続するための接続材を、上記中継基板
の平行配線上に供給し、 上記表示用基板の一辺に沿って、上記中継基板と駆動用
回路基板とを隣接させ、 上記表示用基板上の上記各配線と、上記駆動用回路基板
上の各出力端子とを、上記接続材によって上記中継基板
の平行配線に一括して接続することを特徴とする表示装
置の実装方法。 - 【請求項１４】 請求項８または９の表示装置を実装す
る実装方法であって、 上記各駆動用ＬＳＩの入力端子と、上記コントロール基
板の電源および制御信号供給用の配線とを接続するため
の接続材を、上記表示用基板またはコントロール基板の
いずれかに供給し、 上記表示用基板の一辺に沿って、上記コントロール基板
を隣接させ、 上記コントロール基板の上記配線と、上記各駆動用ＬＳ
Ｉの上記入力端子またはこの入力端子につながる上記表
示用基板上の配線とを、上記接続材によって一括して接
続することを特徴とする表示装置の実装方法。 - 【請求項１５】 請求項８または９の表示装置を実装す
る実装方法であって、 平行配線を有する中継基板を用意し、 上記各駆動用ＬＳＩの入力端子と、上記コントロール基
板の電源および制御信号供給用の配線とを接続するため
の接続材を、上記中継基板の平行配線上に供給し、 上記表示用基板の一辺に沿って、上記中継基板とコント
ロール基板とを隣接させ、 上記コントロール基板の上記配線と、上記各駆動用ＬＳ
Ｉの上記入力端子またはこの入力端子につながる上記表
示用基板上の配線とを、上記接続材によって上記中継基
板の平行配線に一括して接続することを特徴とする表示
装置の実装方法。
Priority Applications (8)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5281296A JP3071622B2 (ja) | 1993-11-10 | 1993-11-10 | 表示装置およびその駆動方法およびその実装方法 |
| EP98123224A EP0909975B1 (en) | 1992-12-10 | 1993-12-10 | Flat type display device and driving method and assembling method therefore |
| EP93309942A EP0601869B1 (en) | 1992-12-10 | 1993-12-10 | Flat type display device and assembling method therefor |
| EP98100270A EP0843196B1 (en) | 1992-12-10 | 1993-12-10 | Flat type display device and driving method and assembling method therefor |
| DE69332935T DE69332935T2 (de) | 1992-12-10 | 1993-12-10 | Flache Anzeigevorrichtung, ihr Ansteuerungsverfahren und Verfahren zu ihrer Herstellung |
| DE69326419T DE69326419T2 (de) | 1992-12-10 | 1993-12-10 | Flache Anzeigevorrichtung und Verfahren zu ihrer Herstellung |
| DE69330074T DE69330074T2 (de) | 1992-12-10 | 1993-12-10 | Flache Anzeigevorrichtung, ihr Ansteuerverfahren und Verfahren zu ihrer Herstellung |
| US08/437,977 US5585815A (en) | 1992-12-10 | 1995-05-10 | Display having a switching element for disconnecting a scanning conductor line from a scanning conductor line drive element in synchronization with a level fall of an input video signal |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5281296A JP3071622B2 (ja) | 1993-11-10 | 1993-11-10 | 表示装置およびその駆動方法およびその実装方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH07134306A JPH07134306A (ja) | 1995-05-23 |
| JP3071622B2 true JP3071622B2 (ja) | 2000-07-31 |
Family
ID=17637096
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5281296A Expired - Fee Related JP3071622B2 (ja) | 1992-12-10 | 1993-11-10 | 表示装置およびその駆動方法およびその実装方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3071622B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR19980022278A (ko) * | 1996-09-20 | 1998-07-06 | 손욱 | 액정표시장치와 이 액정표시장치를 장착한 무선전화기 |
| JP2006098880A (ja) * | 2004-09-30 | 2006-04-13 | Sanyo Electric Co Ltd | 液晶表示装置 |
| JP2008077007A (ja) * | 2006-09-25 | 2008-04-03 | Casio Comput Co Ltd | 表示装置 |
-
1993
- 1993-11-10 JP JP5281296A patent/JP3071622B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH07134306A (ja) | 1995-05-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0601869B1 (en) | Flat type display device and assembling method therefor | |
| US6771258B2 (en) | Semiconductor device | |
| US20040239655A1 (en) | Display drive control system | |
| US9489908B2 (en) | Drive module, display panel, display device, and multi-display device | |
| US20050280618A1 (en) | Display module | |
| US20060233003A1 (en) | Matrix display device | |
| CN112987959B (zh) | 一种触控面板、其驱动方法及显示装置 | |
| US20020050968A1 (en) | Display module | |
| CN101868819B (zh) | 显示装置和扫描线驱动装置 | |
| KR20000074515A (ko) | 액정표시장치 및 그의 화상 신호 전송 배선 형성 방법 | |
| JPH0514915B2 (ja) | ||
| JPH08234237A (ja) | 液晶表示装置 | |
| JP2005301239A (ja) | 表示装置及び表示装置用ガラス基板 | |
| JP3071622B2 (ja) | 表示装置およびその駆動方法およびその実装方法 | |
| US20020105508A1 (en) | Display device | |
| KR100468173B1 (ko) | 액티브 매트릭스형 표시 장치 | |
| US20090009454A1 (en) | Liquid crystal display device | |
| CN114072918A (zh) | 显示面板及其驱动方法、显示装置 | |
| JP3283257B2 (ja) | 走査装置用の冗長シフトレジスタ | |
| JP3272296B2 (ja) | 液晶表示装置 | |
| US8018548B2 (en) | Liquid crystal display device | |
| US7446759B2 (en) | Array substrate for flat display device | |
| JP2003228298A (ja) | 画像表示パネル部材、画像表示パネル、画像表示パネルの製造方法、画像表示装置 | |
| CN1720479A (zh) | 有源矩阵显示装置 | |
| JP4834372B2 (ja) | 液晶表示装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080526 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090526 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100526 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110526 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110526 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120526 Year of fee payment: 12 |
|
| LAPS | Cancellation because of no payment of annual fees |